JPH04350776A - パターン特徴抽出装置及びパターン検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マスク，レチクル，ウ
ェーハ等の半導体集積回路パターンや電子回路ボードの
欠陥検査、さらには線画，文字等のパターン識別等に適
用されるパターン特徴抽出装置及びそれを用いたパター
ン検査装置に関する。

【０００２】

【従来の技術】従来、半導体集積回路パターンの欠陥検
査装置では、被検査パターンと対応する設計パターンと
を比較し、その不一致点を欠陥として検出する方法が主
に取られている。この方法は、設計パターンを参照しな
い方法と比べて確実な方法であるが、回路パターンのコ
ーナー（角）の丸み，線幅の太りや細り等の寸法誤差，
テーブルの位置決め誤差までも欠陥として検出する欠点
がある。そのため、注目している画素近傍の回路パター
ンのエッジ，コーナー等のパターン特徴抽出を並行して
行い、特徴に応じて欠陥の検出アルゴリズムを変えるこ
とが考えられる。なお、近傍の大きさは、光学的なぼけ
の大きさと位置ずれとを考慮する必要がある。つまり、
光学系の解像度が低く、また位置ずれが大きい場合は近
傍の大きさを大きくしなければならない。

【０００３】特徴抽出の方法としてはテンプレートマッ
チングがあるが、画素数が増えると処理すべき演算量が
大きくなり、これを高速に行うことは困難である。例え
ば、注目画素を中心として、５×５のウインドを切り出
し特徴抽出を行うとすると、２５ドットの２値データを
入力することになる。これをメモリで実現するためには
、２５ビットアドレスのメモリ（３２Ｍアドレス）が必
要となる。しかも、０°，４５°，９０°，１３５°な
ど４方向のエッジやコーナーについてテンプレートを設
け、回路パターンとのマッチングを実行することは困難
である。

【０００４】

【発明が解決しようとする課題】このように、従来のパ
ターン欠陥検査装置では、誤った欠陥検出を避けるため
にパターン特徴抽出を行い、その特徴に応じて欠陥の検
出アルゴリズムを変えることが考えられる。そして、パ
ターンの特徴を抽出する方法として、テンプレートマッ
チングがあるが、画素数が増えると処理すべき演算量が
大きくなり、これを高速に行うことは困難であった。

【０００５】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、回路パターンのエッジ
やコーナー等のパターン特徴を簡便かつ高速に抽出する
ことのできるパターン特徴抽出装置を提供することにあ
る。

【０００６】また本発明は、上記のパターン特徴抽出装
置を用い、コーナーの丸み，線幅の寸法誤差，テーブル
の位置決め誤差等に起因する誤った欠陥検出をなくすこ
とのできるパターン検査装置を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
本発明においては、２次元画像から矩形状のウインドを
切り出し、最小の図形寸法の周期で取られた画素のみの
論理演算によりパターン特徴抽出を行うことを特徴とす
る。

【０００８】即ち本発明（請求項１）は、“０”，“１
”の２値のドットで表わされた設計パターンデータから
パターン特徴を抽出するパターン特徴抽出装置において
、設計パターンデータから所定形状のウインド領域を切
り出して記憶する手段と、切り出したウインド領域に所
定のドットピッチで特徴抽出点を設定する手段と、該設
定された複数の特徴抽出点のドットデータの論理演算に
より設計パターンの特徴を抽出する手段とを設けたこと
を特徴としている。

【０００９】また本発明（請求項２）は、被検査物の２
次元パターンを多値の画素単位の検査データとして入力
する手段と、被検査物のパターンに対応する“０”，“
１”の２値のドットで表わされ、且つ最小の図形寸法の
定義された設計パターンデータを入力する手段と、設計
パターンデータに所定の演算を施し多値化した参照デー
タを生成する手段と、設計パターンデータからエッジや
コーナー等の特徴を抽出する手段と、検査パターンと参
照パターンを比較する複数のアルゴリズムを実現する手
段と、特徴に応じて比較アルゴリズムを実現する手段を
切り替える手段とを備えたパターン検査装置において、
特徴抽出手段として、設計パターンデータから所定形状
のウインド領域を切り出して記憶し、該切り出したウイ
ンド領域に最小図形寸法の周期で特徴抽出点を設定し、
該設定した複数の特徴抽出点のドットデータの論理演算
により設計パターンの特徴を抽出することを特徴として
いまた、本発明の望ましい実施態様としては、次の　（
１）〜（３）　が上げられる。

【００１０】（１）　パターン特徴として、全部“０”
、全部“１”、０°方向及び９０°方向の直線エッジ、
４５°方向及び１３５°方向の直線エッジ、コーナー、
市松模様、その他を選択すること。

【００１１】（２）　ウインドの大きさを２ｎ＋１、設
計パターンをｄｉ，ｊ　（ｉ，ｊ＝−ｎ〜ｎ）、最小の
図形寸法をｍとして、ｆ１，ｋ　＝ｄｍｌ，ｍｋ　（｜
ｌ｜，｜ｋ｜≦「ｎ／ｍ」；｜ｘ｜はｘの絶対値、「ｘ
」はｘを越えない最大の整数）で表わされるドットのみ
を用いて特徴抽出を論理演算により行うこと。 （３）　論理演算を行うドットの選択を、最小の図形寸
法に応じた周期で取るように可変とすること。

【００１２】

【作用】本発明によれば、後述する図５〜図９に示すよ
うに、論理演算のみでパターンのエッジやコーナー等の
特徴を抽出することができる。そしてこの場合、テンプ
レートマッチングと異なり、画素数が増えても処理すべ
き演算量が増えることはなく、パターン特徴抽出を高速
で行うことが可能となる。

【００１３】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【００１４】図１は、本発明の一実施例に係わるパター
ン欠陥検査装置の全体構成を示すブロック図である。図
中１１は設計パターンデータを格納した磁気ディスク、
１２は設計パターンデータをドット展開するドット展開
回路、１３は展開されたドットデータを格納するビット
マップメモリ、１４はドットデータから多値の参照デー
タを生成する参照データ生成回路、１５はパターン特徴
を抽出する特徴抽出回路、１６は回路パターン等を撮像
してセンサデータを得るＣＣＤセンサ、１７はセンサデ
ータをＡ／Ｄ変換するＡ／Ｄ変換回路、１８はセンサデ
ータを一時的に格納するセンサデータバッファメモリ、
１９は特徴抽出回路１５の出力に基づき参照データとセ
ンサデータを比較する比較回路である。

【００１５】この装置は基本的には、設計パターンデー
タから生成した参照データと、ＣＣＤセンサ１６から入
力したセンサデータとを、比較して欠陥を検出するもの
である。即ち、磁気ディスク１１に記憶された設計パタ
ーンデータは、ドット展開回路１２によりドットデータ
に展開されてビットマップメモリ１３に格納される。こ
こで、設計パターンデータは、被検査物のパターンに対
応する“０”，“１”の２値のドットで表わされ、且つ
最小の図形寸法（パターンの最小線幅）が定義されてい
る。

【００１６】参照データ生成回路１４では、ビットマッ
プメモリ１３に格納されたドットデータに、光学系のイ
ンパルス応答関数（点広がり関数）と等価な２次元フィ
ルタ演算を施すことにより、多値の参照データが得られ
る。これと同時に特徴抽出回路１５では、ビットマップ
メモリ１３に格納されたドットデータから、後述するよ
うにエッジやコーナー等のパターン特徴が抽出される。

【００１７】一方、ＣＣＤセンサ１６では、試料（被検
査物）を撮像して被検査パターンが得られる。ここで、
ＣＣＤセンサ１６を、例えば１次元ラインセンサで形成
しておき、センサ方向と垂直方向に試料載置のテーブル
を操作することにより、２次元のパターンとして得られ
る。このセンサデータは、Ａ／Ｄ変換回路１７によりＡ
／Ｄ変換されてセンサデータバッファメモリ１８に一時
的に格納される。そして、比較回路１９では、上記のよ
うにして得られた参照データ，センサデータ，パターン
特徴に基づいて欠陥の判定が行われる。

【００１８】図２は、本実施例に用いた特徴抽出回路１
５の内部構成を示すブロック図である。この特徴抽出回
路１５は、前記ビットパターンメモリ１３に格納された
ドットデータを選択的に入力し、予め定められたパター
ン特徴であるか否かを判定する８つの論理回路２１〜２
８と、これらの論理回路２１〜２８で判定されたか否か
を判定する１つの論理回路２９から構成されている。

【００１９】図３に、パターン特徴抽出回路１５により
抽出できる特徴の種類を示す。全部“１”，全部“０”
は、それぞれ“１”，“０”のみからなるパターンであ
り、０°方向，９０°方向，４５°方向及び１３５°方
向のエッジは、それぞれ０°方向，９０°方向，４５°
方向及び１３５°方向に直線エッジが走っているパター
ンであり、市松は市松模様のパターンであり、コーナー
は０°方向の直線エッジと９０°方向直線エッジが作る
角部のあるパターン、その他のパターンは上のどの場合
にも該当しないパターンである。

【００２０】図４に、ビットマップメモリ１３と特徴抽
出点との関係を示す。なお、ここではパターンの最小の
寸法ｍを４ドット、ウインドサイズ２ｎ＋１を９ドット
と仮定して説明するが、この数に限定されるものではな
く、センサデータと参照データとの位置ずれ、及び光学
系のインパルス応答関数，図形の最小線幅，ドットの物
理的サイズ等によってこの設計値は変わるはずである。 また、ドットデータをｄｉ，ｊ　（ｉ，ｊ＝−４，４）
で表わす（ｄ０，０　が注目しているドット）。ここで
ｄｉ，ｊ　は、“１”又は“０”の２値のデータである
。

【００２１】本実施例では、特徴抽出に用いる特徴抽出
点は４ドットの周期で取られ、Ｍ＝「ｎ／ｍ」＝１（「
ｘ」はｘを越えない最大の整数）となるから、ｄ−４，
−４　，ｄ−４，０，ｄ−４，４，ｄ０，−４，ｄ０，
０　，ｄ０，４　，ｄ４，−４，ｄ４，０　，ｄ４，４
　の９ドットのみ（以下順に１，２，３，４，５，６，
７，８，９とする）を用いれば十分である。これにより
、重要な情報の欠落なしに情報の圧縮を図ることができ
、回路の簡素化につながる。次に、パターン特徴抽出回
路１５に含まれた各特徴を表わす項を実現する論理回路
について説明する。

【００２２】論理回路２１は、全部“１”のパターンで
あるか否かを判定するもので、図５（ａ）に示すように
特徴抽出点の１から９までの論理積で構成されている。 論理回路２２は、全部“０”のパターンか否かを判定す
るもので、図５（ｂ）に示すように特徴抽出点の１から
９までの全ての否定の論理積で構成されている。

【００２３】０°方向のエッジは、“０”と“１”の境
界が１，２，３と４，５，６の間、又は４，５，６と７
，８，９の間を通っている。従って、０°方向のエッジ
を判定する論理回路２３は、図６（ａ）に示すように、
論理積ゲートと論理和ゲートから構成することができる
。同様に、９０°方向のエッジは、“０”と“１”の境
界が１，４，６と２，５，８の間、又は２，５，８と３
，６，９の間を通っている。従って、９０°方向のエッ
ジを判定する論理回路２４は、図６（ｂ）に示すように
、論理積ゲートと論理和ゲートから構成することができ
る。なお、図６（ａ）（ｂ）の論理積ゲートの上半分と
した半分は、白黒反転の場合に対応している。また、図
６の論理回路において、（ａ）（ｂ）の回路構成は入力
が異なるのみで全く同一であるため、入力を切り替える
ようにすれば、一つの論理回路で構成することも可能で
ある。

【００２４】４５°方向のエッジは、“０”と“１”の
境界が２，６と１，５，９の間、又は１，５，９と４，
８の間を通っている。従って、４５°方向のエッジを判
定する論理回路２５は、図７（ａ）に示すように、論理
積ゲートと論理和ゲートから構成することができる。１
３５°方向のエッジは、“０”と“１”の境界が２，４
と３，５，７の間、又は３，５，７と６，８の間を通っ
ている。従って、１３５°方向のエッジを判定する論理
回路２６は、図７（ｂ）に示すように、論理積ゲートと
論理和ゲートから構成することができる。

【００２５】コーナーは、“０”と“１”の境界が、１
，２，３，４，７と５，６，８の間を、１，２，３，６
，９と４，５，８の間を、３，６，７，８，９と２，４
，５の間を、又は１，４，７，８，９と２，５，６の間
を通っている。従って、コーナーを判定する論理回路２
８は、図８に示すように、上記の４種類の場合に相当す
る論理積ゲートと１つの論理和ゲートから構成すること
ができる。なお、この場合も論理積ゲートが８個あるの
は、白黒反転に対応するためである。

【００２６】市松模様のパターンは、４隅にあたる１，
３，７，９のみを用いて順に、“１”，“０”，“１”
，“０”、又は“０”，“１”，“０”，“１”となる
場合とする。従って、市松パターンを判定する論理回路
２７は、図９（ａ）に示すように、２つの論理積ゲート
と１つの論理和ゲートとから構成することができる。そ
の他のパターンは上のどの場合にも該当しないパターン
である。従って、論理回路２９は、図９（ｂ）に示すよ
うに、上述した各論理回路２１〜２８の出力の否定の論
理積を出力する論理積ゲートで構成することができる。

【００２７】このように本実施例によれば、パターンの
特徴を２値データの論理演算のみで抽出することができ
る。そしてこの場合、テンプレートマッチングと異なり
、画素数が増えても処理すべき演算量が増えることはな
く、パターン特徴抽出を高速で行うことが可能となる。 このような特徴抽出回路１５を備えていることから、参
照データとセンサデータを比較してパターン欠陥を検出
する際に、パターンの特徴に基づいて該検出を行うこと
が可能となり、誤検出を極めて少なくすることができる
。

【００２８】図１０は、本発明の第２の実施例を説明す
るためのもので、ビットマップメモリと特徴抽出点との
関係を示している。センサ画素サイズとドットサイズは
必ずしも一致していなくてもよく、論理演算を行うドッ
トの選択を最小の図形寸法に応じた周期で取るように変
えられるので、本実施例では、ドットサイズを自由に変
えられるようになっている。

【００２９】最小の図形寸法が４の場合には１，２，３
，４，５，６，７，８，９のドットを用い、最小の図形
寸法が６の場合にはａ，ｂ，ｃ，ｄ，ｅ＝５，ｆ，ｇ，
ｈ，ｉのドットを用いる。これらの切り替えは、図１１
に示すような論理回路で実現できる。なお、この回路で
はａと１の切り替えを示しているが、他の部分も同様に
構成されている。

【００３０】そして最小の図形寸法は、セレクト信号Ｓ
が１の場合には４ドットが、セレクト信号Ｓが０の場合
には６ドットが選択されるので、セレクト信号Ｓで１と
ａ，２とｂ，３とｃ，４とｄ，６とｆ，７とｇ，８とｈ
，９とｉの一方が選ばれる。このようなドットサイズの
切り替えにより、最小寸法が異なるものにも対応するこ
とができる。

【００３１】なお、本発明は上述した各実施例に限定さ
れるものではない。抽出するパターン特徴は図３に示す
例に限るものではなく、被検査パターンに許される形状
に応じて適宜変更可能である。同様に、特徴抽出点も９
個に限るものではなく、仕様に応じて適宜変更可能であ
る。その他、本発明の要旨を逸脱しない範囲で、種々変
形して実施することができる。

【００３２】

【発明の効果】以上詳述したように本発明によれば、２
次元画像から矩形状のウインドを切り出し、最小の図形
寸法の周期で取られた画素のみの論理演算により特徴抽
出を行うことができるので、回路パターンのエッジやコ
ーナー等のパターン特徴を簡便に且つ高速で抽出するこ
とが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係わるパターン欠陥検
査装置の概略構成を示すブロック図、

【図２】第１の実施例に用いた特徴抽出回路の内部構成
を示すブロック図、

【図３】本実施例により抽出できる特徴の種類を表わす
模式図、

【図４】ビットマップメモリと特徴抽出点との関係を示
す模式図、

【図５】全部“０”又は全部“１”のパターンを抽出す
るための論理回路図、

【図６】０°方向の又は９０°方向のエッジを抽出する
ための論理回路図、

【図７】４５°方向又は１３５°方向のエッジを抽出す
るための論理回路図、

【図８】コーナーを抽出するための論理回路図、

【図９
】市松パターン及びその他の特徴を抽出するための論理
回路図、

【図１０】本発明の第２の実施例を説明するための模式
図、

【図１１】第２の実施例に用いた特徴抽出点を切り替え
るための論理回路図。

【符号の説明】

１１…磁気ディスク、 １２…ドット展開回路、 １３…ビットマップメモリ、 １４…参照データ生成回路、 １５…特徴抽出回路、 １６…ＣＣＤセンサ、 １７…Ａ／Ｄ変換回路、 １８…センサデータバッファメモリ。 １９…比較回路、 ２１〜２９…論理回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】“０”，“１”の２値のドットで表わされ
   た設計パターンデータから、所定形状のウインド領域を
   切り出して記憶する手段と、前記ウインド領域に所定の
   ドットピッチで特徴抽出点を設定する手段と、該手段に
   より設定された複数の特徴抽出点のドットデータの論理
   演算により前記設計パターンの特徴を抽出する手段とを
   具備してなることを特徴とするパターン特徴抽出装置。
2. 【請求項２】被検査物の２次元パターンを多値の画素単
   位の検査データとして入力する手段と、前記被検査物の
   パターンに対応する“０”，“１”の２値のドットで表
   わされ、且つ最小の図形寸法の定義された設計パターン
   データを入力する手段と、前記設計パターンデータに所
   定の演算を施し多値化した参照データを生成する手段と
   、前記設計パターンデータから所定形状のウインド領域
   を切り出して記憶する手段と、前記ウインド領域に前記
   最小の図形寸法の周期で特徴抽出点を設定する手段と、
   この手段により設定された複数の特徴抽出点のドットデ
   ータの論理演算により前記設計パターンの特徴を抽出す
   る手段と、この手段により抽出されたパターン特徴に基
   づいて、前記検査データと参照データとを比較する手段
   とを具備してなることを特徴とするパターン検査装置。