JPH02159681A - 形状判別システム - Google Patents

形状判別システム

Info

Publication number
JPH02159681A
JPH02159681A JP1271894A JP27189489A JPH02159681A JP H02159681 A JPH02159681 A JP H02159681A JP 1271894 A JP1271894 A JP 1271894A JP 27189489 A JP27189489 A JP 27189489A JP H02159681 A JPH02159681 A JP H02159681A
Authority
JP
Japan
Prior art keywords
pixels
pixel
image
round shape
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1271894A
Other languages
English (en)
Other versions
JPH0731734B2 (ja
Inventor
Robert S Jaffe
ロバート・エス・ジエフ
Jon R Mandeville
ジヨン・アール・マンデヴイル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02159681A publication Critical patent/JPH02159681A/ja
Publication of JPH0731734B2 publication Critical patent/JPH0731734B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/60Analysis of geometric attributes
    • G06T7/62Analysis of geometric attributes of area, perimeter, diameter or volume
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00Arrangements for image or video recognition or understanding
    • G06V10/40Extraction of image or video features
    • G06V10/44Local feature extraction by analysis of parts of the pattern, e.g. by detecting edges, contours, loops, corners, strokes or intersections; Connectivity analysis, e.g. of connected components
    • G06V10/443Local feature extraction by analysis of parts of the pattern, e.g. by detecting edges, contours, loops, corners, strokes or intersections; Connectivity analysis, e.g. of connected components by matching or filtering
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30141Printed circuit board [PCB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Image Analysis (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A.産業上の利用分野 この発明は画像処理に関し、より具体的には丸い(包囲
された)オブジェクトの特徴(形状)を分析し特徴付け
る画像処理に関する。
B.従来の技術 電子部品パッケージ技術はより高密、度実装のボードま
たは基板へと進んでいる。このためパッケージを生成す
るコストも現場で取り換えるコストも上昇している。品
質管理手法も大規模回路領域、複雑な回路、小型の回路
へという推移に追随するよう望まれてきた。この点、各
層の印刷基盤は、複合層に組み込む前に十分に検査され
なければならない.電気的な試験はいくつかの種類の欠
陥を検出できるけれども、人間の目による(または自動
化された光学的な)検査のみが多くの欠陥を信ろ 鎖性高く検出可能といえる。人間の目によ与検査は、し
かしながら労働集約的であり高コストである。
印刷基盤(他の対象も含む)の自動光学検査については
ここ10年の間に種々の手法が提案された.これら手法
は典型的には画像を得るのにアナログ・サブシステムを
用い、画像の分析や全体のシステム制御にはデジタル・
サブシステムを用いる。このようなシステムでは多くの
場合グレイ・スケールのアナログ画像を分析するのでな
く、そのかわりにアナログ画像を規制的なグリッドでサ
ンプリングし、そのサンプリング結果を闇値検査してO
または1を得るようにして非連続的な2値画像の分析を
行うようにしている。非連続的な2値画像は0または1
のエレメント(ピクセル)を有するマトリックスから生
成される。
2値画像の分析手法の多くは、基準比較アプローチを採
るもの、あるいは包括的な特性に基づくアプローチを採
るものである。−船釣にいって、基準比較アプローチは
検査対象回路についての完全な知識を用いる。他方包括
的特性アプローチは検査対象の特定の回路の知識でな(
回路ファミリに共通な特性の知識を用いる。
基準比較には2つのタイプがある。簡略化された方のア
プローチは所定の直接的な画像比較、たとえばテスト画
像と理想化した基準画像のピクセルとの間のプール・エ
クスクル−シブ・オア比較を伴う。複雑化したアプロー
チでは基準と比較を行ったのちにテスト画像中の回路の
特徴の認識を行うようになっている。
包括的特徴アプローチも2つの形態をとる。1つのアプ
ローチは理想的な回路の特徴は単純で規則的な幾何形状
をしている一方、欠陥部分は典型的にはそうでないとい
う知見に基づいている。このアプローチのシステムでは
予期できない不規則な形状を探す。第2のアプローチは
直接に設計上の規則たとえばトレース幅、形状間の間隔
、パッドの位置および形状等をチエツクする。これら2
つのアプローチでは、通常ではテスト画像にわたって厳
格な局所的近傍処理を行って欠陥を検出する。
上述の分析手法の具体的な例は米国特許等に見ることが
できる。米国特許第4555798号明細書は自動検査
システムを開示している。このシステムではまず検査対
象のデジタル表現をストアする。こののち信号プロセッ
サがストア済みデジタル表現に対して検査、測定、およ
び種々の比較テストを実行する。平滑度チエッカが穴の
局所的な曲率を数個所で測定し、この測定値を予め定め
られた曲率限界に比較して欠陥を検出する。面積チエッ
カは穴の面積を測定し、その測定値を予め定められた限
界に比較する。直径チェツ次は穴の直径を2箇所で測定
し、これを予め定められた直径限界に比較する。
上述米国特許の手法は低効率のシステムには適合し、所
望のレベルの検査能力を実現する。しかしながら、検査
対象が複雑であり、しかもかなりのスルーブツトが必要
な場合には製造ラインにおいて現実的でなくなる。
他の米国特許第4589140号明細書では、種々の倍
率でありながらほど同一の視野で対象を光学的に走査し
て得たデジタル情報をストアする。
そしてストアした情報をマスク情報と比較する。
しかしながらこの米国特許における処理スピードも先の
ものと同様な限界がある。
最近、画像に対してパイプライン処理を行う画像処理ア
ーキテクチャが提案されている。すなわち画像をストア
するのでな゛く、直ちに1およびOのデジタル・ラスタ
表現に変換し、パイプライン式に処理システムに順次に
供給するのである。パイプライン中に適切な論理処理サ
ブシステムを挿入すると画像の特徴を迅速に分離し分析
することが可能になる。このような構成は、“Para
llelArchitectures For Ima
ge ProcessingSternberg、 P
roceedings、IEEB、、 Compac、
1989および”Biomedical Image 
ProcessingSternberg、  ”Co
mpuser  +pp22−3L 1983年1月に
開示されている。パイプライン型画像処理の即座に実現
できるように設計されたコンピュータ・システムはイン
ターナショナル・ビジネス・マシーンズ社により開発さ
れ、”Morphic In+ageTransfer
 II!ngine(M I T E )”と呼ばれて
いる。
これについては米国特許出願第071150000号に
記載がある。
MITEシステムで採用されている画像解析手法は“N
ovel Method For Analysis 
of Pr1ntedCircuit In+ages
   +Jon R,Mandevilbe、IBMJ
ournal Re5earch and Devel
opo+ent、  Vol、29.  No。
1. pp73−86.1985年1月に開示されてい
る。
パイプライン型の処理マシーンたとえばMITEは画像
解析用の効率の良いアルゴリズムとともに用いると同一
サイズの他のコンピュータ・システムより高速に分析が
可能となることがわかっている。
C1発明が解決しようとする問題点 この発明の目的は画像の丸い(包囲されている)形状を
分析するシステムを提供することを目的としている。
この発明の他の目的はパイプライン型の処理を採用し、
しかも画像中の丸い形状を分析しその特性を判別する画
像処理システムを提供することを目的としている。
さらにこの発明の他の目的は最少の処理ステージしか用
いずに分析機能を実現できるパイプライン型画像分析シ
ステムを提供することを目的としている。
D0問題点を解決するための手段 この発明は丸い形状たとえば印刷基盤のスルーホールの
特性を判別するシステムを提供する。このシステムは丸
い形状を表わすピクセルからなるラスタ・スキャン画像
のシリアル・フローを供給する手段を含む。またこのシ
ステムはスキャン画像からピクセルのグループ(すなわ
ち近傍)を選択する手段を含む。これらグループの各々
は選定された複数の方位のまわりに集まり、しかも丸い
形状の境界の接線のまわりにあるピクセルを含んでいる
。刈り込み処理ののちに残っているピクセルは、丸い形
状の限界(たとえば直径、半径等)を表わし、分析手段
が接線ピクセル間の関係を検査し丸い形状の特性を判別
できるようにする。
より複雑なシステムでは選定されたピクセル・グループ
をやり込むのに必要な装置を改善している。接線セグメ
ントは複数の並行ネットワークに供給され、このネット
ワークが当初その接線のセグメントの右肩および左肩を
特徴する特定された両端をマスクとして用いて元の接線
セグメントの中央部を隣接のより低い非中央の部分から
分断する。後の刈り込み処理により中央部が特定される
F、実施例 第1図はラスタ走査を示し、この第1図において走査の
各線は10個のピクセル位置からなり、継続した線に順
番に番号付けを行っている。ピクセル位置には左上から
右下へと順番に番号付けがなされている。図では10個
の水平走査ピクセル位置しか示されていないけれど、通
常では走査線−本あたり256から640個のピクセル
位置があり、最高で512本の走線線がある。もちろん
より高分解能のシステムもある。
この発明の画像分析システムの操作中、ラスタ走査画像
に含まれるピクセルはシステムの種々のステージにシリ
アルに供給され、各ステージで、ピクセルの「近傍」が
処理される。この処理は近傍を1つのテンプレートまた
は1グループのテンプレートに比較することにより行わ
れ、このテンプレートは実行すべき論理機能を定義する
。第2図において、中央ピクセル13のまわりに集まつ
たピクセルからなる「8近傍J50が示されており、こ
の8近傍50は走査線0のピクセル2.3および4、走
査線1のピクセル12および14ならび走査線2のピク
セル22.23および24を有している(すべて第1図
に示されている)。っぎのクロック・サイクルの間に各
ピクセルは1位置だけ増分され、近傍52が生成される
。こののちピクセルI4に関連する8近傍に対して論理
操作が実行される。各近傍ピクセルの一般的な記述は第
2図の符号54のようになされ、各ピクセルはコンパス
の方位により表記される(ただしピクセルCをのぞく)
この発明において基本的には黒および白の画像が用いら
れ、各ピクセルは論理1またはOにより表わされる。論
理1は画像の暗領域を示し、論理0は画像の明領域を示
す。
第3図は画像分析システムのブロック図であり、この図
において、画像スキャナ56は素子、回路ボードまたは
他の検査対象の特徴のピクセル画像を供給する。スルー
ホールの位置や大きさについて検査を行うのであれば、
画像スキャナ56は、スルーホール中のピクセルが“1
”表示を有し、まわりの領域が“O”表示を有する画像
を形成する。基本的には11tW表示がスルーホールの
略すなわち内部の領域を示し、00パ表示がスルーホー
ルの外側につながる平坦部を表わす。
画像スキャナ56からのシリアルなピクセル画像出力は
画像アナライザ58に供給される。このアナライザ58
は複数の処理ユニットからなる。
この処理ユニットについては後述する0画像アナライザ
58は特定の画像特徴を分離、分解し、−連の特定され
たピクセルを線60を介してコントローラ62に供給す
る。たとえば画像アナライザ58がスルーホールの構造
を分析するのであれば、スルーホールの北、東、南およ
び西の接線を特定する4つまたはそれ以上のピクセルを
シリアルに供給する。各ピクセルは画像走査における具
体的なアドレスとして特定される。こののちコントロー
ラ62が動作し、特定された方位ピクセルのアドレスを
用いてスルーホールの直径を計算し、回路基板上の他の
既知の特徴との関係で分類を決定し、また一般にホール
の輪郭を検査できるようになる。なぜならコントローラ
62はこの時点でホールの予期されている外周を正確に
特定しており、それが予め定められた定義済みの形状と
異なるかどうかを判別できるからである。コントローラ
62は線64を介して画像アナライザ58の動作を制御
する。たとえばコントローラ62は画像アナライザ58
にクロック信号を供給する。これにより、シリアルなピ
クセル画像が同期をとってクロッキングされ、ピクセル
8近傍の各々が画像アナライザ58中の種々のシリアル
処理ユニットによって順次処理される。コントローラ6
2もまた用いられ、周知の手法で線66を通じて画像ス
キャナ56の処理を制御する。
第4図は処理エレメントを示す、この処理エレメントは
画像アナライザ58を通じて用いられる基本的な論理エ
レメントである。第・4図に示される処理エレメントの
構成は公知である。
シリアル・ピクセル画像は時間の経過に沿うピクセルの
シリアル・ストリームとして入力線70に得られる。ピ
クセル・ストリームは一連の3位置シリアル・シフトレ
ジスタ72.74および76を通過する。シリアル・シ
フトレジスタ72の出力は遅延回路78を介してシフト
レジスタ74の入力に供給される。遅延回路78はラス
タ走査線中のピクセル数より3だけ小さい数のピクセル
位置を有するシリアル・シフトレジスタであってよい、
もちろん他の方法で遅延回路を構成できる。
同様にしてシリアル・シフトレジスタ74の出力は遅延
回路80を介してシリアル・シフトレジスタ76の入力
に接続されている。遅延回路80は遅延回路78と同一
に構成する。各クロック時間において、シリアル・シフ
トレジスタ72.74および76のビット位置はそれぞ
れの出力82をパラレルにルック・アップ・テーブル8
4に供給する。ルック・アップ・テーブル84は基本的
にはランダム・アクセス・メモリであり、ライン82の
ビット表示をメモリへの8ビツト・アドレスとして使用
している。メモリは具体的な8近傍入力構成用の、予め
定められたテンプレートに合致する出力ビットを供給す
るように構成されている。
テンブレークは所望の機能(たとえば「エクスパンショ
ン(拡大)」、「コントラクション(強調)」、「シニ
ング(細線化)等)に応じて具体的な8近傍出力を供給
するように予め構成されている。
所定のクロック時間で、ピクセル・ビット(1または0
)がシリアル・シフトレジスタ72の第1ステージに挿
入される。同時に1つのビットがシリアル・シフトレジ
スタ72の第3ステージからシフト・アウトされて遅延
回路78に挿入される。遅延回路78の他端では1つの
ビットが現われてシリアル・シフトレジスタ74の第1
ステージに挿入される。以下同様である。このような動
作の結果、新たなピクセル・ビットが入力線70に現わ
れるたびに新たな8近傍がシフト・レジスタ72.74
および76中に生成されることになることは明らかであ
る。
8近傍の各々を第2図の54で示すように配列するかわ
りに、第4図の回路によって8近傍を変換、反転し、8
近傍の北西ビットが8近傍の右下に現われ、南東ビット
が左上に現われるようにする。西ビットは近傍の最古位
置に現われ、東ビットは最左位置に現われる。この約束
は各処理エレメントの論理走査の制御を行う種々のテン
プレートについてあてはまる。各テンプレータは第2図
の示されるビット配向にしたがって説明される。
第4図のものではない。
上述したように、新しい8近傍がシフトレジスタ72.
74および76中に現われるたびに、9ビツトのアドレ
スが入力線82に現われ、これが8近傍により表わされ
る画像部分を表わす、これら9ビツトによりルック・ア
ップ・テーブル84は単一の出力ビットを生成する。新
たなピクセルが線70に入力されて新たな8近傍が生成
されるたびに、新たなビット出力が生成される。
この画像分析手法は印刷回路ボードの製造によく用いら
れる。この例ではスルーホールの特性チエツクが行われ
る。第5図は大幅に拡大したスルーホール90を概略的
に示している。第5図の小さな矩形の各々は1と等しい
値を有するピクセルを示している。スルーホールは22
本の走査線を含み、各々の走査線はスルーホールの周囲
で終了することに留意されたい。画像分析システムの目
的はスルーホールの北端、東端、西端または南端の1つ
またはそれ以上に接するピクセル線を判別してスルーホ
ールの直径および位置を判別できるようにすることであ
る。
第6図は、第3図の画像アナライザ58の構成を示す0
画像アナライザ58の2つの主たる部分は北、南、東お
よび西接線ディテクタ部60およびピクセル識別部62
である。北、東、南および西接線ディテクタ64.66
.68および70は入力ピクセル・ストリームを受は取
る。接線ディテクタ64.66.68および70の出力
はパラレルにピクセル位置識別回路72.74.76お
よび78にそれぞれ供給される。そして各ピクセル位置
識別回路の出力はコントローラ62に供給される。
第7図は第6図の北接線ディテクタ64を詳細に示す、
他の接線ディテクタもほぼ同一の構成である。ただし各
処理エレメントのテンプレートが個々の方位に応じて修
正される。北接線ディテクタ64はホール90(第5図
)の北端を通る方位に沿うピクセルを識別し、動作する
。東接線ディテクタ66はホール90の東端を通る方位
に沿うピクセルを識別し、動作する。南、西接線ディテ
クタ68.70も同様である。第7図の動作については
第8a図〜第8e図に示すピクセル画像例を参照して説
明し、さらに第13a図〜第13d図に示す論理式およ
びテンプレートとともに説明する。第7図の各ブロック
は処理エレメントを示し、このエレメントがブロック内
に記したとおりのテンプレートを含む。
北接線ディテクタ64に至るまえにシリアルなピクセル
・ビットはフィルタを通過し不必要な細部の除去、埋め
込みを行うようになっている点を留意されたい。このよ
うなフィルタ手法は周知であり、クロージングおよびオ
ープニング・テンプレート機能双方で用いられる。これ
らテンプレート機能は”Morphological 
Methods In Image andSigna
l Processing  、Giandinaおよ
びDoughenty、Prentice Hall 
、198B、pp20−27等に記載されている。
第7図のシステムの動作を考えるまえに、第12図を参
照しておいてほしい、第12図は第13a図〜第20h
図の論理式およびテンプレートに関して用いるシンボル
の定義を示す。この定義の下に第13a図〜第13d図
を参照しよう。これらの図は検査対象のスルーホールの
周囲の接線に横たわる北、南、東および西のピクセルを
識別し、分離する論理式およびテンプレータを示してい
る。
第7図において、スルーホールを示す入力ピクセル・ス
トリームは入力線100を介して北接線検出用処理エレ
メント102に供給される。ピクセル・シーンの表現は
線100に現われるときには第8a図に示すようになっ
ている。第5図を参照して上述したように、第8a図の
各ピクセルの矩形はピクセル・ストリーム中の1によっ
て表わされ、他方ホールの外部に示される領域は関連す
る位置の0によって表わされる。
第13a図に示すように北接線検出用処理エレメント1
02中のルック・アップ・テーブルの動作を制御する論
理式はOt =CBおよび5WBand  SB  a
nd  SEB  and (NOT(NEB  or
  NB  or  NWB))である。
したがって処理エレメント102中のルック・アップ・
テーブルから1が出力されるのは、単に1のビットが8
近傍の中央、南西、南および南東のビット位置にあり、
かつ0のビットが北東、北および北西のビット位置にあ
るときのみである。東および西のビット位置のビットは
0でも1でもよく、出力に何ら影響しない。
第13a図から、図示の8近傍ビツト・パターンは第8
図めピクセル・パターンの最北端においてのみ起こるこ
とは明らかであろう。ピクセル・シーンのいずれの場所
においても単一のビットは処理エレメント102によっ
て除去される。さて第13a図の8近傍のビット・パタ
ーンが起こつたときに、処理エレメント102の出力ピ
クセル・ストリーム中に1が挿入される。処理エレメン
ト102の人力シフトレジスタ(たとえば第4図のレジ
スタ?2.74.76)に他の8近傍ビツトパターンが
存在するときには出力は0となる。
したがってスルーホール内のピクセルの8近傍について
、最北の接線領域のものをのぞいて、0が連続的に生成
され、したがって1が0に変換される。北接線検出用処
理エレメント102の動作から得られるピクセル・シー
ンは第8b図に示すようになり、一連の4個のピクセル
150のみでな(、いくつかの不連続なピクセル152
および154を含むことになる。
つぎの2つの処理ステージを用いて不連続なピクセル1
52および154をピクセル平坦部150に結合する。
これは、第8b図のピクセル画像を第8c図に示すよう
なピクセル画像へと8拡張の処理を行い、分離している
部分を連結する。連続部分は数回シニング(細線化)を
施こし、第8d図に示すような単一の連続した北接線部
分を得る。こののち連結部分は刈り込まれ、単一の北接
線部分が生成され、その位置として識別される(第8e
図)。
第7図において、処理エレメント102からのシリアル
・ピクセル出力は8拡張処理エレメント102に供給さ
れ、ここで1のビットを有する各ピクセルはそのまわり
に8近傍を構成する。8拡張の論理式およびテンプレー
トは第14a図に示すとおりである。第14a図から明
らかなように8近傍の1つの入力ピクセルが1にセット
してあれば、8拡張処理ニレメン)104の出力はlの
ビットとなる。したがってどこにであれ1のビットのピ
クセルが見い出されれば、予め存在するそのピクセルの
まわりの8近傍が8拡張処理エレメント104によって
生成される。その結果は第8C図に示す、8拡張は第8
b図の非連結のピクセルを結合して画像を以降の処理の
ために準備するものである点に留意されたい。
拡張されたピクセル・シーンは細線化処理エレメント1
06.108.110および112に順次供給される。
エレメント106は第8C図のシーンから上方に方位し
ているピクセルを刈り込み、エレメント108は第8c
図のシーンの最右端のピクセルを刈り込み、エレメント
110は第8C図の下部のピクセルを細線化し、エレメ
ント112は画像の左のピクセルを細線化している。細
線化の論理式およびテンプレートは第15a図、第15
b図、第15c図および第15d図に示すとおりである
。結局それぞれの細線化テンプレートの働らきは、一連
の連結された1のピクセルをのぞいたすべての1のピク
セルを第8c図の画像から取り除いて第8d図のシーン
を生成することである。
第15a図に示すように、「左からの細線化」処理エレ
メント106は、第15a図に示す論理式の条件が満た
されときのみ、lの出力を生じる。
この場合のAND  N07機能は入力8近傍の中央ビ
ットが1にセットされ、かつ図示の5個のビット・パタ
ーンのいずれも1の中央ビットとともに同時に存在しな
いということを要求する。たとえば人力8近傍の中央ビ
ットが1であり、残りのビット構成がAND  NOT
に続く5つのテンプレートの1つと同一であれば処理エ
レメント106は0の出力の次段の細線化ステージに供
給する。
要するに、シーンは最初左から細線化され、つぎに第1
5b図に示すように処理エレメント108で下から細線
化される。この場合シーンは第15b図のテンプレート
で処理される。こののち、このシーンは処理エレメント
110により右から細線化される。この場合は第15c
図のテンプレートを用いる。最後に上部細線化処理エレ
メントで第15d図のテンプレートを用いる。得られた
結果は第8d図に示すとおりである。なお円や他の囲ま
れた特徴が実質的に劣化されている場合には付加的に8
拡張を行いピクセル・シーケンスを連結する必要がある
ことに留意されたい。この場合付加的な4段の細線化が
必要となる。
細線化されたシリアル画像ピクセルは多段構成の刈り込
みステージ114および116に供給され、ここで第8
d図の画像は第8e図の画像に変換される。刈り込み用
に処理エレメント114および116で用いられる論理
式およびテンプレートはそれぞれ第16a図および第1
6b図に示すとおりである。刈り込み処理エレメントは
対として構成されており、ピクセル列の両端を取り除き
、中央の1つのみ残すようになっている。
刈り込み処理エレメントの必要な個数は細線化後のピク
セル・シーケンスの予想長さに依存し、検査対象画像の
大きさによって変化する。
第16a図に示すように、刈り込み機能はシーンの残存
ピクセルのすべてを刈り込みことがないように構成され
ている。これは図示のAND機能により実現される。具
体的に考えよう。もしテンプレート202によって示さ
れる8近傍入力ビツト・パターンがテンプレート204
又は206により示されるビット・パターンと関連して
現われると、刈り込み処理エレメント114は1の出力
を生じる。その以外はOを出力する。これにより単一の
1のピクセルが見い出され、かつ刈り込まれるような事
態は阻止される。
テンプレート206に関連して、西、北東、北または北
西のビットが中央ビットとともに1にセットされている
と、刈り込みが起こる。このような条件では、AND機
能は満足されることがなく0を出力する。刈り込みエレ
メント116においても同様の操作が起こる。ただし方
向は逆方向(南、南東)である。第8e図のピクセル1
56は、この結果、分離されて識別ブロック118に供
給される。刈り込みステージの個数は必らずしも2個に
限られるわけではなく、むしろホールの大きさ、細線化
結果の予定されるピクセル列の長さおよび刈り込み後に
要望される残留ピクセル個数によって決定される。大径
のホールに対しては多くのNNW刈り込みステージにと
ころどころの配置で多くのSSE刈り込みステージが挿
入されることになる。
第7図の識別ブロック118は構成上上述の各ブロック
と異なっている。識別ブロック118は刈り込み後に残
っている1またはそれ以上のラスタ操作中の位置を識別
する。このブロック118はカウンタを含み、二〇カウ
ンタはラスタ操作の初めでカウントを開始し、その終り
でカウントをリセットする。したがって孤立している1
のビットのピクセルが現われる時点でのカウンタのカウ
ントを保持することにより、孤立ピクセルの位置を識別
することができる。保持されたカウンタはのちにテーブ
ル・ルック・アップや他の変換処理によってデカルト座
標XYアドレスに変換される。
識別ブロック118の出力はコントローラ62に供給さ
れてさらに処理されることになる。他の残りの接線ディ
テクタ(東、南および西)は上述の北接線ディテクタと
同時にかつ並行して動作して識別したピクセル出力をコ
ントローラ62に供給する。
第9図は修正した接線ディテクタを示す。このディテク
タは刈り込みステージの個数の削減を可能にし、接線識
別を高速に行えるようにするものである。システムの最
初の処理の部分は第7図と同様であるので示さない。簡
単にいえば、ホール入力ピクセル・ストリームはブロッ
ク102、l04.106.108.110および11
2と同一の一連のブロックに供給される。細線化結果と
しての接線部分ピクセル・ストリームは導線300を介
して3つのパラレルなネットワークに供給される。これ
らのネットワークは接線平坦部の右端および左端を識別
し、さらに接線部分を遅延させて出力し、のちに比較お
よびマスク用に用いるようにする。第9図の構成の動作
は第10a図〜第10g図のピクセル・シーンおよび第
13a図〜第13d図の論理式およびテンプレートを順
次参照しながら説明していく、また第9図は細線化後の
北接線部分に種々の論理ステージを適用することを示す
けれ′ど、他の接線部分(すなわち南、東および西)も
テンプレートおよび論理機能を用いて実質的に同一の態
様で処理される。
要約すれば、またとくに第9図を参照していえば、細線
化された北接線部分(第10a図参照)は北左ステップ
処理エレメント302、化合ステップ処理エレメント3
04および2ステ一ジ分遅延エレメント306に同時に
供給される。北左ステップ処理エレメント302および
化合ステップ処理エレメント304はピクセル・ストリ
ーム出力において第10a図のピクセル・シーンの左端
308および右端310をそれぞれ識別し分離するもの
である。右端部310は処理エレメント304から生じ
、第10b図に示すとおりである。
左端部308は処理エレメント302により分離され同
様の左端ピクセル・ストリーム(図示せず)が供給され
る。端部が識別、分離されると、これら端部は南西およ
び南東膨張(ダイレーション)処理エレメント312お
よび314に供給される。膨張エレメント312および
314は分離された右および左ステップ・ピクセル・ス
トリームの双方を2×2のピクセル・マトリックスに膨
張し、ピクセル・ストリーム内のギャップのいくつかを
埋め込む。これは化合ステップに関連して第10C図に
示すとおりである。こののち膨張エレメント312およ
び314の出力はNOR回路316に供給され、さらに
AND回路318に供給される。またこれら膨張エレメ
ント312および314の出力は同時に2つの付加的な
膨張1回路320および322に供給される。NOR回
路316の出力は第10d図のピクセル・ストリームで
あり、さきに1であったピクセル位置はすべてOに反転
され、またOは1に反転される。
また細線化後の北接線ピクセル・ストリームの入力は導
線324を介して2ステージ遅延306に供給される。
2ステージ遅延306は、細線化後の北接線ピクセル・
ストリームを、北方ステップおよび化合ステップの識別
ネットワークの処理時間と等価な時間だけ遅延させる直
列の2個の処理エレメントからなっている。したがって
第10a図に示される細線化後の北接線シーンを形成す
るピクセルが、NOR回路106からのピクセル画像と
同期してAND回路318に供給される。
第10a図および第10d図を見ればわかるように、A
ND回路318の出力は第10e図に示すとおりである
。具体的にいえば、AND機能は平坦部326に現われ
るビットおよびい(つかの左端ステップ・ビット328
および右端ステップ・ビット330に関してのみ満たさ
れる。第10e図には示されないけれども、AND処理
の結果としてより低い位置に平坦部が現われることもあ
り得る。したがって平坦部326を適切に分離する処理
が必要となる。
上述したとおり、南西の2膨張エレメント312および
南東の2膨張エレメント314からのピクセル・ストリ
ームは2つの付加的な膨張エレメント320および32
2にそれぞれ供給される。
この結果第10c図に示す2膨張(およびこれと対称な
画像、図示しない)は付加的な膨張処理を受は第1Of
図に示すようなピクセル・シーンが生じる(左ステップ
の膨張は図示しない)。AND回路318の出力は2つ
の刈り込み処理エレメント330および332に供給さ
れる。これら刈り込み処理エレメント330および33
2は第10e図の接線ピクセル平坦部326から対向す
る端部ピクセルを除去するように動作する。ピクセル3
28および330は孤立しているので、除去される。刈
り込みエレメント330および332が他のピクセルに
連結しているピクセルを除去するようになっているから
である。
膨張エレメント320および322を刈り込みエレメン
ト332に同期させるために遅延エレメント334およ
び336が設けられている。この結果としての出力はO
R回路338に供給される。
このOR回路338からのピクセル・ストリーム出力は
第10g図に示すとおりである。この段階で左端342
および右端346がそれぞれ完全に一体化して、接線平
坦部348が分離状態になっていることに留意されたい
、線340上の出力は他の3つの接線検出回路からの出
力と並行に第11図の回路に供給されている。
第11図のシステムの動作を検討するまえに、第9図に
示す種々の処理エレメントで用いる論理式およびテンプ
レートについて考えておく。北右ステップ処理エレメン
ト302および北方ステップ処理エレメント304で用
いる論理式およびテンプレートを第20a図および第2
0b図にそれぞれ示す。第20a図の2つのテンプレー
トから理解できるように中央および北が1のビットでか
つ東が0のビットであるか、または中央および北東が1
のビットでかつ北および東がOである場合、処理エレメ
ントから1が出力される。この1の出力は、入力近傍に
おいて垂直なステップまたは南西から北東へ向かうステ
ップがあることを表わし、したがって「北右ステップ」
を表わす、他のビット・パターンを北右ステップ処理エ
レメント302を通るときに除去されてしまう。
北右ステップ・エレメント304は上述とほぼ同様に動
作する。ただし第20b図の論理式およびテンプレート
にしたがう、さらに他の図示しない南、西および東ステ
ップ検出ネットワークも同様に動作する。ただし、これ
らは第20c図〜第20h図の論理式およびテンプレー
トにしたがって動作する。西および東ステップ処理エレ
メントに関連して左および右ステップの概念がな(なり
、また、東および西接線平坦部が垂直に方位するという
ことからそれら両側のステップは上部および下部のステ
ップになることに留意されたい。
南西の2膨張処理ニレメンl−312および南東の2膨
張処理エレメント314は第19a図および第19b図
にそれぞれ示す論理式およびテンプレートを採用する。
したがって、たとえば南西の2膨張エレメント312は
その入力近傍において中央ビット、東ビット、北東ビッ
トまたは化ビットの1つ以上が1であれば1を出力する
。この結果1のビットの各ピクセルは4ピクセルの1の
ビットの近傍に変換される。この場合ピクセルは当初の
1のビットのピクセルから東、南および南東を向いてい
る。
北西の2膨張および北東の2膨張の論理式およびテンプ
レート(第19c図および第19d図)は密接線部分検
出回路に用いられ、他方東および西接線検出回路は2膨
張回路の適切な組み合わせを採用している。各遅延回路
(たとえば2ステージ遅延306および1ステージ遅延
336)は第18図に示す中央ビット識別論理式および
テンプレートを実現する。基本的にはこれらエレメント
は入力ビット・ストリームを繰り返し処理し、各ニレ、
メントが入力8近傍のピクセルを処理するのに必要な時
間だけ遅延入力ビット・ストリームをさせる。またこれ
らエレメントは同期用にも用いられる。
刈り込みl接合処理エレメント330および332は第
16a図および第16b図に示す論理式およびテンプレ
ートを採用している。これらについては第7図の回路に
関連してすでに説明したので説明を繰り返さない。
第11図において線340,350.360および37
0上の入力は第10g図に示すようなピクセル・シーン
の形態をしている。東、南および西接線の各々のシーン
は第10g図の北接線シーンと同一である。ただし、各
々のシーンは、スルーホールの画像の東、南および西を
通る方位線に沿うものである。
上述のピクセル・ストリーム入力は遅延ステージ372
.374.376および378にそれぞれ供給され、さ
らに並行してOR回路380に供給されている。OR回
路380の出力は4つの平境部のピクセル(たとえば第
10g図の348)と端部ピクセルの集りとを含むピク
セル画像である。肩部ピクセルは平坦部に関連している
が分離している。このピクセル・シーンはNステージの
刈り込み処理エレメント382を通り、ここで各平坦部
の両端ピクセルが順次刈り込まれていく。
ここで既述のとおり各刈り込みステージは実際には2つ
の刈り込み処理エレメントを含み、この処理エレメント
の一方が刈り込み対象のピクセル・ラインの一端を刈り
込んでいく、もちろん端部(肩部)のピクセ、ルも刈り
込まれるが、問題とならない、なぜならつぎの処理エレ
メント(O接合検出処理エレメント384)が孤立ピク
セルしか検出せず他のすべてをリジェクトするからであ
る。
刈り込みステージ382の個数を調整して各接線平坦部
から1つのピクセルを検出回路384に供給するように
する。
検出回路384は第17図に示す論理式およびテンプレ
ートにより示される態様で動作する。したがって入力8
近傍の中央ビットが1で他がOのときのみ人力8近傍に
応じて1の出力が生成される。これにより他のピクセル
と結合しているピクセルがすべて除去され、孤立してい
る接線ピクセルのみ残される。
北、東、南および西の接線シーンが並行してOR回路3
80に供給されるが、それらの位置に応じて実際には異
なった時刻に到来することになる。
さらにO接合ピクセル・エレメント384のピクセル出
力は、ピクセル・ストリームが刈り込みエレメント38
2およびO接合エレメント384を通るので、2n+1
ステージだけ遅延する。そのように遅延をともないなが
ら検出された0接合ピクセルはAND回路386.38
8.390、および392に供給されるとき、2n+1
と遅延回路372.374.376および378の出力
とそれぞれAND論理処理される。上述のAND回路の
各々において、順次に現われる接線ピクセル・エレメン
トは分離されて対応する出力に現われる。
AND回路386.388.390および392の出力
はこののちピクセル・アドレス識別回路394.396
.398および400に供給され、ここで識別され分離
された接線ピクセルの各々のアドレスが決定されコント
ローラ62に供給される。すべてのピクセルのアドレス
識別されたのち、コントローラ62はスルーホールの直
径を計算し、固定点に対する位置を判別し、また−船釣
にそのスルーホールの特性を決定する。
F0発明の詳細 な説明したようにこの発明によればパイプライン型処理
に適した構成で丸い形状の接線ピクセルを検出し、これ
により丸い形状の特性を判別しているので、簡易かつ高
速に画像の分析を行うことができる。
【図面の簡単な説明】
第1図、第2図、第5図、第8a図〜第8e図、第10
a図〜第10g図、第12図、第13a図〜第13d図
、第14a図、第14b図、第15a図〜第15d図、
第16a図、第16b図、第17図、第18図、第19
a図〜第19d図、第20a図〜第20h図はこの発明
の一実施例の動作を説明するための図、第3図は上述一
実施例の全体構成を示す図、第4図、第6図、第7図、
第9図および第11図は第3図実施例の細部を示す図で
ある。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション 復代理人 弁理士 澤  1) 俊  夫N FIG、2 近傍のU FIG、6 シンボルの意義 FIG、 12 Q 匡 匡 FIG、(8 、Ω

Claims (1)

  1. 【特許請求の範囲】 丸い形状についての特性を判別する形状特性判別システ
    ムにおいて、 上記丸い形状を表わすピクセルからなるラスタ走査画像
    を生成する手段と、 複数の群のピクセルであつて、それぞれの群のピクセル
    が選定された方位のまわりにあり、かつ上記丸い形状の
    周囲の線に沿うものを上記ラスタ走査画像から選択する
    手段と、 上記各群のピクセルを刈り込んで上記丸い形状の周囲の
    接線に沿うピクセルを分離する手段と、上記分離された
    ピクセル間の関係に基づいて上記丸い形状の特性を分析
    する手段とを有することを特徴とする形状特性判別シス
    テム。
JP1271894A 1988-10-31 1989-10-20 形状判別システム Expired - Lifetime JPH0731734B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/264,534 US5018211A (en) 1988-10-31 1988-10-31 System for detecting and analyzing rounded objects
US264534 1988-10-31

Publications (2)

Publication Number Publication Date
JPH02159681A true JPH02159681A (ja) 1990-06-19
JPH0731734B2 JPH0731734B2 (ja) 1995-04-10

Family

ID=23006481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1271894A Expired - Lifetime JPH0731734B2 (ja) 1988-10-31 1989-10-20 形状判別システム

Country Status (4)

Country Link
US (1) US5018211A (ja)
EP (1) EP0367952B1 (ja)
JP (1) JPH0731734B2 (ja)
DE (1) DE68928471T2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2739130B2 (ja) * 1988-05-12 1998-04-08 株式会社鷹山 画像処理方法
JP2528376B2 (ja) * 1990-06-28 1996-08-28 大日本スクリーン製造株式会社 画像の輪郭修正方法
JPH0786466B2 (ja) * 1990-07-18 1995-09-20 大日本スクリーン製造株式会社 プリント基板のパターン検査装置
JP3157829B2 (ja) * 1991-09-09 2001-04-16 川鉄情報システム株式会社 鉄道車両用制輪子の自動計測装置
JP2639518B2 (ja) * 1991-10-30 1997-08-13 大日本スクリーン製造株式会社 画像処理方法
US5337370A (en) * 1992-02-28 1994-08-09 Environmental Research Institute Of Michigan Character recognition method employing non-character recognizer
JPH0628466A (ja) * 1992-04-02 1994-02-04 Ezel Inc 画像の細線化方法
US5374932A (en) * 1993-08-02 1994-12-20 Massachusetts Institute Of Technology Airport surface surveillance system
US5519618A (en) * 1993-08-02 1996-05-21 Massachusetts Institute Of Technology Airport surface safety logic
US6178262B1 (en) * 1994-03-11 2001-01-23 Cognex Corporation Circle location
FR2735598B1 (fr) * 1995-06-16 1997-07-11 Alsthom Cge Alcatel Methode d'extraction de contours par une approche mixte contour actif et amorce/guidage
CA2313551A1 (en) 1999-10-21 2001-04-21 International Business Machines Corporation Wafer integrated rigid support ring
US20040218006A1 (en) * 2003-04-30 2004-11-04 Dickerson Stephen Lang Scanning apparatus
CN105203022A (zh) * 2015-01-12 2015-12-30 上海迪谱工业检测技术有限公司 一种鲁棒的影像测量方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4115803A (en) * 1975-05-23 1978-09-19 Bausch & Lomb Incorporated Image analysis measurement apparatus and methods
DE3479254D1 (en) * 1983-07-04 1989-09-07 Karow Rubow Weber Gmbh Method for automatically digitizing the contours of line graphics, e.g. characters
US4539704A (en) * 1983-09-15 1985-09-03 Pitney Bowes Inc. Image thinning process
DE3587220T2 (de) * 1984-01-13 1993-07-08 Komatsu Mfg Co Ltd Identifizierungsverfahren von konturlinien.
US4853967A (en) * 1984-06-29 1989-08-01 International Business Machines Corporation Method for automatic optical inspection analysis of integrated circuits

Also Published As

Publication number Publication date
EP0367952A2 (en) 1990-05-16
US5018211A (en) 1991-05-21
DE68928471D1 (de) 1998-01-15
DE68928471T2 (de) 1998-07-02
EP0367952A3 (en) 1991-11-06
JPH0731734B2 (ja) 1995-04-10
EP0367952B1 (en) 1997-12-03

Similar Documents

Publication Publication Date Title
US5129009A (en) Method for automatic semiconductor wafer inspection
KR100673423B1 (ko) 화상의 영역분할에 의한 결함의 검출
KR100689792B1 (ko) 결함 검출장치 및 방법, 배선영역 추출장치 및 방법
US4589140A (en) Method of and apparatus for real-time high-speed inspection of objects for identifying or recognizing known and unknown portions thereof, including defects and the like
JPH02159681A (ja) 形状判別システム
EP0493657A2 (en) Method and apparatus for identifying manufacturing defects in solid state devices
WO2006063268B1 (en) Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle
Ye et al. Inspection of printed circuit boards by connectivity preserving shrinking
CN103972124B (zh) 图案化晶圆缺点检测系统及其方法
Chavan et al. Quality control of PCB using image processing
JP2000088563A (ja) 外観検査方法および外観検査装置
JPH11337498A (ja) プリント基板の検査装置およびプリント基板の検査方法
JP2006113073A (ja) パターン欠陥検査装置及びパターン欠陥検査方法
Londe et al. Automatic PCB defects detection and classification using MATLAB
JP3752849B2 (ja) パターン欠陥検査装置及びパターン欠陥検査方法
EP1485872B1 (en) A morphological inspection method based on skeletonization
JPS59192944A (ja) パタ−ン欠陥分類方法
Melnyk et al. Contacts detection in PCB image by thinning, clustering and flood-filling
JP2006078300A (ja) 物体のカラー画像による欠陥検出
JPS6115343A (ja) 集積回路の光学的検査解析方法
JP2003203218A (ja) 外観検査装置および方法
JPH0429041A (ja) 配線パターン検査装置
JPH10208066A (ja) 被検査物のエッジライン抽出方法及びこの方法を用いた外観検査方法
Teoh et al. A transputer-based automated visual inspection system for electronic devices and PCBs
EP0545291B1 (en) Inspecting method for flexible thin object