JPS63170789A - パタ−ン類似度検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、入力された二値パターンと予め用意された
標準パターンとの類似度を検出して、人カニ値パターン
の形状を認識するためのパターン類似検出回路に関する
。

類似度から入カニ値パターンの認識を行なう方法が知ら
れている。この方法では、入カニ値パターンにノイズが
乗っている場合に、それが検出結果の誤りをもたらし、
類似度の誤差となって認識結果を低下させる原因となる
。また、２つのパターンを比較する場合、例えばパター
ンのエツジ部分等の比較結果は、極めて不確定なことが
多く、このような部分の検出結果によっても、やはり類
似度値の低下をもたらす。

このため、従来は、入カニ値画像に、例えば平滑化処理
等のノイズ除去処理を予め施してから標準パターンとの
比較を行なうことが行われていた。

しかしながら、このようなフィルタリング処理は、通常
、極めて多くの積和演算を必要とし、認識処理の高速化
を阻害するという問題があった。

（発明が解決しようとする問題点） このように、従来のパターン類似度検出回路では、人カ
バターンに前処理を行なうために多くの時間を費やし、
パターン認識処理の高速化を妨げていた。

〕”ことを目的とする。

［発明の構成］ （問題点を解決するための手段） 本発明は、標準パターン毎に設定された検出不確定予想
領域を記憶するマスクレジスタを備えるとともに、類似
度検出領域の二値パターンと標準パターンとの一致、不
一致の検出結果を前記マスクレジスタに記憶された検出
不確定予想領域でマスクするマスキング回路を設け、こ
のマスキング回路でマスクされた上記検出結果を加算し
て類似度結果を得るようにしたことを特徴としている。

（作用） パターンマツチングによる検出結果が不確定となる部分
は、標準パターン毎にそれぞれ経験的に知られている。

例えば２つのパターンのエツジ部分のマツチング結果は
、不確定であることが多く、また、例えば論理回路のパ
ターンなどでは入出力線の位置が多少変動することが多
い。

この発明では、標準パターン毎にこのように予め分って
いる不確定部分のマスキングデータを用意しておき、入
カニ値パターンと標準パターンとの一致・不一致結果を
上記マスキングデータでマスク処理しているので、不確
定な部分の検出結果−めで、処理の高速化を図ることが
できる。

（実施例） 以下、図面を参照しながら本発明の一実施例について説
明する。

第１図は、本実施例に係るパターン類似度検出回路の構
成を示す図である。

二値画像データは、ラインシフトレジスタ１に入力され
ている。このラインシフトレジスタ１は、例えば３２×
８ビツト、計２５６の画素データを保持するものである
。ラスクスキャンされて入力された画像データは、ライ
ンシフトレジスタ１の最上段に入力される。最上段から
の出力は次段に入力され、さらにこの次段の出力は次々
段に入力される。これにより、ラインシフトレジスタ１
では、二次元画像の蓄積が行われ、垂直方向８ビツトの
画像データが並列に出力される。この８ビツトの画像デ
ータは窓シフトレジスタ２に入力される。この窓シフト
レジスタ２は、類似度検出領域となる３２Ｘ８−２５６
ビツトのウィンドウデータを保持するもので、８ビツト
ずつ並列入力し、るもので、２５６ビツト全てを並列出
力し得るものとなっている。前記窓シフトレジスタ２の
出力は、検査回路となるＥＸ−ＯＲ回路５の一方の入力
に与えられている。このＥＸ−ＯＲ回路５の他方の入力
には、辞書レジスタ３からの標準パターンデータが与え
られている。この辞書レジスタ３には、検出対象の標準
パターンの画像データが記憶されている。ＥＸ−ＯＲ回
路５は、並列入力された２５６ビツトの二値データの排
他的論理和をとり、２５６ビツトの一致・不一致の検出
結果を並列出力するものである。この検出結果は、マス
キング回路となるＮＯＲ回路６の一方の入力に与えられ
ている。このＮＯＲ回路６の他方の入力には、マスクレ
ジスタ４からの２５６ビツトの出力が並列に与えられて
いる。マスクレジスタ４には、その標準パターンについ
て不確定となり得る領域、つまり検出不確定予想領域の
マスクパターンが記憶されている。ＮＯＲ回路６では、
入力された２５６ビツトの検出結果に２５６ビツトのマ
スクパターンを用いて並列にマスキング処理を施し、デ
ータを、いわゆるトーナメントにパイプライン処理によ
り加算して９ビツトの加算結果を得るものとなっている
。この９ビツトの加算結果は類似度値として以後の認識
処理に供される。

以上の構成において、今、例えば第２図（ａ）に示すよ
うな角形パターンが入力されたする。このようなパター
ンは、図示のようにエツジ部にノイズが生じ易い。この
ため、同図（ｂ）に示す標準パターンとのマツチングを
取ると、エツジ部分がエラーラーとなる。そこで、マス
クレジスタ４には、同図（ｃ）に示すようにＬ形の検出
不確定予想領域のパターンを記憶しておき、ＥＸ−ＯＲ
回路５の検出結果を上記パターンでマスクすれば、不確
定部分の結果はキャンセルされ、類似値の精度は向トす
る。

また、例えば人カニ値パターンが第３図（ａ）に示すよ
うに、論理回路パターンである場合には、その入出カラ
インの部分がずれることが多い。この場合には、標準パ
ターンとして同図（’ｂ）に示すような入出カラインの
付加されていないパターンを用意し、マスクパターンと
して同図（ｃ）にマスク処理によって検出結果のノイズ
部分を除去できるので、高速な処理が可能である。

また、この回路では、３つのレジスタ２，３゜４から２
５６ビツトのデータを並列出力させ、一度に検出処理及
びマスキング処理を行なっているので、さらに処理の高
速化を図ることができる。

［発明の効果］ 以上のように、本発明によれば、検出不確定予想領域を
マスキングすることによって不確定部分の検出結果を除
去するようにしているので、検出精度の向上化と高速処
理とを可能にするパターン類似度検出回路を提供するこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るパターン類似度検出回
路を示すブロック図、第２図及び第３図は人カニ値パタ
ーンと標準パターンとマスクパターンとを示す図である
。 １・・・ラインシフトレジスタ、２・・・窓シフトレジ
スタ、３・・・辞書レジスタ、４・・・マスクレジスタ
、５・・・ＥＸ−ＯＲ回路、６・・・ＮＯＲ回路、７・
・・ピッ（ａ）　　　　　　　　　（ｂ）　　　　　　
　　　（ｃ）第２＠ 第３図

Claims (2)

【特許請求の範囲】
1. （１）類似度検出領域の二値パターンを格納する窓シフ
   トレジスタと、検出対象の標準パターンが記憶された辞
   書レジスタと、前記標準パターン毎に設定された検出不
   確定予想領域を記憶するマスクレジスタと、前記窓シフ
   トレジスタに格納された二値パターンと前記辞書パター
   ンに格納された標準パターンとの一致、不一致を各画素
   ごとに検出する検査回路と、この検査回路の検出結果を
   前記マスクレジスタに記憶された検出不確定予想領域で
   マスクするマスキング回路と、このマスキング回路でマ
   スクされた上記検出結果を加算して類似度結果を得る加
   算器とを具備したことを特徴とするパターン類似度検出
   回路。
2. （２）前記窓シフトレジスタ、辞書レジスタ及びマスク
   レジスタは、格納された二値データを全て並列的に出力
   するものであり、かつ前記検査回路及びマスキング回路
   は、これら二値データを並列的に処理するものであるこ
   とを特徴とする特許請求の範囲第１項記載のパターン類
   似度検出回路。