JPS5966790A - 演算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は演算回路に関し、とくにｎ桁の２進数２値から
なる少なくとも２つの情報の差の絶対値全米めるための
演算回路に関する。

上に述べた絶対値演算回路は音声パターンや表示パター
ン等の照合あるいは認識、検索を必要とする分野で使用
され、例えば入力されたパターンと予め登録されている
標準パターンとの違いを調べ、人カバターンがどの標準
パターンと似ているかを求めるためのパターンマツチン
グ演算等に適している。しかし、パターン認識装置のよ
うに入力情報の特徴を表わすデータの大きさが標準バタ
ンデータに対して大小様々であるような場合、差の絶対
値（距離）を求める演算を単純に行なうことはできない
。

従来、大きさの不明な２つの数値Ｘ、Ｙの距離全米める
場合、次のようにして実行していた。

（１）まず２つの数値の大小全比較１−１その後大きい
方の数値から小さい方の数値を減算して出力する。

（２）まずＸ−Ｙｉ実行し、その結果が正ならばそのま
壕結果を出力し、負ならば、その結果の符号を反転して
出力する。これらのいづれもソフトウェアで処理する場
合が多いが、パターン認識装置のように高速性が要求さ
れるものには、長時間を要するソフト処理は不向きで、
距離演算用のハードウェア演算回路が必要となる。

第１図に上記（１）のプロセスをノ・−ドウエア回路で
構成した例を示す。ここでは２個のアダー（加減算器）
１１．１２が用いられる。前段のアダー１工はＸ−Ｙの
減算全実行するが、これはＸ、　Ｙのどちらが太きいか
を比較するためのものである。

−ＹはＹｋインバータ１６で反転して得る。もし、Ｘ＞
ＹのときはＣＯ端子から１″が出力され、逆にＸ＜Ｙの
ときは０″が出力１５としてマルチプレクサ１３．１４
に共通に送られる。一方のマルチプレクサ１３は出力１
５の値が′０”のときインバータ１７で反転した）１次
段のアダ〜１２の一方に入力し、１″のときはＸを入力
する。

更に、他方のマルチプレクサ１４（仕出力１５の値が０
′のときｙｉ、”ｉ″のときインバータ１８で反転した
Ｙ’に選択してアダ〜１２の他方に入力する。アダー１
２で実際の演算が行なわれるが、アダー１２にはキャリ
ー信号″′１”が入力されておハ得られる結果ＺはＸ＞
ＹのときＺ＝Ｘ→−Ｙ＋１、即ちＸ−Ｙが出力され、ｘ
＜ｙのときＺ＝第２図は（２）のプロセス全ハードウェ
ア回路で構成した例を示す。ここではアダー２１でＸ　
＋　Ｙ　＋１、即ちＸ−Ｙが演算される。従って、アダ
ー２１の入力にはＸおよびインバータ２５で反転された
Ｙが入力され、更にギャリー人力信号゛°１ｎが端子Ｃ
Ｉから入力される。演算結果はｉ！接マルチプレクサ２
３へ転送される径路と、インバータ２６によって反転さ
れ更にインクリメンタ２２？介してマルチプレクサ２３
へ転送される径路との２つに送られる。ここで、反転し
てインクリメントすることは、符号を反転したことにな
る。マルチプレクサ２３はアダー２１のキャリーｌｆｉ
力２４（Ｃｏ）が０”のとき、即ちＸ（Ｙのときはイン
クリメンタ２２の出力全選択し、一方”１″のとき、即
ちＸ＞Ｙのときはアダー２１の出力をその１ま選択する
。Ｘ）Ｙのとき選択されて出力されるＺは、Ｚ＝Ｘ＋Ｙ
＋１、即ちＺ二Ｘ−Ｙとなる。一方、Ｘ（Ｙのときは、
Ｘ−Ｙの符号が反転されＺ−Ｙ−Ｘが得られる。

以上２つのプロセス全検討すると、入力データが出力に
達するまでに受ける処理の最大は、（１）の場合はＹで
１）反転（インバータ２６）ｉｉ）加算（アダーｚ＋）
　＋＋＋）反転（インバータｌ５）１■）加算（アダー
１　ｚ　）　ｓ　ｆ２）の場合は同じくＹで１）′反転
（インバータ２５）　　ｉｔ）’加算（アダー２１　）
　　１ｉｔ）’反転（インバータ２６　）　　ｉＶ）’
インクリメント（＋１加算）（インクリメンタ２２）と
なる。

このように絶対値を伴なう距離演算全実行する場合、従
来のハードウェア回路では最大４ステップもの演算処理
段数を要してしまう。高速処理が要求されるパターン認
識装置などでは処理段数を１段でも減らして処理の高速
化を計ることが重要である。

従って、本発明の目的は、処理段数の少ない距離演算用
の演算回路を提供することにある。

不発明の演算回路はコード化されたディジタルデータＸ
、Ｙｅ入力としてＸ＋Ｙ演算を行なう第１の回路手段と
、この′Ｗ、１の回路手段における演算の結果、演算出
力の最上位キャリーが１″の時は演算結果１１７：１”
を力目算し、前記最上位キャリーが”０″の時は演算結
果全反転して出力する第２のご回路手段と金有する。

本発明によれは、一方の入力データＹを反転する演算処
理と、データＸとデータＹと全加算する演算処理と、加
算結果を反転するかあるいはそれＶＣｉ’を加えるか、
いづれか一方の演算処理との合計３段階の処理で絶対値
演算ができ処理の高速化が計れる。

次に、不発明の一実施例を図面を用いて説明する。第３
図は本発明の一実施例を示′ｊ演算回路のブロック図で
ある。ここでの入力データＸ、Ｙは夫々２つの２進数値
デ一タ全例にとる。データＸ〉よびインバータによって
反転されたデータＹが入力されるアダー３１には最下位
へのキャリー人力ＣＩ、最上位からのキャリー出力ＣＯ
が夫々結合さ収ている。アダー３１の出力はインクリメ
ンタ３２とインバータ３６とに共通に転送される。

そして、もしキャリー出力３４が０”であれば。

インクリメンタ３２からの出力Ａが、また”１″のとき
はインバータ３６からの出力ＢＥ夫々選択してマルチプ
レクサ３３から結果データＺとして取り出される。即ち
、ｘ＞ｙのときは、アダー３１での（寅真の結果、キャ
リー出力３４が１″となるので、結果データとしてＺ＝
Ｘ＋Ｙ＋１、即ちＺ＝Ｘ−Ｙが得られる。一方Ｘ＜Ｙの
ときは、キャリー出力３４が０″となるので、結果デー
タとしてＺ二ｘ＋ｙ、即ちｚ＝’１’−Ｘが得られる。

このように２つの入力データＸとＹとの距離は、インバ
ータ３５による反転処理、アダー３１Ｖｃよる加算処理
、それに実質的に同時に実行されるインクリメンタ３２
およびインバータ３６の処理の合計３つの処理ステップ
で逐行され、速度が一段と高速化される。

実際の数値例に基いて演算プロセス全以下に説明する。

４ビツトで、Ｘ＝ＯＯＯ１，Ｙ＝０１　ｔｏ　の例では
、アダー３１の出力はＸ＋Ｙ＝１０１０となる。

このとき最上位キャリー出力は”０”でみるから、反転
したものが醗択され結果出力０１０１が得られる。得ら
れた出力０１０１ｆは２つの２進数１直０００１と０１
１０との距離を表わしている。同様にＸ−＝０１０ＱＹ
＝００１０　の場合は、アダー３１の出力はｘ＋’ｙ二
０００１、キャリー出力は“１”ということで得られる
出力はインクリメントされたｘ＋ｙ＋ｉ二〇〇１０とな
る。ｕｌ］ち２″という距Ｉ（ｉｎが得られる。

第３図の実施例では、第２回路をインクリメンタと反転
器とマルチプレクサにより構成しているが、論理回路音
用いて例えば第４図のように構成してもよ込。第４図Ｉ
−１，４ビットの例であるが、４１゜４２．４３．４４
が夫々アダー３１の出力データ各１ビットの入力線、４
５，４６，４７．４８が対応する出力Ｚの各出力ビツト
線、４９は制御＆ｌ。

即ちキャリー出力線を表わし、１″のときは入力数１直
をインクリメントし　＋１　Ｑ　Ｉ＋のときは入力数値
全反転する演算を行なうものである。即ち、”１”の時
はＡＮＤゲート全使って＋１加算され、０”の時はイン
バータを使って反転される。この場合、第３図と違って
インクリメントと反転とのいづれか一方が選択されて実
行される。しかし、いづれの実施例でも、入力数値が出
力に達する１でに受ける処理は、最大でも１）″同転１
１）“加算＋＋＋）″反転又はおよびインクリメントの
３ステツプでよい。従って、従来に比べて確実に１段分
演算数が縮まっている。しかもハードウェア量は増加し
ない。従って、ハードウェア量全増加させずにより高速
な距離演算全実行する演算回路が得られ、特に音声処理
や画像処理分野において極めて有効な回路となり得る。

【図面の簡単な説明】

第１図は従来の演算回路図である。 １１．１２・・・・・・アダー、１３．１４　　・　マ
ルチプレクサ、１５・・・・マルチプレクサ制御線、１
６゜１８・・・・・インバータ、 第２図は従来の他の演算回路図である。 ２１・・・・・アダー、２２・・・・・インクリメンタ
−１２３・・・・・・マルチプレクサ、２４・・・・・
・マルチプレクサ制御線、２５．２６・・・・・・イン
バータ、第３図は、不発明の一実施例を示す演算回路図
である。 ３１・・・アダー、３２　・　インクリメンタ、３３・
・・・マルチプレクサ、３４　・マルチプレクサ制御線
、　Ｘ、　Ｙ・・・・・入力、Ｚ・・・　距離（Ａ算出
力、３５．３６・　・インバータ、 第４図は、インクリメントと反転およびマルチプレクサ
が可能な回路の具体例でみる。 ４１．４２，４３．４４・・・−・人プハ　４５，４６
゜４７．４８・−・出力、４９・・・・制御線。 わ　、３　図 も　４　閃

Claims (1)

【特許請求の範囲】
1. ディジタル情報Ｘ、Ｙ’ｉ入力としＸ＋Ｙの演算を行な
   う第１の回路と、前記第１回路の演算出方の最上位桁上
   げが１”の時、前記第１の回路の演算結果に１を加算し
   、前記最上位桁上げが“０“の時前記第１の回路の演算
   結果全反転して出方する第２の回路と全具備して女るこ
   と全特徴とする演算回路。