JPH01205328A - 演算処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、算術演算処理装置に係り、特に２つのデータ
の差に関するデータを高速に得るようにした演算処理装
置に関する。

従来の技術 従来、２つのデータの差の絶対値を求めるには第４図の
ブロック図に示すような構成が用いられていた。第４図
において、４０１，４０３は反転器、４０２．４０４は
加算器、４０６は選択回路であり、４０６は桁上げ信号
、４０７は上位あふれ信号である。

以下に第４図のブロック図の動作を説明する。

第４図の構成では、まず２つのデータの差（ｘ−ｙ）を
求めている。一般に２つのデータの差は減数の２の補数
と被減数とを加算することにより実現され、入力データ
Ｙの反転を反転器４０１により求め、この値と入力デー
タＸとを加算器４０２により加算する。この時Ｙの２の
補数をとるために加算器４０２に桁上げ信号４０６とし
て”１　″を加えている。また、その結果の桁あふれ信
号４０７の値により減算結果（Ｘ−Ｙ）が正であるか負
であるかが判断され、結果が正である場合には減算結果
をそのまま出力し、負である場合には減算結果を反転器
４０３により反転し加算器４０４により１　”を加えて
減算結果の２の補数を出力して入力データＸおよびＹの
差の絶対値を求めている。

発明が解決しようとする課題 上記従来技術では、２つのデータの差を求めるだめの加
算器と、減算結果が負の場合にその減算結果の２の補数
を求めるための加算器との２つの加算器を必要とし、こ
れらの２つの加算器は２つのデータの差の絶対値を演算
するうえでのクリティカルパスとなり、回路規模が大き
い、演算時間が長いなどの問題点がある。

本発明の目的は、このような従来の問題点を改善し、加
算器に簡単な回路を付加することにより少ない回路素子
で２つのデータの差の絶対値あるいは２つのデータの差
の絶対値の２の補数値を高速に出力し、高速な演算処理
装置を提供することにある。

課題を解決するための手段 上記問題点を解決するために本発明では、第１のデータ
の反転と第２のデータとの和の反転を出力する加算反転
手段と、前記第１のデータの反転と前記第２のデータと
１との和を出力する加算手段と、前記加算反転手段の出
力の第１の上位あふれの値あるいは前記加算手段の出力
の第２の上位あふれの値により、前記加算反転手段ある
いは加算手段の結果を選択して出力する選択出力手段を
設け、前記加算反転手段と前記加算手段とをそれぞれあ
るいは同一の桁上げ生成伝搬発生回路を用いて同時に実
行して前記選択出力手段により、２つのデータの差の絶
対値、あるいは２つのデータの差の絶対値の２の補数値
を出力するようにしている。

作用 上記構成により、まず、前記加算反転手段を用いること
により、（第１のデーター第２のデータ）の結果を求め
、同時に前記加算手段を用いることにより、（第２のデ
ーター第１のデータ）の結果を求め、次に、この加算反
転手段あるいは加算手段の桁あふれ値により、前記選択
出力手段を用いて加算反転手段あるいは加算手段の結果
を選択して出力することにより、第１のデータと第２の
データの差の絶対値あるいは差の絶対値の２の補数値を
高速に求めることができる。

また、前記加算反転手段を行なう回路と前記加算手段を
行なう回路は、同一の桁上げ生成伝搬発生回路を用いて
構成することができるため、従来例のような減算結果を
もとめる加算器とその２の補数値を求める加算器との２
つの加算器を用いる手段に比較して、回路素子数を大幅
に少なくすることができる。

実施例 第１図は本発明の第１の実施例の構成を示すブロック図
である。第１図において、１０１は反転器、１０２は加
算反転器、１０３は加算器、１０４は選択回路、１０５
は上位あふれ信号、１０６は桁上げ信号である。

第１図の回路の動作を説明すると、まず反転器１０１に
より第１の入力データＸの全桁の反転７を求め、これと
第２のデータＹが、１０２の加算反転器に入力され、第
１の入力データの反転器と第２の入力データＹを加算し
、その結果の全桁を反転してＸ十Ｙを出力しくｘ−ｙ）
を求める。さらに、これと同時に、第１の入力データの
反転Ｘと第２のデータＹが、１０３の加算器に入力され
、第１の入力データの反転Ｘと第２の入力データＹおよ
び桁上げ信号として最下位から”１　″を加算し、その
結果（Ｘ十Ｙ＋１　）を出力しく−Ｘ＋Ｙ）すなわち加
算反転器１０２の出力結果の符号反転値を求める。次に
、加算反転器１０２の上位あふれ信号１０５の値により
、（ｘ−ｙ）の結果が正であるかあるいは負であるかが
判断され、正である場合には加算反転器１０２の出力が
、負である場合には加算器１０３の出力が、選択回路１
０４により選択されて絶対値ＩＸ−Ｙｌが出力される。

次に、第１の入力データの反転器と第２の入力データＹ
を加算し、その結果の全桁を反転してＸ−１−Ｙを得る
ことにより、（Ｘ−Ｙ）の値を求めることができること
を説明する。２の補数表現のデータの符号反転値は、一
般に、そのデータの全桁を反転しさらに“１　″を加え
ることにより得ている。

すなわち、次式が成り立つ。

−Ａ＝Ａ＋１　　　　　　　　　　　　・・・・・・（
１）したがって、１式を用いれば、 Ｘ−Ｙ＝−（−Ｘ＋Ｙ　） ＝−＜　Ｘ＋１　＋Ｙ　） ｍ−（（￥十Ｙ）−１−１） ｍ−（−Ｘ十Ｙ　） ＝Ｘ−）−Ｙ　　　　　　　　　　　・・・・・・（２
）となり、Ｘ−１−Ｙは（ｘ−ｙ）に等しいことがわか
る。ｔた、２式から（７＋Ｙ千１）が（−ｘ＋Ｙ）に等
しいことがわかる。また、Ｘ−１−Ｙの上位あふれ信号
は（ｘ−ｙ）の値が負である場合に“１　″となり、正
である場合に０”となることは明らかである。

第１図の加算反転器１０２あるいは加算器１０３は従来
の技術、例えばリプル桁上げ加算器９桁上げ選択加算器
あるいは桁上げ先見加算器などにより容易に実現でき、
（ｘ−ｙ）および（−ｘ−４−ｙ）を同時に演算し、そ
れらの結果から１つを選択して出力するので高速に絶対
値を求めることができる。また、第１図の回路では加算
反転器１０２の上位あふれ信号１０６によって出力の選
択を行なっているが、加算反転器１０２の出力と加算器
１０３の出力は互いに補の関係にあるので加算器１０３
の上位あふれ信号により出力を選択する回路も同様にし
て構成できる。また、第１図では、２つのデータの差の
絶対値を出力するようにしているが、絶対値の２の補数
値を出力することも容易にできることは以上の説明から
明らかである。

第２図は、第２の実施例を示すブロック図であり、これ
は第１図における加算反転器１０２と加算器１０３とを
同一の桁上げ生成伝搬発生回路を用いて構成した例であ
る。第２図において２０１は反転回路、２０２は桁上げ
生成伝搬発生回路、２０３は反転相生成回路、２０４は
和生成回路、２０６は選択回路であり、２０６は桁上げ
生成信号、２０７は桁上げ伝搬信号、２０８は中間和信
号、２０９は上位あふれ信号であり、桁上げ生成伝搬発
生回路２０２と反転相生成回路２０３を組み合わせたも
のが第１図の加算反転器１０２に対応し、桁上げ生成伝
搬発生回路２０２と和生成回路２０４を組み合わせたも
のが第１図の加算器１０３に対応している。

まず、第２図に示した桁上げ生成伝搬発生回路２０２に
ついて述べる。この桁上げ生成伝搬発生回路２０２は、
この回路に入力される２つのデータＸおよびＹの加算を
行なうだめに必要な桁あげ生成信号２０６、桁上げ伝搬
信号２０７および中間和信号２０８を求めるだめの回路
である。

以下入力されるデータをｎ桁として Ｙ−ｙｎ−１”””　ｙｌ　ｙｏとして説明する。まず
、桁上げ生成関数ｇｉ、ｊおよび桁上げ伝搬関数ｐｉ　
、ｊを考える。ここで、（ｉ≧ｊ）であり、ｇｉ、ｊｆ
ｄコ桁目から１桁目までの加算を行なった場合に上位へ
桁上がりが生成されることを表し、Ｐ　１＋　ｊはｊ桁
目からｉ桁目までの加算を行なった場合に、下位から桁
上がりがあった場合に上位へ桁上がりを伝搬することを
表している。

この定義から、各桁自身の桁上げ生成関数ｐｉ、ｉは入
力データの各桁の値ｘｉおよびｙｌ　から以下のように
与えられる。すなわち、ｇｉ、１＝ｘｉ、ｙｉ　　　　
　　　　　　・・・・・・（３）ｐｉ、１＝ｘｉのｙｉ または、＝ｘｉ−１−ｙｉ　　　　　　　　　　・・・
・・・（４）が成り立つ。また、１≧コ≧にの関係を有
するｉ、ｊ、ｋに対して以下の関係式が成り立つ。

すなわち、 ｇｌｒ　ｋ二ｇｉＩ］　＋ｐｉｒコ・ｇツー１　、ｋ　
・・・・・・（６）ｐｉｔ　　ｋ＝　　ｐｉ、ｊ　　−
ｐツー１　、ｋ　　　　　　　　　−−−−−−（６）
である。この（３）ないしく６）式によりある基準とな
る桁ｋかも各々の桁ｉまでの桁上げ生成関数ｇｉ、にお
よび桁上げ伝搬関数ｐｉ、ｋを求めることができる。す
なわち、加算を行なう各々の桁から（３）および（４）
式で表される各桁自身の桁上げ生成関数ｇ４　、　ｉお
よび桁上げ伝搬関数ｐｉ、工を求め、（５）および（６
）式を繰り返し用いである基準となる桁から各々の桁ま
での桁上げ生成関数ｇｉ、におよび桁上げ伝搬関数ｐｉ
、ｋを求めることができる。以上のようにして、入力デ
ータＸとＹとから各桁の桁上げ生成関数ｇｉ、におよび
桁上げ伝搬関数ｐｉ、ｋを求め、さらに後段で用いる中
間和ｓｉ、すなわち、５ｉ＝ｘｉ■ｙ　ｉ　　　　　　
　　　　　−−−−−−（７）を求めることが第２図に
示した桁上げ生成伝搬発生回路２０２の動作である。

次に、反転和生成回路２０３および和生成回路２０４に
ついて述べる。桁上げ生成関数ｇ　ｉｒ　］および桁上
げ伝搬関数ｐｉ、ｊの定義から、すべての桁の加算を考
えたときのｉ桁目の桁上げｃｉは次式で与えられる。

ｃｉ＝ｇｉ、コ　＋　ｐｉ、　　コ　・　Ｃツー１　　
　　　　　　　　・・・・・・（８）したがって、（８
）式においてｊ＝ｏとおけば、ｃｉ＝　ｇｉ、ｏ＋ｐｉ
、ｏ−ｃ　−１・・・・・・（９）となり、（９）式は
１桁での桁上げを各桁の桁上げ生成関数ｇｉ、ｏと桁上
げ伝搬関数ｐｉ、ｏおよび加算の最下位桁への桁上げｃ
、とにより求められることを示している。さらに、’ｉ
−１より１桁の最終相ｚｉを次式により求めることがで
きる。

Ｚｉ＝Ｘｉｅ７ｉ＄Ｃ１゜ −ｓｉ■’ｉ−１・”　−（１０） したがって、最下位への桁上げｃ、と、第２図の桁上げ
生成伝搬発生回路２０２の出力ｇｉ、におよびｐｉ、に
とから、（８）および（９）式により各桁の桁上げｃｉ
を求め、この信号と桁上げ生成伝搬発生回路２０２より
出力されるｓｉとにより、（１ｏ）式を用いて最終相ｚ
ｉを求めることができる。第２図の反転和生成回路２０
３では、このｃ、　　を”Ｑ″とし最終相ｚｉを反転し
て出力することによりＸ十Ｙすなわち（ｘ−ｙ）を求め
、第２図の和生成回路２０３ではｃ−４を１　″とし最
終相ｚｉを出力することにより（ｘ＋ｙ−ｚ）すなわち
（−Ｘ−１−Ｙ）を求める。

最後に、反転和生成回路２０３から出力される上位あふ
れ信号２０９の値により選択回路２０６を用いてＸ十Ｙ
すなわち（Ｘ−Ｙ）あるいは（Ｘ−１−Ｙ＋１　）すな
わち（−Ｘ−）−Ｙ）を選択して（ｘ−ｙ）の絶対値Ｉ
Ｘ−Ｙｌを出力している。

第３図は、第２図に示した本発明の第２の実施例を４ビ
ツト構成でＣＭＯ８論理回路を用いて具体的に実現した
場合の回路図である。第３図において、３０１は反転器
、３０２は桁上げ生成伝搬発生回路、３０３は和生成回
路、３０４は反転和生成回路、３０５は選択回路であり
、３０６゜３０７．３０８．３０９．３２４．３２６，
３４０゜３４１はインバータ回路、３１０，３１３，３
１６゜３１９．３３６．３３８はＥＸ−ＯＲ回路、３１
１゜３１４．３１７．３２０　、３２２　、３２６．３
３２はＮＯＲ回路、３１２　、３１５　、３１８　、３
２１゜３２８．３３１．３３３はＮＡＮＤ回路、３２３
゜３２７．３４２．３４３．３４４は０Ｒ−ＮＡＮＤ回
路、３２９．３３０はＡＮＤ−ＮＯＲ回路テする。

反転器３０１は、ゲー）３０６ないし３０９を含み入力
されたデータＸの各桁ごとの反転を求める。

桁上げ生成伝搬発生回路３０２は、ゲート３１０ないし
３３０を含み、ゲー）３１０，３１３゜３１８　、３１
９は（７）式で示した中間和ｓｉを出力し、ゲート３１
１　．３１４，３１７，３２０は（４）式で示した各桁
自身の桁上げ伝搬関数ｐｉ、ｉの反転を出力し、ゲート
３１２　、３１６　、３１８　。

３２１は（３）式で示した各桁自身の桁上げ生成関数ｇ
ｉ、ｉの反転を出力している。また、ゲー１−３２２　
。

３２６の出力は（６）式で示した桁上げ伝搬関数であり
それぞれｐ　１，０　、　ｐ　３，２を求め、ゲート３
２３゜３２７の出力は（６）式で示した桁上げ生成関数
でありそれぞれｇ１書○、ｇ３．２を求め、同様にゲー
ト３２８．３２９．３３０はそれぞれｐ　２，０　。

ｇ　２，０　、　ｇ　３．０を求めている。ここでは、
ｐ３．０を求めていないが、これは下位からの桁上げＣ
。

が０″の時の上位あぶれを求めるうえでｐ　３．０の値
を必要としないからであり、ｃ＝が“１　″の時の上位
あぶれを求める場合にはｐ３．０を求めなければならな
い。

和生成回路３０３は、ゲート３３１ないし３３６を含み
、ゲート３３４．３３６．３３６は下位からの桁上げａ
、が“１　″である場合のＸとＹとの和、すなわち（−
Ｘ＋Ｙ）の反転を出力している。

反転和生成回路３０４は、ゲート３３７ないし３３９を
含み、下位からの桁上げｃ−、が”０”である場合の７
とＹとの和、すなわち（Ｘ−Ｙ）の反転を出力している
。

ゲート３３０は、前述したようにｇ３．０の反転を出力
しているが、この信号は下位からの桁上げＣ−１が”０
”である場合の（Ｘ＋Ｙ　）の上位あふれの反転、すな
わち（ｘ−ｙ）の上位あふれの値をも表しており、この
信号が“１　”の場合に（Ｘ−Ｙ）の結果が負であり、
“０”の場合に正である。したがって、ゲート３４０な
いし３４４を含む選択回路３０６により、ゲート３３０
の出力が“１　″の場合に和生成回路３０３の出力を選
択反転し、“０″の場合に反転相生成回路３０４の出力
を選択反転して（ｘ−ｙ）の結果の絶対値を出力してい
る。

以上のように、本実施例によれば桁上げ生成伝搬発生回
路３０２を共用して構成し、（ｘ−ｙ）と（−Ｘ−１−
Ｙ）を同時に求め、（Ｘ−Ｙ）の上位あふれの値により
選択して、（Ｘ−Ｙ）の結果の絶対値を高速に求めるこ
とができる。第３図の実施例では、桁上げ生成伝搬発生
回路の出力である桁上げ生成関数および桁上げ伝搬関数
の基準桁をすべて０桁としているが、これをある桁から
、ある桁までのブロックごとに基準桁を設定し、そのブ
ロックごとに下位から桁上げｃｉを伝搬させて各桁の桁
あげを生成してもよい。

なお、以上の説明では２つのデータの差の絶対値を出力
するようにしているが、絶対値の２の補数値を出力する
ことも容易にできることは第１図の実施例の場合と同様
であり、さらに出力を反転して負論理出力としても同様
の効果が得られることは明らかである。また、以上の説
明は一実施例であり、他の論理組み合わせ、あるいはＣ
ＭＯ３回路以外の技術、例えばＮＭＯ８回路やバイポー
ラ回路などについても同様に構成できる。

発明の効果 本発明によれば上述のように、加算器に簡単な回路を付
加することにより、２つのデータの差とその２の補数値
を同時に生成することができるので、２つのデータの絶
対値あるいはその２の補数値を高速に求めることができ
、さらに回路素子数も大幅に削減できる等の効果がある
。

【図面の簡単な説明】

第１図は本発明の第１の実施例の回路構成を示すブロッ
ク図、第２図は本発明の第２の実施例の回路構成を示す
ブロック図、第３図は本発明の第２の実施例をＣＭＯＳ
回路で構成した論理回路図、第４図は従来方法の回路構
成を示すブロック図である。 １０１．２０１・・・・・・反転器、１０２・・・・・
・加算反転器、１０３・・・・・・加算器、２０２・・
・・・・桁上げ生成伝搬発生回路、２０３・・・・・・
反転相生成回路、２０４・・・・・・和生成回路、１０
４．２０５・・・・・・選択回路、１０Ｓ　、２０９・
・・・・・上位あふれ信号。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 Ｘ　　　　　　　　γ １ｘ−γ１ 第２図 Ｘ　　　　　　　　　γ 第４図 第３図

Claims (1)

【特許請求の範囲】
1. 第１のデータの反転と第２のデータとの和の反転を出力
   する加算反転手段と、前記第１のデータの反転と第２の
   データと１との和を出力する加算手段と、前記加算反転
   手段の第１の上位あふれの値あるいは前記加算手段の第
   ２の上位あふれの値により、前記加算反転手段の結果あ
   るいは加算手段の結果を選択して出力する選択出力手段
   を有し、前記加算反転手段と前記加算手段とを同時に実
   行して前記選択出力手段を用いて出力することを特徴と
   する演算処理装置。