JPS6225325A - 絶対値数加減算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔（既要〕 絶対値数Ａ、Ｂの減算Ａ−Ｂを、２数の大小比較なしに
Ａ＋百十１の演算で実行し１桁上げ先見ユニットの最上
位桁から桁上げが発生して結果が補数となる場合に、Ａ
＋’Ｕの演算に変更するとともに、和生成ユニットの出
力を反転してＡ＋不−１３−Ａを出力し、結果の再補数
化を不要にする。

〔産業−にの利用分野〕

本発明は、電子計算機における演算装置に関するもので
あり、特に絶対値数の加減算回路に関する。

（従来の技術〕 最近の電子計算機では、算術演算の演算速度を一ヒげる
ために１桁上げ先見ユニソｌ−（ＣＬＡ）を設けて２桁
上げ伝播時間の短縮を図る方式の加減算回路が多く用い
られている。

桁上げ先見ユニット（ＣＬＡ）は、演算数の各桁ごとの
桁上げを同時に生成する回路である。ある桁の桁上げは
、それよりも下位の各桁の値に基づいて決定されるが２
桁上げ先見ユニットの論理規模は、下位の桁数をｎとし
たとき　ｎｔに比例して増大する。そのため、演算数を
プロ、り化して、ブロックごとに桁上げ先見を行い、さ
らに各ブロック間の桁上げ先見を行って、ピラミッド状
に桁−ヒげ先見ユニットを組み立てる方法もとられてい
る。

一方、加減算回路を用いて絶対値数同士の減算を行う場
合、数の小さい方から大きい方を引くと。

結果ば２の補数となり、絶対値数表示に直すための再補
数化が必要となる。

そこで一般には、２つの絶対値数をＡ、Ｂとして、Ａ−
Ｂの減算を行う場合、Ａ＜ＢのときにはＢ−Ａを実行し
てその演算結果の符号を“−”にする方法がとられてい
る。

この方法では、まず２つの絶対値数Ａ、Ｂの大小関係を
判別することが必要である。しかし、絶対値数Ａ、Ｂの
ビット数が多い場合には、　　Ａ、　　Ｂの全ビットを
用いて比較すると遅延が大きくなることから、実際の加
減算回路では最初の１　ｂｙｔｅ程度同士を比較するに
とどめて、絶対値数Ａ、Ｂの大小関係の完全な判定を行
っていない。

そのため、Ａ−ＢあるいはＢ−Ａの一方を選択して減算
を行っても、結果が補数となってしまう場合があり、こ
のような場合には、再補数化、すなわち再びマロー演算
結果７の減算を行って、答を絶対値に変換している。

なお、演算結果が補数となることの判定は、最上位桁か
ら桁上げが生じないことにより判定され〔発明が解決し
ようとする問題点〕 ヒ述したように、従来の絶対値数加減算回路では、はじ
めに２つの数Ａ、Ｂの各一部を用いて大小比較を行い、
その結果に基づいて減算の方向（ＡＢ）あるいは（Ｂ−
Ａ）を決定する操作と。

減算結果が補数であるかどうかを判定し、補数であった
場合再補数化して絶対値に変換する操作とが必要であっ
た。

そのため、ハードウェア量が多くなり、また演算時間が
長くなるという問題があった。

〔問題点を解決するための手段〕

本発明は、特に桁上げ先見方式の高速の加減算回路にお
いて、減算の方向を決定するための２つの数Ａ、Ｂの大
小比較をなくしてＡ−Ｂを実行し。

演算過程において結果が補数となることを検出する手段
を設け、結果が補数となることを検出したとき、演算ア
ルゴリズムを変更してＢ−Ａを生成し、絶対値数表現で
結果が得られるようにするものである。

そのため本発明では、Ａ＋Ｂ＝Ｂ−Ａが成り立つことに
着目して、Ａ−Ｂの演算をまずＡ　＋　Ｂ　＋１の形で
演算しくすなわち−Ｂを２の補数化して加算する）、最
上位桁から桁上げが発生しなかったとき、減算結果が補
数になるものと判定して。

Ａ＋Ｂの演算に変更し、さらにその演算結果Ａ−１百を
反転して、上記したＡ＋Ｂ＝Ｂ−Ａの関係からＢ−Ａを
生成するものである。

第１図は１本発明に基づく加減算回路の原理的構成を示
す図である。

図において、１１は桁上げ生成／伝播関数生成ユニノ１
〜，１２−１は第１の桁上げ先見ユニット１２−２は第
２の桁上げ先見ユニット、１３は和生成ユニット　１４
は反転回路、１５および１６は選択手段のセレクタ、Ａ
、Ｂは絶対値表現の演算数、Ｇは桁上げ生成関数、Ｐは
桁上げ伝播関数。

Ｃは桁上げ、Ｓは和、　Ｃｉｎは最下位桁への桁上がり
入力、　Ｃｏｕｔは最上位桁からの桁上げ出力を表して
いる。

桁上げ生成／伝播関数生成ユニット１１は、入力された
演算数Ａ、　　Ｂから加算時にＧ＝Ａ　−Ｂ。

Ｐ＝ＡΦＢ　＝　Ａ　Ｂ　＋Ａ　Ｂを生成し、減算時に
Ｇ＝Ａ＝石、Ｐ＝Ａ■石＝ＡＢ十入毛を生成する。

第１および第２の桁上げ先見ユニット１２−１゜Ｉ２−
２は９桁上げ生成／伝播関数生成ユニット１１で生成さ
れた関数Ｇ、Ｐおよび最下位桁への桁上がりＣｉｎに基
づいて、同時並行して各桁ごとの桁上げＣを生成する。

ここで第１の桁上げ生成ユニソｌ−１２−１の最下位桁
には、加算実行時に“０”、減算実行時に“１”の桁上
がりＣｉｎが与えられる。これに対して、第２の桁上げ
生成ユニット（１２−２）の最下位桁には常に“０”の
桁上がりＣ４ｎが与えられる。

ｉ桁目の桁上げ生成関数Ｇｉ、桁上げ伝播関数をＰｉと
すると、ｉ桁目からの桁上げＣｉは次式％式％ 和生成ユニット−１３は３桁上げ伝播関数Ｐおよび桁上
げＣに基づいて和Ｓを生成する。

反転回路１４は、和Ｓを反転し、Ｓを生成する。

セレクタＩ５および１６は、第１の桁上げ先見ユニット
１２＝１の最上位桁からの桁上げＣｏｕｔにより制御さ
れ、　Ｃｏｕｔ＝　１のときａ側、Ｃｏｕｔ＝Ｏのとき
ｂ側が選択される。

これにより、減算実行時の第１の指上げ先見ユニット１
２−１から出力されるＣｏｕ　ｔが“１”のときには、
第１の桁上げ先見ユニット１２−１からの桁上げを、和
生成ユニ７ト１３にＣ入力として与えるとともに、和生
成ユニット１３の和出力Ｓを反転せずに演算結果とし、
他方、　Ｃｏｕｔ　　が“０“のときには、第２の桁上
げ生成ユニット１２−２からの桁上げを、和生成ユニッ
ト１３にＣ入力として与え、同時に和生成ユニット１３
の和出力Ｓの代わりに反転出力医が選択され、演算結果
とされる。

〔作用〕

第１図の加減算回路において、減算を実行する場合、Ａ
＞Ｂであれば、和生成ユニット１３でＳ＝Ａ＋Ｂ＋１が
演算され、結果としてＡ−Ｂが出力される。

他方、Ａ≦Ｂであれば和生成ユニット１３でＳ＝Ａ＋Ｂ
が演算され、さらに反転されたＳ＝Ａ＋Ｂが選択され、
結果としてＢ−Ａが出力される。

このように、Ａ＞Ｂ、Ａ≦Ｂにしたがって加減算回路内
で自動的に演算アルゴリズムが変更され。

常に絶対値表現に正規化された結果を得ることができる
。

〔実施例〕

第２図は１本発明の１実施例回路の構成図である。

図において、２１は桁上げ生成／伝播関数生成ユニット
、２２−１ないし２２−４は演算数を４ブロツクに分割
した各単位ブロック内の桁上げを生成する桁上げ先見ユ
ニット　（ＣＬＡで表す）。

２２−５および２２−６は各単位ブロック間の桁上げを
生成するブロック桁上げ先見ユニット（ＢＣＬＡで表す
）、２３は和生成ユニット、２４は反転回路、２５−１
ないし２５−４．および２６はセレクタを表す。またＡ
、Ｂ、Ｇ、Ｐ、Ｃ，Ｓ。

Ｃｉｎ　、　Ｃｏｕｔは、それぞれ第１図中で使用され
ているものと同じである。

この実施例では、入力される演算数Ａ、Ｂは。

それぞれ４　ｎ　ｂｉｔ　（たとえばｎ＝１６）の幅を
もつ。

演算数Ａ、Ｂは２桁上げ生成／伝播関数生成ユニット２
１に入力され、加算あるいは減算の指示にしたがって、
対応する各４ｎｂＨの桁上げ生成関数Ｇおよび桁上げ伝
播関数Ｐが生成される。

演算数の４ｎｂｉｔを４分割した各ｎ　ｂｉｔの単位ブ
ロックのそれぞれに桁上げ先見ユニットＣＬＡ２２−１
〜２２−４が設けられ、関数Ｇ、Ｐの対応するブロック
のｎ　ｂｉｔに基づいて、ブロック内の各桁からの桁上
げＣを生成している。

これに対して１個々の単位ブロックから上位ブロックへ
の桁上げは、ブロック桁上げ先見ユニットＢＣＬＡ２２
−５．２２−６によって生成される。ＢＣＬＡ２２−５
．２２−６にはそれぞれ関数Ｇ、Ｐの各４ｎｂｉｔが入
力されるが、同時にＢＣＬＡ２２−５の最下位桁には加
算時に“０”。

減算時にｌ″となるＣｉｎが入力され、またＢＣＬＡ２
２−６には、　Ｃｉｎ　＝Ｏが人力される。

ＢＣＬＡ２２−６は、Ａ−Ｂの演算実行に際して、ＢＣ
ＬＡ２２−５の最上位桁からの桁上げＣ。

ｕｔが“０”となったとき、すなわち演算結果が補数と
なることが判定されたときに切り替えられる桁上げ演算
を、ＢＣＬＡ２２−５と並行して実行するもので演算時
間を短縮するための構成である。

各ＢＣＬＡ２２−５．２２−６で生成された桁上げは、
それぞれセレクタ２５−２．２５−３゜２５−４で、Ｂ
ＣＬＡ２１−５のＣｏｕ　ｔにより一方が選択され、Ｃ
ＬＡ２１−２．２２−３．２２＝４の各最下位桁に入力
される。

なお、ＣＬＡ２２−１の最下位桁には、同様にＢ　ＣＬ
　Ａ　２２−５のＣｏｕ　ｔにより制御されるセレクタ
２５−１を介して、加算時に“０”で減算時に“１”と
なるＣｉｎか“０”の一方が選択されて人力される。

このようにして、ＣＬＡ２２−１ないし２２−４から出
力される合計４ｎｈｉｔの桁上げＣと２桁上げ生成／伝
播関数生成ユニット２１からの４０ｂｉｔの桁上げ伝播
関数Ｐとは、和生成ユニット２３において加算され、和
Ｓを生成する。

和Ｓは、ＢＣＬＡ２２〜５から出力される桁上げＣｏｕ
　ｔが“１′のとき Ｓ＝Ａ＋Ｂ＋１ であり、　Ｃｏｕｔが“０”のときには。

Ｓ＝Ａ＋Ｂ となる。

和Ｓは反転回路２４で反転されてＳとなりＳ、Ｓはそれ
ぞれセレクタ２６へ入力される。セレクタ２６は、　Ｃ
ｏｕｔ＝　１のときＳを、そしてＣｏｕｔ＝０のときＳ
を選択する。これにより、Ａ＞ＢのときＡ−Ｂ、Ａ≦Ｂ
のときＢ−Ａの絶対値表現の結果を出力する。

なお、ＣＬＡ２２−１ないし２２−４をもう１組設け、
ＢＣＬＡ２２−５．２２−６と対応させて、それぞれＣ
１ｎ＝１の場合の桁上げＣの生成と。

Ｃ１ｎ＝０の場合の桁上げＣの生成とを並列に実行させ
、ＢＣＬＡ２２−５から出力されるＣｏｕ　ｔによりそ
れぞれの桁上げＣを選択させることにより。

さらに高速化を図ることも可能である。

〔発明の効果〕

本発明の加減算回路によれば、減算実行の際。

演算すべき２つの絶対値数の大小比較を行う必要がなく
、また演算結果の再補数化も不必要となるため、演算の
高速化と、′ハードウェア量の削減とが可能となる。

【図面の簡単な説明】

第１図は本発明の原理構成を示す図、第２図は本発明の
１実施例回路の構成図である。 第１図において。 １１：桁上げ生成／伝播関数生成ユニット１２−１：第
１の桁上げ先見ユニット １２−２：第２の桁上げ先見ユニット １３：和生成ユニンＩ・ １４：反転回路 １５．１６：セレクタ

Claims (1)

1. 【特許請求の範囲】 桁上げ生成／伝播関数生成ユニット（１１）と、最下位
   桁への桁上げが１又は０の第１の桁上げ先見ユニット（
   １２−１）と、最下位桁への桁上げが０に固定されてい
   る第２の桁上げ先見ユニット（１２−２）と、和生成ユ
   ニット（１３）とで構成される絶対値数加減算回路にお
   いて、 減算実行時に、第１の桁上先見ユニット（１２−１）の
   最下位への桁上げを１にし、第１と第２の桁上げ先見ユ
   ニットの桁上げ生成を選択可能とした第１の選択手段（
   １５）と、 和生成ユニット（１３）の出力を反転する反転回路（２
   ４）と、和生成ユニット（１３）の出力および反転回路
   （２４）の出力とを選択する第２の選択手段（１６）と
   をそなえ、 減算実行時に、最下位桁への桁上がりを１にした第１の
   桁上げ先見ユニット（１２−１）の桁上げと、最下位桁
   への桁上がりを０にした第２の桁上げ先見ユニット（１
   ２−２）の桁上げの両方を求め、 最下位桁への桁上がりが１の場合の第１の桁上げ先見ユ
   ニット（１２−１）の最上位桁から桁上げが生じた時は
   第１の桁上げ先見ユニット（１２−１）の桁上げ出力を
   、そして生じなかった時は第２の桁上げ先見ユニット（
   １２−２）の桁上げ出力を選択し、 和生成ユニット（１３）で得られた出力を、前記最上位
   桁からの桁上げが１の時はそのまま、０の時は、出力を
   反転したものを選択するようにしたことを特徴とする絶
   対値数加減算回路。