JPH01204138A - 演算回路 - Google Patents

演算回路

Info

Publication number
JPH01204138A
JPH01204138A JP63026565A JP2656588A JPH01204138A JP H01204138 A JPH01204138 A JP H01204138A JP 63026565 A JP63026565 A JP 63026565A JP 2656588 A JP2656588 A JP 2656588A JP H01204138 A JPH01204138 A JP H01204138A
Authority
JP
Japan
Prior art keywords
bit
input
circuit
output
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63026565A
Other languages
English (en)
Inventor
Toshiyuki Kano
敏行 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63026565A priority Critical patent/JPH01204138A/ja
Priority to CA000590450A priority patent/CA1301937C/en
Priority to DE68927121T priority patent/DE68927121T2/de
Priority to EP89102140A priority patent/EP0328063B1/en
Priority to US07/308,296 priority patent/US4953115A/en
Publication of JPH01204138A publication Critical patent/JPH01204138A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G06F7/5055—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination in which one operand is a constant, i.e. incrementers or decrementers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/544—Indexing scheme relating to group G06F7/544
    • G06F2207/5442—Absolute difference

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は演算回路に関し、特に半導体集積回路におい
て２つのｎビットの２進数データの減算結果の絶対値を
求める絶対値演算回路に関する。
〔従来の技術〕
第２図は従来の絶対値演算回路を示す回路図である。同
図において、１はｎビットデータ息が入力する入力端子
、２はｎビットデータｂが入力する入力端子、３および
４はｎビットのインバータ回路、５は入力端子、６およ
びＴはそれぞれ入力端子Ａ、ＢおよびＣ１出力端子Ｓを
備え、入力端千人に入力されたｎとットデータと入力端
子Ｂに入力されたｎビットデータと入力端子Ｃに入力さ
れた１ビツトの桁上げデータを加算して出力端子Ｓから
出力するｎビットの２進数加算器、８は入力端子Ｘおよ
びＹ、制御端子Ｗ、出力端子２を備え、制御端子Ｗに印
加した１ピツトデータが′１″のとき入力端子Ｙに印加
されたｎビットデータを出力端子２に出力し、制御端子
Ｗに印加した１ビツトデータが″Ｏ”のとき入力端子Ｘ
に印加されたｎビットデータを出力端子２に出力するｎ
ビットのセレクタ回路、９は出力端子である。
なお、２進数加算器６の出力端子ＳのＮビットデータの
うち、符号ビットはセレクタ回路８の制御端子Ｗに入力
する。
次に上記構成による演算回路の動作について説明する。
まず、２進加算器６の入力端子Ａにｎビットデータ轟が
入力し、入力端子ＢＫｎビットデータｂが入力するので
、入力端子５に′１″の１ビツトデータが入力すると、
その出力端子Ｓかも（ａ　＋　ｂ　＋　１　）　＝　（
ａ　−ｂ　）の減算結果が出力される。同様に、２進加
算器Ｔの入力端子Ａにｎビットデータａが入力し、入力
端子Ｂにｎビットデータｂが入力しているので、その出
力端子Ｓから（ｂ＋ａ＋１）＝（ｂ　　ａ）の減算結果
が出力される。したがって、セレクタ回路８の入力端子
Ｘにｎビットデータ（、−ｂ）が入力し、入力端子Ｙに
ｎビットデータ（ｂ−ａ　）が入力するが、制御端子Ｗ
には２進数加算器６の出力データ（、−ｂ）の減算結果
の符号ビットが”０″、すなわち二ビットデータ（、−
ｂ）が正数のとき、出力端子２にはｎビットデータ（龜
−ｂ）が出力する。一方、２進数加算器６の出力データ
（ａ−ｂ　）の減算結果の符号ビットが１１”、すなわ
ちｎビットデータ＜、−ｂ）が負数のとき、出力端子２
にはｎビットデータ（ｂ−ａ　）が出力する。このよう
に、出力端子Ｓには減算結果（ａ−ｂ）の絶対値が出力
する。
〔発明が解決しようとする課題〕
上述した従来の演算回路は、ｎビット２進数加算器を２
個使用しているため、構成が複雑になるばか夛でなく素
子数の増加を招き、半導体集積回路の消費電力の増加と
チップ面積が増大するという欠点がある。
〔課題を解決するための手段〕
この発明に係る演算回路は、ｎビットデータａとｎビッ
トデータｂを加算するｎビット２進数加算器と、このｎ
ビット２進加算器の出力データが入力するｎピット１加
算回路と、第１の入力端子にｎビット２進数加算器の反
転出力データが入力し、第２の入力端子にｎビット１加
算回路の出力データが入力し、制御端子にｎビット２進
数加算器の出力の符号ビットが入力し、出力端子から演
算結果の絶対値を出力するｎビットセレクタ回路とを有
している。
〔作用〕
この発明は構成が簡略化され、半導体集積回路の消費電
力を低減することができる。
〔実施例〕
第１図はこの発明に係る演算回路の一実施例を示すブロ
ック図である。同図において、１０はｎビットのインバ
ータ回路、１１は入力したｎビットデータに１を加算し
て出力するｎビット１加算回路、１２は制御端子Ｗに印
加された１ビツトデータが”１”のとき、入力端子Ｘに
入力したｎビットデータを出力端子２に出力し、制御端
子Ｗに印加された１ビツトデータが６０”のとき、入力
端子ＹＫ大入力たｎビットデータを出力端子ＺＫ比出力
るｎビットのセレクタ回路である。
なお、前記ｎビット２進数加算器６は入力端子Ａに入力
するｎビット２進数データａと入力端子Ｂに入力するｎ
ビット２進数データｂを加算し、さらに入力端子Ｃに入
力する１ビツトデータがこの加算結果の最下位ビットに
加算されて出力端子Ｓから出力する。
次に、上記構成による演算回路の動作について説明する
。まず、２進加算器６の入力端子Ａにｎビットデータａ
が入力し、入力端子Ｂにｎビットデータｂが入力するの
で、入力端子５に１ビツトデータ１０″が印加すると、
その出力端子Ｓには（ａ　＋ｂ　）すなわち（ａ−ｂ’
−１）のｎビットの演算結果が出力される。そして、こ
の（ａ−ｂ−１）のｎビットデータの符号ビットが′１
”、すなわち（ａ−ｂ−１）が負のとき、セレクタ回路
１２は入力端子Ｘに入力するデータ、つま、９ｎビツト
インバ一タ回路３の出力データが出力されるので、その
出力端子ＺＫは（ａ−ｂ−１）の反転結果、すなわち（
＊−ｂ−１）＝−（ａ−ｂ−１）−１＝（ｂ−ａ　）＝
−（、−ｂ）と麦シ、（、−ｂ）の演算結果の符号を反
転し正の値となる。一方、（ａ−ｂｌ）のｎビットデー
タの符号ビットが１０”、すなわち（ａ−ｂ−１）が正
数のとき、セレクタ回路１２は入力端子Ｙに入力するデ
ータ、つまＩｎビットインバータ回路３の出力データが
出力されるので、その出力端子２には（Ａ　　ｂ　　１
）＋１＝（ａ−ｂ）が出力される。このように、出力端
子９には演算（１−ｂ）あるいはＣｂ−ａ　）の結果の
いずれか正数の方、すなわち（、−ｂ）の演算結果の絶
対値が出力される。
〔発明の効果〕
以上詳細に説明したようくいこの発明に係る演算回路に
よれば、構成が簡略化されｎビット２進数加算器にくら
べ素子数の少ないｎビット１加算回路を使用することに
より素子数が低減され、半導体集積回路の消費電力が低
減され、チップ面積を縮小することができる効果がある
。
【図面の簡単な説明】
第１図はこの発明に係る演算回路の一実施例を示すブロ
ック図、第２図は従来の演算回路を示すブロック図であ
る。 １および２・・・争入力端子、３・・・拳インバータ回
路、５・―・・入力端子、６・・串・２進数加算器、９
・・・・出力端子、１０・会・・インバータ回路、１１
・・＠−ｎビット１加算回路、１２・・・・セレクタ回
路。 第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. ｎビットデータａとｎビットデータｂを加算するｎビッ
    ト２進数加算器と、このｎビット２進加算器の出力デー
    タが入力するｎビット１加算回路と、第１の入力端子に
    ｎビット２進数加算器の反転出力データが入力し、第２
    の入力端子にｎビット１加算回路の出力データが入力し
    、制御端子にｎビット２進数加算器の出力の符号ビット
    が入力し、出力端子から演算結果の絶対値を出力するｎ
    ビットセレクタ回路とを備えたことを特徴とする演算回
    路。
JP63026565A 1988-02-09 1988-02-09 演算回路 Pending JPH01204138A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63026565A JPH01204138A (ja) 1988-02-09 1988-02-09 演算回路
CA000590450A CA1301937C (en) 1988-02-09 1989-02-08 Absolute value calculating circuit having a single adder
DE68927121T DE68927121T2 (de) 1988-02-09 1989-02-08 Absolutwertberechnende Schaltung mit einem einzigen Addierer
EP89102140A EP0328063B1 (en) 1988-02-09 1989-02-08 Absolute value calculating circuit having a single adder
US07/308,296 US4953115A (en) 1988-02-09 1989-02-09 Absolute value calculating circuit having a single adder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63026565A JPH01204138A (ja) 1988-02-09 1988-02-09 演算回路

Publications (1)

Publication Number Publication Date
JPH01204138A true JPH01204138A (ja) 1989-08-16

Family

ID=12197063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63026565A Pending JPH01204138A (ja) 1988-02-09 1988-02-09 演算回路

Country Status (5)

Country Link
US (1) US4953115A (ja)
EP (1) EP0328063B1 (ja)
JP (1) JPH01204138A (ja)
CA (1) CA1301937C (ja)
DE (1) DE68927121T2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0776911B2 (ja) * 1988-03-23 1995-08-16 松下電器産業株式会社 浮動小数点演算装置
US5379351A (en) * 1992-02-19 1995-01-03 Integrated Information Technology, Inc. Video compression/decompression processing and processors
JPH038018A (ja) * 1989-06-06 1991-01-16 Toshiba Corp 符号付き絶対値加減算器
JPH03136166A (ja) * 1989-10-23 1991-06-10 Nec Corp 演算回路
JPH0484317A (ja) * 1990-07-27 1992-03-17 Nec Corp 算術論理演算ユニット
US6965644B2 (en) * 1992-02-19 2005-11-15 8×8, Inc. Programmable architecture and methods for motion estimation
US5251164A (en) * 1992-05-22 1993-10-05 S-Mos Systems, Inc. Low-power area-efficient absolute value arithmetic unit
US5610850A (en) * 1992-06-01 1997-03-11 Sharp Kabushiki Kaisha Absolute difference accumulator circuit
US5386534A (en) * 1992-10-27 1995-01-31 Motorola, Inc. Data processing system for generating symmetrical range of addresses of instructing-address-value with the use of inverting sign value
US5717908A (en) * 1993-02-25 1998-02-10 Intel Corporation Pattern recognition system using a four address arithmetic logic unit
US5384722A (en) * 1993-03-10 1995-01-24 Intel Corporation Apparatus and method for determining the Manhattan distance between two points
WO1994020900A1 (en) * 1993-03-12 1994-09-15 Integrated Information Technology, Inc. Video compression/decompression processing and processors
US5825921A (en) * 1993-03-19 1998-10-20 Intel Corporation Memory transfer apparatus and method useful within a pattern recognition system
US6219688B1 (en) 1993-11-30 2001-04-17 Texas Instruments Incorporated Method, apparatus and system for sum of plural absolute differences
US6016538A (en) * 1993-11-30 2000-01-18 Texas Instruments Incorporated Method, apparatus and system forming the sum of data in plural equal sections of a single data word
JPH0816364A (ja) * 1994-04-26 1996-01-19 Nec Corp カウンタ回路とそれを用いたマイクロプロセッサ
US5856936A (en) * 1996-09-24 1999-01-05 Samsung Semiconductor, Inc. Calculating A - sign(A) in a single instruction cycle
US5831886A (en) * 1996-09-24 1998-11-03 Samsung Electronics Co., Ltd. Calculating a + sign(A) in a single instruction cycle
US5850347A (en) * 1996-09-24 1998-12-15 Samsung Semiconductor, Inc. Calculating 2A+ sign(A) in a single instruction cycle
US5831887A (en) * 1996-09-24 1998-11-03 Samsung Electronics Co., Ltd. Calculating 2A-sign(A) in a single instruction cycle
US5835394A (en) * 1996-09-24 1998-11-10 Samsung Electronics Co., Ltd. Calculating selected sign 3 expression in a single instruction cycle
US5793655A (en) * 1996-10-23 1998-08-11 Zapex Technologies, Inc. Sum of the absolute values generator
US5877972A (en) * 1997-01-15 1999-03-02 International Business Machines Corporation High speed incrementer with array method
JP3482102B2 (ja) * 1997-05-26 2003-12-22 沖電気工業株式会社 絶対値距離演算回路
US6067556A (en) * 1998-01-26 2000-05-23 Intel Corporation Method and apparatus for adding floating point numbers in a data processing system
JP2000155671A (ja) * 1998-11-24 2000-06-06 Mitsubishi Electric Corp 浮動小数点演算装置
EP1394673A1 (en) * 2002-08-30 2004-03-03 STMicroelectronics S.r.l. Method and circuit for incrementing, decrementing or two complementing a bit string
JP2005135090A (ja) * 2003-10-29 2005-05-26 Seiko Epson Corp 演算処理装置
US7817719B2 (en) * 2005-05-31 2010-10-19 Atmel Corporation System for increasing the speed of a sum-of-absolute-differences operation
US8015229B2 (en) * 2005-06-01 2011-09-06 Atmel Corporation Apparatus and method for performing efficient multiply-accumulate operations in microprocessors
US8407276B2 (en) * 2009-07-27 2013-03-26 Electronics And Telecommunications Research Institute Apparatus for calculating absolute difference
KR101314056B1 (ko) 2009-07-27 2013-10-01 한국전자통신연구원 절대차 연산 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966790A (ja) * 1982-10-08 1984-04-16 Nec Corp 演算回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3100835A (en) * 1960-01-06 1963-08-13 Ibm Selecting adder
NL288833A (ja) * 1962-02-12
US4153939A (en) * 1976-01-24 1979-05-08 Nippon Electric Co., Ltd. Incrementer circuit
US4075704A (en) * 1976-07-02 1978-02-21 Floating Point Systems, Inc. Floating point data processor for high speech operation
JPS54157050A (en) * 1978-05-31 1979-12-11 Matsushita Electric Works Ltd Difference operation circuit
US4218751A (en) * 1979-03-07 1980-08-19 International Business Machines Corporation Absolute difference generator for use in display systems
JPS59188740A (ja) * 1983-04-11 1984-10-26 Hitachi Ltd フロ−テイング加算器
JPS60156139A (ja) * 1984-01-25 1985-08-16 Nec Corp 絶対差分計算回路
US4849921A (en) * 1985-06-19 1989-07-18 Nec Corporation Arithmetic circuit for calculating the absolute value of the difference between a pair of input signals
JPH0650462B2 (ja) * 1986-02-18 1994-06-29 日本電気株式会社 シフト数制御回路
US4841467A (en) * 1987-10-05 1989-06-20 General Electric Company Architecture to implement floating point multiply/accumulate operations

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966790A (ja) * 1982-10-08 1984-04-16 Nec Corp 演算回路

Also Published As

Publication number Publication date
EP0328063B1 (en) 1996-09-11
CA1301937C (en) 1992-05-26
DE68927121D1 (de) 1996-10-17
US4953115A (en) 1990-08-28
DE68927121T2 (de) 1997-01-30
EP0328063A3 (en) 1991-06-12
EP0328063A2 (en) 1989-08-16

Similar Documents

Publication Publication Date Title
JPH01204138A (ja) 演算回路
US6542093B2 (en) Apparatus and method for reducing power and noise through reduced switching by recoding in a monotonic logic device
JP3396720B2 (ja) 部分積生成回路
JPH03136166A (ja) 演算回路
CN111897513A (zh) 一种基于反向极性技术的乘法器及其代码生成方法
JPH03228434A (ja) 符号変換回路
JPH0628503A (ja) 加算器
JPS6152493B2 (ja)
KR0143710B1 (ko) 전파 3입력 가산기
JPH0460252B2 (ja)
JPH04149728A (ja) Ｒｏｍ式ディジタル演算回路
JPH1049271A (ja) バス転送回路
JP3334242B2 (ja) 色差信号の信号処理回路及び信号処理方法
JP2599984B2 (ja) 入力データのピーク値検出回路
JPS61105640A (ja) 並列補数回路
US6041341A (en) Method and circuit for adding operands of multiple size
JPH027125A (ja) 加算回路
JPH04283829A (ja) 全加算器
JPH04207814A (ja) 電子回路
JP2004054334A (ja) 飽和演算回路
JPH03113632A (ja) ディジタル信号処理装置
JPH0344735A (ja) 設定値以上デコーダ回路
JPS62143130A (ja) 中央処理装置
JPH01162926A (ja) データ長可変演算装置
JPS59123073A (ja) 演算回路装置