JPH04207814A - 電子回路 - Google Patents
電子回路Info
- Publication number
- JPH04207814A JPH04207814A JP2340555A JP34055590A JPH04207814A JP H04207814 A JPH04207814 A JP H04207814A JP 2340555 A JP2340555 A JP 2340555A JP 34055590 A JP34055590 A JP 34055590A JP H04207814 A JPH04207814 A JP H04207814A
- Authority
- JP
- Japan
- Prior art keywords
- control
- signals
- functions
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電子回路に関するものである。
、 半導体デバイスの高機能化か進むにつれて、構成さ
れる電子回路も高機能、複雑化が進んできた。
れる電子回路も高機能、複雑化が進んできた。
回路構成法として従来一般に用いられる手法は、インバ
ー゛夕、ラッチ、フリップフロップ回路等の基本ロジッ
クをもとに、目的とする回路を実現するために互いに結
線する方法である。
ー゛夕、ラッチ、フリップフロップ回路等の基本ロジッ
クをもとに、目的とする回路を実現するために互いに結
線する方法である。
しかしなから上記従来の方法では、−度構成された基本
ロジックは、それ以外の機能として作用することはない
。このため、1つの基本ロノノクを1つの機能実現のた
めに用いなければならず、多くの機能を実現するために
は、電子回路の構成か複雑になっていた。
ロジックは、それ以外の機能として作用することはない
。このため、1つの基本ロノノクを1つの機能実現のた
めに用いなければならず、多くの機能を実現するために
は、電子回路の構成か複雑になっていた。
この発明の目的は、回路構成を簡素化できる電子回路を
提供することである。
提供することである。
この発明の電子回路は、複数のゲート回路を備え、この
複数のゲート回路の制御端子に与える制御信号に応じて
、複数の回路機能を選択できるようにしている。
複数のゲート回路の制御端子に与える制御信号に応じて
、複数の回路機能を選択できるようにしている。
この発明の構成によれば、複数のゲート回路の制御端子
に与える制御信号に応して、複数の回路機能を選択する
ことかできる。
に与える制御信号に応して、複数の回路機能を選択する
ことかできる。
この発明の一実施例を第1図に基ついて説明する。
第1図はこの発明の一実施例の電子回路の論理回路図で
ある。
ある。
二の電子回路は、第1図に示すように、4つのトランス
ファゲート回路1. 2. 3. 4および2つのイン
バータ回路5,6により構成されている。
ファゲート回路1. 2. 3. 4および2つのイン
バータ回路5,6により構成されている。
なお、Sl、S2.S3.S4はそれぞれトランスファ
ゲート回路1.2,3.4に与える制御信号、A、
Bは入力または出力信号である。
ゲート回路1.2,3.4に与える制御信号、A、
Bは入力または出力信号である。
いま、制御信号S1に制御クロックを与え、この制御ク
ロックを反転させた反転制御クロックを制御信号S2に
与え、制御信号S3.S4をH電位(ハイレベル)に固
定することにより、信号AをD入力、信号BをD出力と
するDラッチとして機能する。
ロックを反転させた反転制御クロックを制御信号S2に
与え、制御信号S3.S4をH電位(ハイレベル)に固
定することにより、信号AをD入力、信号BをD出力と
するDラッチとして機能する。
また、制御信号Sl、S2をH電位(ハイレベル)、に
固定し、制御信号S3に制御クロックを与え、この制御
クロックを反転させた反転制御クロックを制御信号S4
に与えることにより、信号BをD入力、信号AをD出力
とするDラッチとして機能する。
固定し、制御信号S3に制御クロックを与え、この制御
クロックを反転させた反転制御クロックを制御信号S4
に与えることにより、信号BをD入力、信号AをD出力
とするDラッチとして機能する。
さらに、制御信号Sl、S3.S4をH電位(ハイレベ
ル)に固定し、制御信号S2をLt位(ローレベル)に
固定することにより、信号Aを入力、信号Bを出力とす
るインバータとして機能する。
ル)に固定し、制御信号S2をLt位(ローレベル)に
固定することにより、信号Aを入力、信号Bを出力とす
るインバータとして機能する。
また、制御信号Sl、S2.S4をH電位(ハイレベル
)に固定し、制御信号S3をL電位(ローレベル)に固
定することにより、信号Bを入力。
)に固定し、制御信号S3をL電位(ローレベル)に固
定することにより、信号Bを入力。
信号Aを出力とするインバータとして機能する。
この実施例によれば、制御信号Sl、 S2. S3
、S4を変化させることにより、1つの基本ロジックで
双方向Dラッチおよび入出力を逆とするインバータとし
て機能することかできる。
、S4を変化させることにより、1つの基本ロジックで
双方向Dラッチおよび入出力を逆とするインバータとし
て機能することかできる。
この発明の電子回路は、複数のゲート回路の制御端子に
与える制御信号に応じて、複数の回路機能を選択するこ
とかできるため、回路構成を簡素化することかできる。
与える制御信号に応じて、複数の回路機能を選択するこ
とかできるため、回路構成を簡素化することかできる。
第1図はこの発明の一実施例の電子回路の論理回路図で
ある。 1.2,3.4・・・トランスファゲート回路、Sl、
32.S3.S4・・・制御信号 特許出願人 松下電器産業株式会社 、:一一一二シ ー”、l グー 代理人 弁理士 官井暎夫°ユ、:。 °−31,′− 第1図
ある。 1.2,3.4・・・トランスファゲート回路、Sl、
32.S3.S4・・・制御信号 特許出願人 松下電器産業株式会社 、:一一一二シ ー”、l グー 代理人 弁理士 官井暎夫°ユ、:。 °−31,′− 第1図
Claims (1)
- 複数のゲート回路を備え、この複数のゲート回路の制御
端子に与える制御信号に応じて、複数の回路機能を選択
できる電子回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2340555A JPH04207814A (ja) | 1990-11-30 | 1990-11-30 | 電子回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2340555A JPH04207814A (ja) | 1990-11-30 | 1990-11-30 | 電子回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04207814A true JPH04207814A (ja) | 1992-07-29 |
Family
ID=18338115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2340555A Pending JPH04207814A (ja) | 1990-11-30 | 1990-11-30 | 電子回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04207814A (ja) |
-
1990
- 1990-11-30 JP JP2340555A patent/JPH04207814A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0219015A (ja) | 多機能フリップフロップ型回路 | |
JPH01204138A (ja) | 演算回路 | |
JPS63102510A (ja) | 排他的orゲートおよび/または排他的norゲートを構成する組合せ回路 | |
JPH04207814A (ja) | 電子回路 | |
JPH0551209B2 (ja) | ||
JPS5920196B2 (ja) | 双方向性シフトレジスタ | |
JPH04123217A (ja) | 外部端子の状態切換回路 | |
JPH0483414A (ja) | ラッチ回路 | |
JPS62233931A (ja) | パラレル・シリアル変換器 | |
JPH04105412A (ja) | フリップフロップ | |
JPS6022356A (ja) | 大規模集積回路 | |
JPH0654860B2 (ja) | フリップフロップ回路 | |
JPS6072037U (ja) | シユミツト回路 | |
JPH02125356A (ja) | 双方向性バッファ回路 | |
JP2565144B2 (ja) | 直並列変換器 | |
JPH01135224A (ja) | ラッチ回路 | |
JPH01177221A (ja) | 直並列変換器 | |
SU1316076A1 (ru) | @ -Триггер | |
JPS62192085A (ja) | ビツト処理回路 | |
JP2569498B2 (ja) | フリツプフロツプ | |
JPH01231522A (ja) | 半導体集積回路装置 | |
JPH11145788A (ja) | フリップフロップ装置および半導体装置 | |
JPS6298761A (ja) | 半導体装置 | |
JPS6334953A (ja) | 半導体集積回路 | |
JPS60101832U (ja) | 相補型mos集積回路 |