JP3334242B2 - 色差信号の信号処理回路及び信号処理方法 - Google Patents
色差信号の信号処理回路及び信号処理方法Info
- Publication number
- JP3334242B2 JP3334242B2 JP09871793A JP9871793A JP3334242B2 JP 3334242 B2 JP3334242 B2 JP 3334242B2 JP 09871793 A JP09871793 A JP 09871793A JP 9871793 A JP9871793 A JP 9871793A JP 3334242 B2 JP3334242 B2 JP 3334242B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- color difference
- adder
- clip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、色差信号の信号処理回
路及び信号処理方法に関し、特にカメラ信号処理におい
て色差信号の出力レベル範囲を制限する信号処理回路及
び信号処理方法に関する。
路及び信号処理方法に関し、特にカメラ信号処理におい
て色差信号の出力レベル範囲を制限する信号処理回路及
び信号処理方法に関する。
【０００２】
【従来の技術】この種のレベル制限回路においては、従
来、２つの色差信号（Ｒ−Ｙ），（Ｂ−Ｙ）に対してそ
れぞれ別々に、ある一定レベル以上の信号をこの一定レ
ベルにクリップする回路構成となっていた。すなわち、
図５の概念図に示すように、（Ｒ−Ｙ），（Ｂ−Ｙ）信
号に対してそれぞれ別々に、色差信号の出力ダイナミッ
クレンジ１２０％のクリップを掛けていた。
来、２つの色差信号（Ｒ−Ｙ），（Ｂ−Ｙ）に対してそ
れぞれ別々に、ある一定レベル以上の信号をこの一定レ
ベルにクリップする回路構成となっていた。すなわち、
図５の概念図に示すように、（Ｒ−Ｙ），（Ｂ−Ｙ）信
号に対してそれぞれ別々に、色差信号の出力ダイナミッ
クレンジ１２０％のクリップを掛けていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記構
成の従来回路では、（Ｒ−Ｙ），（Ｂ−Ｙ）座標での水
平、垂直方向でのみ出力レベル制限を行う構成となって
いたので、（Ｒ−Ｙ），（Ｂ−Ｙ）座標の斜め方向での
出力レベル制限を行うことができなかった。例えば、図
５の概念図から明らかなように、（Ｒ−Ｙ），（Ｂ−
Ｙ）座標での水平、垂直方向共に出力ダイナミックレン
ジ１２０％に信号レベルを制限したとすると、斜め４５
度方向では１７０％（＝１２０％×２1/2)制限となり、
このままだと最大で１７０％の信号レベルの色差信号が
出力されることになる。
成の従来回路では、（Ｒ−Ｙ），（Ｂ−Ｙ）座標での水
平、垂直方向でのみ出力レベル制限を行う構成となって
いたので、（Ｒ−Ｙ），（Ｂ−Ｙ）座標の斜め方向での
出力レベル制限を行うことができなかった。例えば、図
５の概念図から明らかなように、（Ｒ−Ｙ），（Ｂ−
Ｙ）座標での水平、垂直方向共に出力ダイナミックレン
ジ１２０％に信号レベルを制限したとすると、斜め４５
度方向では１７０％（＝１２０％×２1/2)制限となり、
このままだと最大で１７０％の信号レベルの色差信号が
出力されることになる。
【０００４】このように、大振幅のクロマ信号をカメラ
出力として外部に導出するのは、その後のビデオ信号処
理のことを考えると、好ましくないと思われる。そこ
で、本発明は、（Ｒ−Ｙ），（Ｂ−Ｙ）座標での水平、
垂直方向のみならず、（Ｒ−Ｙ），（Ｂ−Ｙ）座標上の
斜め方向の領域内での信号レベルの制限をも可能とした
色差信号の信号処理回路及び信号処理方法を提供するこ
とを目的とする。
出力として外部に導出するのは、その後のビデオ信号処
理のことを考えると、好ましくないと思われる。そこ
で、本発明は、（Ｒ−Ｙ），（Ｂ−Ｙ）座標での水平、
垂直方向のみならず、（Ｒ−Ｙ），（Ｂ−Ｙ）座標上の
斜め方向の領域内での信号レベルの制限をも可能とした
色差信号の信号処理回路及び信号処理方法を提供するこ
とを目的とする。
【０００５】
【課題を解決するための手段】本発明による色差信号の
信号処理回路は、２つの色差信号の色差座標上の各デー
タに対して座標原点を中心として所定の角度だけ回転す
る座標変換を行う第１の座標変換手段と、この第１の座
標変換手段による座標変換後の各データに対してレベル
制限を行うレベル制限手段と、このレベル制限手段によ
るレベル制限後の各データに対して第１の座標変換手段
による座標変換とは逆方向に前記所定の角度だけ回転す
る座標変換を行う第２の座標変換手段とを備えた構成と
なっている。また、本発明による色差信号の信号処理方
法では、２つの色差信号の色差座標上の各データに対し
て座標原点を中心として所定の角度だけ回転する座標変
換を行う工程と、その座標変換後の各データに対してレ
ベル制限を行う工程と、そのレベル制限後の各データに
対して先の座標変換とは逆方向に前記所定の角度だけ回
転する座標変換を行う工程とを順に実行する。
信号処理回路は、２つの色差信号の色差座標上の各デー
タに対して座標原点を中心として所定の角度だけ回転す
る座標変換を行う第１の座標変換手段と、この第１の座
標変換手段による座標変換後の各データに対してレベル
制限を行うレベル制限手段と、このレベル制限手段によ
るレベル制限後の各データに対して第１の座標変換手段
による座標変換とは逆方向に前記所定の角度だけ回転す
る座標変換を行う第２の座標変換手段とを備えた構成と
なっている。また、本発明による色差信号の信号処理方
法では、２つの色差信号の色差座標上の各データに対し
て座標原点を中心として所定の角度だけ回転する座標変
換を行う工程と、その座標変換後の各データに対してレ
ベル制限を行う工程と、そのレベル制限後の各データに
対して先の座標変換とは逆方向に前記所定の角度だけ回
転する座標変換を行う工程とを順に実行する。
【０００６】
【作用】先ず、２つの色差信号の色差座標上の各データ
に対して座標原点を中心として所定の角度だけ回転す
る。次に、この状態で各データに対して信号レベル制限
のリミッタを掛ける。そして、このレベル制限された各
データに対して元の座標軸に戻す座標軸変換を行う。こ
れによれば、色差座標での水平、垂直方向のみならず、
色差座標上の斜め方向の領域内での信号レベルに対して
もレベル制限できる。
に対して座標原点を中心として所定の角度だけ回転す
る。次に、この状態で各データに対して信号レベル制限
のリミッタを掛ける。そして、このレベル制限された各
データに対して元の座標軸に戻す座標軸変換を行う。こ
れによれば、色差座標での水平、垂直方向のみならず、
色差座標上の斜め方向の領域内での信号レベルに対して
もレベル制限できる。
【０００７】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。先ず、色差座標軸の斜め方向の色差信号出
力を、できるだけ出力ダイナミックレンジ１２０％まで
制限する場合を考える。その一例として、図２のレベル
制限の概念図に示すように、色差信号レベルを８角形に
クリップすることにする。これを実現するには、図３に
おいて、（Ｒ−Ｙ），（Ｂ−Ｙ）色差座標軸上の各デー
タ（Ａ）に対して座標原点を中心として４５度右に回転
する（Ｂ）。この座標変換後の色差信号は、（Ｒ−
Ｙ）′，（Ｂ−Ｙ）′信号となる。
に説明する。先ず、色差座標軸の斜め方向の色差信号出
力を、できるだけ出力ダイナミックレンジ１２０％まで
制限する場合を考える。その一例として、図２のレベル
制限の概念図に示すように、色差信号レベルを８角形に
クリップすることにする。これを実現するには、図３に
おいて、（Ｒ−Ｙ），（Ｂ−Ｙ）色差座標軸上の各デー
タ（Ａ）に対して座標原点を中心として４５度右に回転
する（Ｂ）。この座標変換後の色差信号は、（Ｒ−
Ｙ）′，（Ｂ−Ｙ）′信号となる。
【０００８】次に、座標変換した状態で、（Ｒ−
Ｙ）′，（Ｂ−Ｙ）′信号に対して出力ダイナミックレ
ンジ１２０％のレベル制限を行う。そして、レベル制限
後、（Ｒ−Ｙ）′，（Ｂ−Ｙ）′色差座標上の各データ
に対して座標原点を中心として４５度左に回転して元の
（Ｒ−Ｙ），（Ｂ−Ｙ）信号に戻す（Ｃ）。ここで、
（Ｒ−Ｙ），（Ｂ−Ｙ）信号の各データを回転する演算
のマトリクスとしては、右回り４５度回転の場合、
Ｙ）′，（Ｂ−Ｙ）′信号に対して出力ダイナミックレ
ンジ１２０％のレベル制限を行う。そして、レベル制限
後、（Ｒ−Ｙ）′，（Ｂ−Ｙ）′色差座標上の各データ
に対して座標原点を中心として４５度左に回転して元の
（Ｒ−Ｙ），（Ｂ−Ｙ）信号に戻す（Ｃ）。ここで、
（Ｒ−Ｙ），（Ｂ−Ｙ）信号の各データを回転する演算
のマトリクスとしては、右回り４５度回転の場合、
【数１】 となり、左回り４５度回転の場合、
【数２】 となる。
【０００９】このマトリクスの演算処理を行う本発明に
よるレベル制限回路の具体的な回路構成について以下に
説明する。図１は、本発明によるレベル制限回路の第１
実施例を示すブロック図である。図において、（Ｒ−
Ｙ）信号は加算器１の一入力になると共に、インバータ
（−１倍の掛け算器）２で反転されて加算器３の一入力
となる。一方、（Ｂ−Ｙ）信号は加算器３の他入力にな
ると共に、バッファ（＋１倍の掛け算器）４を経て加算
器１の他入力となる。加算器１，３の各出力信号は掛け
算器５，６でそれぞれ１／２1/2 倍される。以上によ
り、（Ｒ−Ｙ），（Ｂ−Ｙ）信号の色差座標上の各デー
タに対して座標原点を中心として４５度右に回転する座
標変換手段が構成されている。
よるレベル制限回路の具体的な回路構成について以下に
説明する。図１は、本発明によるレベル制限回路の第１
実施例を示すブロック図である。図において、（Ｒ−
Ｙ）信号は加算器１の一入力になると共に、インバータ
（−１倍の掛け算器）２で反転されて加算器３の一入力
となる。一方、（Ｂ−Ｙ）信号は加算器３の他入力にな
ると共に、バッファ（＋１倍の掛け算器）４を経て加算
器１の他入力となる。加算器１，３の各出力信号は掛け
算器５，６でそれぞれ１／２1/2 倍される。以上によ
り、（Ｒ−Ｙ），（Ｂ−Ｙ）信号の色差座標上の各デー
タに対して座標原点を中心として４５度右に回転する座
標変換手段が構成されている。
【００１０】掛け算器５，６の各出力信号は、レベル変
換手段を構成するクリップ回路７，８で出力ダイナミッ
クレンジ１２０％にクリップされる。このクリップ回路
７，８では、語長が８ビット（＝２５６）、符号ビット
を含めて９ビットのシステムとした場合、クリップレベ
ルが±２５５で１２０％となるように設定される。クリ
ップ回路７の出力信号は、加算器９の一入力になると共
に、バッファ１０を経て加算器１１の一入力となる。一
方、クリップ回路８の出力信号は、加算器１１の他入力
になると共に、インバータ１２で反転されて加算器９の
他入力となる。加算器９，１１の各出力信号は、掛け算
器１３，１４でそれぞれ１／２1/2倍され、レベル制限
された（Ｒ−Ｙ），（Ｂ−Ｙ）信号として出力される。
以上により、レベル制限後の各データに対して座標原点
を中心として４５度左に回転する座標変換手段が構成さ
れている。
換手段を構成するクリップ回路７，８で出力ダイナミッ
クレンジ１２０％にクリップされる。このクリップ回路
７，８では、語長が８ビット（＝２５６）、符号ビット
を含めて９ビットのシステムとした場合、クリップレベ
ルが±２５５で１２０％となるように設定される。クリ
ップ回路７の出力信号は、加算器９の一入力になると共
に、バッファ１０を経て加算器１１の一入力となる。一
方、クリップ回路８の出力信号は、加算器１１の他入力
になると共に、インバータ１２で反転されて加算器９の
他入力となる。加算器９，１１の各出力信号は、掛け算
器１３，１４でそれぞれ１／２1/2倍され、レベル制限
された（Ｒ−Ｙ），（Ｂ−Ｙ）信号として出力される。
以上により、レベル制限後の各データに対して座標原点
を中心として４５度左に回転する座標変換手段が構成さ
れている。
【００１１】このように、（Ｒ−Ｙ），（Ｂ−Ｙ）信号
の色差座標上の各データに対して座標原点を中心として
４５度右に回転し、この状態で（Ｒ−Ｙ）′，（Ｂ−
Ｙ）′信号の各データに対してクリップを掛け、しかる
後（Ｒ−Ｙ）′，（Ｂ−Ｙ）′色座標上の各データに対
して座標原点を中心として４５度左に回転して元の（Ｒ
−Ｙ），（Ｂ−Ｙ）信号に戻すことにより、小規模の回
路構成にて色差座標での水平、垂直方向のみならず、色
差座標上の斜め方向の領域内での信号レベルに対しても
レベル制限できる。
の色差座標上の各データに対して座標原点を中心として
４５度右に回転し、この状態で（Ｒ−Ｙ）′，（Ｂ−
Ｙ）′信号の各データに対してクリップを掛け、しかる
後（Ｒ−Ｙ）′，（Ｂ−Ｙ）′色座標上の各データに対
して座標原点を中心として４５度左に回転して元の（Ｒ
−Ｙ），（Ｂ−Ｙ）信号に戻すことにより、小規模の回
路構成にて色差座標での水平、垂直方向のみならず、色
差座標上の斜め方向の領域内での信号レベルに対しても
レベル制限できる。
【００１２】また、数１及び数２の各式から、
【数３】
【数４】 となり、４５度右に回した後に４５度左に回すと、レベ
ル制限されない信号は元に戻る。ここで、図１の回路に
おいて、（×１／２1/2)の演算を行わないとしたら、
ル制限されない信号は元に戻る。ここで、図１の回路に
おいて、（×１／２1/2)の演算を行わないとしたら、
【数５】 となり、これは
【数６】 となり、この場合は（Ｘ，Ｙ）共に４５度右に回した後
に４５度左に回すと、２倍の大きさになって出力される
ことになる。
に４５度左に回すと、２倍の大きさになって出力される
ことになる。
【００１３】したがって、レベル制限回路の最終出力前
に、（×１／２）の演算を行うことにより、（×１／２
1/2)の演算を省略できることになる。これを実現した本
発明によるレベル制限回路の第２実施例を図４に示す。
図において、（Ｒ−Ｙ）信号は加算器２１の一入力にな
ると共に、インバータ２２で反転されて加算器２３の一
入力となる。一方、（Ｂ−Ｙ）信号は加算器２３の他入
力になると共に、バッファ２４を経て加算器２１の他入
力となる。以上により、（Ｒ−Ｙ），（Ｂ−Ｙ）信号の
色差座標上の各データに対して座標原点を中心として４
５度右に回転する座標変換手段が構成されている。
に、（×１／２）の演算を行うことにより、（×１／２
1/2)の演算を省略できることになる。これを実現した本
発明によるレベル制限回路の第２実施例を図４に示す。
図において、（Ｒ−Ｙ）信号は加算器２１の一入力にな
ると共に、インバータ２２で反転されて加算器２３の一
入力となる。一方、（Ｂ−Ｙ）信号は加算器２３の他入
力になると共に、バッファ２４を経て加算器２１の他入
力となる。以上により、（Ｒ−Ｙ），（Ｂ−Ｙ）信号の
色差座標上の各データに対して座標原点を中心として４
５度右に回転する座標変換手段が構成されている。
【００１４】加算器２１，２３の各出力信号は、クリッ
プ回路２５，２６で出力ダイナミックレンジ１２０％に
クリップされる。このクリップ回路７，８では、その入
力信号に対して１／２1/2 倍する処理が行われていない
ことから、クリップレベルが±３６２（≒±２５６×２
1/2)で１２０％となるように設定される。クリップ回路
２５の出力信号は、加算器２７の一入力になると共に、
バッファ２８を経て加算器２９の一入力となる。一方、
クリップ回路２６の出力信号は、加算器２９の他入力に
なると共に、インバータ３０で反転されて加算器２７の
他入力となる。加算器２７，２９の各出力信号は、掛け
算器３１，３２でそれぞれ１／２倍される。以上によ
り、レベル制限後の各データに対して座標原点を中心と
して４５度左に回転する座標変換手段が構成されてい
る。
プ回路２５，２６で出力ダイナミックレンジ１２０％に
クリップされる。このクリップ回路７，８では、その入
力信号に対して１／２1/2 倍する処理が行われていない
ことから、クリップレベルが±３６２（≒±２５６×２
1/2)で１２０％となるように設定される。クリップ回路
２５の出力信号は、加算器２７の一入力になると共に、
バッファ２８を経て加算器２９の一入力となる。一方、
クリップ回路２６の出力信号は、加算器２９の他入力に
なると共に、インバータ３０で反転されて加算器２７の
他入力となる。加算器２７，２９の各出力信号は、掛け
算器３１，３２でそれぞれ１／２倍される。以上によ
り、レベル制限後の各データに対して座標原点を中心と
して４５度左に回転する座標変換手段が構成されてい
る。
【００１５】このように、１／２1/2倍の演算処理を行
わずに、レベル制限後の最終出力前に１／２倍の演算処
理を行う回路構成を採ることにより、回路構成が非常に
複雑になる（１／２1/2)倍の掛け算器を使用しなくて済
むため、回路規模をより小さくすることができる。すな
わち、図１の回路構成の場合には、（１／２1/2)倍の掛
け算器を４個必要するのに対し、図４の回路構成の場合
には、（１／２1/2)倍の掛け算器に比して非常に簡単な
回路構成の（１／２）倍の掛け算器又は１ビットだけビ
ットシフトする回路を２個使用するだけで実現できるこ
とになる。
わずに、レベル制限後の最終出力前に１／２倍の演算処
理を行う回路構成を採ることにより、回路構成が非常に
複雑になる（１／２1/2)倍の掛け算器を使用しなくて済
むため、回路規模をより小さくすることができる。すな
わち、図１の回路構成の場合には、（１／２1/2)倍の掛
け算器を４個必要するのに対し、図４の回路構成の場合
には、（１／２1/2)倍の掛け算器に比して非常に簡単な
回路構成の（１／２）倍の掛け算器又は１ビットだけビ
ットシフトする回路を２個使用するだけで実現できるこ
とになる。
【００１６】ところで、実際回路の実現を考えた場合、
コンパレータを用いてクリップ回路２５，２６を構成す
るのが一般的と考えられるが、クリップ回路２５，２６
でクリップして出力信号レベルを制限するには、正負の
信号両方に対してクリップを掛けなければならないの
で、コンパレータを使用する場合には、コンパレータの
前に絶対値回路等を設けなければならず、回路構成が複
雑化する。そこで、コンパレータを用いずに構成した本
発明によるレベル制限回路の具体的な回路構成を図６に
示す。なお、本具体例では、点順次の（Ｂ−Ｙ）／（Ｒ
−Ｙ）信号に対してレベル制限の処理を行う構成の場合
を示している。
コンパレータを用いてクリップ回路２５，２６を構成す
るのが一般的と考えられるが、クリップ回路２５，２６
でクリップして出力信号レベルを制限するには、正負の
信号両方に対してクリップを掛けなければならないの
で、コンパレータを使用する場合には、コンパレータの
前に絶対値回路等を設けなければならず、回路構成が複
雑化する。そこで、コンパレータを用いずに構成した本
発明によるレベル制限回路の具体的な回路構成を図６に
示す。なお、本具体例では、点順次の（Ｂ−Ｙ）／（Ｒ
−Ｙ）信号に対してレベル制限の処理を行う構成の場合
を示している。
【００１７】図６において、（Ｂ−Ｙ）／（Ｒ−Ｙ）点
順次信号は、インバータ４１で反転されてセレクタ４２
の一入力になると共に、２段縦続接続の１ビットラッチ
回路４３，４４を経てセレクタ４２の他入力となる。こ
のセレクタ４２で選択された−（Ｂ−Ｙ）信号又は（Ｒ
−Ｙ）信号は、加算器４５に供給されて１段目の１ビッ
トラッチ回路４３から出力される（Ｂ−Ｙ）／（Ｒ−
Ｙ）点順次信号と加算される。以上により、（Ｂ−Ｙ）
／（Ｒ−Ｙ）点順次信号に対して色差座標軸を４５度右
に回転する座標変換手段が構成されている。
順次信号は、インバータ４１で反転されてセレクタ４２
の一入力になると共に、２段縦続接続の１ビットラッチ
回路４３，４４を経てセレクタ４２の他入力となる。こ
のセレクタ４２で選択された−（Ｂ−Ｙ）信号又は（Ｒ
−Ｙ）信号は、加算器４５に供給されて１段目の１ビッ
トラッチ回路４３から出力される（Ｂ−Ｙ）／（Ｒ−
Ｙ）点順次信号と加算される。以上により、（Ｂ−Ｙ）
／（Ｒ−Ｙ）点順次信号に対して色差座標軸を４５度右
に回転する座標変換手段が構成されている。
【００１８】この座標変換後の（Ｂ−Ｙ）′／（Ｒ−
Ｙ）′点順次信号はセレクタ４６の一入力となる。ま
た、この点順次信号データ（本例では、符号ビット付き
９ビット）のうち、頭の符号ビットとＭＳＢ（最上位ビ
ット），（ＭＳＢ−１）ビットの２ビットが排他的論理
和ゲート４７，４８でそれぞれ比較される。この排他的
論理和ゲート４７，４８の各出力はＮＡＮＤゲート４９
の２入力となる。このＮＡＮＤゲート４９の出力データ
は、セレクタ４６の切換え制御データとなる。セレクタ
４６は、あるクリップレベル(Clip Level)のデータを他
入力とし、ＮＡＮＤゲート４９の出力データに応じて点
順次信号データ又はクリップ信号データを選択する。
Ｙ）′点順次信号はセレクタ４６の一入力となる。ま
た、この点順次信号データ（本例では、符号ビット付き
９ビット）のうち、頭の符号ビットとＭＳＢ（最上位ビ
ット），（ＭＳＢ−１）ビットの２ビットが排他的論理
和ゲート４７，４８でそれぞれ比較される。この排他的
論理和ゲート４７，４８の各出力はＮＡＮＤゲート４９
の２入力となる。このＮＡＮＤゲート４９の出力データ
は、セレクタ４６の切換え制御データとなる。セレクタ
４６は、あるクリップレベル(Clip Level)のデータを他
入力とし、ＮＡＮＤゲート４９の出力データに応じて点
順次信号データ又はクリップ信号データを選択する。
【００１９】以上により、（Ｂ−Ｙ）′／（Ｒ−Ｙ）′
点順次信号のデータに対してレベル制限を行うレベル制
限手段が構成されている。本例においては、信号データ
の上位２ビット、即ち（ＭＳＢ）ビット，（ＭＳＢ−
１）ビットを見て色差クリップをかけるか否かを決める
構成を採っており、したがってクリップレベルは±３４
８（＝２５６＋１２８）で、約±１２７％となってい
る。すなわち、排他的論理和ゲート４７，４８で符号ビ
ットと（ＭＳＢ），（ＭＳＢ−１）の２ビットを比較
し、排他的論理和ゲート４７，４８の出力が共“１”の
場合、即ち上位３ビットが“１００”又は“０１１”の
場合は、ＮＡＮＤゲート４９の出力が“０”となる。
点順次信号のデータに対してレベル制限を行うレベル制
限手段が構成されている。本例においては、信号データ
の上位２ビット、即ち（ＭＳＢ）ビット，（ＭＳＢ−
１）ビットを見て色差クリップをかけるか否かを決める
構成を採っており、したがってクリップレベルは±３４
８（＝２５６＋１２８）で、約±１２７％となってい
る。すなわち、排他的論理和ゲート４７，４８で符号ビ
ットと（ＭＳＢ），（ＭＳＢ−１）の２ビットを比較
し、排他的論理和ゲート４７，４８の出力が共“１”の
場合、即ち上位３ビットが“１００”又は“０１１”の
場合は、ＮＡＮＤゲート４９の出力が“０”となる。
【００２０】この上位３ビットのデコードにより、（Ｂ
−Ｙ）′／（Ｒ−Ｙ）′点順次信号のレベルが（＋３４
８，−３８５）を越えるレベルであるか否かを判別でき
る。そして、ＮＡＮＤゲート４９の出力が“０”のと
き、（＋３４８，−３８５）を越えるレベルとなり、レ
ベル制限をする必要があることから、セレクタ４６はク
リップ信号データを選択して出力する。このクリップ信
号データは、符号ビットからインバータ５０で反転した
（ＭＳＢ），（ＭＳＢ−１）と符号ビットをそのまま拡
張した他のビットから作った符号ビット付き９ビットの
データであり、正（０１１０００００００），負（１０
０１１１１１１１）が実際のデータである。
−Ｙ）′／（Ｒ−Ｙ）′点順次信号のレベルが（＋３４
８，−３８５）を越えるレベルであるか否かを判別でき
る。そして、ＮＡＮＤゲート４９の出力が“０”のと
き、（＋３４８，−３８５）を越えるレベルとなり、レ
ベル制限をする必要があることから、セレクタ４６はク
リップ信号データを選択して出力する。このクリップ信
号データは、符号ビットからインバータ５０で反転した
（ＭＳＢ），（ＭＳＢ−１）と符号ビットをそのまま拡
張した他のビットから作った符号ビット付き９ビットの
データであり、正（０１１０００００００），負（１０
０１１１１１１１）が実際のデータである。
【００２１】このセレクタ４６から出力される（Ｂ−
Ｙ）′／（Ｒ−Ｙ）′点順次信号は、直接セレクタ５１
の一入力になると共に、２段縦続接続の１ビットラッチ
回路５２，５３及びインバータ５４を経てセレクタ５１
の他入力となる。このセレクタ５１で選択された（Ｒ−
Ｙ）′信号又は−（Ｂ−Ｙ）′信号は、加算器５５に供
給されて１段目の１ビットラッチ回路５２から出力され
る（Ｂ−Ｙ）′／（Ｒ−Ｙ）′点順次信号と加算され、
約±１２７％にレベル制限された（Ｂ−Ｙ）／（Ｒ−
Ｙ）点順次信号として出力される。以上により、レベル
制限後の各データに対して座標原点を中心として４５度
左に回転する座標変換手段が構成されている。
Ｙ）′／（Ｒ−Ｙ）′点順次信号は、直接セレクタ５１
の一入力になると共に、２段縦続接続の１ビットラッチ
回路５２，５３及びインバータ５４を経てセレクタ５１
の他入力となる。このセレクタ５１で選択された（Ｒ−
Ｙ）′信号又は−（Ｂ−Ｙ）′信号は、加算器５５に供
給されて１段目の１ビットラッチ回路５２から出力され
る（Ｂ−Ｙ）′／（Ｒ−Ｙ）′点順次信号と加算され、
約±１２７％にレベル制限された（Ｂ−Ｙ）／（Ｒ−
Ｙ）点順次信号として出力される。以上により、レベル
制限後の各データに対して座標原点を中心として４５度
左に回転する座標変換手段が構成されている。
【００２２】上述したように、レベル制限部分の実際回
路の実現に当り、コンパレータを用いて構成するのでは
なく、点順次の色差入力信号データの符号ビットを含む
上位３ビットをデコードし、このデコード出力に基づい
て信号レベルを判断して色差クリップを掛けるか否かを
決定する構成としたことにより、絶対値回路等の複雑な
回路が不要となるので、回路構成を簡略化でき、回路規
模をさらに小さくできる。但し、クリップレベル（制限
レベル）を幾つか変えて使うような場合は、コンパレー
タを使うことによって何段階かクリップレベルを調節で
きるように構成した方が良い。この場合には、図６のレ
ベル制限部分を絶対値回路及びコンパレータとクリップ
レベルを与える外部端子で置き換えれば良く、これによ
れば、コンパレータにおいて１２０％丁度でレベル制限
を行う。
路の実現に当り、コンパレータを用いて構成するのでは
なく、点順次の色差入力信号データの符号ビットを含む
上位３ビットをデコードし、このデコード出力に基づい
て信号レベルを判断して色差クリップを掛けるか否かを
決定する構成としたことにより、絶対値回路等の複雑な
回路が不要となるので、回路構成を簡略化でき、回路規
模をさらに小さくできる。但し、クリップレベル（制限
レベル）を幾つか変えて使うような場合は、コンパレー
タを使うことによって何段階かクリップレベルを調節で
きるように構成した方が良い。この場合には、図６のレ
ベル制限部分を絶対値回路及びコンパレータとクリップ
レベルを与える外部端子で置き換えれば良く、これによ
れば、コンパレータにおいて１２０％丁度でレベル制限
を行う。
【００２３】なお、上記各実施例においては、（Ｒ−
Ｙ），（Ｂ−Ｙ）信号の色差座標軸上の各データに対し
て座標原点を中心として４５度回転させる場合について
説明したが、４５度回転に限定されるものではなく、３
０度ずつ回転、１５度ずつ回転など、さらに細かく回転
して処理することも可能であり、これによれば、（Ｒ−
Ｙ），（Ｂ−Ｙ）色差座標上全ての領域で出力クロマ信
号を１２０％に制限できることになる。
Ｙ），（Ｂ−Ｙ）信号の色差座標軸上の各データに対し
て座標原点を中心として４５度回転させる場合について
説明したが、４５度回転に限定されるものではなく、３
０度ずつ回転、１５度ずつ回転など、さらに細かく回転
して処理することも可能であり、これによれば、（Ｒ−
Ｙ），（Ｂ−Ｙ）色差座標上全ての領域で出力クロマ信
号を１２０％に制限できることになる。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
２つの色差信号の色差座標上の各データに対して座標原
点を中心として所定の角度だけ回転し、この状態で各デ
ータに対して信号レベル制限のリミッタを掛け、このレ
ベル制限された各データに対して元の座標軸に戻す座標
軸変換を行うようにしたので、色差座標での水平、垂直
方向のみならず、色差座標上の斜め方向の領域内での信
号レベルに対してもレベル制限できる効果がある。
２つの色差信号の色差座標上の各データに対して座標原
点を中心として所定の角度だけ回転し、この状態で各デ
ータに対して信号レベル制限のリミッタを掛け、このレ
ベル制限された各データに対して元の座標軸に戻す座標
軸変換を行うようにしたので、色差座標での水平、垂直
方向のみならず、色差座標上の斜め方向の領域内での信
号レベルに対してもレベル制限できる効果がある。
【００２５】また、１／２1/2倍の演算処理を行わず
に、レベル制限後の最終出力前に１／２倍の演算処理を
行う回路構成としたことにより、回路構成が非常に複雑
になる（×１／２1/2)の掛け算器を使用しなくて済むた
め、小規模の回路で実現できる効果がある。さらに、レ
ベル制限部分の回路構成を、点順次の色差入力信号の符
号ビットを含む上位３ビットをデコードし、このデコー
ド出力に基づいて信号レベルを判断して色差クリップを
掛けるか否かを決定するようにしたことにより、コンパ
レータを用いて構成する場合のような絶対値回路等の複
雑な回路が不要となるので、回路構成を簡略化でき、回
路規模をさらに小さくできる効果がある。
に、レベル制限後の最終出力前に１／２倍の演算処理を
行う回路構成としたことにより、回路構成が非常に複雑
になる（×１／２1/2)の掛け算器を使用しなくて済むた
め、小規模の回路で実現できる効果がある。さらに、レ
ベル制限部分の回路構成を、点順次の色差入力信号の符
号ビットを含む上位３ビットをデコードし、このデコー
ド出力に基づいて信号レベルを判断して色差クリップを
掛けるか否かを決定するようにしたことにより、コンパ
レータを用いて構成する場合のような絶対値回路等の複
雑な回路が不要となるので、回路構成を簡略化でき、回
路規模をさらに小さくできる効果がある。
【図１】本発明によるレベル制限回路の第１実施例を示
すブロック図である。
すブロック図である。
【図２】本発明に係るレベル制限の概念図である。
【図３】本発明によるレベル制限の処理過程を示す図で
ある。
ある。
【図４】本発明によるレベル制限回路の第２実施例を示
すブロック図である。
すブロック図である。
【図５】従来例に係るレベル制限の概念図である。
【図６】本発明によるレベル制限回路の第３実施例を示
すブロック図である。
すブロック図である。
１，３，９，１１，２１，２３，２７，２９．４５，５
５ 加算器 ５，６，１３，１４ （１／２1/2)掛け算器 ７，８，２５，２６ クリップ回路 ３１，３２ （１／２）掛け算器 ４２，４６，５１ セレクタ ４３，４４，５２，５３ １ビットラッチ回路 ４７，４８ 排他的論理和ゲート
５ 加算器 ５，６，１３，１４ （１／２1/2)掛け算器 ７，８，２５，２６ クリップ回路 ３１，３２ （１／２）掛け算器 ４２，４６，５１ セレクタ ４３，４４，５２，５３ １ビットラッチ回路 ４７，４８ 排他的論理和ゲート
Claims (6)
- 【請求項１】 ２つの色差信号の色差座標上の各データ
に対して座標原点を中心として所定の角度だけ回転する
座標変換を行う第１の座標変換手段と、 前記第１の座標変換手段による座標変換後の各データに
対してレベル制限を行うレベル制限手段と、 前記レベル制限手段によるレベル制限後の各データに対
して前記第１の座標変換手段による座標変換とは逆方向
に前記所定の角度だけ回転する座標変換を行う第２の座
標変換手段とを備えたことを特徴とする色差信号の信号
処理回路。 - 【請求項２】 前記第１の座標変換手段は、前記２つの
色差信号の一方とその他方とを加算する第１の加算器
と、前記第１の加算器の出力信号を１／２1/2倍する第
１の掛け算器と、前記２つの色差信号の他方とその一方
の反転信号とを加算する第２の加算器と、前記第２の加
算器の出力信号を１／２1/2倍する第２の掛け算器とか
らなり、 前記レベル制限手段は、前記第１の掛け算器の出力信号
レベルを所定レベルにクリップする第１のクリップ回路
と、前記第２の掛け算器の出力信号レベルを所定レベル
にクリップする第２のクリップ回路とからなり、 前記第２の座標変換手段は、前記第１のクリップ回路の
出力信号と前記第２のクリップ回路の出力信号の反転信
号とを加算する第３の加算器と、前記第３の加算器の出
力信号を１／２1/2倍する第３の掛け算器と、前記第２
のクリップ回路の出力信号と前記第１のクリップ回路の
出力信号とを加算する第４の加算器と、前記第４の加算
器の出力信号を１／２1/2倍する第４の掛け算器とから
なることを特徴とする請求項１記載の色差信号の信号処
理回路。 - 【請求項３】 前記第１の座標変換手段は、前記２つの
色差信号の一方とその他方とを加算する第１の加算器
と、前記２つの色差信号の他方とその一方の反転信号と
を加算する第２の加算器とからなり、 前記レベル制限手段は、前記第１の掛け算器の出力信号
レベルを所定レベルにクリップする第１のクリップ回路
と、前記第２の掛け算器の出力信号レベルを所定レベル
にクリップする第２のクリップ回路とからなり、 前記第２の座標変換手段は、前記第１のクリップ回路の
出力信号と前記第２のクリップ回路の出力信号の反転信
号とを加算する第３の加算器と、前記第３の加算器の出
力信号を１／２倍する第１の掛け算器と、前記第２のク
リップ回路の出力信号と前記第１のクリップ回路の出力
信号とを加算する第４の加算器と、前記第４の加算器の
出力信号を１／２倍する第２の掛け算器とからなること
を特徴とする請求項１記載の信号処理回路。 - 【請求項４】 前記レベル制限手段は、前記第１の座標
変換手段よって座標変換された点順次の色差信号データ
を入力とし、この点順次の色差信号データの符号ビット
と（ＭＳＢ）ビットとを２入力とする第１の排他的論理
和ゲートと、前記点順次の色差信号データの符号ビット
と（ＭＳＢ−１）ビットとを２入力とする第２の排他的
論理和ゲートと、前記第１及び第２の排他的論理和ゲー
トの各出力を２入力とするＮＡＮＤゲートと、前記点順
次の色差信号データと所定レベルのクリップ信号データ
とを２入力とし前記ＮＡＮＤゲートの出力に応じていず
れか一方の入力を選択して出力するセレクタとからなる
ことを特徴とする請求項１記載の色差信号の信号処理回
路。 - 【請求項５】 ２つの色差信号の色差座標上の各データ
に対して座標原点を中心として所定の角度だけ回転する
座標変換を行う第１の工程と、 前記第１の工程での座標変換後の各データに対してレベ
ル制限を行う第２の工程と、 前記第２の工程でのレベル制限後の各データに対して前
記第１の工程での座標変換とは逆方向に前記所定の角度
だけ回転する座標変換を行う第３の工程とを順に実行す
ることを特徴とする色差信号の信号処理方法。 - 【請求項６】 前記第１の工程では、前記２つの色差信
号の一方とその他方とを加算しかつ１／２1/2倍して第
１の演算信号を得ると共に、前記２つの色差信号の他方
とその一方の反転信号とを加算しかつ１／２1/2倍して
第２の演算信号を得、 前記第２の工程では、前記第１の演算信号のレベルを所
定レベルにクリップして第１のクリップ信号を得ると共
に、前記第２の演算信号のレベルを所定レベルにクリッ
プして第２のクリップ信号を得、 前記第３の工程では、前記第１のクリップ信号と前記第
２のクリップ信号の反転信号とを加算しかつ１／２1/2
倍すると共に、前記第２のクリップ信号と前記第１のク
リップ信号とを加算しかつ１／２1/2倍することを特徴
とする請求項５記載の色差信号の信号処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09871793A JP3334242B2 (ja) | 1993-03-31 | 1993-03-31 | 色差信号の信号処理回路及び信号処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09871793A JP3334242B2 (ja) | 1993-03-31 | 1993-03-31 | 色差信号の信号処理回路及び信号処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06292219A JPH06292219A (ja) | 1994-10-18 |
| JP3334242B2 true JP3334242B2 (ja) | 2002-10-15 |
Family
ID=14227280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09871793A Expired - Fee Related JP3334242B2 (ja) | 1993-03-31 | 1993-03-31 | 色差信号の信号処理回路及び信号処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3334242B2 (ja) |
-
1993
- 1993-03-31 JP JP09871793A patent/JP3334242B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06292219A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01204138A (ja) | 演算回路 | |
| US4558351A (en) | Hue correction circuit for a digital TV receiver | |
| JPS61214025A (ja) | 差の絶対値比較回路 | |
| JPH10161850A (ja) | 絶対値比較回路 | |
| US5113362A (en) | Integrated interpolator and method of operation | |
| JP3334242B2 (ja) | 色差信号の信号処理回路及び信号処理方法 | |
| JP2503854B2 (ja) | 混合回路 | |
| US5838392A (en) | Adaptive block-matching motion estimator with a compression array for use in a video coding system | |
| JPH07118654B2 (ja) | 算術演算装置 | |
| US5535151A (en) | Electronic processor for performing multiplication | |
| US5432726A (en) | Arithmetic unit for quantization/inverse quantigation | |
| US6775685B1 (en) | Method and apparatus for calculating energy in a-law or μ-law encoded speech signals | |
| JP3046115B2 (ja) | 離散コサイン変換器 | |
| JPH03214968A (ja) | 信号演算処理装置 | |
| JPS63163527A (ja) | デ−タ詰め込み回路 | |
| JPH0443473A (ja) | 神経細胞回路 | |
| JPS6352488B2 (ja) | ||
| JPH032970A (ja) | 演算回路 | |
| JP3333227B2 (ja) | デジタル映像信号処理装置 | |
| JPH02153676A (ja) | 中間調処理回路 | |
| JPH04149728A (ja) | Ｒｏｍ式ディジタル演算回路 | |
| JPH0580978A (ja) | 演算処理回路 | |
| JPH04263317A (ja) | 演算装置 | |
| JPS63623A (ja) | 乗算器 | |
| JPH0564215A (ja) | 色差信号のクリツプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |