JPH04263317A - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPH04263317A JPH04263317A JP3023379A JP2337991A JPH04263317A JP H04263317 A JPH04263317 A JP H04263317A JP 3023379 A JP3023379 A JP 3023379A JP 2337991 A JP2337991 A JP 2337991A JP H04263317 A JPH04263317 A JP H04263317A
- Authority
- JP
- Japan
- Prior art keywords
- data
- arithmetic
- output
- binary
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004364 calculation method Methods 0.000 claims description 15
- 238000013500 data storage Methods 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 abstract description 31
- 238000007792 addition Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明は、電子計算機等に用いら
れる演算装置に関する。
れる演算装置に関する。
【０００３】
【従来の技術】従来から、電子計算機等に用いられる演
算装置（ＣＰＵ）においては、ＢＣＤ（Ｂｉｎａｒｙ
Ｃｏｄｅｄ Ｄｅｃｉｍａｌ）で表現されている十進数
の演算を行うために、図３に示すような演算回路を持っ
ている。同図において、１００はレジスタ・ファイルＲ
Ｕ、１０１はレジスタ・ファイルＲＶ、１０２はＢＣＤ
・二進数変換回路、１０３、１０４、１０５、１０６は
セレクタ、１０７、１０８は加算器、１０９は演算器、
１１０はビット・シフタである。
算装置（ＣＰＵ）においては、ＢＣＤ（Ｂｉｎａｒｙ
Ｃｏｄｅｄ Ｄｅｃｉｍａｌ）で表現されている十進数
の演算を行うために、図３に示すような演算回路を持っ
ている。同図において、１００はレジスタ・ファイルＲ
Ｕ、１０１はレジスタ・ファイルＲＶ、１０２はＢＣＤ
・二進数変換回路、１０３、１０４、１０５、１０６は
セレクタ、１０７、１０８は加算器、１０９は演算器、
１１０はビット・シフタである。
【０００４】上記レジスタ・ファイルＲＵ１００、レジ
スタ・ファイルＲＶ１０１は、それぞれ演算データを格
納する。また、ＢＣＤ・二進数変換回路１０２はＢＣＤ
のＭＳＢ側から１桁ずつデータを出力していく。セレク
タ１０３は、レジスタ・ファイルＲＵ１００、レジスタ
・ファイルＲＶ１０１およびＢＣＤ・二進数変換回路１
０２からのデータを入力し、このうちの１つを選択し、
演算器１０９へ出力する。
スタ・ファイルＲＶ１０１は、それぞれ演算データを格
納する。また、ＢＣＤ・二進数変換回路１０２はＢＣＤ
のＭＳＢ側から１桁ずつデータを出力していく。セレク
タ１０３は、レジスタ・ファイルＲＵ１００、レジスタ
・ファイルＲＶ１０１およびＢＣＤ・二進数変換回路１
０２からのデータを入力し、このうちの１つを選択し、
演算器１０９へ出力する。
【０００５】セレクタ１０４は、十進数加算時全桁“６
”、それ以外は全桁“０ ”を出力し、加算器１０７
へ入力する。加算器１０７はこのセレクタ１０４の出力
と、レジスタ・ファイルＲＶ１０１の出力とを入力して
、十進数加算時はレジスタ・ファイルＲＶ１０１の出力
に、十進数加算時は全桁“６”加算、それ以外はそのま
ま出力し、演算器１０９へ入力する。
”、それ以外は全桁“０ ”を出力し、加算器１０７
へ入力する。加算器１０７はこのセレクタ１０４の出力
と、レジスタ・ファイルＲＶ１０１の出力とを入力して
、十進数加算時はレジスタ・ファイルＲＶ１０１の出力
に、十進数加算時は全桁“６”加算、それ以外はそのま
ま出力し、演算器１０９へ入力する。
【０００６】演算器１０９は、加算器１０７の出力と、
セレクタ１０３の出力を入力して、加算・減算を行う。 この演算器１０９の出力は、加算器１０８に入力される
。また、この加算器１０８にはセレクタ１０５の出力が
入力される。セレクタ１０５は、十進数演算モード時に
は各桁毎に演算器１０９から桁上げ有の場合“−６”、
無の場合“０ ”、二進数演算モード時には全桁“０
”を出力する。加算器１０８は、これらの入力から、十
進数演算モード時は、演算器１０９の出力の桁上げ補正
を行い、二進数演算モード時はそのまま出力して、ビッ
ト・シフタ１１０とセレクタ１０６へ入力する。
セレクタ１０３の出力を入力して、加算・減算を行う。 この演算器１０９の出力は、加算器１０８に入力される
。また、この加算器１０８にはセレクタ１０５の出力が
入力される。セレクタ１０５は、十進数演算モード時に
は各桁毎に演算器１０９から桁上げ有の場合“−６”、
無の場合“０ ”、二進数演算モード時には全桁“０
”を出力する。加算器１０８は、これらの入力から、十
進数演算モード時は、演算器１０９の出力の桁上げ補正
を行い、二進数演算モード時はそのまま出力して、ビッ
ト・シフタ１１０とセレクタ１０６へ入力する。
【０００７】ビット・シフタ１１０は、加算器１０８の
出力を入力し、ビット・シフトを行う。セレクタ１０６
は、このビット・シフタ１１０出力および加算器１０８
の出力を入力し、どちらか一方を選択して、レジスタ・
ファイルＲＵ１００、レジスタ・ファイルＲＶ１０１へ
入力する。
出力を入力し、ビット・シフトを行う。セレクタ１０６
は、このビット・シフタ１１０出力および加算器１０８
の出力を入力し、どちらか一方を選択して、レジスタ・
ファイルＲＵ１００、レジスタ・ファイルＲＶ１０１へ
入力する。
【０００８】このように構成された演算回路では、加算
器１０７、１０８への入力データを切り替えることによ
り、十進数演算（６ 増し加算）モードと二進数演算モ
ードの２ つのモードを切り替えることができ、十進数
と二進数のどちらの演算も実行することができる。
器１０７、１０８への入力データを切り替えることによ
り、十進数演算（６ 増し加算）モードと二進数演算モ
ードの２ つのモードを切り替えることができ、十進数
と二進数のどちらの演算も実行することができる。
【０００９】この演算回路によって、ＢＣＤから二進数
に変換する処理を行う場合には、まず、ＢＣＤ・二進数
変換回路１０２により、ＢＣＤのＭＳＢ側より１ 桁取
り出したデータＤＢを出力し、レジスタ・ファイルＲＶ
１０１に格納する。
に変換する処理を行う場合には、まず、ＢＣＤ・二進数
変換回路１０２により、ＢＣＤのＭＳＢ側より１ 桁取
り出したデータＤＢを出力し、レジスタ・ファイルＲＶ
１０１に格納する。
【００１０】次に、ＬＳＢ側にまだ残りの桁がある時に
はレジスタ・ファイルＲＶ１０１内の変換データを二進
数として１０倍し、ＢＣＤ・二進数変換回路１０２によ
りＢＣＤから次の桁を取り出してレジスタ・ファイルＲ
Ｖ１０１内の１０倍した変換データに二進数として加算
する。
はレジスタ・ファイルＲＶ１０１内の変換データを二進
数として１０倍し、ＢＣＤ・二進数変換回路１０２によ
りＢＣＤから次の桁を取り出してレジスタ・ファイルＲ
Ｖ１０１内の１０倍した変換データに二進数として加算
する。
【００１１】そして、この二進数として１０倍して、次
の桁を二進数として加算するという処理をＢＣＤのＬＳ
Ｂ側の最後の一桁を加算するまで続けることにより、Ｂ
ＣＤから二進数への変換処理を行っている。
の桁を二進数として加算するという処理をＢＣＤのＬＳ
Ｂ側の最後の一桁を加算するまで続けることにより、Ｂ
ＣＤから二進数への変換処理を行っている。
【００１２】この時、二進数の１０倍の値を得るために
次のような処理を行う。すなわち、図４に示すように、
まず、レジスタ・ファイルＲＵ１００およびレジスタ・
ファイルＲＶ１０１をゼロ・クリアする（３００）。
次のような処理を行う。すなわち、図４に示すように、
まず、レジスタ・ファイルＲＵ１００およびレジスタ・
ファイルＲＶ１０１をゼロ・クリアする（３００）。
【００１３】次に、ＢＣＤの各桁ＤＢを、二進数として
順次レジスタ・ファイルＲＶ１０１に加算する（３０１
）。
順次レジスタ・ファイルＲＶ１０１に加算する（３０１
）。
【００１４】この後、ＢＣＤのＬＳＢ側まで全桁レジス
タ・ファイルＲＶ１０１に加算し終わったか否かにより
、変換終了を判別する（３０２）。
タ・ファイルＲＶ１０１に加算し終わったか否かにより
、変換終了を判別する（３０２）。
【００１５】そして、ＢＣＤのＬＳＢ側にまだ残りの桁
があり、変換が終了していない場合は、レジスタ・ファ
イルＲＶ１０１内の変換データをビット・シフタ１１０
を用いて３ ビット左シフトすることにより８ 倍して
、その結果をレジスタ・ファイルＲＵ１００に格納する
（３０３）。
があり、変換が終了していない場合は、レジスタ・ファ
イルＲＶ１０１内の変換データをビット・シフタ１１０
を用いて３ ビット左シフトすることにより８ 倍して
、その結果をレジスタ・ファイルＲＵ１００に格納する
（３０３）。
【００１６】次に、二進数演算モードでレジスタ・ファ
イルＲＶ１０１内の変換データを加算（ＲＶ＋ＲＶ）す
ることにより、変換データを２ 倍し、その結果をレジ
スタ・ファイルＲＶ１０１に格納する（３０４）。
イルＲＶ１０１内の変換データを加算（ＲＶ＋ＲＶ）す
ることにより、変換データを２ 倍し、その結果をレジ
スタ・ファイルＲＶ１０１に格納する（３０４）。
【００１７】この後、二進数演算モードでレジスタ・フ
ァイルＲＵ１００に格納されたデータと、レジスタ・フ
ァイルＲＶ１０１に格納されたデータを加算（ＲＵ＋Ｒ
Ｖ）して、変換データの１０倍の値を得、これをレジス
タ・ファイルＲＶ１０１に格納する（３０５）。
ァイルＲＵ１００に格納されたデータと、レジスタ・フ
ァイルＲＶ１０１に格納されたデータを加算（ＲＵ＋Ｒ
Ｖ）して、変換データの１０倍の値を得、これをレジス
タ・ファイルＲＶ１０１に格納する（３０５）。
【００１８】そして、ＢＣＤのＬＳＢ側の最後の一桁を
加算するまで、上記ステップ３０１からの処理を繰り返
すことにより、ＢＣＤから二進数への変換処理を行う。
加算するまで、上記ステップ３０１からの処理を繰り返
すことにより、ＢＣＤから二進数への変換処理を行う。
【００１９】
【発明が解決しようとする課題】上述したように、従来
の演算装置では、ＢＣＤから二進数に変換する処理を行
う際に、二進数を１０倍化するため３ 回（３ ビット
左シフト１ 回、二進加算２ 回）の演算処理を行う必
要がある。 しかしながら、このような演算装置でも、さらに処理速
度を高速化することが当然要求される。
の演算装置では、ＢＣＤから二進数に変換する処理を行
う際に、二進数を１０倍化するため３ 回（３ ビット
左シフト１ 回、二進加算２ 回）の演算処理を行う必
要がある。 しかしながら、このような演算装置でも、さらに処理速
度を高速化することが当然要求される。
【００２０】本発明は、かかる従来の事情に対処してな
されたもので、従来に較べて二進数を１０倍化処理を高
速に行うことができ、ＢＣＤから二進数への変換処理を
高速に行うことのできる演算装置を提供しようとするも
のである。
されたもので、従来に較べて二進数を１０倍化処理を高
速に行うことができ、ＢＣＤから二進数への変換処理を
高速に行うことのできる演算装置を提供しようとするも
のである。
【００２１】［発明の構成］
【００２２】
【課題を解決するための手段】すなわち、本発明の演算
装置は、十進数演算モードと二進数演算モードとを選択
可能に構成された演算装置において、データを格納する
ためのデータ格納手段と、前記データ格納手段のデータ
に、十進数演算モード時には全桁に６ を、二進数演算
モード時には全桁に０ を加算する前記第１の加算手段
と、前記データ格納手段のデータと第１の加算手段の出
力とを、演算可能に構成された演算手段と、前記データ
格納手段のデータを入力し、ビット・シフトを行って８
倍値を出力するビット・シフト手段と、前記十進数演
算モード時に、各桁毎に前記演算手段の桁上げがある場
合は−６、桁上げが無い場合は０ を選択し、二進数演
算モード時には全桁に０ を選択し、二進数演算モード
で二進数の１０倍化処理時には前記ビット・シフト手段
の出力を選択して出力する選択手段と、前記演算手段の
出力と、前記選択手段の出力とを加算し、前記十進数演
算モード時に桁上補正を行う第２の加算手段とを具備し
、前記第１の加算手段において前記データ格納手段のデ
ータに全桁０ を加算してそのまま出力し、この第１の
加算手段の出力と前記データ格納手段のデータとを前記
演算手段によって加算して２ 倍値を得るとともに、前
記ビット・シフト手段によってビット・シフトにより前
記８ 倍値を得、該８ 倍値と前記２ 倍値とを前記第
２の加算手段によって加算して、二進数の１０倍化処理
を実行するように構成したことを特徴とする。
装置は、十進数演算モードと二進数演算モードとを選択
可能に構成された演算装置において、データを格納する
ためのデータ格納手段と、前記データ格納手段のデータ
に、十進数演算モード時には全桁に６ を、二進数演算
モード時には全桁に０ を加算する前記第１の加算手段
と、前記データ格納手段のデータと第１の加算手段の出
力とを、演算可能に構成された演算手段と、前記データ
格納手段のデータを入力し、ビット・シフトを行って８
倍値を出力するビット・シフト手段と、前記十進数演
算モード時に、各桁毎に前記演算手段の桁上げがある場
合は−６、桁上げが無い場合は０ を選択し、二進数演
算モード時には全桁に０ を選択し、二進数演算モード
で二進数の１０倍化処理時には前記ビット・シフト手段
の出力を選択して出力する選択手段と、前記演算手段の
出力と、前記選択手段の出力とを加算し、前記十進数演
算モード時に桁上補正を行う第２の加算手段とを具備し
、前記第１の加算手段において前記データ格納手段のデ
ータに全桁０ を加算してそのまま出力し、この第１の
加算手段の出力と前記データ格納手段のデータとを前記
演算手段によって加算して２ 倍値を得るとともに、前
記ビット・シフト手段によってビット・シフトにより前
記８ 倍値を得、該８ 倍値と前記２ 倍値とを前記第
２の加算手段によって加算して、二進数の１０倍化処理
を実行するように構成したことを特徴とする。
【００２３】
【作用】上記構成の本発明の演算装置では、第１の加算
手段においてデータ格納手段のデータに全桁０ を加算
してそのまま出力し、この第１の加算手段の出力とデー
タ格納手段のデータとを演算手段によって加算して２
倍値を得る。これとともに、ビット・シフト手段によっ
て、データ格納手段のデータをビット・シフトし、８
倍値を得る。そして、これらの８ 倍値と２ 倍値とを
第２の加算手段によって加算して、二進数の１０倍化処
理を実行する。
手段においてデータ格納手段のデータに全桁０ を加算
してそのまま出力し、この第１の加算手段の出力とデー
タ格納手段のデータとを演算手段によって加算して２
倍値を得る。これとともに、ビット・シフト手段によっ
て、データ格納手段のデータをビット・シフトし、８
倍値を得る。そして、これらの８ 倍値と２ 倍値とを
第２の加算手段によって加算して、二進数の１０倍化処
理を実行する。
【００２４】したがって、１ 回の演算処理によって、
二進数を１０倍化することができ、従来に較べて二進数
の１０倍化処理を高速に行うことができるので、ＢＣＤ
から二進数への変換処理を高速に行うことができる。
二進数を１０倍化することができ、従来に較べて二進数
の１０倍化処理を高速に行うことができるので、ＢＣＤ
から二進数への変換処理を高速に行うことができる。
【００２５】
【実施例】以下、本発明の演算装置の詳細を図面を参照
して一実施例について説明する。図１は、本発明の一実
施例の演算装置の要部構成を示すもので、図において２
００はセレクタであり、２０１はビット・シフタである
。
して一実施例について説明する。図１は、本発明の一実
施例の演算装置の要部構成を示すもので、図において２
００はセレクタであり、２０１はビット・シフタである
。
【００２６】セレクタ２００は、十進数演算モード時に
は、各桁毎に演算器１０９から桁上げ有の場合“−６”
、無の場合“０ ”を出力し、通常の二進数演算モード
時は全桁“０ ”を出力し、二進数演算モードで二進数
の１０倍化演算時には、ビット・シフタ２０１の出力を
そのまま出力し、加算器１０８へ入力する。また、ビッ
ト・シフタ２０１は、レジスタ・ファイルＲＶ１０１の
出力を入力し、ビット・シフトを行い、セレクタ２００
へ出力する。
は、各桁毎に演算器１０９から桁上げ有の場合“−６”
、無の場合“０ ”を出力し、通常の二進数演算モード
時は全桁“０ ”を出力し、二進数演算モードで二進数
の１０倍化演算時には、ビット・シフタ２０１の出力を
そのまま出力し、加算器１０８へ入力する。また、ビッ
ト・シフタ２０１は、レジスタ・ファイルＲＶ１０１の
出力を入力し、ビット・シフトを行い、セレクタ２００
へ出力する。
【００２７】なお、他の部分については、図３に示した
従来の演算装置と同様に構成されているので、同一構成
要素に同一符号を付して重複した説明は省略する。
従来の演算装置と同様に構成されているので、同一構成
要素に同一符号を付して重複した説明は省略する。
【００２８】上記構成の本実施例の演算装置では、次の
ようにしてＢＣＤから二進数への変換処理を行う。すな
わち、図２に示すように、まず、レジスタ・ファイルＲ
Ｕ１００およびレジスタ・ファイルＲＶ１０１をゼロ・
クリアする（４００）。
ようにしてＢＣＤから二進数への変換処理を行う。すな
わち、図２に示すように、まず、レジスタ・ファイルＲ
Ｕ１００およびレジスタ・ファイルＲＶ１０１をゼロ・
クリアする（４００）。
【００２９】次に、ＢＣＤの各桁ＤＢを、二進数として
順次レジスタ・ファイルＲＶ１０１に加算する（４０１
）。
順次レジスタ・ファイルＲＶ１０１に加算する（４０１
）。
【００３０】この後、ＢＣＤのＬＳＢ側まで全桁レジス
タ・ファイルＲＶ１０１に加算し終わったか否かにより
、変換終了を判別する（４０２）。
タ・ファイルＲＶ１０１に加算し終わったか否かにより
、変換終了を判別する（４０２）。
【００３１】そして、ＢＣＤのＬＳＢ側にまだ残りの桁
があり、変換が終了していない場合は、レジスタ・ファ
イルＲＶ１０１内の変換データを６ 増し加算用加算器
１０７に入力しここでセレクタ１０４からの０ を加算
（二進数演算モードによる）してそのまま出力させると
ともに、セレクタ１０３から変換データを出力させるこ
とにより、レジスタ・ファイルＲＶ１０１内の変換デー
タを演算器１０９へ２ 入力して加算（ＲＶ＋ＲＶ）し
、加算器１０８に入力するとともに、レジスタ・ファイ
ルＲＶ１０１内の変換データをビット・シフタ２０１を
用いて３ ビット左シフトすることにより８ 倍（ＤＣ
）し、セレクタ２００を通して加算器１０８に入力し、
これらを加算器１０８で加算（ＲＶ＋ＲＶ＋ＤＣ）する
ことにより、変換データを１０倍して、レジスタ・ファ
イルＲＶ１０１に格納する（４０３）。
があり、変換が終了していない場合は、レジスタ・ファ
イルＲＶ１０１内の変換データを６ 増し加算用加算器
１０７に入力しここでセレクタ１０４からの０ を加算
（二進数演算モードによる）してそのまま出力させると
ともに、セレクタ１０３から変換データを出力させるこ
とにより、レジスタ・ファイルＲＶ１０１内の変換デー
タを演算器１０９へ２ 入力して加算（ＲＶ＋ＲＶ）し
、加算器１０８に入力するとともに、レジスタ・ファイ
ルＲＶ１０１内の変換データをビット・シフタ２０１を
用いて３ ビット左シフトすることにより８ 倍（ＤＣ
）し、セレクタ２００を通して加算器１０８に入力し、
これらを加算器１０８で加算（ＲＶ＋ＲＶ＋ＤＣ）する
ことにより、変換データを１０倍して、レジスタ・ファ
イルＲＶ１０１に格納する（４０３）。
【００３２】そして、ＢＣＤのＬＳＢ側の最後の一桁を
加算するまで、上記ステップ４０１からの処理を繰り返
すことにより、ＢＣＤから二進数への変換処理を行う。
加算するまで、上記ステップ４０１からの処理を繰り返
すことにより、ＢＣＤから二進数への変換処理を行う。
【００３３】このように、本実施例の演算装置によれば
、１ 回の演算処理によって、二進数を１０倍化するこ
とができるので、従来に較べて二進数の１０倍化処理を
高速に行うことができ、ＢＣＤから二進数への変換処理
を高速に行うことができる。
、１ 回の演算処理によって、二進数を１０倍化するこ
とができるので、従来に較べて二進数の１０倍化処理を
高速に行うことができ、ＢＣＤから二進数への変換処理
を高速に行うことができる。
【００３４】
【発明の効果】以上説明したように、本発明の演算装置
によれば、従来に較べて二進数を１０倍化処理を高速に
行うことができ、ＢＣＤから二進数への変換処理を高速
に行うことができる。
によれば、従来に較べて二進数を１０倍化処理を高速に
行うことができ、ＢＣＤから二進数への変換処理を高速
に行うことができる。
【図１】本発明の一実施例の演算装置の要部構成を示す
図である。
図である。
【図２】本発明の一実施例の演算装置の動作を説明する
ための図である。
ための図である。
【図３】従来の演算装置の要部構成を示す図である。
【図４】従来の演算装置の動作を説明するための図であ
る。
る。
１００ レジスタ・ファイルＲＵ
１０１ レジスタ・ファイルＲＶ
１０２ ＢＣＤ・二進数変換回路
１０３ セレクタ
１０４ セレクタ
１０７ 加算器
１０８ 加算器
１０９ 演算器
２００ セレクタ
２０１ ビット・シフタ
Claims (1)
- 【請求項１】 十進数演算モードと二進数演算モード
とを選択可能に構成された演算装置において、データを
格納するためのデータ格納手段と、前記データ格納手段
のデータに、十進数演算モード時には全桁に６ を、二
進数演算モード時には全桁に０ を加算する第１の加算
手段と、前記データ格納手段のデータと前記第１の加算
手段の出力とを、演算可能に構成された演算手段と、前
記データ格納手段のデータを入力し、ビット・シフトを
行って８ 倍値を出力するビット・シフト手段と、前記
十進数演算モード時に、各桁毎に前記演算手段の桁上げ
がある場合は−６、桁上げが無い場合は０ を選択し、
二進数演算モード時には全桁に０ を選択し、二進数演
算モードで二進数の１０倍化処理時には前記ビット・シ
フト手段の出力を選択して出力する選択手段と、前記演
算手段の出力と、前記選択手段の出力とを加算し、前記
十進数演算モード時に桁上補正を行う第２の加算手段と
を具備し、前記第１の加算手段において前記データ格納
手段のデータに全桁０ を加算してそのまま出力し、こ
の第１の加算手段の出力と前記データ格納手段のデータ
とを前記演算手段によって加算して２ 倍値を得るとと
もに、前記ビット・シフト手段によってビット・シフト
により前記８ 倍値を得、該８ 倍値と前記２ 倍値と
を前記第２の加算手段によって加算して、二進数の１０
倍化処理を実行するように構成したことを特徴とする演
算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3023379A JPH04263317A (ja) | 1991-02-18 | 1991-02-18 | 演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3023379A JPH04263317A (ja) | 1991-02-18 | 1991-02-18 | 演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04263317A true JPH04263317A (ja) | 1992-09-18 |
Family
ID=12108898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3023379A Withdrawn JPH04263317A (ja) | 1991-02-18 | 1991-02-18 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04263317A (ja) |
-
1991
- 1991-02-18 JP JP3023379A patent/JPH04263317A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6233597B1 (en) | Computing apparatus for double-precision multiplication | |
| JPS6132437Y2 (ja) | ||
| JPH05134851A (ja) | 乗算回路出力方式 | |
| US5177703A (en) | Division circuit using higher radices | |
| JP3660075B2 (ja) | 除算装置 | |
| JPH04263317A (ja) | 演算装置 | |
| JPH07118654B2 (ja) | 算術演算装置 | |
| JP2734438B2 (ja) | 乗算装置 | |
| JP2606326B2 (ja) | 乗算器 | |
| EP0353041A2 (en) | Signal processing apparatus and method using modified signed digit arithmetic | |
| JPS6115232A (ja) | 乗算装置 | |
| JPH0784762A (ja) | 乗算回路 | |
| JP3433487B2 (ja) | ２進１０進変換器 | |
| JP2907276B2 (ja) | 演算処理装置 | |
| JP2777265B2 (ja) | 高基数開平演算装置 | |
| JP3206863B2 (ja) | コード変換方法及びコード変換器 | |
| KR100265358B1 (ko) | 고속의쉬프팅장치 | |
| JPH05224888A (ja) | 小数点位置可変型データの乗算回路 | |
| JPS62214435A (ja) | デイジタル除算回路 | |
| JPH08292876A (ja) | 演算装置 | |
| JPH1166045A (ja) | 乗算器 | |
| JP3460780B2 (ja) | 数値演算装置 | |
| JPS6136653B2 (ja) | ||
| JPH0253819B2 (ja) | ||
| KR20080052194A (ko) | 재구성형 프로세서 연산 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |