JPH0443473A - 神経細胞回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、神経細胞回路のアーキテクチャに関する。本
発明は電子計算機回路に利用する。

〔概要〕

本発明は、神経細胞回路のシグモイド関数変換手段にお
いて、 ングモイド関数が奇関数であることを利用することによ
り、 シグモイド関数変換を行うメモリの領域を半減すること
ができるようにしたものである。

〔従来の技術〕

まず、−船釣な神経細胞回路モデルを第６図を用いて説
明する。神経細胞回路は ０＝ｆ（ΣＳｉω１−θ）（１） ｆ（ｘ）＝１／（１＋ｅｘｐ（−Ｘｎ／Ｔ））　　（２
）ここで、Ｘｎ＝ΣＳ１ωｉ−θ の演算を行う。積演算回路群２で上式のＳｉωｌの積演
算を行う。積演算回路群２のω１はシナプス荷重とよば
れるもので、この処理を行う前に予め設定されている。

積演算回路群２からの出力は加減算回路３で加算され、
その後にシグモイド変換回路５０で第４図に示すような
シグモイド関数によって人力信号線群１が非線形演算さ
れ神経細胞回路出力バス５１に出力される。シグモイド
関数は上記（２）式で表される。ここで、Ｔは温度変数
とよばれるもので、この値によってシグモイド関数曲線
の傾きを変えることができる。しきい値発生回路６０は
しきい値はθである。

さて、第６図に示す神経細胞回路のモデルを実際の回路
で実現するアイデアを第５図に示す。

般にシグモイド関数のような非線形変換を動的なディジ
タル回路で実現することは龍しく、メモリを用い変換値
をメモリに書き込んでおき、人力値をアドレスバスに割
り当てて変換値を読み出す手段が多用される。第５図が
この一実施例である。

メモリ４０に第４図に示すようなシグモイド関数曲線３
３につい□て、Ｘ軸をΔＸの等間隔に分割したときのｘ
ｉ　　（ｉ＝１．２．３　）値に対するＹ軸方向の離散
値をメモリ４０に設定する。メモリ４０のアドレスバス
にはｘｉ値を与えてＹ軸の値を取り出す。ｘｉ値の生成
はシフタ４で行う。シフタ４では加減算回路３から出力
される積和演算値をメモリ４０のワード数に合うように
ｎ　（ｎワード２．４の偶数値）で除算し、すなわちビ
ットシフトしてｘｉ値を出力する。

〔発明が解決しようとする課題〕

このように、従来例では、シグモイド関数変換をメモリ
上のテーブルを用いて行うので、方式自体は単純である
が大きなメモリ容量を必要とし、したがって、大きなレ
イアウト面積を必要になり、特に集積回路で実現するこ
とが困難である欠点があった。

本発明は、このような欠点を除去するもので、入出力可
能なメモリとバイアスレジスタ、加算器などからなる構
成でシグモイド関数変換を実行する神経細胞回路を提供
することを目的とする。

〔課題を解決するための手段〕

本発明は、シグモイド関数変換が行われる被変換値を量
子化して出力するシフタと、このシフタからの出力値を
アドレスとして入力するメモリと、シグモイド関数変換
値を出力するバスとを備えた神経細胞回路において、上
記メモリは、シグモイド関数変換値を示す回転対称曲線
が対称点で半裁された曲線に対応するシグモイド関数変
換値の部分値を上記アドレスでアクセスされる値として
格納する領域を有し、上記被変換値がゼロのときのシグ
モイド関数変換値を設定するバイアス・レジスタと、上
記被変換値のゼロ値に応じて、上記バイアス・レジスタ
の出力または上記メモリからの出力値と上記バイアス・
レジスタからの出力値との加減算結果のいずれか一方の
値を上記バスに与える演算・選択手段とを備えたことを
特徴とする。

〔作用〕

シグモイド関数変換はメモリにあらかじめ登録されたシ
グモイド関数値にその変数に対応するアドレスを付し、
読み出して出力する。シグモイド関数は奇関数であるの
で、シグモイド−関数変換値を示す回転対称曲線が対称
点で半裁された曲線に対応するシグモイド関数変換値の
部分値をメモリに登録し、他の半裁された曲線に対応す
るシグモイド関数変換値の値は、この部分値を用いて演
算して求める。これにより、メモリ領域を二分の−に縮
小することができる。

〔実施例〕

まず、本発明の第一実施例を第１図を用いて説明する。

すなわち、この実施例は、第１図ないし第３図に示すよ
うに、シグモイド関数変換が行われる被変換値を量子化
して出力するシフタ４と、このシフタ４からの出力値を
アドレスとして入力する１／２容量メモリ９と、シグモ
イド関数変換値を出力する神経細胞回路出力バス１６と
を備え、さらに、本発明の特徴とする手段として、１／
２容量メモリ９は、シグモイド関数変換値を示す回転対
称曲線が対称点で半裁された曲線に対応するシグモイド
関数変換値の部分値を上記アドレスでアクセスされる値
として格納する領域を有し、上記被変換値がゼロのとき
のシグモイド関数変換値を設定するバイアス・レジスタ
６と、上記被変換値のゼロ値に応じて、バイアス・レジ
スタ６の出力または１／２容量メモリ９からの出力値と
バイアス・レジスタ６からの出力値との加減算結果のい
ずれか一方の値を神経細胞回路出力バス１６に与える演
算・選択手段とを備える。

次に、第一実施例の動作を第１図に基づき説明する。１
／２容量メモリ９は従来技術例のメモリサイズの少なく
とも１／２のサイズになっている。

この点について第４図を参照して説明する。シグモイド
関数曲線３３は奇関数であり、Ｙ軸に対して符号を反転
して対象である。すなわち、ｙ値の絶対値についてはＹ
軸に対して対称である。１／２容量メモリ９には、第１
象限内でＸ軸をΔＸの等間隔に分割したときのｘｉ（ｉ
二１．２．３　）値に対するＹ軸方向の離散値が設定さ
れる。したかって、従来技術の１／２のデータを保持す
るメモリ容量でよく、同時にＹ軸方向に対しては１／２
の分解能のデータを格納するメモリ・ワード幅でよいの
で、メモリ・ワード幅で１ビツト削減できる。バイアス
・、レジスタ６にはシグモイド関数曲線３３のＹ切片の
値３２が設定される。加減算回路８はバイアス値出力バ
ス１１とメモリ出力バス１４とに対して符号出力線１３
の符号ビットによって加算または減算を行う。ここで、
被シグモイド関数変換人力バス１７は「２」の補数表現
データである。

したがって、最上位ビットが符号ビットになる。

符号出力線１３が論理「１」であれば負の数であり、加
減算回路８では減算を行う。符号出力線１３が論理「０
」であれば正の数であり、加算を行う。

方、被シグモイド関数変換入力バス１７がゼロであると
きに、ゼロ検出回路５がこの状態を検出し、。

セレクタ７がバイアス・レジスタ６の出力値を選択して
神経細胞回路出力バス１６に出力するようゼロ検出線１
０に論理「１」を出力する。被シグモイド関数変換人力
バス１７がゼロでなければ、加減算回路８の出力を選択
するようゼロ検出線１０に論理「０」を出力する。この
ような回路方式をとることにより、従来技術のシグモイ
ド関数変換と同じ機能を実現することができ、かつレイ
アウト面積をおよそ１／２に削減することができる。

ゼロ検出回路５、バイアス・レジスタ６、セレクタ７お
よび加減算回路８のトランジスタ数は１／２メモリ９の
１／２容量メモリに比べると極めて少なく、全体として
レイアウト面積増大への寄与は少ない。

次に、本発明第二実施例を第２図を用いて説明する。

１／２容量メモリ９は従来技術であげた実施例のメモリ
サイズの少なくとも１／２のサイズになっている。この
点について第４図を参照して説明する。シグモイド関数
曲線３３は奇関数であり、Ｙ軸に対して符号を反転して
対象である。すなわち、ｙ値の絶対値についてはＹ軸に
対して対称である。

１／２容量メモリ９には、第１象限内でＸ軸をΔＸの等
間隔に分割したときのｘｉ　　（ｉ＝ｌ、２．３　）値
に対するＹ軸方向の離散値が設定される。

したがって、従来技術の１／２のデータを保持するメモ
リ容量でよく、同時にＹ軸方向に対しては１／２の分解
能のデータを格納するメモリ・ワード幅でよいので、メ
モリ・ワード幅で１ビツト１１Ｊ減できる。バイアス・
レジスタ６にはシグモイド′関数曲線３３のＹ切片の値
３２が設定される。セレクタ７は被シグモイド関数変換
入力バス１７がゼロのときに論理「０」を選択し、被シ
グモイド関数変換人力バス１７がゼロでないときにメモ
リ出力バス１４を選択してセレクタ出力バス２２に出力
する。ゼロ検出回路５が被シグモイド関数変換入力バス
１７がゼロか否かを検出し、被シグモイド関数変換入力
バス１７がゼロのときに論理「ｌ」をゼロ検出線１０に
出力し、セレクタ７は論理「０」を選択する。

また、被シグモイド関数変換人力バス１７がゼロでない
とき論理「０」をゼロ検出線１０に出力し、セレクタ７
はメモリ出力バス１４を選択する。加減算回路８はバイ
アス値出力バス２３とセレクタ出力バス２２とについて
符号出力線１３の符号ビットにょって加算または減算を
行う。ここで、被シグモイド関数変換入力バス１７は「
２」の補数表現データである。したがって、最上位ビッ
トが符号ビットになる。符号出力線１３が論理「１」で
あれば負の数であり、加減算回路８では減算を行う。符
号出力線１３が論理「０」であれば正の数であり、加算
を行う。

次に、本発明の第三実施例を第３図を用いて説明する。

１／２容量メモリ９は従来技術であげた実施例のメモリ
サイズの少なくとも１／２のサイズになっている。この
点について第４図を参照して説明する。シグモイド関数
曲線３３は奇関数であり、Ｙ軸に対して符号を反転して
対称である。すなわち、ｙ値の絶対値についてはＹ軸に
対して対称である。

１／２容量メモリ９には、第１象限内でＸ軸をΔ×の等
間隔に分割したときのｘｉ　　（ｉ＝ｌ、２．３・）値
に対するＹ軸方向の離散値が設定される。

したがって、従来技術の１／２のデータを保持するメモ
リ容量でよく、同時にＹ軸方向に対しては１／２の分解
能のデータを格納するメモリ・ワード幅でよいので、メ
モリ・ワード幅で１ビツト削減できる。バイアス・レジ
スタ６にはシグモイド関数曲線３３のＹ切片の値３２が
設定される。加減算回路８はバイアス値出力バス１１と
メモリ出力バス１４とについて符号出力線１３の符号ビ
ットによって加算または減算を行う。ここで、被シグモ
イド関数変換入力バス１７は「２」の補数表現データで
ある。したがって、最上位ビットが符号ビットになる。

符号出力線１３が論理「１」であれば負の数であり、加
減算回路８では減算を行う。符号出力線１３が論理「０
」であれば正の数であり、加算を行う。第一実施例およ
び第二実施例では、被シグモイド関数変換入力バス１７
がゼロであるときにゼロ検出回路５がこの状態を検出し
、バイアス・レジスタ６の設定値をシグモイド関数変換
値として出力していたが、この第三実施例では、１／２
容量メモリ９にメモリ参照アドレスバス１５の値がゼロ
のときに対応するメモリアドレスにゼロ値を設定してお
く。このときに、メモリ出力バス１４にはセ′ロ値が出
力され、加減算回路８ではこのゼロ値とバイアス・レジ
スタ６との加減算を行うので、結局バイアス・レジスタ
６を神経細胞回路比カバスフ１に出力することになる。

このような回路方式をとることにより、従来技術のシグ
モイド関数変換と同じ機能を実現することができ、かつ
レイアウト面積をおよそ１／２に削減することができる
。

バイアス・レジスタ６と加減算回路８のトランジスタ数
は１／２容量メモリ９に比べると極めて少なく、全体と
してレイアウト面積増大への寄与は少ない。

〔発明の効果〕

本発明は以上説明したように、従来技術のシグモイド関
数変換と同じ機能を実現することができ、かつレイアウ
ト面積をおよそ１／２に削減することができる効果があ
る。

【図面の簡単な説明】

第１図は本発明第一実施例の構成を示すブロック構成図
。 第２図は本発明第二実施例の構成を示すブロック構成図
。 第３図は本発明第三実施例の構成を示すブロック構成図
。 第４図はシグモイド関数曲線を示す座標図。 第５図は従来例の構成を示すブロック構成図。 第６図は神経細胞回路の機能を示す概要図。 １・・・入力信号線群、２・・・積演算回路群、３．８
・・・加減算回路、４・・・ンフタ、５・・・ゼロ検出
回路、Ｇ・・・バイアス・レジスタ、７・・・セレクタ
、９・・・ｌ／２容量メモリ、１０・・・ゼロ検出線、
１１．２３・・・バイアス値出力バス、１２・・・加算
器出力バス、１３・・・符号出力線、１４・・・メモリ
出力バス、１５・・・メモリ参照アドレスバス、１６．
２１．４１．５１．７１・・・神経細胞回路出力バス、
１７・・・被シグモイド関数変換人力バス、２２・・・
セレクタ出力バス、３３・・・シグモイド関数曲線、４
０・・・メモリ、５０・・・シグモイド変換回路、６０
・・・しきい値発生回路。 特許出願人　日本電気株式会社− １，／ 代理人　　弁理士　井　出　直　孝 ｆ４能概尋 亮　６　図

Claims (1)

【特許請求の範囲】
1. １．シグモイド関数変換が行われる被変換値を量子化し
   て出力するシフタと、 このシフタからの出力値をアドレスとして入力するメモ
   リと、 シグモイド関数変換値を出力するバスと を備えた神経細胞回路において、 上記メモリは、シグモイド関数変換値を示す回転対称曲
   線が対称点で半裁された曲線に対応するシグモイド関数
   変換値の部分値を上記アドレスでアクセスされる値とし
   て格納する領域を有し、上記被変換値がゼロのときのシ
   グモイド関数変換値を設定するバイアス・レジスタと、 上記被変換値のゼロ値に応じて、上記バイアス・レジス
   タの出力または上記メモリからの出力値と上記バイアス
   ・レジスタからの出力値との加減算結果のいずれか一方
   の値を上記バスに与える演算・選択手段と を備えたことを特徴とする神経細胞回路。