JPH1049271A - バス転送回路 - Google Patents

Abstract

(57)【要約】 【課題】 バス転送の消費電力を削減しようとした場
合、ハードウエアが増加してコストアップがさけられな
いという課題があった。 【解決手段】 バスソース側においては、データの最上
位ビットと当該最上位ビット以外の各ビットとの排他的
論理和をとってそのデータを変換データに変換するデー
タ変換回路１０を介して、転送元レジスタ２のデータを
バス１に送出し、バスディスティネーション側において
は、データの最上位ビットと当該最上位ビット以外の各
ビットとの排他的論理和をとって、もとのデータに逆変
換するデータ逆変換回路１１を介してバス１からの変換
データを受け取り、逆変換されたもとのデータを転送先
レジスタ３に格納するようにしたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体集積回路
などにおいて内部のバスを介してデータの転送を行うバ
ス転送回路に関するものである。

【０００２】

【従来の技術】携帯端末、モービルコンピュータ等で
は、バッテリーで動作することから低消費電力動作が強
く要求される。搭載される半導体集積回路において低消
費電力化を行う場合、負荷容量の大きいバスのチャー
ジ、プリチャージの回数を減らすことが有効な手段の一
つである。以下、そのような低消費電力化を考慮した従
来のバス転送回路について説明する。

【０００３】図５は従来のバス転送回路の構成を示すブ
ロック図である。図において、１はバスであり、２はバ
スソースとしての転送元レジスタ、３はバスディスティ
ネーションとしての転送先レジスタ、４はバスドライバ
である。また、５はバスソース側のデータ変換回路、６
はバスディスティネーション側のデータ逆変換回路であ
り、７は転送元レジスタ２に蓄えられた転送前のデー
タ、８はデータ変換回路５およびデータ逆変換回路６に
供給される反転信号、９はバス１のデータと転送前のデ
ータ７から反転信号８を生成する反転信号生成回路であ
る。

【０００４】次に動作について説明する。図示のような
従来のバス転送回路では、転送元レジスタ２より転送先
レジスタ３に、バス１を経由してデータを送る場合、ま
ず、転送前のデータ７とバス１の転送する前のデータを
反転信号生成回路９で比較して、転送前のデータ７を反
転させた方が反転させないよりバス１上のデータ変化ビ
ット数が少なくなるか否かを判定する。その結果、転送
前のデータ７を反転させた方が反転させないよりバスの
データ変化ビット数が少なくなる場合には、反転信号生
成回路９は反転信号８をアサートする。この反転信号８
はデータ変換回路５およびデータ逆変換回路６に供給さ
れる。データ変換回路５はこの反転信号８と転送元レジ
スタ２からのデータの各ビットとの排他的論理和をとっ
ており、したがって、反転信号８がアサートされると転
送元レジスタ２のデータは転送前に全ビットが反転され
てバスドライバ４に送られる。バスドライバ４はこの全
ビットが反転されたデータをバス１に送出し、バスディ
スティネーション側ではそのデータをデータ逆変換回路
６にて受け取る。データ逆変換回路６はバス１からのデ
ータの各ビットと反転信号生成回路９からの反転信号８
との排他的論理和をとっており、したがって、反転信号
８がアサートされるとバス１からのデータは全ビットが
反転されて元のデータに戻され、転送先レジスタ３に格
納される。

【０００５】たとえば、バス１が８ビット構成であり、
転送前のデータ７が“１１１１１１１１”で、バス１の
データが“０００００００１”である場合について考え
てみる。データ変換回路５およびデータ逆変換回路６を
介さずにデータを転送した場合、バス１においてデータ
は７ビットも“１”から“０”に変化してしまい、７ビ
ット分のバス変化に要する消費電力が消費される。しか
しながら、図５に示したバス転送回路では、反転信号生
成回路９でバス１のデータと転送前のデータ７との比較
結果に基づいて反転信号８がアサートされる。したがっ
て、転送元レジスタ２のデータはデータ変換回路５にお
いて、この反転信号８によりバスドライバ４に供給され
る前に全てのビットが反転されて“００００００００”
に変換される。このように、バス１でのデータ変化は最
下位の１ビットのみが“１”から“０”に変化するだけ
となり、１ビット分のバス変化に要する電力が消費され
るだけとなるので、消費電力を１／７に低減することが
できる。

【０００６】一方、反転信号生成回路９での比較の結
果、転送前のデータ７を反転させた方が反転させないよ
りバス１のデータ変化ビット数が多くなる場合には、反
転信号生成回路９は反転信号８をアサートしない。した
がって、そのような場合にはデータ変換回路５およびデ
ータ逆変換回路６におけるデータの反転は行われず、こ
れらデータ変換回路５およびデータ逆変換回路６が設け
られていない場合と同様のデータ転送が行われる。

【０００７】なお、このような従来のバス転送回路に関
連する技術が記載された文献としては、例えば、アイ・
エス・エス・シー・シー９６（ＩＳＳＣＣ９６）のテク
ニクス フォー ロー パワー ディジタル シグナル
プロセシング（Ｔｅｃｈｎｉｑｕｅｓ ｆｏｒ Ｌｏ
ｗ Ｐｏｗｅｒ Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒ
ｏｃｅｓｓｉｎｇ）のＰ．５４、「コンディショナル
インバージョン コーディング（Ｃｏｎｄｉｔｉｏｎａ
ｌ Ｉｎｖｅｒｓｉｏｎ Ｃｏｄｉｎｇ）」などがあ
る。

【０００８】

【発明が解決しようとする課題】従来のバス転送回路は
以上のように構成されているので、転送元レジスタ２毎
に反転信号生成回路９とデータ変換回路５が、また転送
先レジスタ３毎にデータ逆変換回路６が必要となるた
め、転送元レジスタ２、転送先レジスタ３の多い半導体
集積回路ではハードウエアが増加してコストアップをま
ねくという課題があった。

【０００９】この発明は上記のような課題を解決するた
めになされたもので、ハードウエアの大幅な増加を伴わ
ずに、バス転送の消費電力を削減することのできるバス
転送回路を得ることを目的とする。

【００１０】

【課題を解決するための手段】請求項１記載の発明に係
るバス転送回路は、バスソース側においては、最上位ビ
ットと当該最上位ビット以外の各ビットとの排他的論理
和をとってデータの変換を行うデータ変換回路を介して
データをバスに送出し、バスディスティネーション側に
おいては、最上位ビットと当該最上位ビット以外の各ビ
ットとの排他的論理和をとってもとのデータに逆変換す
るデータ逆変換回路を介してバスからのデータを受け取
るようにしたものである。

【００１１】請求項２記載の発明に係るバス転送回路
は、データ変換回路およびデータ逆変換回路に、バスソ
ースからバスに供給されるデータの変換データへの変
換、あるいはバスからバスディスティネーションに供給
される変換データのもとのデータへの逆変換を行うか否
かを切り替えるための切替手段を持たせたものである。

【００１２】請求項３記載の発明に係るバス転送回路
は、制御レジスタの保持している値に応じて切替手段の
切り替えを制御するようにしたものである。

【００１３】請求項４記載の発明に係るバス転送回路
は、入力端子から入力される信号に応じて切替手段の切
り替えを制御するようにしたものである。

【００１４】請求項５記載の発明に係るバス転送回路
は、命令レジスタにセットされた命令に応じて切替手段
の切り替えを制御するようにしたものである。

【００１５】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるバ
ス転送回路の構成を示すブロック図である。図におい
て、１はデータを転送するバスであり、２はこのバス１
に送出するデータが蓄えられるバスソースとしての転送
元レジスタ、３はこのバス１から受け取ったデータが格
納されるバスディスティネーションとしての転送先レジ
スタ、４は転送元レジスタ２に蓄えられているデータを
バス１に送出するためのバスドライバである。なお、こ
れらはそれぞれ図５に同一符号を付して示した従来のそ
れらと同等の部分である。

【００１６】１０は転送元レジスタ２からバス１に転送
されるデータに対して、その最上位ビットと当該最上位
ビット以外の各ビットとの排他的論理和をそれぞれとる
ことによって変換データを作成し、それをバスドライバ
４に供給するデータ変換回路である。１１はバス１から
転送先レジスタ３に転送される変換データに対して、そ
の最上位ビットと当該最上位ビット以外の各ビットとの
排他的論理和をそれぞれとることによってもとのデータ
を再生し、それを転送先レジスタ３に格納するデータ逆
変換回路である。なお、これらデータ変換回路１０とデ
ータ逆変換回路１１とは同一の回路構成がとられてい
る。

【００１７】次に動作について説明する。この実施の形
態１によるバス転送回路では、転送元レジスタ２より転
送先レジスタ３に、バス１を経由してデータを送る場
合、まず、転送元レジスタ２に蓄えられているデータが
データ変換回路１０に送られて変換データに変換され
る。すなわち、データ変換回路１０はこの転送元レジス
タ２からのデータを、その最上位ビットはそのまま出力
し、最上位ビット以外の各ビットはそれぞれ最上位ビッ
トとの排他的論理和をとって出力することにより、変換
データに変換する。すなわち、最上位ビットが“１”の
場合には、それ以下の全てのビットの内容が反転され
て、それが当該最上位ビットとともに変換データとして
出力され、最上位ビットが“０”の場合には、転送元レ
ジスタ２からのデータがそのまま変換データとして出力
される。このように変換された変換データはバスドライ
バ４を介してバス１に送出される。

【００１８】このようにしてバス１に送出された変換デ
ータは、データ逆変換回路１１で受信されてもとのデー
タに逆変換された後、転送先レジスタ３に格納される。
すなわち、データ逆変換回路１１はこのバス１から受け
た変換データを、その最上位ビットはそのまま出力し、
最上位ビット以外の各ビットはそれぞれ最上位ビットと
の排他的論理和をとって出力することにより、もとのデ
ータに逆変換する。すなわち、最上位ビットが“１”の
場合には、それ以下の全てのビットの内容が反転され
て、それが当該最上位ビットとともにもとのデータとし
て出力され、最上位ビットが“０”の場合には、バス１
から受け取ったデータがそのままもとのデータとして出
力される。これにより、バスソース側の転送元レジスタ
２とバスディスティネーション側の転送先レジスタ３の
値は一致する。

【００１９】このように構成されたバス転送回路による
低消費電力化の効果について以下に説明する。マイクロ
プロセッサなどで取り扱われるデータタイプとしては、
演算器等のハードウエアの構成のしやすさから２の補数
表現が使われることが多い。またディジタル信号処理等
において処理されるデータは、全くランダムに変化する
のではなく、“０”を中心として正負に変化して前のデ
ータと強い相関性、連続性を持つ。ここで、そのような
データの処理において、たとえば８ビット幅のバス１を
用いてデータ転送を行う際、データが“０”から“−
１”に変わった場合について考えてみる。

【００２０】データが“０”から“−１”に変化する
際、データ変換回路１０およびデータ逆変換回路１１が
なければ、２の補数表現においてはバス１のデータは
“００００００００”から“１１１１１１１１”に変化
し、８ビットのデータが“０”から“１”に変化する。
しかしながら、この実施の形態１のように、データ変換
回路１０によって転送元レジスタ２からのデータを変換
データに変換してバス１に送出すれば、最上位ビットは
そのままで、最上位ビット以外の各ビットは最上位ビッ
トとの排他的論理和がとられるため、バス１上の変換デ
ータは“００００００００”から“１０００００００”
に変化する。したがって、“０”から“１”に変化する
ビットは１ビットに抑えられ、バス１のチャージ、プリ
チャージの回数が削減されて、消費電力を低減すること
ができる。なお、図５に示した従来のバス転送回路で、
バスソースの数だけ必要であった反転信号生成回路９を
必要としなくなるため、それに比べて、低消費電力化の
ための付加ハードウエアを削減することが可能となる。

【００２１】実施の形態２．上記実施の形態１において
は、バスソース側からのデータを全て変換データに変換
した後、バスに送出する場合について説明したが、デー
タ変換回路およびデータ逆変換回路に、変換データへの
変換あるいはもとのデータへの逆変換を行うか否かを切
り替えるための切替手段を持たせ、“０”を中心として
正負に変化し、前のデータと強い相関性、連続性を有し
たディジタル信号処理等で処理されるようなデータ以外
の、全くランダムに変化するデータを処理する場合に
は、データ変換回路およびデータ逆変換回路の機能を停
止させて、バスソース側からのデータをそのままバスに
送出するようにしてもよい。

【００２２】図２はこの発明の実施の形態２によるバス
転送回路を示すブロック図であり、実施の形態１の各部
に相当する部分には図１と同一符号を付してその説明を
省略する。図において、１２はデータ変換回路１０内に
配置され、バス１に供給されるデータを変換データに変
換するか否かの切り替えを行うための切替手段としての
アンドゲートであり、１３はデータ逆変換回路１１内に
配置され、バス１から受けた変換データをもとのデータ
に逆変換するか否かの切り替えを行うための切替手段と
してのアンドゲートである。なお、データ変換回路１０
およびデータ逆変換回路１１は、このアンドゲート１２
あるいは１３を備えている点で、図１に同一符号を付し
たものとは異なっている。１４はこれらのアンドゲート
１２および１３に入力して、変換データへの変換、もし
くはもとのデータへの逆変換を行うか否かの切り替えを
制御するための値を保持している制御レジスタであり、
その保持された値は切替手段としてのアンドゲート１２
および１３の入力ピンの一方にそれぞれ入力される。

【００２３】次に動作について説明する。ディジタル信
号処理等で処理されるような、“０”を中心に正負に変
化し、前のデータと強い相関性、連続性を有する、２の
補数表現をとるデータが処理される場合には、制御レジ
スタ１４に保持しておく値を“１”に設定する。したが
って、この制御レジスタ１４からの値が一方の入力ピン
に入力されているアンドゲート１２および１３は、転送
元レジスタ２からのデータの最上位ビット、あるいはバ
ス１から受けたデータの最上位ビットをそのまま、デー
タ変換回路１０もしくはデータ逆変換回路１１内の各排
他的論理和ゲートに供給する。これにより、データ変換
回路１０とデータ逆変換回路１１はそれぞれ実施の形態
１の場合と同様に動作して、転送元レジスタ２のデータ
を変換データに変換してバス１に送出し、バス１から受
けた変換データをもとのデータに逆変換して転送先レジ
スタ３に格納する。

【００２４】一方、上記“０”を中心に正負に変化し、
前のデータと強い相関性、連続性を有したディジタル信
号処理等で処理されるようなデータ以外の、ランダムに
変化するデータが処理される場合には、制御レジスタ１
４に保持しておく値を“０”に設定する。したがって、
この制御レジスタ１４からの値が一方の入力ピンに入力
されているアンドゲート１２および１３は、転送元レジ
スタ２からのデータ、あるいはバス１から受けたデータ
の最上位ビットの内容に関係なく、データ変換回路１０
もしくはデータ逆変換回路１１内の各排他的論理和ゲー
トに“０”を供給する。これにより、データ変換回路１
０とデータ逆変換回路１１はその機能を停止して、転送
元レジスタ２のデータをそのままバス１に送出し、バス
１から受けたデータをそのまま転送先レジスタ３に格納
する。

【００２５】以上のように、この実施の形態２によれ
ば、制御レジスタ１４に保持されている値によって、デ
ータ変換回路１０とデータ逆変換回路１１による変換／
逆変換を行うかどうかを制御することができるので、取
り扱うデータの種類に合わせて上記変換／逆変換を実施
したり停止させたりすることが可能となる。すなわち、
ディジタル信号処理等で処理されるような、“０”を中
心として正負に変化し、前のデータと強い相関性、連続
性を持った、２の補数表現によるデータを扱う場合に
は、上記変換／逆変換の機能を実施し、それ以外の、上
記機能を実施した場合には“０”から“１”あるいは
“１”から“０”に変化するビット数がかえって増えて
しまうことがあるような、全くランダムに変化するデー
タを取り扱う場合には、その機能を停止させることがで
きるようになる。また、アンドゲート１２および１３に
よる切替手段の切り替えの制御も、制御レジスタ１４に
保持しておく１ビットの値の設定を変更するだけで行う
ことができ、多くのハードウエアの増加を伴うことな
く、変換／逆変換を行うか否かの切り替えを実現するこ
とができる。

【００２６】実施の形態３．上記実施の形態２では、デ
ータ変換回路１０とデータ逆変換回路１１による変換／
逆変換を行うかどうかを、制御レジスタ１４に保持され
ている値によって制御する場合について説明したが、外
部より入力される信号によって制御するようにしてもよ
い。図３はこの発明の実施の形態３によるバス転送回路
の構成を示すブロック図であり、相当部分には図２と同
一符号を付してその説明を省略する。図において、１５
はデータ変換回路１０とデータ逆変換回路１１による変
換／逆変換を行うかどうかを制御するための信号が外部
より入力される入力端子であり、入力された信号は切替
手段としてのアンドゲート１２および１３の入力ピンの
一方にそれぞれ送られる。

【００２７】次に動作について説明する。ディジタル信
号処理等で処理されるような、“０”を中心に正負に変
化し、前のデータと強い相関性、連続性を持った、２の
補数表現をとるデータを扱う場合には、入力端子１５よ
り入力する信号を“１”とする。これにより、転送元レ
ジスタ２のデータはデータ変換回路１０で変換されてバ
ス１に供給され、データ逆変換回路１１で逆変換されて
転送先レジスタ３に格納される。一方、それ以外の、上
記変換／逆変換を実施すると“０”から“１”あるいは
“１”から“０”に変化するビット数がかえって増加し
てしまうような、ランダムに変化するデータを扱う場合
には、入力端子１５より入力する信号を“０”とする。
これにより、データ変換回路１０およびデータ逆変換回
路１１は変換／逆変換の機能を停止させ、転送元レジス
タ２のデータがバス１を介してそのまま転送先レジスタ
３に転送される。

【００２８】以上のように、この実施の形態３によれ
ば、アンドゲート１２および１３による切替手段の切り
替えを、外部から入力される信号によって制御している
ため、データ変換回路１０およびデータ逆変換回路１１
による変換／逆変換を行うか否かの制御を、入力端子１
５以外に特別なハードウエアを設けることなく実現する
ことができる。

【００２９】実施の形態４．上記実施の形態２および実
施の形態３では、データ変換回路１０とデータ逆変換回
路１１による変換／逆変換を行うかどうかを、制御レジ
スタ１４に保持されている値、あるいは入力端子１５よ
り入力される信号によって制御する場合について説明し
たが、命令レジスタにセットされた命令のデコード信号
によって制御するようにしてもよい。図４はこの発明の
実施の形態４によるバス転送回路の構成を示すブロック
図であり、相当部分には図２と同一符号を付してその説
明を省略する。図において、１６は与えられた命令を保
持する命令レジスタ、１７はこの命令レジスタ１６にセ
ットされた命令のデコードを行う命令デコーダであり、
この命令デコーダ１７より出力される、データ変換回路
１０とデータ逆変換回路１１による変換／逆変換を行う
かどうかを制御するためのデコード信号は、切替手段と
してのアンドゲート１２および１３の入力ピンの一方に
それぞれ送られる。

【００３０】次に動作について説明する。ディジタル信
号処理等で処理されるような、“０”を中心に正負に変
化し、前のデータと強い相関性、連続性を持った、２の
補数表現によるデータを取り扱う場合、所定の命令を命
令レジスタ１６にセットする。この与えられた命令は命
令デコーダ１７においてデコードされ、切替手段として
のアンドゲート１２および１３に送られるデコード信号
が“１”となる。これにより、転送元レジスタ２のデー
タはデータ変換回路１０で変換されてバス１に供給さ
れ、データ逆変換回路１１で逆変換されて転送先レジス
タ３に格納される。一方、それ以外のランダムに変化す
るデータを扱う場合には、命令レジスタ１６に前記命令
をセットしない。したがって、命令デコーダ１７からの
前記デコード信号は“０”となり、データ変換回路１０
およびデータ逆変換回路１１は変換／逆変換の機能を停
止させ、転送元レジスタ２のデータがバス１を介してそ
のまま転送先レジスタ３に転送される。

【００３１】以上のように、この実施の形態４によれ
ば、アンドゲート１２および１３による切替手段の切り
替えを、命令レジスタ１６に設定された命令によって制
御しているため、データ変換回路１０およびデータ逆変
換回路１１による変換／逆変換を行うか否かの制御を、
ハードウエアを新たに設けることなく実現することがで
きる。

【００３２】

【発明の効果】以上のように、請求項１記載の発明によ
れば、バスソース側では転送するデータを、その最上位
ビットと当該最上位ビット以外の各ビットとの排他的論
理和をとってバスに送出し、バスディスティネーション
側では、バスより受けたデータを、その最上位ビットと
当該最上位ビット以外の各ビットとの排他的論理和をと
ってもとのデータに逆変換するように構成したので、バ
ス上のデータが“０”から“１”あるいは“１”から
“０”に変化するビット数が少なくなって、バスのチャ
ージ、プリチャージの回数が削減され、少ないハードウ
エア構成で消費電力を低減することが可能なバス転送装
置を実現することができ、特にディジタル信号処理等で
処理されるような、２の補数表現をとり、“０”を中心
として正負に変化し、前のデータと強い相関性、連続性
を有するデータを取り扱うシステムに適用して有効なバ
ス転送装置が得られる効果がある。

【００３３】請求項２記載の発明によれば、切替手段を
持たせて、データ変換回路およびデータ逆変換回路によ
る変換／逆変換を行うか否かの切り替えができるように
構成したので、上記変換／逆変換の機能を実施すると、
“０”から“１”あるいは“１”から“０”に変化する
ビット数がかえって増加してしまうことがある全くラン
ダムに変化するデータを扱う場合には、その機能を停止
させることができるようになり、ディジタル信号処理等
で処理される、“０”を中心に正負に変化し、前のデー
タと強い相関性、連続性を有する、２の補数表現された
データのような、それが有効なデータを扱う場合におい
てのみ、データ変換回路およびデータ逆変換回路による
変換／逆変換を行うことが可能なバス転送装置が得られ
る効果がある。

【００３４】請求項３記載の発明によれば、切替手段の
切り替えを制御レジスタの保持する値によって制御する
ように構成したので、その１ビットの値を保持するため
の制御レジスタを用意するだけで、データ変換回路およ
びデータ逆変換回路による変換／逆変換を行うか否かの
切り替えを行うことができる効果がある。

【００３５】請求項４記載の発明によれば、切替手段の
切り替えを入力端子から入力される信号によって制御す
るように構成したので、当該入力端子を用意するだけ
で、データ変換回路およびデータ逆変換回路による変換
／逆変換を行うか否かの切り替えを行うことができる効
果がある。

【００３６】請求項５記載の発明によれば、切替手段の
切り替えを命令レジスタに設定された命令に応じて制御
するように構成したので、新たにハードウエアを用意し
なくても、データ変換回路およびデータ逆変換回路によ
る変換／逆変換を行うか否かの切り替えを行うことがで
きる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるバス転送回路
の構成を示すブロック図である。

【図２】 この発明の実施の形態２によるバス転送回路
の構成を示すブロック図である。

【図３】 この発明の実施の形態３によるバス転送回路
の構成を示すブロック図である。

【図４】 この発明の実施の形態４によるバス転送回路
の構成を示すブロック図である。

【図５】 従来のバス転送回路の構成を示すブロック図
である。

【符号の説明】

１ バス、２ 転送元レジスタ（バスソース）、３ 転
送先レジスタ（バスディスティネーション）、１０ デ
ータ変換回路、１１ データ逆変換回路、１２，１３
アンドゲート（切替手段）、１４ 制御レジスタ、１５
入力端子、１６ 命令レジスタ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 バスソースからのデータをバスを介して
   バスディスティネーションに転送するバス転送回路にお
   いて、 前記バスソースからバスに供給されるデータを、当該デ
   ータの最上位ビット以外の各ビットと前記最上位ビット
   との排他的論理和をそれぞれとることによって変換デー
   タに変換するデータ変換回路と、 前記バスからバスディスティネーションに供給される変
   換データを、当該変換データの最上位ビット以外の各ビ
   ットと前記最上位ビットとの排他的論理和をそれぞれと
   ることによってもとのデータに逆変換するデータ逆変換
   回路とを設けたことを特徴とするバス転送回路。
2. 【請求項２】 データ変換回路に、バスへ供給されるデ
   ータを変換データに変換するか否かの切り替えを行う切
   替手段を持たせ、 データ逆変換回路に、前記バスから受けた変換データを
   もとのデータに逆変換するか否かの切り替えを行う切替
   手段を持たせたことを特徴とする請求項１記載のバス転
   送回路。
3. 【請求項３】 各切替手段による変換データへの変換、
   またはもとのデータへの逆変換を行うか否かの切り替え
   を、制御レジスタに保持されている値にしたがって制御
   することを特徴とする請求項２記載のバス転送回路。
4. 【請求項４】 各切替手段による変換データへの変換、
   またはもとのデータへの逆変換を行うか否かの切り替え
   を、入力端子から入力される信号にしたがって制御する
   ことを特徴とする請求項２記載のバス転送回路。
5. 【請求項５】 各切替手段による変換データへの変換、
   またはもとのデータへの逆変換を行うか否かの切り替え
   を、命令レジスタに設定された命令にしたがって制御す
   ることを特徴とする請求項２記載のバス転送回路。