JP2000068341A - 歩留予測方法およびその装置並びに基板の製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】製品歩留りの向上、並びに製品の生産性の向上
を実現するための歩留予測方法およびそのシステム並び
に基板の製造方法を提供する。 【解決手段】画像信号から欠陥を検出し、該検出された
欠陥の特徴量を算出し、前記検出された欠陥の位置座標
を基板１に対して設定された基板座標系で算出する欠陥
検出工程と、前記算出された欠陥の特徴量に基いて欠陥
の位置座標を元に、予め設定されている前記基板座標系
での製品の位置座標および該製品に対する各パターン領
域の位置座標に基いて、欠陥の個数を計数し、該計数さ
れた製品内のパターン領域毎のクラス分けされた欠陥の
個数を元に、不良発生予測データから製品毎の不良発生
確率を予測する解析工程とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体ウエハおよ
びホトマスク、レチクル、液晶基板、ハードディスクド
ライブの薄膜ヘッド等の基板上に回路パターンが形成さ
れた電子部品の製造において、これら基板の表面に存在
する異物やパターン欠陥などの欠陥の検出を行って基板
上に配列された製品（電子部品）の歩留予測を行う歩留
予測方法およびそのシステム並びに電子部品を形成する
基板の製造方法に関する。

【０００２】

【従来の技術】半導体ウエハ等の製造においては、不良
原因を発見し、製造工程にフィードバックして歩留りの
向上を図るため、製品の表面に存在する欠陥の検査が行
われる。この検査を行う表面検査装置は、例えば製品に
光を照射し画像処理によって異物やパターン欠陥などの
欠陥を検出するもの、あるいは製品の表面に存在する異
物やパターン欠陥などの欠陥から発生する散乱光の検出
によって欠陥や異物を検出するもの等がある。これらの
欠陥検査装置は検出した欠陥の基板面内での座標データ
および欠陥の大きさ等を出力する。検査結果の利用方法
としては、一般には基板上に検出された欠陥の総数を求
め、その値を管理することで歩留り向上の指針とする場
合が多い。

【０００３】また、基板上を領域に分けてそれぞれの領
域ごとの欠陥の大きさや個数を求めることにより、より
きめこまかく欠陥や異物を管理しようという発明もなさ
れている。例えば、特開昭６３−６６４４７号公報では
半導体ウエハの異物検査において、ウエハ上に検出され
たすべての異物のうち、製品となるエリアであるチップ
領域上にある異物を抽出し、さらに各チップで検出され
た異物数をカウントしてマップに表示する異物検査装置
の例が開示されている。また、特開昭６２−４６２３９
号公報ではマスクの異物検査において、マスク上のパタ
ーン稠密度や、求められる精度に基づいて領域を分割
し、分割したそれぞれの領域について定めた異物の個数
と大きさの限度の異物判定基準と検査結果とを比較する
表面異物検査装置の例が開示されている。

【０００４】

【発明が解決しようとする課題】上記従来技術のうち、
基板上に検出された欠陥や異物の総数を管理するやり方
には以下のような問題があり、歩留り向上の指針として
用いるには不十分である。すなわち欠陥や異物が基板上
の特定の部分に集中してクラスタとして存在する場合
と、基板の全面にランダムに存在する場合とでは、たと
え検出総数が同じであったとしても、基板上の製品に与
える影響はそれぞれ異なり、製品の歩留りもそれぞれ異
なる結果となるからである。また、上記特開昭６３−６
６４４７号公報、および特開昭６２−４６２３９号公報
で開示されている検査装置の例のように、基板上を領域
に分割して各領域の欠陥の大きさや個数を求める場合で
も、欠陥の検査結果を詳細に表現することは可能である
が、検査結果と製品の歩留りとの関係については明確な
基準を持ち得ないため、検査結果を直接的に歩留り向上
の方針として用いるには不足である。

【０００５】本発明の目的は、上記課題を解決すべく、
欠陥検査結果を製品の歩留りと直接的に関連付け、検査
結果の製造工程へのフィードバックを容易にし、それに
よって製品歩留りの向上、並びに製品の生産性の向上を
実現するための歩留予測方法およびそのシステムを提供
することにある。また、本発明の他の目的は、半導体ウ
エハおよびホトマスク、レチクル、液晶基板、ハードデ
ィスクドライブの薄膜ヘッド等の基板を高歩留で製造す
ることができるようにした基板の製造方法を提供するこ
とにある。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、少なくとも一つのパターン領域からなる
回路パターンを持つ１個以上の製品を表面に形成した基
板から得られる物理量（光学、粒子線、電流等）に基づ
く画像信号を検出し、該検出された画像信号に基いて欠
陥を検出し、該検出された欠陥の位置座標を前記基板に
対して設定された基板座標系で算出する欠陥検出工程ま
たは欠陥検出部と、該欠陥検出工程または欠陥検出部で
算出された基板座標系での欠陥の位置座標を元に、予め
設定されている前記基板座標系での製品の位置座標およ
び該製品に対するパターン領域の位置座標に基いて、前
記検出された欠陥が位置する製品内のパターン領域を算
出することによって製品内のパターン領域に対する欠陥
の個数を計数し、該計数された製品内のパターン領域に
対する欠陥の個数を元に、予め蓄積された製品内のパタ
ーン領域の特性に対する欠陥の個数と製品毎の不良発生
確率との相関関係を示す不良発生予測データから製品毎
の不良発生確率を予測する解析工程または解析部とを有
することを特徴とする歩留予測方法およびそのシステム
である。また、本発明は、少なくとも一つのパターン領
域からなる回路パターンを持つ１個以上の製品を表面に
形成した基板から得られる物理量（光学、粒子線、電流
等）に基づく画像信号を検出し、該検出された画像信号
に基いて欠陥を検出し、該検出された欠陥の特徴量を算
出し、前記検出された欠陥の位置座標を前記基板に対し
て設定された基板座標系で算出する欠陥検出工程または
欠陥検出部と、該欠陥検出工程または欠陥検出部で算出
された基板座標系での欠陥の位置座標を元に、予め設定
されている前記基板座標系での製品の位置座標および該
製品に対するパターン領域の位置座標に基いて、前記欠
陥検出工程で算出された特徴量を有する欠陥が位置する
製品内のパターン領域を算出し、該算出された特徴量を
有する欠陥が位置する製品内のパターン領域を元に、予
め蓄積された製品内のパターン領域の特性に対する欠陥
の特徴量と製品毎の不良発生確率との相関関係を示す不
良発生予測データから製品毎の不良発生確率を予測する
解析工程または解析部とを有することを特徴とする歩留
予測方法およびそのシステムである。

【０００７】また、本発明は、少なくとも一つのパター
ン領域からなる回路パターンを持つ１個以上の製品を表
面に形成した基板から得られる物理量に基づく画像信号
を検出し、該検出された画像信号に基いて欠陥を検出
し、該検出された欠陥の特徴量を算出し、前記検出され
た欠陥の位置座標を前記基板に対して設定された基板座
標系で算出する欠陥検出工程または欠陥検出部と、該欠
陥検出工程または欠陥検出部で算出された基板座標系で
の欠陥の位置座標を元に、予め設定されている前記基板
座標系での製品の位置座標および該製品に対するパター
ン領域の位置座標に基いて、前記欠陥検出工程で算出さ
れた特徴量を有する欠陥が位置する製品内のパターン領
域を算出することによって製品内のパターン領域に対す
る前記特徴量を有する欠陥の個数を計数し、該計数され
た製品内のパターン領域に対する前記特徴量を有する欠
陥の個数を元に、予め蓄積された製品内のパターン領域
の特性に対する特徴量を有する欠陥の個数と製品毎の不
良発生確率との相関関係を示す不良発生予測データから
製品毎の不良発生確率を予測する解析工程または解析部
とを有することを特徴とする歩留予測方法およびそのシ
ステムである。また、本発明は、少なくとも一つのパタ
ーン領域からなる回路パターンを持つ１個以上の製品を
表面に形成した基板から得られる物理量に基づく画像信
号を検出し、該検出された画像信号に基いて欠陥を検出
し、該検出された欠陥の特徴量を算出し、前記検出され
た欠陥の位置座標を前記基板に対して設定された基板座
標系で算出する欠陥検出工程または欠陥検出部と、該欠
陥検出工程または欠陥検出部で算出された欠陥の特徴量
に基いて欠陥についてクラス分けし、前記欠陥検出工程
で算出された基板座標系での欠陥の位置座標を元に、予
め設定されている前記基板座標系での製品の位置座標お
よび該製品に対するパターン領域の位置座標に基いて、
前記クラス分けされた欠陥が位置する製品内のパターン
領域を算出することによって製品内のパターン領域に対
するクラス分けされた欠陥の個数を計数し、該計数され
た製品内のパターン領域に対するクラス分けされた欠陥
の個数を元に、予め蓄積された製品内のパターン領域の
特性に対するクラス分けされた欠陥の個数と製品毎の不
良発生確率との相関関係を示す不良発生予測データから
製品毎の不良発生確率を予測する解析工程または解析部
とを有することを特徴とする歩留予測方法およびそのシ
ステムである。

【０００８】また、本発明は、互いに特性を異にする複
数のパターン領域からなる回路パターンを持つ１個以上
の製品を表面に形成した基板から得られる物理量に基づ
く画像信号を検出し、該検出された画像信号に基いて欠
陥を検出し、該検出された欠陥の位置座標を前記基板に
対して設定された基板座標系で算出する欠陥検出工程ま
たは欠陥検出部と、該欠陥検出工程または欠陥検出部で
算出された基板座標系での欠陥の位置座標を元に、予め
設定されている前記基板座標系での製品の位置座標およ
び該製品に対する各パターン領域の位置座標に基いて、
前記検出された欠陥が位置する製品内のパターン領域を
算出することによって製品内のパターン領域毎の欠陥の
個数を計数し、該計数された製品内のパターン領域毎の
欠陥の個数を元に、予め蓄積された製品内の各パターン
領域の特性に対する欠陥の個数と製品毎の不良発生確率
との相関関係を示す不良発生予測データから製品毎の不
良発生確率を予測する解析工程または解析部とを有する
ことを特徴とする歩留予測方法およびそのシステムであ
る。また、本発明は、互いに特性を異にする複数のパタ
ーン領域からなる回路パターンを持つ１個以上の製品を
表面に形成した基板から得られる物理量に基づく画像信
号を検出し、該検出された画像信号に基いて欠陥を検出
し、該検出された欠陥の特徴量を算出し、前記検出され
た欠陥の位置座標を前記基板に対して設定された基板座
標系で算出する欠陥検出工程または欠陥検出部と、該欠
陥検出工程または欠陥検出部で算出された基板座標系で
の欠陥の位置座標を元に、予め設定されている前記基板
座標系での製品の位置座標および該製品に対する各パタ
ーン領域の位置座標に基いて、前記欠陥検出工程で算出
された特徴量を有する欠陥が位置する製品内のパターン
領域を算出し、該算出された特徴量を有する欠陥が位置
する製品内のパターン領域を元に、予め蓄積された製品
内の各パターン領域の特性に対する欠陥の特徴量と製品
毎の不良発生確率との相関関係を示す不良発生予測デー
タから製品毎の不良発生確率を予測する解析工程または
解析部とを有することを特徴とする歩留予測方法および
そのシステムである。

【０００９】また、本発明は、互いに特性を異にする複
数のパターン領域からなる回路パターンを持つ１個以上
の製品を表面に形成した基板から得られる物理量に基づ
く画像信号を検出し、該検出された画像信号に基いて欠
陥を検出し、該検出された欠陥の特徴量を算出し、前記
検出された欠陥の位置座標を前記基板に対して設定され
た基板座標系で算出する欠陥検出工程または欠陥検出部
と、該欠陥検出工程または欠陥検出部で算出された基板
座標系での欠陥の位置座標を元に、予め設定されている
前記基板座標系での製品の位置座標および該製品に対す
る各パターン領域の位置座標に基いて、前記欠陥検出工
程で算出された特徴量を有する欠陥が位置する製品内の
パターン領域を算出することによって製品内のパターン
領域に対する前記特徴量を有する欠陥の個数を計数し、
該計数された製品内のパターン領域毎の前記特徴量を有
する欠陥の個数を元に、予め蓄積された製品内の各パタ
ーン領域の特性に対する特徴量を有する欠陥の個数と製
品毎の不良発生確率との相関関係を示す不良発生予測デ
ータから製品毎の不良発生確率を予測する解析工程また
は解析部とを有することを特徴とする歩留予測方法およ
びそのシステムである。また、本発明は、互いに特性を
異にする複数のパターン領域からなる回路パターンを持
つ１個以上の製品を表面に形成した基板から得られる物
理量に基づく画像信号を検出し、該検出された画像信号
に基いて欠陥を検出し、該検出された欠陥の特徴量を算
出し、前記検出された欠陥の位置座標を前記基板に対し
て設定された基板座標系で算出する欠陥検出工程または
欠陥検出部と、該欠陥検出工程または欠陥検出部で算出
された欠陥の特徴量に基いて欠陥についてクラス分け
し、前記欠陥検出工程で算出された基板座標系での欠陥
の位置座標を元に、予め設定されている前記基板座標系
での製品の位置座標および該製品に対する各パターン領
域の位置座標に基いて、前記クラス分けされた欠陥が位
置する製品内のパターン領域を算出することによって製
品内のパターン領域毎のクラス分けされた欠陥の個数を
計数し、該計数された製品内のパターン領域毎のクラス
分けされた欠陥の個数を元に、予め蓄積された製品内の
各パターン領域の特性に対するクラス分けされた欠陥の
個数と製品毎の不良発生確率との相関関係を示す不良発
生予測データから製品毎の不良発生確率を予測する解析
工程または解析部とを有することを特徴とする歩留予測
方法およびそのシステムである。

【００１０】また、本発明は、前記歩留予測方法および
そのシステムの解析工程または解析部において、予測さ
れた製品毎の不良発生確率を元に、基板としての製品の
不良発生確率を予測することを特徴とする。また、本発
明は、前記歩留予測方法およびそのシステムの解析工程
または解析部において、前記相関関係を示す不良発生予
測データにおける製品毎の不良発生確率を、電気的動作
試験が可能なようにほぼ完成され、欠陥を有する製品に
対する電気的動作試験の結果に基づいて取得することを
特徴とする。また、本発明は、前記歩留予測方法および
そのシステムの解析工程または解析部において、予測さ
れた製品毎の不良発生確率を表示手段または他の端末装
置やプロセス処理装置や製造ライン管理システム等に出
力することを特徴とする。また、本発明は、前記歩留予
測方法およびそのシステムの解析工程または解析部にお
いて、予測された製品毎の不良発生確率を、基板単位ま
たはロット単位で表示手段または他の端末装置やプロセ
ス処理装置や製造ライン管理システム等に出力すること
を特徴とする。

【００１１】また、本発明は、前記歩留予測方法および
そのシステムの解析工程または解析部において、予測さ
れた製品毎の不良発生確率を、製造工程単位で表示手段
または他の端末装置やプロセス処理装置や製造ライン管
理システム等に出力することを特徴とする。また、本発
明は、前記歩留予測方法を用いて予測された製品毎の不
良発生確率を基板処理プロセスにフィードバックして基
板を製造することを特徴とする基板の製造方法である。
また、本発明は、前記歩留予測方法を用いて予測された
製品毎の不良発生確率を基板処理プロセスにフィードバ
ックして半導体基板を製造することを特徴とする基板の
製造方法である。また、本発明は、検査を行う基板の処
理工程の情報を入力する手段と、処理工程に応じたパタ
ーン領域情報を保持する手段と、入力された処理工程の
情報に従ってパターン領域情報を選択して欠陥の位置す
るパターン領域を算出する手段とを備えたことを特徴と
する欠陥検査装置または歩留予測システムである。

【００１２】また、本発明は、回路パターンを持つ１個
以上の製品を表面に形成した基板の欠陥検査装置におい
て、検出された欠陥が製品の不良を引き起こす可能性を
算出する手段と、それを表示する手段を備えたる欠陥検
査装置であり、検出された欠陥が不良を引き起こす可能
性を算出する際に、算出値のばらつきをあわせて算出す
る手段と、それを表示する手段も備える。また、本発明
は、前記検出された欠陥が不良を引き起こす可能性を算
出する手段は、欠陥が位置するパターン領域の特性情報
と、検査によって得られた欠陥に関する情報の比較手段
とであり、検出された欠陥が不良を引き起こす可能性を
算出する際に利用するパターン領域の特性情報はパター
ン密度の情報であり、検査によって得られた欠陥に関す
る情報は欠陥の大きさの情報である。この場合も検査を
行う基板の処理工程の情報を入力する手段と、処理工程
に応じたパターン領域情報を保持する手段とを持ち、入
力された処理工程の情報に従ってパターン領域情報を選
択して欠陥が不良を引き起こす可能性を算出する手段を
持つように構成することも可能である。また、パターン
領域の特性情報にはパターン領域の機能の情報を含めて
も良い。

【００１３】また、本発明は、検出された欠陥が製品の
不良を引き起こす可能性を算出する手段として、過去に
検査を行った製品の欠陥検査結果と電気的試験結果との
比較から得た歩留予測データと欠陥検査結果とを比較す
る手段を用いることも出来る。

【００１４】また、本発明は、製品の製造において、基
板は複数の処理工程を経て、それに対応して同一の基板
の欠陥検査も処理工程を経るごとに複数回行われる場
合、特定の処理工程で発生した欠陥を判別する手段を持
ち、判別された欠陥についてデータ処理を行うように構
成しても良い。

【００１５】また、本発明は、特定の処理工程で発生し
た欠陥を判別する手段は対象とする処理工程での欠陥検
査結果と、それ以前の工程での欠陥検査結果を比較する
手段を持つように構成することも出来る。この場合、対
象とする処理工程での欠陥検査結果と、それ以前の工程
での欠陥検査結果を比較する手段は欠陥の座標の比較手
段であることが考えられる。また、基板上に生じた欠陥
を、基板上での分布の状態から分類する手段を持ち、分
類された欠陥に関してそれぞれ処理を行うように構成す
ることも考えられる。また、本発明は、回路パターンを
持つ１個以上の製品を表面に形成した基板の欠陥検査方
法において、それら回路パターンは特性の異なる１つ以
上の領域に区分することができるときに、検出された欠
陥が位置するパターン領域を算出することを特徴とす
る。検出された欠陥が位置するパターン領域を算出する
方法は、検出された欠陥の位置する座標と、パターン領
域の座標情報との比較である。また、パターン領域の分
割は、製品の設計データから求めたものである。また、
本発明は検査を行う基板の処理工程に応じたパターン領
域情報を持ち、検査する基板の処理工程に従ってパター
ン領域情報を選択して欠陥の位置するパターン領域を算
出することを特徴とする。また、本発明は、回路パター
ンを持つ１個以上の製品を表面に形成した基板の欠陥検
査方法において、検出された欠陥が製品の不良を引き起
こす可能性を算出することを特徴とする。検出された欠
陥が不良を引き起こす可能性を算出する際に、算出値の
ばらつきをあわせて算出することを特徴とする。

【００１６】また、本発明は、基板上に生じた欠陥を、
基板上での分布の状態から分類し、分類された欠陥に関
してそれぞれ処理を行うことを特徴とする。また、本発
明は、回路パターンを持つ１個以上の製品を表面に形成
した基板の製造方法において、それら回路パターンは特
性の異なる１つ以上の領域に区分することができるとき
に、欠陥検査によって得られた、検出された欠陥が位置
するパターン領域の情報と、検出された欠陥が位置する
パターン領域の特性情報から基板の次の処理工程を定め
ることを特徴とする。また、本発明は、回路パターンを
持つ１個以上の製品を表面に形成した基板の製造方法に
おいて、欠陥検査によって求められた、検出された欠陥
が製品の不良を引き起こす可能性の情報から基板の次の
処理工程を定めることを特徴とする。

【００１７】以上説明したように、前記構成によれば、
欠陥検査結果を製品の歩留りと直接的に関連付け、検査
結果の製造工程へのフィードバックを容易にし、それに
よって製品歩留りの向上、並びに製品の生産性の向上を
実現することができる。また、前記構成によれば、半導
体ウエハおよびホトマスク、レチクル、液晶基板、ハー
ドディスクドライブの薄膜ヘッド等の基板を高歩留で製
造することができる。

【００１８】

【発明の実施の形態】本発明に係る実施の形態につい
て、図１〜図３３を用いて説明する。なお、以下説明す
る各実施形態は、半導体ウエハ上に半導体製品を形成す
る例を想定して説明を行うが、同様の手法は、ホトマス
ク、レチクル、液晶基板、ハードディスクドライブの薄
膜ヘッド等、基板上に回路パターンが形成された電子部
品のいずれにも適用することが可能である。また、以下
説明する各実施の形態は、欠陥検出を光学的手段で行う
装置（欠陥検出部）１００を想定して説明を行うが、同
様の手法は、電子線やイオンビーム等の荷電粒子線を用
いて検出を行う装置（欠陥検出部）１００に対しても、
走査形トンネル顕微鏡（ＳＴＭ）、原子間力走査顕微鏡
（ＡＦＭ）、近接場光学走査顕微鏡（ＮＯＳＭ）といっ
た走査形プローブ顕微鏡（ＳＰＭ）を用いて検出を行う
装置に対しても適用が可能である。

【００１９】図１は、本発明に係る歩留予測システムの
第１の実施の形態を示す構成図である。この第１の実施
の形態は、欠陥検出部１００と解析部２００とから構成
される。

【００２０】欠陥検出部１００は、被検査対象基板１上
のパターン欠陥や異物欠陥等の欠陥を検出し、その位置
座標と共に欠陥の情報を出力するものである。欠陥検出
部１００は、被検査対象基板１を載置してｘ−ｙ方向の
任意の位置に移動可能なステージ（１０はｙステージ、
１１はｘステージ）１０、１１と、該ステージ１０、１
１の各々を駆動する駆動装置とを備えている。そして、
機構制御部５２が、ステージ１０、１１に対して例えば
２に示すようなｙ方向に連続的に、ｘ方向にはステップ
的な軌跡をもって移動するように制御することで、検出
器４２が基板１の全面の光学画像を検出して基板１に対
して欠陥検査を可能とする。照明光学系は、照明光源２
１と、該照明光源２１からの照明光を基板１の表面に対
して効率的に照明を行うため集光レンズと、照明光を基
板１へ導くハーフミラー２３とを備え、基板１の表面に
照明スポット２４を形成するように構成される。検出光
学系は、上記照明光学系によって照明された基板１上の
部分の光学像を集光する集光レンズ４１と、該集光レン
ズ４１で集光された光学像を受光して電気信号（画像信
号）に変換するリニアイメージセンサ等の検出器４２と
によって構成される。なお、検出光学系には、周期的な
回路パターンから得られる反射光を遮光する空間フィル
タを設けてもよい。

【００２１】信号処理部５１は、検出器４２から得られ
た電気信号（画像信号）から欠陥信号を抽出し、基板の
欠陥検出を行って、被検査対象基板１に関する情報（被
検査対象基板の製造番号、やロット番号も含む。）、被
検査対象基板１上に設定された座標系における欠陥の位
置座標、欠陥の大きさ等の特徴量の情報も得る。被検査
対象基板１上に設定された座標系における欠陥の位置座
標は、ステージ１０、１１に設けられたレーザ等の測長
器で測定されるステージ１０、１１の移動走査（変位）
情報と信号処理部５１で欠陥が抽出される情報とから取
得することができる。信号処理部５１において、例え
ば、被検査対象基板１上に形成された複数の被検査パタ
ーンから得られる画像信号同志または被検査パターンか
ら得られる画像信号と基準画像信号とを比較して、一致
部分を消去して不一致部分を異物やパターン欠陥等の欠
陥として検出する画像処理等を用いることにより欠陥信
号を抽出することが可能である。また、信号処理部５１
において、検出器４２から得られた電気信号（画像信
号）に対してフィルタリング処理をすることによって、
異物やパターン欠陥等の欠陥を示す信号を抽出すること
も可能である。

【００２２】機構制御部５２は、欠陥検出部１００の各
機構（ステージ１０、１１の駆動手段１２、照明光源２
１、検出器４２および信号処理部５１）の制御を行う部
分であり、また、信号処理部５１から検出される欠陥検
出結果を解析部２００へ送信するものである。解析部２
００は、欠陥検出部１００で得られた欠陥検出結果と他
のデータとの比較を行い、欠陥検出結果と製品の歩留と
の関連付けを算出する部分である。この解析部２００
は、欠陥検出部１００も含めて各種データおよび演算部
６９等での算出結果のやり取りを行い、ネットワーク８
０にも接続される入出力インターフェース７０と、該入
出力インターフェース７０に接続され、各種データを記
憶する記憶装置（記憶部分）７１〜７５と、上記入出力
インターフェース７０に接続され、各種データの比較を
行い、欠陥検出結果と製品の歩留との関連の算出を行う
計算装置６４〜６９と、上記入出力インターフェース７
０に接続され、各種データ、及び算出結果の表示や装置
の操作方法を教示するディスプレイ等の表示装置６１
と、上記入出力インターフェース７０に接続され、各種
データを入出力するためのフロッピディスクや光磁気デ
ィスク、ＩＣカード等の可搬式の記憶媒体のドライブ６
２と、各種データを入力するためのキーボードやマウス
等の入力手段６３とによって構成される。

【００２３】各種データを記憶する記憶装置（記憶部
分）７１〜７５は、過去のテスタによる製品（半導体チ
ップ）の電気的試験結果データの記憶部分７１と、製品
（半導体チップ）のパターン領域（メモリＬＳＩにおけ
るメモリセル領域、周辺回路領域、およびその他の領
域、または混成ＬＳＩにおけるメモリのメモリセル領
域、周辺回路領域、その他の領域、およびロジック領域
等、またはシステムＬＳＩにおけるメモリ領域、制御回
路領域、演算回路領域、画像圧縮・伸長回路領域、符号
化・復号化回路領域）の特性データ（パターンの密度や
回路機能）の記憶部分７２と、製品（半導体チップ）の
座標データおよび製品（半導体チップ）内のパターン領
域の座標データの記憶部分７３と、欠陥が不良を引き起
こす確率の判定基準である判定ルールデータの記憶部分
７４と、そして欠陥検査結果データ（被検査対象基板１
に関する情報（被検査対象基板の製造番号、やロット番
号も含む。）、被検査対象基板１上に設定された座標系
における欠陥の位置座標、および欠陥の大きさ等の特徴
量等）の記憶部分７５とによって構成される。これらの
各種データの具体的内容に関しては後に詳しく述べる。
６４〜６９は各データの比較を行って、欠陥検出結果と
製品の歩留との関連の算出を行う部分である。プログラ
ム記憶部６４は、各種処理を行うためのプログラムが保
持する部分である。検索部６５は、各記憶部７１、７
２、７３、７４に保持されたデータを入出力インターフ
ェース７０を介して検索する部分である。メモリ６８
は、検索部６５により検索されたデータを一時的に保持
する部分である。ヲの分り、されており主制御部６７に
より随時読み出されて演算部６９で実行される。検索部
６５は７１、７２、７３、７４の各データ保持部分に保
持されたデータを検索する部分である。主制御部６７
は、プログラム記憶部６４、検索部６５、メモリ６８、
および演算部６９などを制御する部分である。メモリ６
８は検索部６５により検索されたデータを一時的に保持
する部分である。主制御部６７は解析部０２の制御を行
う部分である。演算部６９は、プログラム記憶部６４に
記憶されたプログラムに従って、検索部６５により検索
されてメモリ６８に一時的に記憶されたデータを元に欠
陥検出結果と製品の歩留との関連の算出を行う部分であ
る。モニタ６１は、表示部分であり、各データ、及び算
出結果の表示や装置の操作方法を教示する部分でもあ
る。６２はフロッピディスクや光磁気ディスク、ＩＣカ
ード等の可搬式の記憶媒体のドライブである。６３はキ
ーボードやマウス等の入力手段である。さらに８０はネ
ットワークである。７１〜７４に保持するデータの入力
は、フロッピディスクや光ディスク等の可搬式の記憶媒
体によってドライブ６２から入力することも、キーボー
ドやマウス等の入力手段６３から直接入力することも、
またネットワーク８０を経て入力することも可能であ
る。７１〜７４の保持手段は、通常はハードディスク、
光ディスク等の記憶装置に格納されるが、その他の記憶
装置でも良い。７１〜７４に保持されるデータは同一の
記憶装置に保持するものであっても良い。７２〜７４に
保持される、パターン領域の特性データ、パターン領域
座標データ、判定ルールデータは検査を行う製品ごと、
あるいは基板の工程ごとに持つように設定し、基板の検
査時に入力される製品情報あるいは基板の工程情報に応
じて選択するように設定しても良い。また、解析部２０
０をワークステーションやパーソナルコンピュータ等の
一つのコンピュータ上に構成するものであっても良い。

【００２４】図２は、本発明に係る歩留予測システムの
第２の実施の形態を示す構成図である。この第２の実施
の形態は、欠陥検出部１００と解析部３００などとから
構成される。即ち、第２の実施の形態は、図１における
解析部２００をネットワーク８０上に展開した実施の形
態である。図１と番号が同じ項目については説明を省略
する。過去の製品（半導体チップ）の電気的試験結果デ
ータの保持部分１７１、製品（半導体チップ）のパター
ン領域の特性データの保持部分１７２、製品（半導体チ
ップ）のパターン領域座標データの保持部分１７３、欠
陥が不良を引き起こす確率の判定基準である判定ルール
データの保持部分１７４、および欠陥検査結果データの
保持部分１７５は、ネットワーク８０上にあり、ネット
ワーク８０に接続された各装置からデータを読み込んだ
り、読み出したりすることが可能である。製品（半導体
チップ）の電気的試験を行う装置（テスタ）９１も、ネ
ットワーク８０に接続され、結果は電気的試験結果デー
タの保持部分１７１に保持される。解析部３００はそれ
らデータの比較により欠陥検出結果と製品の歩留との関
連付けを算出する部分である。また、１６０は、検出部
１００とネットワーク８０上の各装置とのデータのやり
取りをするための、ワークステーションやパーソナルコ
ンピュータ等のコンピュータである。なお、このコンピ
ュータ１６０は、コンピュータ本体１６５と、検出部１
００とネットワーク８０上の各装置との間でやり取りす
るデータ等を表示する表示手段１６１と、記録媒体を用
いてデータを入力するドライブ１６２と、キーボードや
マウス等からなる入力手段１６３と、検出部１００で検
出された被検査基板１についての情報（どの製造工程で
製造されたものなのか、どのロットによるものなのか、
被検査基板の番号等）、被検査基板１上に設定された座
標系における欠陥の位置座標、および欠陥の大きさ等の
特徴量のデータなどを一時格納する記憶装置１６４とか
ら構成される。このように構成することで、検出部１０
０において検出されるパターン欠陥や異物欠陥に関する
検査結果の解析を、ネットワークに接続されたワークス
テーションやパーソナルコンピュータ等のコンピュータ
８１で行うことが可能となる。１７１〜１７５のデータ
保持部分は必ずしも解析部３００と切り離してネットワ
ーク８０上に配置する必要はなく、解析部３００に１７
１〜１７５のデータ持部分のいずれかを設けてそこにデ
ータを保持する構成として良い。

【００２５】次に、本発明に係る欠陥検出部１００にお
いて検査されて検出された欠陥の大きさ等の特徴量、お
よび欠陥の位置（被検査対象基板に対して設定された座
標系における欠陥の位置座標情報）を得る（求める）方
法の実施例について図３、図４、および図５を用いて説
明する。まず、欠陥の大きさ等の特徴量を求める実施例
について、図３および図４を用いて説明する。図３にお
いて、３００は検出された欠陥、３１０は検出器４２の
１画素を示す。検出器（光電変換器）４２がＣＣＤ等の
ラインセンサ、あるいはエリアセンサ等で構成する場
合、検出された欠陥３００が検出器４２で検出されるい
くつの画素数（面積を示す。）を占めているかを信号処
理部５１によって計数することによって、その欠陥の特
徴量の一つである面積で示される大きさを算出すること
が可能である。即ち、検出器４２で検出される画素毎に
サンプリングされる画像信号を２値化画像信号に変換
し、欠陥３００が例えば“１”なる２値化信号で現され
るならば、“１”なる画素信号を計数することによっ
て、欠陥３００の面積で示される大きさを算出すること
が可能となる。また、欠陥３００の特徴量の一つである
大きさは、図３に示するように、欠陥３００のｘ方向の
最大長さ（ｙ方向に投影した長さ）３０１と欠陥３００
のｙ方向の最大長さ（ｘ方向に投影した長さ）３０２と
で表現することも可能である。即ち、それぞれの長さ３
０１、３０２は、ｙ方向に投影した長さ（ｙ方向に投影
したときの画素数）、ｘ方向に投影した長さ（ｘ方向に
投影したときの画素数）で現されるので、検出器４２で
検出される画素毎にサンプリングされる画像信号を２値
化画像信号に変換し、欠陥３００が例えば“１”なる２
値化信号で現されるならば、信号処理部５１において、
ｙ方向に“１”なる画素が一度現れ、それがｘ方向にも
つながっているならば、斜線で示すように“１”を保持
させ、走査線３０５の３０１の範囲において欠陥３００
を示す“１”なる画素信号が検出されないことで、欠陥
３００が終了であることが検出された時点で、斜線で示
される“１”を“０”にし、この時点（欠陥が終了した
時点）において、ｘ方向につながった“１”の画素数を
計数することによって欠陥３００のｘ方向の最大長さ
（ｙ方向に投影した長さ）３０１を求めることができ、
欠陥を示す“１”なる画素信号が現れた走査線から欠陥
が終了する走査線までの走査線の数を計数することによ
って欠陥３００のｙ方向の最大長さ（ｘ方向に投影した
長さ）３０２を求めることができる。このように、欠陥
３００のｘ方向の最大長さ３０１は、欠陥を示す画素信
号がつながった２次元領域３００のｙ方向に投影したと
きの長さで現され、欠陥３００のｙ方向の最大長さ３０
２は、欠陥を示す画素信号がつながった２次元領域３０
０のｘ方向に投影したときの長さで現されることにな
る。

【００２６】以上説明した欠陥毎の大きさ等の特徴量を
算出する方法については、具体的に特開昭５６−７７７
０４号公報、特開昭６３−２１７４７９号公報に記載さ
れている。また、それとは別に欠陥の明るさ情報から欠
陥の大きさを得ることも可能であり、その実施例を図４
に示す。図４は欠陥の寸法と、欠陥検出部１００の検出
器４２で検出される欠陥の明るさ＝検出光の強度の関係
を求めたものである。この関係を求める方法としては例
えば、寸法が厳密に規定され、顕微鏡の較正などに用い
られるポリスチレンラテックス標準粒子の検出を行い、
図４に示す較正曲線を求めることが考えられる。すなわ
ち種々の大きさのポリスチレンラテックス標準粒子の検
出を行い、それぞれの検出光強度から較正曲線を求める
ものである。このように、予め、ポリスチレンラテック
スなどの標準粒子と検出器４２から検出される検出光強
度（明るさ：濃淡値）との較正曲線の関係（相関関係）
を求めておき、信号処理部５１において、実際に検出器
４２から検出される検出光強度（明るさ：濃淡値）から
上記求められた較正曲線の関係（相関関係）に基づいて
欠陥の大きさを求めることが可能となる。

【００２７】以上説明したように、信号処理部５１は欠
陥毎の大きさ等の特徴量を算出して機構制御部５２に提
供される。次に、欠陥の位置（被検査対象基板１に対し
て設定された座標系における欠陥の位置座標情報）を求
める実施例について、図５を用いて説明する。図５は、
検出された欠陥の位置（座標情報）を得る方法の実施例
を説明する図である。図１で説明したように被検査対象
の基板１がステージ１０、１１に載置されて基板全面の
検査を行う場合で説明する。５０１は検出器４２として
の１次元のリニアセンサ、５１１はステージ１１のｘ方
向の位置（ステージ１１の移動（変位）を測定する測長
器によって検出される。）、５１２はステージ１０のｙ
方向の位置（ステージ１０の移動（変位）を測定する測
長器によって検出される。）、５２１は検出器５０１中
での検出画素の位置（リニアセンサ５０１から画像信号
を読みだすサンプリング信号から検出することができ
る。）、５３０は１次元のリニアセンサが被検査対象基
板１に対して走査される走査方向である。この場合、機
構制御部５２は、欠陥の座標をＳｔｘ＋Ｓｃｘ、ｙ座標
をＳｔｙによって求めることができる。以上は、装置で
得られる座標であるが、後に各種のデータと座標比較を
行う場合はこれを基板１上の座標で表すことが出来ると
都合が良い。この場合は、各基板１の検査前に基板１上
に設けられた原点位置を示すマーク６２を検出器４２ま
たは別の検出器（図示せず）で検出し、その際の測長器
から検出されるステージ位置を求めておき、それをオフ
セット値として差し引きすることで、機構制御部５２に
おいて、被検査対象基板１に対して設定ざれる座標系で
欠陥位置を求めることが可能となる。基板１上に設けら
れた原点位置を示すマーク６２としては、基板１の製造
過程において、露光工程で用いる合わせマークを利用す
るのが実用的である。

【００２８】以上により、機構制御部５２は、算出した
欠陥の位置（被検査対象基板に対して設定された座標系
における欠陥の位置座標情報）を、信号処理部５１から
提供を受ける欠陥の大きさ等の特徴量に対応させて記憶
装置１６４等に一時記憶させる。この際、被検査対象基
板１に付けられた基板番号または被検査対象基板１が取
りだされたカセット（図示せず）に付けられたカセット
番号を読み取り装置で読み取って機構制御部５２または
コンピュータ１６０に入力されて上記記憶装置１６４等
に一時記憶されることになる。従って、機構制御部５２
またはコンピュータ１６０は、基板番号またはカセット
番号に対応する被検査対象基板１毎の欠陥の大きさ等の
特徴量と被検査対象基板に対して設定された座標系にお
ける欠陥の位置座標情報とからなる検査データが取得さ
れることになる。そして、機構制御部５２またはコンピ
ュータ１６０は、取得した検査データを、入出力インタ
ーフェース７０またはネットワーク８０を介して記憶部
分７５、１７５に記憶させることになる。なお、この検
査データとして、被検査対象基板１に関する情報として
は、基板番号またはカセット番号なのであるため、この
番号から被検査対象基板１がどの製造工程から抜き取ら
れたものであるのかの情報を、半導体基板等の被検査対
象基板１を製造する製造ラインを管理する製造管理用の
コンピュータ（図示せず）からネットワーク８０を介し
て取得する必要がある。即ち、機構制御部５２またはコ
ンピュータ１６０は、基板番号またはカセット番号を元
に、製造管理用のコンピュータからネットワーク８０を
介して被検査対象基板１に関する情報を取得することに
よって、図９に示すようなロットＮｏ．、ウエハＮ
ｏ．、工程名などの被検査対象基板１に関する情報を付
加した検査データ（欠陥Ｎｏ．、被検査対象基板に対し
て設定された座標系における欠陥の位置座標情報（欠陥
ｘ座標Ｓｔｘ＋Ｓｃｘ、欠陥ｙ座標Ｓｔｙ）、欠陥の大
きさ等の特徴量（欠陥サイズｘ、欠陥サイズｙ））９５
を記憶部分７５、１７５に記憶させることが可能とな
る。

【００２９】次に、本発明に係る解析部２００、３００
において上記検査データ９５を元に実施する製品の歩留
まり解析の実施例について説明する。被検査対象基板１
としては、図６に示すように、半導体基板（ウエハ）な
どのように半導体チップなど同一の製品６１が多数縦横
に配列されている。更に、半導体チップなどの製品６１
内には、メモリＬＳＩにおけるメモリセル領域、周辺回
路領域、およびその他の領域、または混成ＬＳＩにおけ
るメモリのメモリセル領域、周辺回路領域、その他の領
域、およびロジック領域等、またはシステムＬＳＩにお
けるメモリ領域、制御回路領域、演算回路領域、画像圧
縮・伸長回路領域、符号化・復号化回路領域等様々なパ
ターン領域が存在することになる。図７はＬＳＩメモリ
製品内の分割された複数のパターン領域を示す図であ
る。図では製品のパターン領域を３つに分けた例を示
す。７００は製品の外周であり、７１０は第１のパター
ン領域（例えばメモリセル領域）、７１１は第２のパタ
ーン領域（例えば周辺回路領域）、７１２は第３のパタ
ーン領域（例えばその他の領域）である。図７に示した
例は、パターン特性が同じパターン領域が複数存在する
場合も有り得ることを示すものである。パターン領域は
パターンの密度、あるいは機能といったパターン特性に
したがって分割される。６０は基板１、６１は半導体チ
ップ等の製品、６２は基板に形成した基板上での座標の
原点を示すマークである。Ｃｘは製品（半導体チップ
等）６１のｘ方向の寸法、Ｃｙは製品（半導体チップ
等）６１のｙ方向の寸法であり、製品６１はｘ−ｙ方向
にＣｘ、Ｃｙのピッチでマトリクス状に配置される。こ
の、製品６１の配置を示す座標情報は、露光装置（描画
装置）に与えられる条件でもあるため、露光装置または
露光装置を管理している製造管理用のコンピュータまた
はＣＡＤシステムからネットワーク８０を介して取得す
ることができ、製品の座標データとして記憶部分７３、
１７３に格納されている。

【００３０】従って、演算部６９において、検索部６５
によって記憶部分７３から検索された製品６１の配置を
示す座標情報と、検索部６５によって記憶部分７５、１
７５から検索された先に求められた欠陥の基板上での位
置座標情報（欠陥ｘ座標Ｓｔｘ＋Ｓｃｘ、欠陥ｙ座標Ｓ
ｔｙ）とを比較することで、欠陥がどの製品に位置する
かを求めることが可能になる。すなわち、演算部６９
は、先に求められた欠陥の基板内での座標を、製品の配
置のピッチで除算することで、製品の配置のマトリクス
でｘ方向には何番目、ｙ方向には何番目の製品にその欠
陥が存在するかを求めることが出来、その情報がメモリ
６８または記憶装置７６に格納される。また除算の剰余
は、欠陥が製品内のどこに位置するかを示す座標を表す
が、これは次に述べる製品内のどのパターン領域に欠陥
が位置するかを求める際に用いることが出来る。更に、
製品６１内は、通常、図７に示すように、パターンの密
度、あるいは機能といったパターン特性にしたがって複
数のパターン領域に分割される。一般的にこれらパター
ン領域はｘ−ｙ方向にならって矩形、あるいはそれを組
み合わせた多角形に分割されるので、それぞれの領域は
対角の２点の座標で表すことが出来る。すなわち領域７
１１は対角の２点７０１、７０２の座標により領域を定
義することができ、同様に特性が同じ二つのパターン領
域７１２は７０３、７０４および７０５、７０６の座標
で領域を定義できる。基板６０（１）上に同一の製品６
１を複数個形成する場合には、例に示した領域の対角点
７０１〜７０６の座標は基板上での座標でなく各製品６
１内での座標で示すことが有用である。すなわちパター
ン領域の座標情報に関しては一つの製品内での情報のみ
を持てば良いからである。また、この場合、欠陥がどの
パターン領域に位置するかは、先に求めた製品内での欠
陥座標と、製品内でのパターン領域情報の比較という形
で算出を行うことが出来るため、製品内座標を用いるこ
とはこの点においても有用である。このように、製品
（半導体チップ）６１内に分割される複数のパターン領
域の座標は、製品の設計によって定義されるものである
ため、ＣＡＤシステム（図示せず）からネットワーク８
０を介して取得されて記憶部分７３、１７３にパターン
領域座標データとして格納されている。

【００３１】更に、記憶部分７２に記憶される各パター
ン領域の特性データとしては、図１２に示すように、ホ
ール系のパターン１２００の場合において、パターンの
ｘ方向の大きさ１２１１（Ｈｘ）、パターンのｙ方向の
大きさ１２２１（Ｈｙ）、ｘ方向のパターン間隔１２１
２（Ｓｘ）、ｙ方向のパターン間隔１２２２（Ｓｙ）が
あり、また図１３に示すように、ライン系のパターン１
３００の場合において、パターンの幅１３０１（Ｌ
ｘ）、パターン間隔の幅１３０２（Ｓｘ）がある。この
ように、各パターン領域におけるパターンの幅とか、間
隔等の寸法に関する特性データは、描画するパターン情
報、即ち設計情報でもあるので、ＣＡＤシステムからネ
ットワーク８０は介して取得して記憶部分７２、１７２
に記憶させることが可能となる。次に、記憶部分７５、
１７５に記憶された検査データを元にパターン領域のパ
ターン特性に基づいて製品６１の歩留まり予測につい
て、図８を用いて説明する。

【００３２】まず、検索部６５は、ステップＳ８１にお
いて、記憶部分７５、１７５から入出力インターフェー
ス７０を介して被検査対象基板６０（１）を特定した形
で検出部１００における欠陥検査の結果である欠陥検査
のデータ（製造工程、被検査対象基板の座標系での欠陥
の位置座標、欠陥の大きさなどの特徴量）を取り込ん
で、一時メモリ６８に格納する。

【００３３】取り込まれる欠陥検査のデータとしては、
例えば、図９に示すように、検査した基板のロットＮ
ｏ．、ロットの内の何番目の基板であるかを示す基板Ｎ
ｏ．、検査を行った製造工程、検出した欠陥の欠陥Ｎ
ｏ．とそれぞれの欠陥の検出されたｘ、ｙ座標［μ
ｍ］、及び欠陥のｘ方向ｙ方向のそれぞれのサイズ［μ
ｍ］（図３参照）等がその内容である。そして、検索部
６５は、ステップＳ８９において、記憶部分７３、１７
３から入出力インターフェース７０を介して被検査対象
基板６０（１）に対する製品（半導体チップ）の位置を
示す製品座標のデータ（図６にて説明：（ｎＣｘ，ｍＣ
ｙ））を取り込んで、一時メモリ６８に格納する。次
に、演算部６９は、ステップＳ８２においてメモリ６８
に格納された両者の座標比較を行い、ステップＳ８３に
おいて各欠陥の存在する製品の位置（製品のＮｏ．）及
び、製品内での欠陥の位置を示す座標の算出を行って、
ステップＳ９２で出力できるようにメモリ６８または記
憶装置７６に記憶させる。ここでの算出結果の例を図１
０に示す。図９と重複する内容については説明を省略す
るが、各欠陥について欠陥が位置する製品（チップ）Ｎ
ｏ．および製品内座標で示した欠陥の位置（欠陥チップ
内ｘ座標［μｍ］、欠陥チップ内ｙ座標［μｍ］）が新
たな内容である。さらに、検索部６５は、ステップＳ９
０において、記憶部分７３、１７３から入出力インター
フェース７０を介して被検査対象基板６０（１）に対す
る製品（チップ）内のパターン領域の座標データ（図７
にて説明：７０１〜７０６の座標）を取り込んで、一時
メモリ６８に格納する。

【００３４】次に、演算部６９は、ステップＳ８４にお
いて、ステップＳ８３で算出された製品内欠陥位置座標
と上記メモリ６８に格納された各製品内での座標で表し
たパターン領域座標との比較を行い、ステップＳ８５に
おいて図１１に示すように各製品上で各欠陥がどのパタ
ーン領域に存在するか（「各パターン領域／各製品内」
の欠陥数）を算出して、ステップＳ９３で出力できるよ
うにメモリ６８または記憶装置７６に記憶させる。図１
１に示した実施例では、パターン領域がＡ、Ｂ、Ｃ３つ
に分けられる場合を示した。各欠陥がＡ、Ｂ、Ｃどのパ
ターン領域に存在するかが新たな内容である。その後、
検索部６５は、ステップＳ９１において、記憶部分７
２、１７２から入出力インターフェース７０を介して被
検査対象基板６０（１）に対する製品（半導体チップ）
内のパターン領域の特性データ（図１２、および図１３
に示すパターンの寸法などの特性データ）を取り込ん
で、一時メモリ６８に格納する。次に、演算部６９は、
ステップＳ８６において、ステップＳ８５で算出された
各欠陥がそれぞれ存在するパターン領域におけるメモリ
６８に格納されたパターン領域の特性情報と上記メモリ
６８に格納された欠陥の大きさなどの特徴量との比較を
行い、ステップＳ８７においてそれぞれの欠陥が製品に
不良を発生させる可能性を算出し、ステップＳ９４で出
力できるようにメモリ６８または記憶装置７６に記憶さ
せる。パターン特性およびパターン特性と欠陥の大きさ
の比較の具体例についてはのちほど説明する。さらに、
演算部６９は、ステップＳ８８においてメモリ６８また
は記憶装置７６に記憶されたここまでに求められた各製
品の不良発生確率から、基板全体の予測歩留を算出し、
ステップＳ９５で出力できるようにメモリ６８または記
憶装置７６に記憶させる。

【００３５】以上説明したように、メモリ６８または記
憶装置７６に記憶された算出結果は、検査した基板の検
査結果として表示手段６１、１６１に表示したり、記録
媒体６２、１６２に記録したり、ネットワーク８０を介
して他のプロセス処理装置等に出力することが可能であ
る。なお、メモリ６８または記憶装置７６に記憶された
算出結果の全てを必ずしも出力する必要はなく、そのう
ちのいずれかを選んで出力することとしても構わない。
ところで、本発明は、製品（チップ）の歩留は、欠陥の
大きさ等の特徴量と各パターン領域におけるパターン特
性との相関関係によって決まって来るを有することに着
目してものである。図１２および図１３の各々は、各パ
ターン領域におけるパターンの特性の一実施例を模式的
に示したものである。図１２は、パターンのｘ方向の大
きさ１２１１（Ｈｘ）、パターンのｙ方向の大きさ１２
２１（Ｈｙ）、ｘ方向のパターン間隔１２１２（Ｓ
ｘ）、およびｙ方向のパターン間隔１２２２（Ｓｙ）か
ら構成されたホール系のパターン１２００の特性を示
す。図１３は、パターンの幅１３０１（Ｌｘ）、および
パターン間隔の幅１３０２（Ｓｘ）から構成されたライ
ン系のパターン１３００の特性を示す。実際の製品の場
合、このような単純なパターンで形成されているわけで
はなく、ホール系のパターンとライン系のパターンとが
混在することになる場合もある。ホール系のパターンと
しては、層間絶縁膜における下層配線を上層配線につな
ぐスルーホールをあげることができる。ライン系パター
ンとしては絶縁膜上に形成された配線パターンをあげる
ことができる。

【００３６】特に、各パターン領域におけるパターン特
性としてパターンに関する寸法を考えた場合、このパタ
ーンの寸法と欠陥の大きさ等の特徴量との相関関係は、
製品（半導体チップ）が不良になる確率（歩留）を決め
る大きな要因となる。即ち、パターンの寸法としては、
図１２および図１３に示すパターン１２１１〜１２２
２、または１３０１〜１３０２の各寸法のうちの最小の
もの、すなわち最小パターン寸法（Ｓ１とする）が基準
となる。欠陥の大きさがパターンの最小寸法（Ｓ１）よ
り著しく小さくなれば、製品（チップ）が不良になる確
率（歩留）は著しく低下することに基づく。即ち、図１
４に示す如く、欠陥の大きさが最小パターン寸法Ｓ１よ
りも大きければ１００％欠陥を生じるという簡易なモデ
ルとなる。また、図１５に示す如く、ａ、ｂを１以上の
実数とした時に、最小パターン寸法Ｓ１の１／ａ以下で
あれば不良は生じない、またｂ倍以上であれば１００％
不良を引き起こし、その間の大きさの欠陥の製品に不良
を引き起こす可能性は直線補完により求められるという
モデルとなる。これらの不良発生確率のモデルは、記憶
部分７４、１７４に判定ルールデータとして各パターン
領域毎に設定されて格納されている。

【００３７】このように、演算部６９は、記憶部分７
４、１７４に格納されている各パターン領域毎の不良発
生確率のモデルに基づいて、ステップＳ８５で算出され
た各欠陥がそれぞれ存在するパターン領域におけるメモ
リ６８に格納されたパターン領域の特性情報と上記メモ
リ６８に格納された実際に検出された欠陥の大きさなど
の特徴量との相関関係から製品の不良発生確率を求める
ことができる。ところで、各パターン領域のパターン特
性と欠陥の大きさの関係から製品の不良発生確率を求め
るにあたっては、図１４、および図１５で示したよう
に、最小パターン寸法のみを用いるものでなくても良
く、さらにパターン寸法だけでなく、パターンの断面構
造や、パターンの機能も考慮に入れて求めても良い。当
然、図１２および図１３に示すホール系のパターンおよ
びライン系のパターンも絶縁膜に対して凹凸断面形状を
有することになるので、凹部や凸部は、配線パターンな
のか絶縁膜パターンなのか特定することが可能になっ
て、パターンの機能も考慮することが可能となる。

【００３８】次に、本発明に係る過去の欠陥検査の結果
と欠陥検査を行った製品の電気的試験の結果との比較か
ら求められたパターン領域別欠陥数〜製品歩留情報のデ
ータに基づいて、新たに行った欠陥検査の結果から、製
品の予測歩留を算出する実施例について、図１６を用い
て説明する。ステップＳ８１〜Ｓ８５、Ｓ８９〜Ｓ９
０、Ｓ９２〜Ｓ９３は、図８に示す実施例と同様であ
る。その後、演算部６９は、ステップＳ９６において、
メモリ６８に一時記憶された各欠陥の大きさ等の特徴量
に基に、欠陥のクラス分け行って、メモリ６８または記
憶装置７６に記憶させる。各欠陥の大きさが、図１１で
示す如く、ｘ方向ｙ方向のそれぞれで定義されている場
合は、例えば（ｘ方向寸法×ｙ方向寸法）の２乗根をと
るといった形で大きさのパラメータを一つにする処理を
おこなう。その結果は図１７に示す如く、欠陥サイズ
［μｍ］で現すことができる。即ち、演算部６９は、ス
テップＳ９６において、メモリ６８に記憶された各欠陥
の大きさ等の特徴量（図１７に示す欠陥サイズ［μ
ｍ］）に基に、図１８に示す如く欠陥の大きさをクラス
分けするためのテーブル（記憶部７４、１７４に判定ル
ールデータとして格納されている。）に基づいて、各欠
陥のクラス分けを行って、メモリ６８または記憶装置７
６に記憶させる。このクラス分けを行った結果を図１９
に欠陥クラス（Ｓ１〜Ｓ４）として示す。なお、欠陥サ
イズのクラス分けに際しては、例えば図４で説明したよ
うに欠陥の明るさを欠陥の大きさと関連付ける場合に
は、（ｘ方向寸法×ｙ方向寸法）の２乗根をとるといっ
た操作は不要であり、欠陥の明るさから求められた寸法
を図１８に示すようなテーブルに基づいてクラス分けを
行っても良いし、あるいは寸法に換算せずにいきなり欠
陥の明るさからクラス分けを行っても良い。また、ｘ方
向ｙ方向の寸法がそれぞれ検出できる場合でも、（ｘ方
向寸法×ｙ方向寸法）の２乗根をとるといった操作をせ
ずにそれぞれについてクラス分けするものでも良い。

【００３９】ここまでは各欠陥のデータについて処理を
行ってきたが、次に、演算部６９は、ここまで得られた
結果（メモリ６８または記憶装置７６に記憶された結
果）を製品（チップ）単位で整理し直し、図２０に示す
ように、各製品の各パターン領域毎（Ａ領域、Ｂ領域、
Ｃ領域）にどのクラスの欠陥（Ｓ１〜Ｓ４）がいくつ存
在するかという欠陥検査データ２１０にまとめてメモリ
６８または記憶装置７６に記憶させる。なお、記憶装置
７６には、過去の被検査対象基板６０（１）にして対各
製品の各パターン領域毎（Ａ領域、Ｂ領域、Ｃ領域）に
どのクラスの欠陥（Ｓ１〜Ｓ４）がいくつ存在するかと
いう過去の欠陥検査データ（図２０に示すような内容）
２２０１が格納され、過去の被検査対象基板６０（１）
に対して電気的試験検査装置（テスタ）９１によって検
査されたバーンイング試験も含めた各製品毎の電気的動
作試験結果データ（図２１に示す。）２２２１がネット
ワーク８０を介して記憶部分７１、１７１に格納されて
いる。従って、検索部６５は、ステップＳ１００におい
て、記憶装置７６に格納された過去の製品毎のパターン
領域毎のクラス分けされた欠陥の数を示す過去の欠陥検
査データ２２０１と、記憶部分７１、１７１に格納され
た過去の製品毎の良品（ビット救済できるものは一様良
品として扱う。）、不良品に関するバーンイング試験も
含めた電気的動作試験結果データ（過去の製品の歩留情
報を示す。）２２２１とを取り込んでメモリ６８または
記憶部分７４、１７４に判定ルールとして記憶すること
ができる。なお、図２０に示すデータ２１０は、過去の
被検査対象基板６０（１）に対する欠陥検査データでな
いため、図２１に示すデータ２１１との間には、相関関
係を有していない。図２１は、ある基板上に配列された
複数の製品の電気的動作試験の結果を示し、各製品の検
査結果は良品であれば１、不良品であれば０の値が記入
されている。なお、各製品でも救済回路によって救済可
能なものは、一様良品とする。

【００４０】そこで、演算部６９は、ステップＳ９７に
おいて、ステップＳ９６で算出されてメモリ６８または
記憶装置７６に記憶された欠陥検査データ（各製品の各
パターン領域毎（Ａ領域、Ｂ領域、Ｃ領域）にどのクラ
スの欠陥（Ｓ１〜Ｓ４）がいくつ存在するかという欠陥
検査データ）２１０と、検索部６５で検索されてメモリ
６８または記憶部分７４、１７４に記憶された過去の欠
陥検査データ２２０１と過去の製品毎の電気的動作試験
結果データ（過去の製品の歩留情報を示す。）２２２１
との相関関係とを比較し、ステップＳ９８において各製
品（各半導体チップ）の不良発生確率（各製品の不良発
生可能性）を定量的に予測し、ステップＳ１０１で出力
できるようにメモリ６８または記憶装置７６に記憶させ
る。過去の製品毎の電気的動作試験結果データ２２２１
は、過去の最終製品の良品、不良品で示される製品の歩
留情報を示すデータであるため、ステップＳ９６で算出
された製品内の各パターン領域毎の欠陥検査データ２１
１を過去の製品内のパターン領域毎の欠陥検査データ２
２０１と比較することによって、各製品（各チップ）内
の各パターン領域にどのクラスの欠陥がいくつ存在すれ
ばその製品の不良発生確率はどれだけになるということ
を定量的に予測することが可能となる。図２２は、過去
の製品毎の欠陥検査データ２２０１と過去の製品毎の電
気的動作試験結果データ（過去の製品の歩留情報を示
す。）２２２１との相関関係を過去の一枚の被検査対象
基板について検査マップで示したものである。実際に
は、この相関関係を多数の基板（製品）について行われ
てメモリ６８または記憶部分７４、１７４に蓄積される
ことになる。

【００４１】図２３は、過去の製品毎の欠陥検査データ
２２０１と過去の製品毎の電気的動作試験結果データ２
２２１との相関関係の第１の実施例である製品（半導体
チップ）上の欠陥の個数と製品の歩留との相関関係（歩
留予測データ）を示した図である。この図２３では、説
明を簡単にするために、欠陥のクラス一つ、パターン領
域も一つとした場合において、製品（チップ）上に（大
きさを問わず）欠陥がいくつあれば、その製品の歩留が
いくつになるかを表す歩留予測データである。これによ
り、新たに欠陥検査が行われた基板のある一つの製品に
関して、例えば「検出された欠陥が一つだったのでその
製品の歩留は約５０％、検出された欠陥が二つだったの
でその製品の歩留は約２５％、検出された欠陥が三つだ
ったのでその製品の歩留は約１０％、検出された欠陥が
四つだったのでその製品の歩留は約８％」といった形で
欠陥検査を行った直後に歩留を予測することが可能とな
る。

【００４２】図２４は、過去の製品毎の欠陥検査データ
２２０１と過去の製品毎の電気的動作試験結果データ２
２２１との相関関係の第２の実施例である製品（半導体
チップ）内の２つのパターン領域毎の欠陥の個数と製品
の歩留との相関関係（歩留予測データ）を示した図であ
る。即ち、製品内にパターン領域が２つ（Ａ，Ｂ）存在
する場合において、歩留予測データは図２４に示すよう
なものとなり、上記と同様に各製品の歩留予測を行うこ
とが可能となる。例えば、パターン領域Ａにおける欠陥
の個数が１で、パターン領域Ｂにおける欠陥の個数が０
の場合、製品（チップ）の歩留は約６７％、パターン領
域Ａにおける欠陥の個数が１で、パターン領域Ｂにおけ
る欠陥の個数が１の場合、製品（チップ）の歩留は約５
７％と予測することが可能となる。さらにパターン領域
を増やした場合、欠陥サイズのクラスを増やした場合も
同様にして歩留予測データを作成して各製品の欠陥検査
データ２１１からその製品（チップ）の歩留を予測する
ことが可能となる。

【００４３】以上説明したように、演算部６９におい
て、ステップＳ９６で算出されてメモリ６８または記憶
装置７６に記憶された欠陥検査データ２１０と、多数の
基板（製品）に亘って蓄積されてメモリ６８または記憶
部分７４、１７４に記憶された過去の製品毎の欠陥検査
データ２２０１と過去の製品毎の電気的動作試験結果デ
ータ２２２１との相関関係とを比較することによって、
図２５に示すように、製品（チップ）の不良発生確率
（歩留）を定量的に予測することが可能となる。次に、
演算部６９は、ステップＳ９９において、ステップＳ９
８で求められた各製品の不良発生確率から、基板全体の
予測歩留を算出し、ステップＳ１０２で出力できるよう
にメモリ６８または記憶装置７６に記憶させる。

【００４４】以上説明したように、メモリ６８または記
憶装置７６に記憶された算出結果は、検査した基板の検
査結果として表示手段６１、１６１に表示したり、記録
媒体６２、１６２に記録したり、ネットワーク８０を介
して他のプロセス処理装置等に出力することが可能であ
る。なお、メモリ６８または記憶装置７６に記憶された
算出結果の全てを必ずしも出力する必要はなく、そのう
ちのいずれかを選んで出力することとしても構わない。
以上、図８および図１６で説明した手順に基づき、検査
を行った基板の各製品についての歩留予測を行った結果
データを図２５に示す。また、歩留予測を行った結果デ
ータの表示例を図２６、および図２７に示す。図２６
は、検査した基板上の製品マップをとってそれぞれの製
品の予測不良確率を色分けで示したものである。これは
マップ中の各製品に数字を書き込むような表示にしても
良い。２６０１は基板輪郭、２６０２は基板上の各製品
を示している。図２６に示した例では基板全体に関して
の歩留情報もあわせて示してある。また、図２７は、基
板上の製品の予測不良確率のヒストグラムをとったもの
である。

【００４５】以上説明したように解析部２００、３００
から図２５〜図２７に示すような予測歩留（予測不良率
［％］）がロットＮｏ．、基板（ウエハ）Ｎｏ．、製造
工程名、製品（チップ）Ｎｏ．等の被検査対象基板に関
する情報を付加した状態で、製造ライン全体を管理する
製造管理システムや製造ラインを構成する各プロセス処
理装置や各プロセス処理装置間を搬送する搬送装置に出
力して提示することができるので、予想歩留に問題があ
る場合には、次に説明するような対策を施して歩留向上
をはかることができる。基板を製造する方法において対
策を施す方法としては、図２８〜図３１に示すように、
ある基板処理工程（基板処理工程（ｎ）とする）を行っ
た後に基板の欠陥検査を行い、その結果を基に、次に説
明する４つの選択肢から選択することによって次の基板
の処理工程、基板の処理の流れを決めることである。

【００４６】すなわち一番目は、図２８に示すように、
基板処理工程（ｎ）２８０１で処理された被検査対象基
板６０（１）を抜き取って欠陥検査工程２８０３におい
て前記した欠陥検査解析装置１００、２００、３００に
よる検査後、基板をそのまま通常の処理工程（基板処理
工程Ｎ＋１）２８０２に流す場合である。欠陥検査工程
２８０３で、基板の予測歩留に問題なしと判断された場
合にはこのような流れとなる。２番目は、図２９に示す
ように、基板処理工程（ｎ）２９０１で処理された被検
査対象基板６０（１）を抜き取って欠陥検査工程２９０
３において前記した欠陥検査解析装置１００、２００、
３００による検査後、基板処理工程（ｎ）２９０１で処
理された基板を後処理工程（１）２９０４に流し、その
後通常の基板処理工程（ｎ＋１）２９０２に戻す場合で
ある。基板後処理工程（１）２９０４は、例えば異物除
去のための洗浄工程などが考えられる。

【００４７】３番目は、図３０に示すように、基板処理
工程（ｎ）３００１で処理された被検査対象基板６０
（１）を抜き取って欠陥検査工程３００２において前記
した欠陥検査解析装置１００、２００、３００による検
査後、基板処理工程（ｎ）３００１で処理された基板を
後処理工程（２）３００３に流して、その後に基板処理
工程（ｎ）３００１以前の処理工程に戻す場合である。
これは、例えば基板の露光に関する一連の工程、すなわ
ちレジスト塗布→ベーク→露光→現像の工程で、現像後
に欠陥検査を行い、そこで問題ありと判断された場合、
レジストを再剥離（これが基板後処理工程（２）３００
３に相当）した後に、再度レジスト塗布工程に戻して処
理工程をやり直すといった場合が考えられる。４番目
は、基板処理工程（ｎ）３１０１で処理された被検査対
象基板６０（１）を抜き取って欠陥検査工程３１０２に
おいて前記した欠陥検査解析装置１００、２００、３０
０による欠陥検査によって歩留確保の見込み無しと判断
された場合に、基板処理工程（ｎ）３１０１で処理され
た基板を廃棄するという場合である。これは、歩留確保
の見込みの無い基板に対して処理を行うといった無駄を
避けて、生産性を向上させるという効果がある。

【００４８】以上は、基板製造ラインにおいて、欠陥検
査の結果を基板（製品）そのものにフィードバックする
という点について説明したが、次に基板処理工程（基板
処理工程）にフィードバックする点について図３２を用
いて説明する。図３２は、基板処理工程３２０１の直前
に前記した欠陥検査解析装置１００、２００、３００に
よる欠陥検査工程３２０２があり、その（１）処理前検
査結果３２１２を得るとともに基板処理工程３２０１の
直後にも前記した欠陥検査解析装置１００、２００、３
００による欠陥検査処理工程３２０３があり、その検査
結果３２１３を得るという処理の流れを示したものであ
る。処理の流れを以上のように構成することで、基板処
理工程３２０１の処理前の検査結果３２１２と処理後の
検査結果３２１３とを得ることが出来る。ここで、処理
前の検査結果３２１２と処理後の３２１３の比較を行う
ことで、処理前から基板上に存在した欠陥３２２２と、
処理によって発生した欠陥３２２３を分離することかで
き、基板処理工程３２０１で発生した欠陥３２２３のみ
を抽出した結果３２１４を得ることが出来る。検査結果
の比較は例えば検出した欠陥の座標の比較を行い、処理
後の検査結果３２１３にある欠陥のうち、処理前の検査
結果３２１２でも同じ座標に欠陥が存在した場合にはそ
の欠陥を処理前から基板上に存在した欠陥とみなすよう
な方法が考えられる。このようにして、基板処理工程３
２０１によって発生した欠陥を抽出して、先に図８ある
いは図１６で説明したような手順でそれら欠陥が製品不
良を引き起こす可能性を算出することで、特定の基板処
理工程で発生した欠陥が歩留にどのような影響を及ぼす
かを予測することが出来る。このことの効果は、例え
ば、一つの基板処理工程３２０１について継続的にデー
タを取ることで、その基板処理工程で用いているプロセ
ス処理装置のメインテナンス（たとえば処理装置の全
掃）時期を的確に把握することが可能になり、効率化が
はかれること、すなわちプロセス処理装置の状態が経時
変化を起こして、または装置が異常を起こして、明らか
に製品の歩留に悪影響を及ぼすようになった時点を正し
く把握することが出来るようになるため、必要なタイミ
ングで無駄のないメインテナンスを行うことができ、生
産効率を上げることが出来る。また、他の効果として
は、複数の基板処理工程３２０１に対して上記で説明し
たデータを取得し、それぞれの基板処理工程３２０１で
発生した欠陥が歩留にどのような影響を及ぼすかを予測
して、その予測を基板処理工程ごとに比較することによ
り、製品の歩留に影響する基板処理工程の順位付けを行
うことができることが挙げられる。製品の歩留に影響す
る順位の高い処理工程から先に欠陥減少のための対策に
着手することで、製品の歩留を早期に向上させることが
可能となるものである。

【００４９】図３３は、基板上の欠陥の分布の形態か
ら、欠陥を分類した例を示す図である。３３０１に示す
ような検出欠陥マップがあった場合、欠陥の分布の形態
に基づいて欠陥を以下のように分類することが可能であ
る。（１）直線状に分布する欠陥３３１１、（２）ある
広い領域にまとまって分布する欠陥（領域性不良）３３
１２、（３）密集して存在する欠陥３３１３、（４）基
板全体にランダムに存在する欠陥３３１４、などであ
る。これら欠陥の分布の形態は、欠陥の発生原因と関連
することが考えられる。例えば直線状の不良であれば基
板のハンドリング時のキズである可能性が考えられる。
このように分類した欠陥のそれぞれについて図８あるい
は図１６で説明したような手順で、それら欠陥が製品不
良を引き起こす可能性を算出することで、これらのう
ち、どの不良に対して重点的に対策すべきかの順位付け
を行うことができ、順位の高いものから対策すること
で、製品の歩留を早期に向上させることが可能となる。
更に、これと図３２で説明した方法とを組み合わせるこ
とで、どの基板処理装置で、どのような原因で、どのよ
うな欠陥が発生し、それが製品の歩留にどのように影響
をあたえるかを把握することができ、より大きな効果を
上げることが出来る。

【００５０】

【発明の効果】本発明によれば、半導体ウエハなどの表
面に回路パターンを形成した基板の欠陥検査において、
検査結果を製品の歩留りと関連付けることが可能にな
り、それによって検査結果の製造工程へのフィードバッ
クを容易にすることにより、製品歩留りの向上、並びに
製品の生産性の向上を実現することができる効果を奏す
る。

【００５１】また、本発明によれば、半導体ウエハおよ
びホトマスク、レチクル、液晶基板、ハードディスクド
ライブの薄膜ヘッド等の基板を高歩留で製造することが
できる効果を奏する。

【図面の簡単な説明】

【図１】本発明に係る歩留予測システムの第１の実施形
態を示す構成図である。

【図２】本発明に係る歩留予測システムの第２の実施形
態を示す構成図である。

【図３】欠陥の特徴量の一つである大きさを面積等によ
って求める方法を説明するための図である。

【図４】欠陥の特徴量の一つである大きさを検出光の強
度から求める方法を説明するための図である。

【図５】被検査対象基板に対して設定された座標系での
欠陥の位置座標を求める方法を説明するための図であ
る。

【図６】被検査対象基板（半導体ウエハ）上に配置され
た製品（半導体チップ）を説明するための図である。

【図７】製品（半導体チップ）内に設けられた互いに特
性を異にした複数のパターン領域を示す図である。

【図８】本発明に係る歩留予測システムの解析部におい
て製品（チップ）毎の不良発生率（歩留）を予測する処
理フローの第１の実施例を示す図である。

【図９】本発明に係る歩留予測システムの欠陥検出部に
より得られる欠陥検査データ（欠陥の基板座標系に対す
る位置座標、欠陥の大きさ）の一実施例を示す図であ
る。

【図１０】本発明に係る歩留予測システムの解析部にお
いて、算出されたデータ（各欠陥がどの製品（チップ）
上に存在するか（チップＮｏ．）、欠陥が存在するチッ
プ内位置座標、欠陥の大きさ等）の一実施例を示す図で
ある。

【図１１】本発明に係る歩留予測システムの解析部にお
いて、算出されたデータ（各欠陥がどの製品（チップ）
上に存在するか（チップＮｏ．）、各欠陥がどのパター
ン領域上に存在するか（パターン領域）、欠陥の大きさ
等）の一実施例を示す図である。

【図１２】製品内に設けられたパターン領域における特
性（例えば、パターン密度）の第１の実施例を示す説明
図である。

【図１３】製品内に設けられたパターン領域における特
性（例えば、パターン密度）の第２の実施例を示す説明
図である。

【図１４】本発明に係る欠陥の大きさと不良発生確率と
の相関関係の第１の実施例を示す説明図である。

【図１５】本発明に係る欠陥の大きさと不良発生確率と
の相関関係の第２の実施例を示す説明図である。

【図１６】本発明に係る歩留予測システムの解析部にお
いて製品（チップ）毎の不良発生率（歩留）を予測する
処理フローの第２の実施例を示す図である。

【図１７】本発明に係る歩留予測システムの解析部にお
いて、算出されたデータ（欠陥の存在するチップ、パタ
ーン領域、欠陥の大きさ）の一実施例を示す図である。

【図１８】本発明に係る歩留予測システムの解析部にお
いて、欠陥の特徴量の一つであるサイズに基づいて欠陥
をクラス分けするための基準の一実施例を示す図であ
る。

【図１９】本発明に係る歩留予測システムの解析部にお
いて、図１６で示したデータを元に、図１７に示した基
準により欠陥のクラス分けを行った結果を示す図であ
る。

【図２０】本発明に係る歩留予測システムの解析部にお
いて、各チップの各領域ごとに存在する欠陥の個数を、
クラスに分けて求めた結果の一実施例を示す図である。

【図２１】過去の基板に対して電気的動作試験によって
各製品（各チップ）の良不良を判定した電気的動作試験
結果データの一実施例を示す図である。

【図２２】欠陥検査結果と電気的試験結果の比較をマッ
プイメージで図示した説明図である。

【図２３】本発明に係る歩留予測システムの解析部にお
いて、歩留予測をするための判定ルールであるチップ全
域を１つのパターン領域とみなし、かつすべての欠陥を
一つのクラスにみなした場合の歩留予測データを示す図
である。

【図２４】本発明に係る歩留予測システムの解析部にお
いて、歩留予測をするための判定ルールであるチップ全
域を２つのパターン領域に分けた場合の歩留予測データ
を示す図である。

【図２５】本発明に係る歩留予測システムの解析部にお
いて製品（チップ）毎の不良発生率（歩留）を予測する
処理フローの第１および第２の実施例に基いて算出され
た各製品（チップ）の予測不良率の一実施例を示す図で
ある。

【図２６】本発明に係る歩留予測システムの解析部にお
いて算出された各チップの予測不良率を表示手段に表示
して出力する第１の実施例を示す図である。

【図２７】本発明に係る歩留予測システムの解析部にお
いて算出された各チップの予測不良率を表示手段に表示
して出力する第２の実施例を示す図である。

【図２８】本発明に係る基板の製造方法の第１の実施例
である基板の流れを示す図である。

【図２９】本発明に係る基板の製造方法の第２の実施例
である基板の流れを示す図である。

【図３０】本発明に係る基板の製造方法の第３の実施例
である基板の流れを示す図である。

【図３１】本発明に係る基板の製造方法の第４の実施例
である基板の流れを示す図である。

【図３２】欠陥検査の結果を比較することで、ある基板
処理工程で発生した欠陥を特定する方法の説明図であ
る。

【図３３】基板上の欠陥の特徴量の一つである分布の形
態から、欠陥を分類した結果を示す図である。

【符号の説明】

１、６０…被検査対象基板、１０…ｙステージ、１１…
ｘステーシ、１２…ステージ駆動手段、２１…照明光
源、２２…照明光学系、４１…検出光学系（集光レン
ズ）、４２…検出器（リニアイメージセンサ）、５１…
信号処理部、５２…機構制御部、６１…表示手段（モニ
タ）、６２…ドライブ、６３…入力手段、６４…プログ
ラム記憶部、６５…検索部、６７…主制御部、６８…メ
モリ、６９…演算部、７０…入出力インターフェース、
７１、１７１…電気的動作試験結果データ記憶部分、７
２、１７２…パターン領域の特性データ記憶部分、７
３、１７３…パターン領域の位置座標データ記憶部分、
７４、１７４…判定ルールデータ記憶部分、７５、１７
５…欠陥検査結果データ記憶部分、７６…記憶装置、８
０…ネットワーク、９１…電気的試験検査装置（テス
タ）、１００…欠陥検出部、２００、３００…解析部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 前田 俊二 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 岡 健次 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 渡辺 健二 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 Ｆターム(参考） 2G051 AA51 AA56 AA65 AB02 BA10 CA03 CB05 DA07 EA11 EA12 EA14 EB01 EC01 EC02 EC06 ED01 ED09 ED21 4M106 AA01 AA09 BA02 BA05 BA10 CA39 CA42 CA43 CA50 DA15 DB04 DB07 DB11 DB20 DH53 DJ04 DJ18 DJ20 DJ21 DJ23 DJ38 DJ40

Claims (24)

【特許請求の範囲】
1. 【請求項１】少なくとも一つのパターン領域からなる回
   路パターンを持つ１個以上の製品を表面に形成した基板
   から得られる物理量に基づく画像信号を検出し、該検出
   された画像信号に基いて欠陥を検出し、該検出された欠
   陥の位置座標を前記基板に対して設定された基板座標系
   で算出する欠陥検出工程と、 該欠陥検出工程で算出された基板座標系での欠陥の位置
   座標を元に、予め設定されている前記基板座標系での製
   品の位置座標および該製品に対するパターン領域の位置
   座標に基いて、前記検出された欠陥が位置する製品内の
   パターン領域を算出することによって製品内のパターン
   領域に対する欠陥の個数を計数し、該計数された製品内
   のパターン領域に対する欠陥の個数を元に、予め蓄積さ
   れた製品内のパターン領域の特性に対する欠陥の個数と
   製品毎の不良発生確率との相関関係を示す不良発生予測
   データから製品毎の不良発生確率を予測する解析工程と
   を有することを特徴とする歩留予測方法。
2. 【請求項２】少なくとも一つのパターン領域からなる回
   路パターンを持つ１個以上の製品を表面に形成した基板
   から得られる物理量に基づく画像信号を検出し、該検出
   された画像信号に基いて欠陥を検出し、該検出された欠
   陥の特徴量を算出し、前記検出された欠陥の位置座標を
   前記基板に対して設定された基板座標系で算出する欠陥
   検出工程と、 該欠陥検出工程で算出された基板座標系での欠陥の位置
   座標を元に、予め設定されている前記基板座標系での製
   品の位置座標および該製品に対するパターン領域の位置
   座標に基いて、前記欠陥検出工程で算出された特徴量を
   有する欠陥が位置する製品内のパターン領域を算出し、
   該算出された特徴量を有する欠陥が位置する製品内のパ
   ターン領域を元に、予め蓄積された製品内のパターン領
   域の特性に対する欠陥の特徴量と製品毎の不良発生確率
   との相関関係を示す不良発生予測データから製品毎の不
   良発生確率を予測する解析工程とを有することを特徴と
   する歩留予測方法。
3. 【請求項３】少なくとも一つのパターン領域からなる回
   路パターンを持つ１個以上の製品を表面に形成した基板
   から得られる物理量に基づく画像信号を検出し、該検出
   された画像信号に基いて欠陥を検出し、該検出された欠
   陥の特徴量を算出し、前記検出された欠陥の位置座標を
   前記基板に対して設定された基板座標系で算出する欠陥
   検出工程と、 該欠陥検出工程で算出された基板座標系での欠陥の位置
   座標を元に、予め設定されている前記基板座標系での製
   品の位置座標および該製品に対するパターン領域の位置
   座標に基いて、前記欠陥検出工程で算出された特徴量を
   有する欠陥が位置する製品内のパターン領域を算出する
   ことによって製品内のパターン領域に対する前記特徴量
   を有する欠陥の個数を計数し、該計数された製品内のパ
   ターン領域に対する前記特徴量を有する欠陥の個数を元
   に、予め蓄積された製品内のパターン領域の特性に対す
   る特徴量を有する欠陥の個数と製品毎の不良発生確率と
   の相関関係を示す不良発生予測データから製品毎の不良
   発生確率を予測する解析工程とを有することを特徴とす
   る歩留予測方法。
4. 【請求項４】少なくとも一つのパターン領域からなる回
   路パターンを持つ１個以上の製品を表面に形成した基板
   から得られる物理量に基づく画像信号を検出し、該検出
   された画像信号に基いて欠陥を検出し、該検出された欠
   陥の特徴量を算出し、前記検出された欠陥の位置座標を
   前記基板に対して設定された基板座標系で算出する欠陥
   検出工程と、 該欠陥検出工程で算出された欠陥の特徴量に基いて欠陥
   についてクラス分けし、前記欠陥検出工程で算出された
   基板座標系での欠陥の位置座標を元に、予め設定されて
   いる前記基板座標系での製品の位置座標および該製品に
   対するパターン領域の位置座標に基いて、前記クラス分
   けされた欠陥が位置する製品内のパターン領域を算出す
   ることによって製品内のパターン領域に対するクラス分
   けされた欠陥の個数を計数し、該計数された製品内のパ
   ターン領域に対するクラス分けされた欠陥の個数を元
   に、予め蓄積された製品内のパターン領域の特性に対す
   るクラス分けされた欠陥の個数と製品毎の不良発生確率
   との相関関係を示す不良発生予測データから製品毎の不
   良発生確率を予測する解析工程とを有することを特徴と
   する歩留予測方法。
5. 【請求項５】互いに特性を異にする複数のパターン領域
   からなる回路パターンを持つ１個以上の製品を表面に形
   成した基板から得られる物理量に基づく画像信号を検出
   し、該検出された画像信号に基いて欠陥を検出し、該検
   出された欠陥の位置座標を前記基板に対して設定された
   基板座標系で算出する欠陥検出工程と、 該欠陥検出工程で算出された基板座標系での欠陥の位置
   座標を元に、予め設定されている前記基板座標系での製
   品の位置座標および該製品に対する各パターン領域の位
   置座標に基いて、前記検出された欠陥が位置する製品内
   のパターン領域を算出することによって製品内のパター
   ン領域毎の欠陥の個数を計数し、該計数された製品内の
   パターン領域毎の欠陥の個数を元に、予め蓄積された製
   品内の各パターン領域の特性に対する欠陥の個数と製品
   毎の不良発生確率との相関関係を示す不良発生予測デー
   タから製品毎の不良発生確率を予測する解析工程とを有
   することを特徴とする歩留予測方法。
6. 【請求項６】互いに特性を異にする複数のパターン領域
   からなる回路パターンを持つ１個以上の製品を表面に形
   成した基板から得られる物理量に基づく画像信号を検出
   し、該検出された画像信号に基いて欠陥を検出し、該検
   出された欠陥の特徴量を算出し、前記検出された欠陥の
   位置座標を前記基板に対して設定された基板座標系で算
   出する欠陥検出工程と、 該欠陥検出工程で算出された基板座標系での欠陥の位置
   座標を元に、予め設定されている前記基板座標系での製
   品の位置座標および該製品に対する各パターン領域の位
   置座標に基いて、前記欠陥検出工程で算出された特徴量
   を有する欠陥が位置する製品内のパターン領域を算出
   し、該算出された特徴量を有する欠陥が位置する製品内
   のパターン領域を元に、予め蓄積された製品内の各パタ
   ーン領域の特性に対する欠陥の特徴量と製品毎の不良発
   生確率との相関関係を示す不良発生予測データから製品
   毎の不良発生確率を予測する解析工程とを有することを
   特徴とする歩留予測方法。
7. 【請求項７】互いに特性を異にする複数のパターン領域
   からなる回路パターンを持つ１個以上の製品を表面に形
   成した基板から得られる物理量に基づく画像信号を検出
   し、該検出された画像信号に基いて欠陥を検出し、該検
   出された欠陥の特徴量を算出し、前記検出された欠陥の
   位置座標を前記基板に対して設定された基板座標系で算
   出する欠陥検出工程と、 該欠陥検出工程で算出された基板座標系での欠陥の位置
   座標を元に、予め設定されている前記基板座標系での製
   品の位置座標および該製品に対する各パターン領域の位
   置座標に基いて、前記欠陥検出工程で算出された特徴量
   を有する欠陥が位置する製品内のパターン領域を算出す
   ることによって製品内のパターン領域に対する前記特徴
   量を有する欠陥の個数を計数し、該計数された製品内の
   パターン領域毎の前記特徴量を有する欠陥の個数を元
   に、予め蓄積された製品内の各パターン領域の特性に対
   する特徴量を有する欠陥の個数と製品毎の不良発生確率
   との相関関係を示す不良発生予測データから製品毎の不
   良発生確率を予測する解析工程とを有することを特徴と
   する歩留予測方法。
8. 【請求項８】互いに特性を異にする複数のパターン領域
   からなる回路パターンを持つ１個以上の製品を表面に形
   成した基板から得られる物理量に基づく画像信号を検出
   し、該検出された画像信号に基いて欠陥を検出し、該検
   出された欠陥の特徴量を算出し、前記検出された欠陥の
   位置座標を前記基板に対して設定された基板座標系で算
   出する欠陥検出工程と、 該欠陥検出工程で算出された欠陥の特徴量に基いて欠陥
   についてクラス分けし、前記欠陥検出工程で算出された
   基板座標系での欠陥の位置座標を元に、予め設定されて
   いる前記基板座標系での製品の位置座標および該製品に
   対する各パターン領域の位置座標に基いて、前記クラス
   分けされた欠陥が位置する製品内のパターン領域を算出
   することによって製品内のパターン領域毎のクラス分け
   された欠陥の個数を計数し、該計数された製品内のパタ
   ーン領域毎のクラス分けされた欠陥の個数を元に、予め
   蓄積された製品内の各パターン領域の特性に対するクラ
   ス分けされた欠陥の個数と製品毎の不良発生確率との相
   関関係を示す不良発生予測データから製品毎の不良発生
   確率を予測する解析工程とを有することを特徴とする歩
   留予測方法。
9. 【請求項９】前記解析工程において、予測された製品毎
   の不良発生確率を元に、基板としての製品の不良発生確
   率を予測することを特徴とする請求項１または２または
   ３または４または５または６または７または８記載の歩
   留予測方法。
10. 【請求項１０】前記解析工程において、前記相関関係を
    示す不良発生予測データにおける製品毎の不良発生確率
    を、電気的動作試験が可能なようにほぼ完成され、欠陥
    を有する製品に対する電気的動作試験の結果に基づいて
    取得することを特徴とする請求項１または２または３ま
    たは４または５または６または７または８記載の歩留予
    測方法。
11. 【請求項１１】前記解析工程において、予測された製品
    毎の不良発生確率を出力することを特徴とする請求項１
    または２または３または４または５または６または７ま
    たは８記載の歩留予測方法。
12. 【請求項１２】前記解析工程において、予測された製品
    毎の不良発生確率を、基板単位またはロット単位で出力
    することを特徴とする請求項１または２または３または
    ４または５または６または７または８記載の歩留予測方
    法。
13. 【請求項１３】前記解析工程において、予測された製品
    毎の不良発生確率を、製造工程単位で出力することを特
    徴とする請求項１または２または３または４または５ま
    たは６または７または８記載の歩留予測方法。
14. 【請求項１４】請求項１または２または３または４また
    は５または６または７または８記載の歩留予測方法を用
    いて予測された製品毎の不良発生確率を基板処理プロセ
    スにフィードバックして基板を製造することを特徴とす
    る基板の製造方法。
15. 【請求項１５】請求項１または２または３または４また
    は５または６または７または８記載の歩留予測方法を用
    いて予測された製品毎の不良発生確率を基板処理プロセ
    スにフィードバックして半導体基板を製造することを特
    徴とする基板の製造方法。
16. 【請求項１６】少なくとも一つのパターン領域からなる
    回路パターンを持つ１個以上の製品を表面に形成した基
    板から得られる物理量に基づく画像信号を検出し、該検
    出された画像信号に基いて欠陥を検出し、該検出された
    欠陥の位置座標を前記基板に対して設定された基板座標
    系で算出する欠陥検出部と、 該欠陥検出部で算出された基板座標系での欠陥の位置座
    標を元に、予め設定されている前記基板座標系での製品
    の位置座標および該製品に対するパターン領域の位置座
    標に基いて、前記検出された欠陥が位置する製品内のパ
    ターン領域を算出することによって製品内のパターン領
    域に対する欠陥の個数を計数し、該計数された製品内の
    パターン領域に対する欠陥の個数を元に、予め蓄積され
    た製品内のパターン領域の特性に対する欠陥の個数と製
    品毎の不良発生確率との相関関係を示す不良発生予測デ
    ータから製品毎の不良発生確率を予測する解析部とを備
    えたことを特徴とする歩留予測システム。
17. 【請求項１７】少なくとも一つのパターン領域からなる
    回路パターンを持つ１個以上の製品を表面に形成した基
    板から得られる物理量に基づく画像信号を検出し、該検
    出された画像信号に基いて欠陥を検出し、該検出された
    欠陥の特徴量を算出し、前記検出された欠陥の位置座標
    を前記基板に対して設定された基板座標系で算出する欠
    陥検出部と、 該欠陥検出部で算出された基板座標系での欠陥の位置座
    標を元に、予め設定されている前記基板座標系での製品
    の位置座標および該製品に対するパターン領域の位置座
    標に基いて、前記欠陥検出工程で算出された特徴量を有
    する欠陥が位置する製品内のパターン領域を算出し、該
    算出された特徴量を有する欠陥が位置する製品内のパタ
    ーン領域を元に、予め蓄積された製品内のパターン領域
    の特性に対する欠陥の特徴量と製品毎の不良発生確率と
    の相関関係を示す不良発生予測データから製品毎の不良
    発生確率を予測する解析部とを備えたことを特徴とする
    歩留予測システム。
18. 【請求項１８】少なくとも一つのパターン領域からなる
    回路パターンを持つ１個以上の製品を表面に形成した基
    板から得られる物理量に基づく画像信号を検出し、該検
    出された画像信号に基いて欠陥を検出し、該検出された
    欠陥の特徴量を算出し、前記検出された欠陥の位置座標
    を前記基板に対して設定された基板座標系で算出する欠
    陥検出部と、 該欠陥検出部で算出された基板座標系での欠陥の位置座
    標を元に、予め設定されている前記基板座標系での製品
    の位置座標および該製品に対するパターン領域の位置座
    標に基いて、前記欠陥検出工程で算出された特徴量を有
    する欠陥が位置する製品内のパターン領域を算出するこ
    とによって製品内のパターン領域に対する前記特徴量を
    有する欠陥の個数を計数し、該計数された製品内のパタ
    ーン領域に対する前記特徴量を有する欠陥の個数を元
    に、予め蓄積された製品内のパターン領域の特性に対す
    る特徴量を有する欠陥の個数と製品毎の不良発生確率と
    の相関関係を示す不良発生予測データから製品毎の不良
    発生確率を予測する解析部とを備えたことを特徴とする
    歩留予測システム。
19. 【請求項１９】少なくとも一つのパターン領域からなる
    回路パターンを持つ１個以上の製品を表面に形成した基
    板から得られる物理量に基づく画像信号を検出し、該検
    出された画像信号に基いて欠陥を検出し、該検出された
    欠陥の特徴量を算出し、前記検出された欠陥の位置座標
    を前記基板に対して設定された基板座標系で算出する欠
    陥検出部と、 該欠陥検出部で算出された欠陥の特徴量に基いて欠陥に
    ついてクラス分けし、前記欠陥検出工程で算出された基
    板座標系での欠陥の位置座標を元に、予め設定されてい
    る前記基板座標系での製品の位置座標および該製品に対
    するパターン領域の位置座標に基いて、前記クラス分け
    された欠陥が位置する製品内のパターン領域を算出する
    ことによって製品内のパターン領域に対するクラス分け
    された欠陥の個数を計数し、該計数された製品内のパタ
    ーン領域に対するクラス分けされた欠陥の個数を元に、
    予め蓄積された製品内のパターン領域の特性に対するク
    ラス分けされた欠陥の個数と製品毎の不良発生確率との
    相関関係を示す不良発生予測データから製品毎の不良発
    生確率を予測する解析部とを備えたことを特徴とする歩
    留予測システム。
20. 【請求項２０】前記解析部において、予測された製品毎
    の不良発生確率を元に、基板としての製品の不良発生確
    率を予測することを特徴とする請求項１６または１７ま
    たは１８または１９記載の歩留予測システム。
21. 【請求項２１】前記解析部において、前記相関関係を示
    す不良発生予測データにおける製品毎の不良発生確率
    を、電気的動作試験が可能なようにほぼ完成され、欠陥
    を有する製品に対する電気的動作試験の結果に基づいて
    取得するように構成することを特徴とする請求項１６ま
    たは１７または１８または１９記載の歩留予測システ
    ム。
22. 【請求項２２】前記解析部において、予測された製品毎
    の不良発生確率を出力する出力手段を有することを特徴
    とする請求項１６または１７または１８または１９記載
    の歩留予測システム。
23. 【請求項２３】前記解析部において、予測された製品毎
    の不良発生確率を、基板単位またはロット単位で出力す
    る出力手段を有することを特徴とする請求項１６または
    １７または１８または１９記載の歩留予測システム。
24. 【請求項２４】前記解析部において、予測された製品毎
    の不良発生確率を、製造工程単位で出力する出力手段を
    有することを特徴とする請求項１６または１７または１
    ８または１９記載の歩留予測システム。