KR20080027223A - 반도체 불량 해석 장치, 불량 해석 방법, 불량 해석프로그램 및 불량 해석 시스템 - Google Patents

반도체 불량 해석 장치, 불량 해석 방법, 불량 해석프로그램 및 불량 해석 시스템 Download PDF

Info

Publication number
KR20080027223A
KR20080027223A KR1020077024956A KR20077024956A KR20080027223A KR 20080027223 A KR20080027223 A KR 20080027223A KR 1020077024956 A KR1020077024956 A KR 1020077024956A KR 20077024956 A KR20077024956 A KR 20077024956A KR 20080027223 A KR20080027223 A KR 20080027223A
Authority
KR
South Korea
Prior art keywords
image
analysis
layout
superimposed
semiconductor device
Prior art date
Application number
KR1020077024956A
Other languages
English (en)
Other versions
KR101277407B1 (ko
Inventor
마사히로 다케다
카즈히로 호타
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20080027223A publication Critical patent/KR20080027223A/ko
Application granted granted Critical
Publication of KR101277407B1 publication Critical patent/KR101277407B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Biochemistry (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Chemical & Material Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Quality & Reliability (AREA)
  • Analytical Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

반도체 디바이스의 패턴 화상(P1)을 적어도 취득하는 검사 정보 취득부(11)와, 레이아웃 화상(P3)을 취득하는 레이아웃 정보 취득부(12)와, 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석부(13)와, 불량 해석에 대한 정보를 표시 장치(40)에 표시시키는 해석 화면 표시 제어부(14)에 의해 불량 해석 장치(10)를 구성한다. 해석 화면 표시 제어부(14)는 표시 장치(40)에 표시시키는 반도체 디바이스의 화상으로서 패턴 화상(P1)과 레이아웃 화상(P3)을 중첩한 중첩 화상을 생성하는 동시에, 중첩 화상에서의 패턴 화상(P1)에 대한 레이아웃 화상(P3)의 투과율을 설정한다. 이에 의해, 반도체 디바이스의 불량의 해석을 양호한 효율로 확실하게 행하는 것이 가능한 반도체 불량 해석 장치, 해석 방법, 해석 프로그램 및 해석 시스템이 실현된다.

Description

반도체 불량 해석 장치, 불량 해석 방법, 불량 해석 프로그램 및 불량 해석 시스템{SEMICONDUCTOR FAILURE ANALYZING APPARATUS, SEMICONDUCTOR FAILURE ANALYZING METHOD, SEMICONDUCTOR FAILURE ANALYZING PROGRAM AND SEMICONDUCTOR FAILURE ANALYZING SYSTEM}
본 발명은 반도체 디바이스의 불량에 대해 해석을 행하기 위한 반도체 불량 해석 장치, 불량 해석 방법, 불량 해석 프로그램 및 불량 해석 시스템에 관한 것이다.
반도체 디바이스의 불량을 해석하기 위한 관찰 화상(畵像)을 취득하는 반도체 검사 장치로서는 종래 에미션(emission) 현미경, OBIRCH(Optical Beam Induced Resistance Change) 장치, 시간 분해 에미션 현미경 등이 이용되고 있다. 이들 검사 장치에서는 불량 관찰 화상으로서 취득되는 발광 화상이나 OBIRCH 화상을 이용하여 반도체 디바이스의 고장 개소(箇所) 등의 불량을 해석할 수 있다(예를 들어 특허 문헌 1, 2 참조).
특허 문헌 1 : 일본 특개 2003-86689호 공보
특허 문헌 2 : 일본 특개 2003-303746호 공보
최근 반도체 불량 해석에 있어서, 해석 대상이 되는 반도체 디바이스의 미세 화나 고집적화가 진행되고 있고, 상기한 검사 장치 등을 이용한 불량 개소의 해석을 신속하게 행하는 것이 곤란하게 되고 있다. 따라서, 이와 같은 반도체 디바이스에 대해 불량 개소의 해석을 행하기 위해서는, 관찰 화상으로부터 반도체 디바이스의 불량 개소를 추정하기 위한 해석 처리의 효율을 향상하는 것이 필요 불가결하다.
본 발명은 이상의 문제점을 해결하기 위해 이루어진 것으로, 관찰 화상을 이용한 반도체 디바이스의 불량의 해석을 양호한 효율로 행하는 것이 가능한 반도체 불량 해석 장치, 반도체 불량 해석 방법, 반도체 불량 해석 프로그램 및 반도체 불량 해석 시스템을 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위해, 본 발명에 의한 반도체 불량 해석 장치는, 반도체 디바이스의 관찰 화상을 이용하여 그 불량을 해석하는 반도체 불량 해석 장치로서, (1) 적어도 반도체 디바이스의 통상의 관찰 화상인 패턴 화상을 관찰 화상으로서 포함하는 검사 정보를 취득하는 검사 정보 취득 수단과; (2) 반도체 디바이스의 레이아웃(layout) 화상을 포함하는 레이아웃 정보를 취득하는 레이아웃 정보 취득 수단과; (3) 상기 관찰 화상을 참조하여 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 수단과; (4) 반도체 디바이스의 불량의 해석에 대한 정보를 표시 수단에 표시시키는 정보 표시 제어 수단을 구비히고, (5) 정보 표시 제어 수단은 표시 수단에 표시시키는 반도체 디바이스의 화상으로서 패턴 화상과 레이아웃 화상을 중첩한 중첩 화상을 생성하는 중첩 화상 생성 수단과, 중첩 화상에서의 패턴 화상에 대한 레이아웃 화상의 투과율을 설정하는 투과율 설정 수단을 가지는 것을 특징으로 한다.
또, 본 발명에 의한 반도체 불량 해석 방법은, 반도체 디바이스의 관찰 화상을 이용하여 그 불량을 해석하는 반도체 불량 해석 방법으로서, (a) 적어도 반도체 디바이스의 통상의 관찰 화상인 패턴 화상을 관찰 화상으로서 포함하는 검사 정보를 취득하는 검사 정보 취득 단계와; (b) 반도체 디바이스의 레이아웃 화상을 포함하는 레이아웃 정보를 취득하는 레이아웃 정보 취득 단계와; (c) 상기 관찰 화상을 참조하여 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 단계와; (d) 반도체 디바이스의 불량의 해석에 대한 정보를 표시 수단에 표시시키는 정보 표시 단계와; (e) 표시 수단에 표시시키는 반도체 디바이스의 화상으로서 패턴 화상과 레이아웃 화상을 중첩한 중첩 화상을 생성하는 중첩 화상 생성 단계와; (f) 중첩 화상에서의 패턴 화상에 대한 레이아웃 화상의 투과율을 설정하는 투과율 설정 단계를 구비하는 것을 특징으로 한다.
또, 본 발명에 의한 반도체 불량 해석 프로그램은, 반도체 디바이스의 관찰 화상을 이용하여 그 불량을 해석하는 반도체 불량 해석을 컴퓨터에 실행시키기 위한 프로그램으로서, (a) 적어도 반도체 디바이스의 통상의 관찰 화상인 패턴 화상을 관찰 화상으로서 포함하는 검사 정보를 취득하는 검사 정보 취득 처리와; (b) 반도체 디바이스의 레이아웃 화상을 포함하는 레이아웃 정보를 취득하는 레이아웃 정보 취득 처리와; (c) 상기 관찰 화상을 참조하여 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 처리와; (d) 반도체 디바이스의 불량의 해석에 대한 정보를 표시 수단에 표시시키는 정보 표시 처리와; (e) 표시 수단에 표시시키는 반도체 디바이스의 화상으로서 패턴 화상과 레이아웃 화상을 중첩한 중첩 화상을 생성하는 중첩 화상 생성 처리와; (f) 중첩 화상에서의 패턴 화상에 대한 레이아웃 화상의 투과율을 설정하는 투과율 설정 처리를 컴퓨터에 실행시키는 것을 특징으로 한다.
상기한 반도체 불량 해석 장치, 불량 해석 방법, 및 불량 해석 프로그램에 있어서는 에미션 현미경 장치나 OBIRCH 장치 등의 반도체 검사 장치에 의해 관찰 화상으로서 취득되는 패턴 화상과, 반도체 디바이스의 레이아웃 화상을 취득한다. 그리고, 패턴 화상과 레이아웃 화상을 중첩한 중첩 화상을 생성하여 표시 수단에 표시하고 있다. 이와 같이, 패턴 화상 및 레이아웃 화상에 의한 중첩 화상을 이용하는 것에 의해, 관찰 화상과 레이아웃 화상을 대응짓고, 또 불량 해석을 실행하는 것이 용이해져서, 그 효율이 향상된다.
또한, 상기 구성에서는 패턴 화상에 대해 레이아웃 화상의 투과율을 가변으로 하고, 투과율을 원하는 값으로 설정하여 화상의 중첩을 행하고 있다. 이에 의해, 패턴 화상, 레이아웃 화상 및 이들 겹침의 각각을, 투과율을 적당하게 설정하는 것에 의해 간단하게 확인 가능하게 된다. 따라서, 관찰 화상을 이용한 반도체 디바이스의 불량의 해석을 양호한 효율로 확실하게 행하는 것이 가능하게 된다. 또, 관찰 화상으로서 패턴 화상과 합하여 불량 관찰 화상이 취득되는 경우에는 상기와 같이 패턴 화상과 레이아웃 화상을 대응짓는 것에 의해, 패턴 화상과 동일하게 관찰 화상인 불량 관찰 화상에 대해서도 레이아웃 화상과의 대응지음이 가능하게 된다.
또, 본 발명에 의한 반도체 불량 해석 시스템은 상기한 반도체 불량 해석 장치와; 반도체 불량 해석 장치에 대해 검사 정보를 공급하는 검사 정보 공급 수단과; 반도체 불량 해석 장치에 대해 레이아웃 정보를 공급하는 레이아웃 정보 공급 수단과; 반도체 디바이스의 불량의 해석에 대한 정보를 표시하는 표시 수단을 구비하는 것을 특징으로 한다. 이와 같은 구성의 반도체 불량 해석 시스템에 의하면, 상기한 바와 같이, 관찰 화상을 이용한 반도체 디바이스의 불량의 해석을 양호한 효율로 확실하게 행하는 것이 가능하게 된다.
본 발명의 반도체 불량 해석 장치, 불량 해석 방법, 불량 해석 프로그램 및 반도체 불량 해석 시스템에 의하면, 패턴 화상과 레이아웃 화상을 중첩한 중첩 화상을 생성하는 동시에, 패턴 화상에 대해, 레이아웃 화상의 투과율을 가변으로 하고, 투과율을 원하는 값으로 설정하여 화상의 중첩을 행하는 것에 의해 패턴 화상, 레이아웃 화상 및 이들 겹침의 각각을, 투과율을 적당하게 설정하는 것에 의해 간단하게 확인 가능하게 된다. 따라서, 관찰 화상을 이용한 반도체 디바이스의 불량의 해석을 양호한 효율로 확실하게 행하는 것이 가능하게 된다.
도 1은 반도체 불량 해석 장치를 포함하는 불량 해석 시스템의 일 실시 형태의 구성을 나타내는 블록도이다.
도 2는 도 1에 나타낸 반도체 불량 해석 장치의 구체적인 구성을 나타내는 블록도이다.
도 3은 반도체 불량 해석 방법에 대해 모식적으로 나타내는 도면이다.
도 4는 표시 장치에 표시되는 반도체 디바이스의 화상의 일례를 나타내는 모식도이다.
도 5는 표시 장치에 표시되는 반도체 디바이스의 화상의 다른 예를 나타내는 모식도이다.
도 6은 표시 장치에 표시되는 반도체 디바이스의 화상의 다른 예를 나타내는 모식도이다.
도 7은 불량 관찰 화상의 취득에 대해 모식적으로 나타내는 도면이다.
도 8은 반도체 검사 장치의 일례를 나타내는 구성도이다.
도 9는 도 8에 나타낸 반도체 검사 장치를 측면으로부터 나타내는 구성도이다.
도 10은 표시 장치에 표시되는 해석 윈도우의 일례를 나타내는 구성도이다.
도 11은 해석 조작 영역에 표시되는 조작 화면의 일례를 나타내는 구성도이다.
도 12는 해석 조작 영역에 표시되는 조작 화면의 다른 예를 나타내는 구성도이다.
도 13은 해석 조작 영역에 표시되는 조작 화면의 다른 예를 나타내는 구성도이다.
도 14는 표시 장치에 표시되는 표시 윈도우의 일례를 나타내는 구성도이다.
<부호의 설명>
1ㆍㆍㆍ반도체 불량 해석 시스템,
10ㆍㆍㆍ반도체 불량 해석 장치,
11ㆍㆍㆍ검사 정보 취득부,
12ㆍㆍㆍ레이아웃 정보 취득부,
13ㆍㆍㆍ불량 해석부,
131ㆍㆍㆍ영역 설정부,
132ㆍㆍㆍ네트(net) 정보 해석부,
133ㆍㆍㆍ위치 조정부,
134ㆍㆍㆍ부가 해석 정보 취득부,
14ㆍㆍㆍ해석 화면 표시 제어부,
141ㆍㆍㆍ중첩 화상 생성부,
142ㆍㆍㆍ제1 투과율 설정부,
143ㆍㆍㆍ제2 투과율 설정부,
144ㆍㆍㆍ해석 화면 생성부,
15ㆍㆍㆍ레이아웃 화상 표시 제어부,
20ㆍㆍㆍ검사 정보 공급 장치,
2OAㆍㆍㆍ반도체 검사 장치,
21ㆍㆍㆍ관찰부,
22ㆍㆍㆍ제어부,
23ㆍㆍㆍ검사 정보 처리부,
24ㆍㆍㆍ표시 장치,
30ㆍㆍㆍ레이아웃 정보 공급 장치,
40ㆍㆍㆍ표시 장치,
45ㆍㆍㆍ입력 장치,
P1ㆍㆍㆍ패턴 화상,
P2ㆍㆍㆍ불량 관찰 화상,
P3ㆍㆍㆍ레이아웃 화상,
P4ㆍㆍㆍ발광 화상,
P5ㆍㆍㆍOBIRCH 화상,
P6 ~ P8ㆍㆍㆍ중첩 화상,
A1 ~ A6ㆍㆍㆍ발광 영역,
B1 ~ B6ㆍㆍㆍ해석 영역,
C1 ~ C4ㆍㆍㆍ네트.
이하, 도면과 함께 본 발명에 의한 반도체 불량 해석 장치, 불량 해석 방법, 불량 해석 프로그램 및 불량 해석 시스템의 바람직한 실시 형태에 대해 상세하게 설명한다. 또한, 도면의 설명에 있어서 동일 요소에는 동일 부호를 부여하고, 중복하는 설명을 생략한다. 또, 도면의 치수 비율은 설명의 것과 반드시 일치하고 있지 않다.
도 1은 본 발명에 의한 반도체 불량 해석 장치를 포함하는 불량 해석 시스템의 일 실시 형태의 구성을 개략적으로 나타내는 블록도이다. 본 불량 해석 시스 템(1)은 반도체 디바이스를 해석 대상으로 히고, 그 관찰 화상을 이용하여 불량의 해석을 행하기 위한 것이며, 반도체 불량 해석 장치(10)와, 검사 정보 공급 장치(20)와, 레이아웃 정보 공급 장치(30)와, 표시 장치(40)와, 입력 장치(45)를 구비하고 있다. 이하, 반도체 불량 해석 장치(10) 및 불량 해석 시스템(1)의 구성에 대해 반도체 불량 해석 방법과 함께 설명한다.
반도체 불량 해석 장치(10)는 반도체 디바이스의 불량 해석에 필요한 데이터를 입력하고, 그 불량의 해석 처리를 실행하기 위한 해석 장치이다. 본 실시 형태에 의한 불량 해석 장치(10)는 검사 정보 취득부(11)와, 레이아웃 정보 취득부(12)와, 불량 해석부(13)와, 해석 화면 표시 제어부(14)와, 레이아웃 화상 표시 제어부(15)를 가지고 있다. 또, 불량 해석 장치(10)에는 불량 해석에 관한 정보를 표시하기 위한 표시 장치(40)와, 불량 해석에 필요한 지시나 정보의 입력에 이용되는 입력 장치(45)가 접속되어 있다.
불량 해석 장치(10)에 있어서 실행되는 불량 해석에 이용되는 데이터는 검사 정보 취득부(11) 및 레이아웃 정보 취득부(12)에 의해 취득된다. 검사 정보 취득부(11)는 반도체 디바이스의 통상의 관찰 화상인 패턴 화상(P1), 및 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보가 포함되는 불량 관찰 화상(P2)을 포함하는 검사 정보를 취득한다(검사 정보 취득 단계). 또, 레이아웃 정보 취득부(12)는 반도체 디바이스에서의 네트 등의 구성을 나타내는 레이아웃 화상(P3)을 포함하는 레이아웃 정보를 취득한다(레이아웃 정보 취득 단계).
도 1에 있어서는 검사 정보 취득부(11)에 대해, 검사 정보 공급 장치(20)가 접속되어 있고, 패턴 화상(P1) 및 불량 관찰 화상(P2) 등의 검사 정보는 공급 장치(20)로부터 취득부(11)에 공급되고 있다. 이 검사 정보 공급 장치(20)로서는 예를 들어 에미션 현미경 장치를 이용할 수 있다. 이 경우, 불량 관찰 화상(P2)은 발광 화상이 된다. 또, 검사 정보 공급 장치(20)로서 OBIRCH 장치를 이용할 수 있다. 이 경우, 불량 관찰 화상(P2)는 OBIRCH 화상이 된다. 또는, 이들 이외 종류의 반도체 검사 장치를 공급 장치(20)로서 이용해도 된다.
또, 패턴 화상(P1) 및 불량 관찰 화상(P2)이 미리 반도체 검사 장치에 의해서 취득되어 있는 경우에는 검사 정보 공급 장치(20)로서는 그러한 화상 데이터를 기억하고 있는 데이터 기억 장치가 이용된다. 이 경우의 데이터기억 장치는 불량 해석 장치(10)의 내부에 마련되어 있어도 되며, 또는 외부 장치이어도 된다. 이와 같은 구성은 반도체 검사 장치로 관찰 화상을 먼저 찍어 두고, 불량 해석 장치(10)의 소프트웨어를 다른 컴퓨터상에서 실행하는 경우에 유용하다. 이 경우, 반도체 검사 장치를 점유하는 일 없이 불량 해석의 작업을 분담해서 진행할 수 있다.
또, 에미션 현미경 장치나 OBIRCH 장치 등의 반도체 검사 장치로 취득되는 패턴 화상(P1) 및 불량 관찰 화상(P2)에 대해서는 스테이지상에 반도체 디바이스를 재치(載置)한 상태에서 화상(P1, P2)이 취득된다. 이 때문에, 양자는 서로 위치 맞춤이 된 화상으로서 취득된다.
한편, 레이아웃 정보 취득부(12)에 대해, 레이아웃 정보 공급 장치(30)가 네트워크를 통하여 접속되어 있고, 레이아웃 화상(P3) 등의 레이아웃 정보는 공급 장치(30)로부터 취득부(12)에 공급되고 있다. 이 레이아웃 정보 공급 장치(30)로서는 예를 들어 반도체 디바이스를 구성하는 소자나 네트(배선)의 배치 등의 설계 정보로부터 레이아웃 화상(P3)을 생성하는 레이아웃ㆍ뷰어의 CAD 소프트가 기동되고 있는 워크스테이션을 이용할 수 있다.
여기서, 예를 들어 반도체 디바이스에 포함되는 복수의 네트의 개개의 정보 등, 레이아웃 화상(P3) 이외의 레이아웃 정보에 대해서는 불량 해석 장치(10)에 있어서, 필요에 따라 레이아웃 정보 공급 장치(30)와 통신을 행하여 정보를 취득하는 구성을 이용하는 것이 바람직하다. 또는, 레이아웃 화상(P3)과 합하여 레이아웃 정보 취득부(12)로부터 정보를 읽어 들여 두는 구성으로 해도 된다.
또, 본 실시 형태에 있어서는 불량 해석 장치(10)에 레이아웃 화상 표시 제어부(15)가 마련되어 있다. 이 레이아웃 화상 표시 제어부(15)는 화상 전송 소프트웨어, 예를 들어 X 단말에 의해 구성되며, 후술하는 해석 화면 표시 제어부(14)에 의한 중첩 화상의 표시와는 별도로, 레이아웃 정보 공급 장치(30)에 있어서 묘화(描畵)된 레이아웃 화상(P3)을 표시 장치(40)에서 소정의 표시 윈도우 등에 표시한다(레이아웃 화상 표시 단계). 이에 의해, 화상(P1 ~ P3)을 이용한 불량 해석의 효율을 향상시킬 수 있다. 단, 이와 같은 레이아웃 화상 표시 제어부(15)에 대해서는 불필요하면 마련하지 않아도 된다.
검사 정보 취득부(11) 및 레이아웃 정보 취득부(12)에 의해 취득된 패턴 화상(P1), 불량 관찰 화상(P2) 및 레이아웃 화상(P3)은 불량 해석부(13)에 입력된다. 불량 해석부(13)는 불량 관찰 화상(P2)을 참조하여 반도체 디바이스의 불량에 대한 해석을 행하는 해석 수단이다(불량 해석 단계). 또, 이 불량 해석부(13)는 필요에 따라, 불량 관찰 화상(P2)에 더하여, 검사 정보 공급 장치(20)로부터 다른 검사 정보, 또는 레이아웃 정보 공급 장치(30)로부터의 레이아웃 정보 등을 참조한다. 또한, 일반적으로 불량 해석부(13)는 관찰 화상을 참조하여 반도체 디바이스의 불량에 대한 해석을 행하면 된다.
또, 해석 화면 표시 제어부(14)는 반도체 디바이스의 불량의 해석에 대한 정보를 표시 장치(40)에 표시시키는 정보 표시 제어 수단이다(정보 표시 단계). 해석 화면 표시 제어부(14)에 의해 표시 장치(40)에 표시되는 정보로서는 예를 들어 해석 대상의 반도체 디바이스의 화상, 반도체 디바이스에 대해 실행되는 불량 해석에서의 해석 조건, 불량 해석부(13)에 의한 반도체 디바이스의 불량의 해석 결과 등이 있다.
도 2는 도 1에 나타낸 반도체 불량 해석 장치(10)의 일부에 대해, 그 구체적인 구성을 나타내는 블록도이다. 여기서는, 불량 해석 장치(10)에 있어서 불량 해석부(13) 및 해석 화면 표시 제어부(14)의 구체적인 구성을 나타내고 있다.
우선, 불량 해석부(13)의 구성에 대해 설명한다. 본 실시 형태에 의한 불량 해석부(13)는 영역 설정부(131)와, 네트 정보 해석부(132)를 가지고 있다. 또, 도 3은 영역 설정부(131) 및 네트 정보 해석부(132)에 의해 실행되는 불량 해석 방법에 대해 모식적으로 나타내는 도면이다.
영역 설정부(131)는 해석 대상의 반도체 디바이스에 대해, 불량 관찰 화상(P2)을 참조하여, 화상(P2)에서의 반응 정보에 대응하여 해석 영역을 설정하는 설정 수단이다. 여기서, 불량 관찰 화상(P2)의 예로서 에미션 현미경 장치에 의해 취득되는 발광 화상을 생각한다. 예를 들어 도 3(a)에 나타내는 예에서는 불량 해석에 있어서 참조되는 반응 정보로서, 발광 화상중에 A1 ~ A6의 6개 발광 영역(불량에 기인하는 반응 영역)이 존재한다. 이와 같은 화상에 대해, 영역 설정부(131)는 도 3(b)에 나타내는 바와 같이, 발광 영역에 대응하여 6개의 해석 영역 B1 ~ 해석 영역 B6을 설정한다.
이와 같은 해석 영역의 설정은 키보드나 마우스 등을 이용한 입력 장치(45)로부터의 조작자의 입력에 따라 수동으로 행하는 것이 바람직하다. 또는, 영역 설정부(131)에 있어서 자동으로 행해지는 구성으로 해도 된다. 또, 설정되는 해석 영역의 형상에 대해서는 특별히 제한되지 않으나, 도 3(b)에 나타내는 바와 같이, 직사각 형상으로 설정하는 것이 해석의 용이함 등의 점에서 바람직하다. 또한, 이와 같은 해석 영역의 설정에 있어서는 검사시에 반도체 디바이스를 재치하는 스테이지의 위치 정밀도 등을 고려하여 불량 관찰 화상(P2)에서의 반응 영역에 대해 넓게 설정하는 것이 바람직하다.
네트 정보 해석부(132)는 반도체 디바이스의 레이아웃에 포함되는 복수의 네트(배선)에 대해, 영역 설정부(131)에서 설정된 해석 영역을 참조하여 해석을 행한다. 구체적으로, 복수의 네트에 대해 해석 영역을 통과하는 네트를 추출한다. 또, 복수의 해석 영역이 설정되어 있는 경우에는 그 추출된 네트의 해석 영역의 통과 회수를 취득한다.
상기한 예에서는 도 3(c)에 나타내는 바와 같이, 영역 설정부(131)에서 설정된 6개의 해석 영역 B1 ~ 해석 영역 B6에 대해, 해석 영역을 통과하는 네트로서 4 개의 네트 C1 ~ 네트 C4가 추출되어 있다. 또, 이들 네트 C1 ~ 네트 C4 중, 네트 C1은 해석 영역의 통과 회수가 3회로 가장 많고, 네트 C2는 통과 회수가 2회, 네트 C3, 네트 C4는 통과 회수가 각각 1회로 되어 있다.
또한, 이와 같은 네트 정보의 해석에서는 필요에 따라 레이아웃 정보 취득부(12)를 통하여 레이아웃 정보 공급 장치(30)와의 사이에서 통신을 행하여, 해석을 실행하는 것이 바람직하다. 이와 같은 구성으로서는 예를 들어 네트 정보 해석부(132)가 레이아웃 정보 공급 장치(30)에 대해 네트의 추출 및 해석 영역의 통과 회수의 취득을 지시하고, 그 결과를 수취하는 구성이 있다.
본 실시 형태의 불량 해석부(13)에 있어서는 검사 정보 취득부(11)가 불량 관찰 화상(P2)에 더하여, 패턴 화상(P1)을 취득하고 있는 것에 대응하여 위치 조정부(133)가 마련되어 있다. 위치 조정부(133)는 패턴 화상(P1) 및 레이아웃 화상(P3)을 참조하여, 패턴 화상(P1)을 적어도 포함하는 검사 정보 공급 장치(20)로부터의 관찰 화상과 레이아웃 정보 공급 장치(30)로부터의 레이아웃 화상(P3)의 사이에서 위치 맞춤을 행한다(위치 조정 단계). 이 위치 맞춤은 예를 들어 패턴 화상(P1)에 있어서 적당한 3점을 지정하고, 추가로 레이아웃 화상(P3)에 있어서 대응하는 3점을 지정하여, 이들 좌표로부터 위치 맞춤을 행하는 방법을 이용할 수 있다.
또, 불량 해석부(13)에는 부가 해석 정보 취득부(134)가 마련되어 있다. 부가 해석 정보 취득부(134)는 영역 설정부(131) 및 네트 정보 해석부(132)에 의한 상기한 해석 방법과는 다른 해석 방법에 의해 얻어진 반도체 디바이스의 불량에 대 한 부가적인 해석 정보를 외부 장치 등으로부터 취득한다. 이 취득된 부가 해석 정보는 네트 정보 해석부(132)에서 얻어진 해석 결과와 합하여 참조된다.
다음으로, 해석 화면 표시 제어부(14)의 구성에 대해 설명한다. 본 실시 형태에 의한 해석 화면 표시 제어부(14)는 중첩 화상 생성부(141)와, 제1 투과율 설정부(142)와, 제2 투과율 설정부(143)와, 해석 화면 생성부(144)를 가지고 있다. 또, 도 4 ~ 도 6은 각각 중첩 화상 생성부(141)에 의해 생성되어 표시 장치(40)에 표시되는 반도체 디바이스의 화상의 예를 나타내는 모식도이다.
불량 해석 장치(10)에서의 불량 해석에 필요한 화상 등의 정보, 또는 해석 결과로서 얻어진 정보는, 필요에 따라 해석 화면 표시 제어부(14)에 의해 해석 화면으로서 표시 장치(40)에 표시된다. 특히, 본 실시 형태에서는 중첩 화상 생성부(141)에 있어서, 반도체 디바이스의 화상으로서, 패턴 화상(P1)과 레이아웃 화상(P3)을 중첩한 중첩 화상(오버레이 화상)이 생성된다(중첩 화상 생성 단계). 그리고, 이 중첩 화상이 불량 해석에 대한 정보로서 표시 장치(40)에 표시된다.
도 4는 중첩 화상 생성부(141)에 있어서 생성되는 중첩 화상의 일례를 나타내는 도면이고, 도 4(a)는 화상의 중첩 방법을, 도 4(b)는 생성된 중첩 화상을 나타내고 있다. 이 화상예에서는 패턴 화상(P1)의 위에, 레이아웃 화상(P3) 및 불량 관찰 화상(P2)인 발광 화상(P4)을 이 순서로 중첩시켜 중첩 화상(P6)을 생성하고 있다. 여기서, 불량 관찰 화상(P2)에 대해서는 발광 화상(P4)에 한하지 않으며, 예를 들어 OBIRCH 화상(P5) 등 다른 불량 관찰 화상(P2)을 이용해도 된다. 또는, 도 4(a)에 파선으로 나타내는 바와 같이, 발광 화상(P4)와 아울러, OBIRCH 화상(P5)을 추가로 중첩시켜도 된다. 또, 불량 관찰 화상(P2)이 불필요한 경우에는 패턴 화상(P1)의 위에 레이아웃 화상(P3)만을 중첩시켜 중첩 화상으로 해도 된다.
도 2에 나타내는 구성에서는 중첩 화상 생성부(141)에 대해, 추가로 제1 투과율 설정부(142)와, 제2 투과율 설정부(143)가 마련되어 있다. 제1 투과율 설정부(142)는 중첩 화상(P6)에 있어서 패턴 화상(P1)에 대한 레이아웃 화상(P3)의 투과율을 설정하는 투과율 설정 수단이다(투과율 설정 단계). 또한, 제2 투과율 설정부(143)는 중첩 화상(P6)에 있어서 패턴 화상(P1) 및 레이아웃 화상(P3)에 대한 불량 관찰 화상(P2)의 투과율을 설정하는 제2 투과율 설정 수단이다(제2 투과율 설정 단계).
도 5는 중첩 화상 생성부(141)에 있어서 생성되는 중첩 화상의 다른 예를 나타내는 도면이고, 도 5(a)는 화상의 중첩 방법을, 도 5(b)는 생성된 중첩 화상을 나타내고 있다. 이 화상예에서는 도 4의 화상예와 동양(同樣)으로, 패턴 화상(P1), 레이아웃 화상(P3) 및 불량 관찰 화상(P2)을 중첩시켜 중첩 화상(P7)을 생성하고 있다. 또, 이 중첩 화상(P7)에서는 제1 투과율 설정부(142)에 있어서, 하측의 패턴 화상(P1)에 대해, 그 위에 중첩되는 레이아웃 화상(P3)의 투과율을 50%로 설정하고 있다.
또, 도 6은 중첩 화상 생성부(141)에 있어서 생성되는 중첩 화상의 또다른 예를 나타내는 도면이고, 도 6(a)은 화상의 중첩 방법을, 도 6(b)은 생성된 중첩 화상을 나타내고 있다. 이 화상예에서는 패턴 화상(P1)에 대해 도시를 생략하고 있으나, 도 4의 화상예와 동양으로, 패턴 화상(P1), 레이아웃 화상(P3) 및 불량 관찰 화상(P2)을 중첩시켜 중첩 화상(P8)을 생성하고 있다. 또, 이 중첩 화상(P8)에서는 제2 투과율 설정부(143)에 있어서, 하측의 패턴 화상(P1) 및 레이아웃 화상(P3)에 대해, 그 위에 중첩되는 불량 관찰 화상(P2)의 투과율을 50%로 설정하고 있다.
또한, 이와 같은 제1 투과율 설정부(142) 및 제2 투과율 설정부(143)에 있어서 화상 투과율의 설정에 대해서는 키보드나 마우스 등을 이용한 입력 장치(45)로부터 조작자의 입력에 따라 수동으로 행하는 것이 바람직하다. 또는, 투과율 설정부(142, 143)에 있어서 소정의 조건에 의해 자동으로 행해지는 구성으로 해도 된다.
또, 해석 화면 표시 제어부(14)는 상기한 바와 같이, 필요에 따라 불량 해석부(13)에 의한 반도체 디바이스의 불량의 해석 결과를 표시 장치(40)에 표시시켜도 된다. 이와 같은 해석 결과의 표시로서는 예를 들어 네트 정보 해석부(132)에서 추출된 네트, 및 그 네트의 해석 영역의 통과 회수에 대한 정보를 표시시키는 구성이 있다. 이와 같은 해석 결과의 표시는 예를 들어 도 3(c)에 나타내는 바와 같이, 해석 영역 및 네트를 포함하는 화상에 의해 표시해도 되고, 또는 추출된 네트의 명칭 및 그 네트의 해석 영역의 통과 회수의 카운트 수를 일람 표시한 네트 리스트 등에 의해 표시해도 된다. 또, 해석 영역 및 네트를 포함하는 화상을 이용하는 경우에는 도 3(c)에 나타내는 바와 같이, 추출된 네트를 레이아웃 화상위에서 하일라이트 표시해도 된다. 또, 추출된 네트를 마우스 조작 등에 의해 선택한 경우에, 그 네트가 통과하고 있는 해석 영역의 색을 바꾸어 표시하는 등, 구체적으로는 여러 가지 표시 방법을 이용해도 된다.
또, 도 2에 나타내는 해석 화면 표시 제어부(14)에 있어서는 추가로 해석 화면 생성부(144)가 마련되어 있다. 해석 화면 생성부(144)는 표시 장치(40)에 표시시키는 화면으로서, 반도체 디바이스의 불량 해석에 대한 정보를 포함하는 해석 화면(예를 들어 해석 윈도우 화면)을 생성하는 생성 수단이다(해석 화면 생성 단계). 또한, 이와 같은 표시 장치(40)에 표시되는 해석 화면에 대해서 구체적으로는 후술한다.
상기 실시 형태에 의한 반도체 불량 해석 장치, 불량 해석 방법, 및 불량 해석 시스템의 효과에 대해 설명한다.
도 1에 나타낸 반도체 불량 해석 장치(10) 및 불량 해석 방법에 있어서는 해석 대상의 반도체 디바이스에 대해, 반도체 검사 장치에 의해 관찰 화상으로서 취득되는 패턴 화상(P1)과, 반도체 디바이스의 네트 등의 구성에 대한 정보를 포함하는 레이아웃 화상(P3)을 취득한다. 그리고, 해석 화면 표시 제어부(14)의 중첩 화상 생성부(141)에 있어서, 패턴 화상(P1)과 레이아웃 화상(P3)을 중첩한 중첩 화상을 생성하여 표시 장치(40)에 표시하고 있다. 이와 같이, 패턴 화상 및 레이아웃 화상에 의한 중첩 화상을 이용하는 것에 의해, 관찰 화상과 레이아웃 화상을 대응짓고, 또 불량 해석을 실행하는 것이 용이해져서, 그 효율이 향상된다.
즉, 불량 해석 장치(10)에서 실행되는 반도체 디바이스의 불량 해석에 있어서는 패턴 화상(P1) 등의 관찰 화상과, 레이아웃 화상(P3)을 대응지으면서 해석을 행하는 것이 필요한 경우가 있다. 이에 대해, 상기와 같이 생성되는 중첩 화상을 이용하는 것에 의해, 관찰 화상과 레이아웃 화상(P3)을 대응짓고, 또 불량 해석을 실행하는 것이 용이해져서, 그 효율을 향상시킬 수 있다.
또한, 상기 구성에서는 패턴 화상(P1)에 대해, 레이아웃 화상(P3)의 투과율을 가변으로 하고, 제1 투과율 설정부(142)에 의해 그 투과율을 원하는 값으로 설정하여 화상의 중첩을 행하고 있다. 이에 의해, 표시 장치(40)에 표시되는 중첩 화상에 있어서, 패턴 화상(P1)에 대한 정보, 레이아웃 화상(P3)에 대한 정보 및 이들의 겹침(대응 관계)에 대한 정보의 각각을, 투과율을 적당하게 설정 또는 변경하는 것에 의해 간단하게 확인 가능하게 된다. 따라서, 상기한 중첩 화상을 이용하는 것에 의해, 관찰 화상을 이용한 반도체 디바이스의 불량의 해석을 양호한 효율로 확실하게 행하는 것이 가능하게 된다.
또, 관찰 화상으로서 패턴 화상(P1)과 합하여 불량 관찰 화상(P2)이 취득되는 경우에는 상기와 같이 패턴 화상(P1)과 레이아웃 화상(P3)을 대응짓는 것에 의해, 패턴 화상(P1)과 동일하게 관찰 화상으로서 서로 위치 맞춤이 된 상태의 화상인 불량 관찰 화상(P2)에 대해서도, 동시에 레이아웃 화상(P3)과의 사이에서 대응지음을 행하는 것이 가능하게 된다. 또한, 전자선이나 이온빔을 이용하는 물리 해석 장치를 이용한 불량 해석(예를 들어 투과형 전자 현미경을 이용한 불량 해석) 등에 있어서는 패턴 화상(P1)과 레이아웃 화상(P3)의 중첩에만 의한 불량 관찰이 가능하다.
또, 상기한 반도체 불량 해석 장치(10)와, 검사 정보 공급 장치(20)와, 레이아웃 정보 공급 장치(30)와, 표시 장치(40)에 의해 구성되는 불량 해석 시스템(1)에 의하면, 관찰 화상을 이용한 반도체 디바이스의 불량의 해석을 양호한 효율로 확실하게 행하는 것이 가능한 반도체 불량 해석 시스템이 실현된다.
도 4에 나타낸 예에 있어서는 패턴 화상(P1) 및 레이아웃 화상(P3)과, 추가로 불량 관찰 화상(P2)을 중첩시켜 중첩 화상(P6)으로 하고 있다. 이와 같이, 패턴 화상(P1) 및 레이아웃 화상(P3)에 더하여, 추가로 불량 관찰 화상(P2)을 중첩하는 동시에, 패턴 화상(P1) 및 레이아웃 화상(P3)에 대해 불량 관찰 화상(P2)의 투과율을 가변으로 하고, 제2 투과율 설정부(143)에 의해 투과율을 원하는 값으로 설정하여 화상의 중첩을 행하는 것에 의해, 각 화상(P1 ~ P3) 및 이들 겹침(대응 관계)에 대한 정보의 각각을, 투과율을 적당하게 설정 또는 변경하는 것에 의해 간단하게 확인 가능하게 되어, 불량 해석의 효율을 더욱 향상시킬 수 있다. 예를 들어 이와 같은 중첩 화상을 이용하면, 불량 관찰 화상(P2)에서의 이상 개소(예를 들어 발광 화상에서의 발광 개소)가 반도체 디바이스의 레이아웃상에서 어디에 위치하는지 등을 용이하게 확인할 수 있다.
여기서, 중첩 화상에 있어서 각 화상(P1 ~ P3)의 중첩에 대해서는 패턴 화상(P1)과, 레이아웃 화상(P3)을 중첩하는 경우, 패턴 화상(P1)의 위에 레이아웃 화상(P3)을 중첩하는 것이 바람직하다. 즉, 반도체 디바이스의 통상의 관찰 화상인 패턴 화상(P1)은, 통상은 투명 요소로서 취급할 수 있는 화소가 없는 화상이다. 한편, 레이아웃 화상(P3)은 다수의 네트가 존재하는 레이아웃의 구성 등으로 인하여 투명 요소로서 취급할 수 있는 화소가 적어지게 되나, 그 레이아웃의 규칙성 등에 의해, 어느 정도의 투명 요소로서 취급할 수 있는 화소가 존재한다. 따라서, 상기와 같이 패턴 화상(P1)을 하측으로 하고, 레이아웃 화상(P3)을 상측으로 하여 중첩 화상을 생성하는 것에 의해, 레이아웃 화상(P3)에서의 투명 요소로서 취급할 수 있는 화소를 통하여, 아래에 있는 패턴 화상(P1)을 인식하는 것이 가능하게 된다.
또, 패턴 화상(P1) 및 레이아웃 화상(P3)과, 불량 관찰 화상(P2)을 중첩하는 경우, 패턴 화상(P1) 및 레이아웃 화상(P3)의 위에 불량 관찰 화상(P2)을 중첩하는 것이 바람직하다. 즉, 발광 화상(P4)이나 OBIRCH 화상(P5) 등의 불량 관찰 화상(P2)은, 통상은 데이터 화소의 배치가 국소적으로 되어, 투명 요소로서 취급할 수 있는 화소가 패턴 화상(P1)이나 레이아웃 화상(P3)에 비해 많다. 따라서, 상기와 같이 패턴 화상(P1) 및 레이아웃 화상(P3)을 하측으로 하고, 불량 관찰 화상(P2)을 위쪽으로 하여 중첩 화상을 생성하는 것에 의해, 패턴 화상(P1), 불량 관찰 화상(P2) 및 레이아웃 화상(P3)의 상호 대응지음 등이 용이하게 된다.
단, 이와 같은 중첩 화상에 있어서 각 화상(P1 ~ P3)의 중첩 순서에 대해서는 상기한 순서로 한정되는 것이 아니라, 각각 화상의 구체적인 특성 등에 다라 여러 가지로 설정해도 된다.
여기서, 중첩 화상 생성부(141)에 있어서 중첩 화상을 생성할 때의 구체적인 생성 방법(투과율의 설정 방법)의 일례에 대해, 도 6에 나타낸 레이아웃 화상(P3) 및 불량 관찰 화상(P2)의 중첩 화상(P8)을 이용하여 설명한다. 중첩 화상(P8)상에 있는 점 p'에 대응하는 불량 관찰 화상(P2)상의 점을 p1, 레이아웃 화상(P3)상의 점을 p2로 하고, 각 점에 있어서 RGB 컬러 요소를 r, g, b로 나타내고, 레이아웃 화상(P3)에 대한 불량 관찰 화상(P2)의 투과율을 T로 하면, 중첩 화상(P8)의 점 p'에 서의 각 RGB 컬러 요소는 이하와 같이 된다.
p'(r)=T·p2(r)+(1-T)·p1(r)
p'(g)=T·p2(g)+(1-T)·p1(g)
p'(b)=T·p2(b)+(1-T)·p1(b)
이와 같이, 중첩되는 화상의 데이터 요소 p2, p1로부터, 중첩 화상에서의 각 점의 데이터 요소 p'를 구하는 것에 의해, 중첩 화상을 적절하게 생성할 수 있다. 예를 들어 상기 식으로부터 알 수 있는 바와 같이, 투과율 T=O 이면, 중첩 화상은 불량 관찰 화상(P2)이 된다. 또, 투과율 T=1 이면, 중첩 화상은 레이아웃 화상(P3)이 된다. 또, 투과율 T가 0 ~ 1 사이의 값이면, 중첩 화상은, 도 6(b)에 나타낸 바와 같이, 불량 관찰 화상(P2)의 아래에 레이아웃 화상(P3)이 비쳐 보이는 화상이 된다.
또, 본 실시 형태의 불량 해석 장치(10)에 있어서는 불량 관찰 화상(P2)에서의 불량에 기인하는 반응 정보에 대응하여 해석 영역을 설정하고, 반도체 디바이스를 구성하는 각 네트 중에서 해석 영역을 통과하는 네트를 추출하여 불량 해석을 행하고 있다. 이 경우, 해석 영역을 적절하게 설정하는 것으로, 해석 영역을 통과하는 네트에 의해 불량의 가능성이 높은 네트(피의(被疑) 불량 네트)를 추정할 수 있고, 불량 해석을 양호한 효율로 실행할 수 있다. 단, 불량 해석부(13)에 있어서 구체적인 해석 방법에 대해서는 이와 같은 방법 이외에도 여러 가지 방법을 이용해도 된다. 일반적으로, 불량 해석부(13)는 관찰 화상을 참조하여 반도체 디바이스의 불량에 대한 해석을 행하면 된다. 또한, 불량 관찰 화상(P2)에서의 불량에 기인하는 반응 정보는 그 반응 개소 자체가 불량 개소인 경우뿐만 아니라, 다른 불량 개소(예를 들어 불량 네트)에 기인하여 반응이 발생하고 있는 개소가 포함되므로, 이것이 고려된 해석 방법을 이용하는 것이 바람직하다.
또, 불량 관찰 화상(P2)으로서는 도 3(a)에 있어서는 발광 화상을 예시하였으나, 예를 들어 상기한 바와 같이 OBIRCH 화상 등의 다른 관찰 화상을 이용해도 된다. 또, 불량 관찰 화상으로서는, 단일 조건에서 1회의 관찰로 얻어진 화상을 이용할 수 있으나, 그에 한하지 않고, 예를 들어 도 7에 나타내는 바와 같이, 제1 조건에서 취득된 도 7(a)의 불량 관찰 화상과, 제1 조건과는 다른 제2 조건에서 취득된 도 7(b)의 불량 관찰 화상을 겹친 도 7(c)에 나타내는 불량 관찰 화상을 이용해도 된다.
또, 상기한 제2 조건에서의 불량 관찰 화상의 취득에 있어서, 도 7(d) 및 (e)에 나타내는 바와 같이, 제1 조건으로부터 관찰 위치의 변경(예를 들어 불량 관찰 화상의 위치나 범위의 변경)이 있는 경우도 생각된다. 이와 같은 경우에는 도 7(f)에 나타내는 바와 같이, 관찰 위치의 변경 정보를 고려하여 화상의 겹침을 행하는 것이 바람직하다. 또는, 제1 조건하에 있어서 얻어진 해석 결과를 기억 수단에 보관해 두고, 제2 조건하에 있어서 얻어진 해석 결과를 가산하는 방법을 이용해도 된다. 이들을 다수 회 행하는 것에 의해, 예를 들어 네트의 통과 빈도의 분포를 현저하게 할 수 있는 등, 불량 해석의 효율 및 확실성을 향상시킬 수 있다.
또, 상기 실시 형태에 있어서는 불량 해석 장치(10)에 있어서, 불량 해석 부(13)의 위치 조정부(133)가 패턴 화상(P1) 및 레이아웃 화상(P3)을 참조하여 화상의 위치 맞춤을 행하는 구성으로 하고 있다. 이와 같이, 패턴 화상(P1)을 이용하여 레이아웃 화상(P3)과의 위치 맞춤을 행하는 것에 의해, 관찰 화상을 이용한 반도체 디바이스의 불량의 해석의 정밀도를 향상시킬 수 있다. 또, 상기한 패턴 화상(P1) 및 레이아웃 화상(P3)의 중첩 화상은 이 위치 맞춤을 행하는데 있어서에도 유용하다. 특히, 관찰 화상으로서 패턴 화상(P1)과 합하여 불량 관찰 화상(P2)이 취득되는 경우에 패턴 화상(P1)은 불량 관찰 화상(P2)에 대해 위치가 맞은 상태에서 취득되기 때문에, 상기한 위치 맞춤이 유효하다.
또, 상기 실시 형태에 있어서는 불량 해석 장치(10)에 있어서, 불량 해석부(13)의 부가 해석 정보 취득부(134)가 다른 해석 방법에 의해 얻어진 반도체 디바이스의 불량에 대한 부가적인 해석 정보, 예를 들어 피의 불량 네트의 정보를 취득하는 구성으로 하고 있다. 이와 같은 부가 해석 정보를 참조하는 것에 의해, 반도체 디바이스의 불량의 해석의 정밀도를 더욱 향상시킬 수 있다.
도 1에 나타낸 반도체 불량 해석 장치(10)에 있어서 실행되는 불량 해석 방법에 대응하는 처리는 반도체 불량 해석을 컴퓨터에 실행시키기 위한 반도체 불량 해석 프로그램에 의해 실현 가능하다. 예를 들어 불량 해석 장치(10)는 반도체 불량 해석의 처리에 필요한 각 소프트웨어 프로그램을 동작시키는 CPU와, 상기 소프트웨어 프로그램 등이 기억되는 ROM과, 프로그램 실행중에 일시적으로 데이터가 기억되는 RAM에 의해 구성할 수 있다. 이와 같은 구성에 있어서, CPU에 의해 소정의 불량 해석 프로그램을 실행하는 것에 의해, 상기한 불량 해석 장치(10)를 실현할 수 있다.
또, 반도체 불량 해석을 위한 각 처리를 CPU에 의해 실행시키기 위한 상기 프로그램은 컴퓨터 독취 가능한 기록 매체에 기록하여 반포하는 것이 가능하다. 이와 같은 기록 매체에는 예를 들어 하드디스크 및 플렉시블 디스크 등의 자기 매체, CD-ROM 및 DVD-ROM 등의 광학 매체, 플로프티컬(floptical) 디스크 등의 자기 광학 매체, 또는 프로그램 명령을 실행 또는 격납하도록 특별히 배치된, 예를 들어 RAM, ROM 및 반도체 불휘발성 메모리 등의 하드웨어 디바이스 등이 포함된다.
도 8은 도 1에 나타낸 검사 정보 공급 장치(20)로서 적용이 가능한 반도체 검사 장치의 일례를 나타내는 구성도이다. 또, 도 9는 도 8에 나타낸 반도체 검사 장치를 측면에서 나타내는 구성도이다.
본 구성예에 의한 반도체 검사 장치(20A)는 관찰부(21)와 제어부(22)를 구비하고 있다. 검사 대상(불량 해석 장치(10)에 의한 해석 대상)이 되는 반도체 디바이스(S)는 관찰부(21)에 마련된 스테이지(218)상에 재치되어 있다. 또한, 본 구성예에 있어서는 반도체 디바이스(S)에 대해 불량 해석에 필요한 전기 신호 등을 인가하기 위한 테스트 픽스쳐(fixture)(219)가 설치되어 있다. 반도체 디바이스(S)는 예를 들어 그 이면이 대물 렌즈(220)에 대면하도록 배치된다.
관찰부(21)는 어둠상자내에 설치된 고감도 카메라(210)와, 레이저 스캔 광학계(LSM: Laser Scanning Microscope) 유닛(212)과, 광학계(222, 224)와, XYZ 스테이지(215)를 가지고 있다. 이들 중, 카메라(210) 및 LSM 유닛(212)은 반도체 디바이스(S)의 관찰 화상(패턴 화상(P1), 불량 관찰 화상(P2))을 취득하기 위한 화상 취득 수단이다.
또, 광학계(222, 224) 및 광학계(222, 224)의 반도체 디바이스(S)측에 마련된 대물 렌즈(220)는 반도체 디바이스(S)로부터의 화상(광상)을 화상 취득 수단으로 유도하기 위한 도광 광학계를 구성하고 있다. 본 구성예에 있어서는 도 8 및 도 9에 나타내는 바와 같이, 각각 다른 배율을 가지는 복수의 대물 렌즈(220)가 전환 가능하게 설치되어 있다. 또, 테스트 픽스쳐(219)는 반도체 디바이스(S)의 불량 해석을 위한 검사를 행하는 검사 수단이다. 또, LSM 유닛(212)은 상기한 화상 취득 수단으로서의 기능과 합하여 검사 수단으로서의 기능도 가지고 있다.
광학계(222)는 대물 렌즈(220)를 통하여 입사된 반도체 디바이스(S)로부터의 빛을 카메라(210)에 유도하는 카메라용 광학계이다. 카메라용 광학계(222)는 대물 렌즈(220)에 의해 소정의 배율로 확대된 화상을 카메라(210) 내부의 수광면에 결상시키기 위한 결상 렌즈(222a)를 가지고 있다. 또, 대물 렌즈(220)와 결상 렌즈(222a)의 사이에는 광학계(224)의 빔 스플리터(beam splitter ; 224a)가 개재하고 있다. 고감도 카메라(210)로서는 예를 들어 냉각 CCD 카메라 등이 이용된다.
이와 같은 구성에 있어서, 불량의 해석 대상으로 되어 있는 반도체 디바이스(S)로부터의 빛은 대물 렌즈(220) 및 카메라용 광학계(222)를 포함하는 광학계를 통하여 카메라(210)에 유도된다. 그리고, 카메라(210)에 의해, 반도체 디바이스(S)의 패턴 화상(P1) 등의 관찰 화상이 취득된다. 또, 반도체 디바이스(S)의 불량 관찰 화상(P2)인 발광 화상을 취득하는 것도 가능하다. 이 경우에는 테스트 픽스쳐(219)에 의해 전압을 인가한 상태에서 반도체 디바이스(S)로부터 발생한 빛이 광 학계를 통하여 카메라(210)에 유도되고, 카메라(210)에 의해 발광 화상이 취득된다.
LSM 유닛(212)은 적외 레이저광을 조사하기 위한 레이저광 도입용 광화이버(212a)와, 광화이버(212a)로부터 조사된 레이저광을 평행광으로 하는 콜리메이터 렌즈(collimator lens ; 212b)와, 렌즈(212b)에 의해 평행광으로 된 레이저광을 반사하는 빔 스플리터(212e)와, 빔 스플리터(212e)에서 반사된 레이저광을 XY 방향으로 주사하여 반도체 디바이스(S)측으로 출사하는 XY 스캐너(212f)를 가지고 있다.
또, LSM 유닛(212)은 반도체 디바이스(S)측으로부터 XY 스캐너(212f)를 통하여 입사되rh, 빔 스플리터(212e)를 투과한 빛을 집광하는 컨덴서 렌즈(212d)와, 컨덴서 렌즈(212d)에 의해 집광된 빛을 검출하기 위한 검출용 광화이버(212c)를 가지고 있다.
광학계(224)는 반도체 디바이스(S) 및 대물 렌즈(220)와, LSM 유닛(212)의 XY 스캐너(212f)의 사이에서 빛을 유도하는 LSM 유닛용 광학계이다. LSM 유닛용 광학계(224)는 반도체 디바이스(S)로부터 대물 렌즈(220)를 통하여 입사된 빛의 일부를 반사하는 빔 스플리터(224a)와, 빔 스플리터(224a)에서 반사된 빛의 광로를 LSM 유닛(212)을 향하는 광로로 전환하는 미러(224b)와, 미러(224b)에서 반사된 빛을 집광하는 렌즈(224c)를 가지고 있다.
이와 같은 구성에 있어서, 레이저광원으로부터 레이저광 도입용 광화이버(212a)를 통하여 출사된 적외 레이저광은 렌즈(212b), 빔 스플리터(212e), XY 스캐너(212f), 광학계(224) 및 대물 렌즈(220)를 통과하여 반도체 디바이스(S)로 조 사된다.
이 입사광에 대한 반도체 디바이스(S)로부터의 반사 산란광은 반도체 디바이스(S)에 마련되어 있는 회로 패턴을 반영하고 있다. 반도체 디바이스(S)로부터의 반사광은 입사광과는 반대인 광로를 통과하여 빔 스플리터(212e)에 도달하여 빔 스플리터(212e)를 투과한다. 그리고, 빔 스플리터(212e)를 투과한 빛은 렌즈(212d)를 통하여 검출용 광화이버(212c)에 입사하고, 검출용 광화이버(212c)에 접속된 광 검출기에 의해 검출된다.
검출용 광화이버(212c)를 통하여 광 검출기에 의해 검출되는 빛의 강도는 상기한 바와 같이, 반도체 디바이스(S)에 마련되어 있는 회로 패턴을 반영한 강도로 되어 있다. 따라서, XY 스캐너(212f)에 의해 적외 레이저광이 반도체 디바이스(S)상을 XY 주사하는 것에 의해 반도체 디바이스(S)의 패턴 화상(P1) 등을 선명하게 취득할 수 있다.
제어부(22)는 카메라 제어부(251a)와, LSM 제어부(251b)와, OBIRCH 제어부(251c)와, 스테이지 제어부(252)를 가지고 있다. 이들 중, 카메라 제어부(251a), LSM 제어부(251b), 및 OBIRCH 제어부(251c)는 관찰부(21)에 있어서 화상 취득 수단 및 검사 수단 등의 동작을 제어하는 것에 의해, 관찰부(21)에서 실행되는 반도체 디바이스(S)의 관찰 화상의 취득이나 관찰 조건의 설정 등을 제어하는 관찰 제어 수단을 구성하고 있다.
구체적으로, 카메라 제어부(251a) 및 LSM 제어부(251b)는 각각 고감도 카메라(210) 및 LSM 유닛(212)의 동작을 제어하는 것에 의해, 반도체 디바이스(S)의 관 찰 화상의 취득을 제어한다. 또, OBIRCH 제어부(251c)는 불량 관찰 화상으로서 이용하는 것이 가능한 OBIRCH 화상을 취득하기 위한 것이며, 레이저광을 주사했을 때에 발생하는 반도체 디바이스(S)에서의 전류 변화 등을 추출한다.
스테이지 제어부(252)는 관찰부(21)에 있어서 XYZ 스테이지(215)의 동작을 제어하는 것에 의해, 본 검사 장치(20A)에 있어서 검사 개소가 되는 반도체 디바이스(S)의 관찰 개소의 설정, 또는 그 위치 맞춤, 초점 맞춤 등을 제어한다.
또, 이들 관찰부 (21) 및 제어부(22)에 대해 검사 정보 처리부(23)가 마련되어 있다. 검사 정보 처리부(23)는 관찰부(21)에 있어서 취득된 반도체 디바이스(S)의 관찰 화상의 데이터 수집, 패턴 화상(P1) 및 불량 관찰 화상(P2)을 포함하는 검사 정보의 불량 해석 장치(10)로의 공급(도 1 참조) 등의 처리를 행한다. 또, 필요가 있으면, 이 검사 정보 처리부(23)에 대해 표시 장치(24)를 접속하는 구성으로 해도 된다. 또한, 도 9에 있어서는 검사 정보 처리부(23) 및 표시 장치(24)에 대해 도시를 생략하고 있다.
도 1에 나타낸 반도체 불량 해석 장치(10)에 의한 표시 장치(40)로의 반도체 디바이스의 중첩 화상의 표시 방법, 및 불량 해석 장치(10)에 의한 불량 해석 방법 등의 구체적인 예에 대해, 해석 화면 표시 제어부(14)에 의해 표시 장치(40)에 표시되는 해석 화면(해석 윈도우)의 예와 함께 설명한다. 이와 같은 해석 화면은 도 2에 나타낸 구성에 있어서, 해석 화면 생성부(144)에 의해 생성된다.
도 10은 표시 장치(40)에 표시되는 해석 윈도우(불량 해석 네비게이션 윈도우)의 일례를 나타내는 구성도이다. 이 해석 윈도우(400)는 본 실시예에 있어서, 중첩 화상 생성부(141)에서 생성되는 중첩 화상의 표시, 및 투과율 설정부(142, 143)에서 화상의 투과율의 설정에 이용되는 해석 화면으로 되어 있다.
구체적으로, 해석 윈도우(400)는 화면의 좌측에 위치히고, 반도체 디바이스의 패턴 화상(P1), 불량 관찰 화상(P2), 레이아웃 화상(P3) 등의 불량 해석에 이용되는 각 화상의 표시에 이용되는 화상 표시 영역(401)과, 화면의 중앙에 위치히고, 화상 표시 영역(401)에서의 화상의 표시 조건의 조정을 지시하기 위한 표시 조정 영역(402)을 가지고 있다.
해석 윈도우(400)의 화면의 우측에는 불량 해석부(13)에서 행해지는 해석 처리에 대한 필요한 지시 및 정보의 입력에 이용되는 해석 조작 영역(403)과, 검사 정보 공급 장치(20)로부터의 정보 취득을 제어하는 검사 정보 취득 조작 영역(404)과, 레이아웃 정보 공급 장치(30)로부터의 정보 취득을 제어하는 레이아웃 정보 취득 조작 영역(405)과, 공급 장치(20, 30)와의 사이에서 통신 상태를 제어하는 통신 조작 영역(406)이 마련되어 있다. 불량 해석 장치(10)에 있어서 실행되는 해석 처리는 이들 영역(403 ~ 406)을 이용하여 조작자에 의해 제어된다.
이와 같이, 도 10에 나타내는 해석 윈도우(400)는 중첩 화상 생성부(141)에서 생성된 중첩 화상을 표시하는 것이 가능한 화상 표시 영역(401)과, 불량 해석부(13)에서 행해지는 불량의 해석에 대한 조작에 이용되는 해석 조작 영역(403)을 가지는 구성으로 되어 있다. 이와 같은 구성의 해석 화면을 이용하는 것에 의해, 불량 해석 장치(10)를 이용하여 조작자가 불량 해석을 실행하는데 있어서 편리성이 도모된다. 또한, 화상 표시 영역(401)에 표시되는 반도체 디바이스의 화상에 대해 서는 필요에 따라 중첩 화상 이외의 화상을 표시해도 된다.
또, 이 해석 윈도우(400)에서는 화면의 중앙에 마련된 표시 조정 영역(402)에 의해, 화상의 투과율을 포함하는 중첩 화상의 생성 조건을 조정하는 것이 가능하게 되어 있다. 구체적으로, 이 표시 조정 영역(402)에는 아래부터 순서대로 패턴 화상(P1)의 표시의 온/오프(ON/OFF)를 전환하는 패턴 화상 표시 전환 버튼(402a), 레이아웃 화상(P3)의 표시의 온/오프를 전환하는 레이아웃 화상 표시 전환 버튼(402b), 및 불량 관찰 화상(P2)의 표시의 온/오프를 전환하는 불량 관찰 화상 표시 전환 버튼(402c)인 3개의 표시 전환 버튼이 마련되어 있다.
또한, 표시 조정 영역(402)에는 표시 전환 버튼(402a, 402b) 사이에, 패턴 화상(P1)에 대한 레이아웃 화상(P3)의 투과율을 설정하기 위한 제1 투과율 설정 집게(402d)가 마련되어 있다. 해석 화면 표시 제어부(14)의 제1 투과율 설정부(142)에 있어서 투과율의 설정은 이 설정 집게(402d)를 조작하는 것에 의해 행해진다. 또, 표시 조정 영역(402)에는 표시 전환 버튼(402b, 402c) 사이에, 패턴 화상(P1) 및 레이아웃 화상(P3)에 대한 불량 관찰 화상(P2)의 투과율을 설정하기 위한 제2 투과율 설정 집게(402e)가 마련되어 있다. 해석 화면 표시 제어부(14)의 제2 투과율 설정부(143)에 있어서 투과율의 설정은 이 설정 집게(402e)를 조작하는 것에 의해 행해진다.
이와 같이, 표시 전환 버튼(402a ~ 402c)과, 투과율 설정 집게(402d, 402e)를 가지는 표시 조정 영역(402)을 해석 화면에 마련하는 것에 의해, 중첩 화상 생성부(141)에 있어서 중첩 화상의 생성 조건을 조작자의 필요에 따라 적절하고 용이 하게 제어할 수 있다. 또한, 이와 같은 해석 화면의 구체적인 구성에 대해서는 도 10에 나타낸 구성예 이외에도 여러 가지 구성을 이용해도 된다. 예를 들어 표시 조정 영역(402)에 있어서 표시 전환 버튼(402a ~ 402c)을 마련하지 않고, 투과율 설정 집게(402d, 402e)만을 마련하는 구성으로 해도 된다.
계속해서, 해석 윈도우(400)의 화면의 우측에 마련된 해석 조작 영역(403)의 구성예에 대하여 설명한다. 본 실시예에 있어서는 해석 조작 영역(403)에 표시되는 조작 화면은 도 11 ~ 도 13에 각각 나타내는 위치 조정 조작 화면(410), 영역 설정 조작 화면(420) 및 해석 조작 화면(430)인 3개의 화면으로 전환하는 것이 가능하게 되어 있다. 이들 조작 화면 중, 도 11의 위치 조정 조작 화면(410)은 불량 해석부(13)의 위치 조정부(133)(도 2 참조)에서 실행되는 처리의 제어에 이용된다. 또, 도 12의 영역 설정 조작 화면(420)은 영역 설정부(131)에서 실행되는 처리의 제어에 이용된다. 또, 도 13의 해석 조작 화면(430)은 네트 정보 해석부(132)에서 실행되는 처리의 제어, 및 얻어진 해석 결과의 표시에 이용된다.
우선, 도 11에 나타내는 위치 조정 조작 화면(410)에 대해 설명한다. 이 구성예에서는 위치 조정부(133)에 의한 관찰 화상(P1, P2)과 레이아웃 화상(P3)의 사이에서 위치 맞춤의 구체적인 방법으로서, 패턴 화상(P1)에 있어서 적당한 3점을 지정하고, 추가로 레이아웃 화상(P3)에 있어서 대응하는 3점을 지정하여, 이들 좌표로부터 위치 맞춤을 행하는 방법을 이용하고 있다. 또한, 이와 같은 방법에서는 필요에 따라 4점 이상의 점을 지정하여 위치 맞춤을 행하는 것으로 해도 된다.
이에 대응하여, 조작 화면(410)에는 패턴 화상(P1) 및 레이아웃 화상(P3)의 각각에 대해 위치 맞춤에 이용하는 3점을 설정하기 위한 위치 맞춤 데이터 설정 영역(411)이 마련되어 있다. 이 3점의 설정에는 예를 들어 해석 윈도우(400)의 화상 표시 영역(401)에 표시된 화상위에 있어서 마우스 조작으로 점을 설정하는 방법, 또는 설정하고 싶은 점의 좌표를 수치 데이터로서 입력하는 방법 등을 이용할 수 있다. 또, 3점을 이용한 화상의 위치 맞춤은 예를 들어 설정된 3점의 위치로부터 패턴 화상(P1)과 레이아웃 화상(P3)의 기울기를 계산하여, 패턴 화상(P1) 및 불량 관찰 화상(P2)을 기울이는 θ 보정에 의해 행해진다. 또한, θ 보정에 대해서는 레이아웃 화상(P3)이 설계 데이터의 참값이기 때문에, 패턴 화상(P1)을 레이아웃 화상(P3)에 대해 기울이는 것이 적절하다. 단, 구해진 기울기에 따라 레이아웃 화상(P3)을 패턴 화상(P1)에 대해 기울이도록 해도 된다.
또, 도 11의 조작 화면(410)에는 추가로, 화상 조정 영역(412)이 마련되어 있다. 이 화상 조정 영역(412)에서는 패턴 화상(P1)의 회전(θ 보정), 레이아웃 화상(P3)의 이동(위치의 미조정), 레이아웃 화상의 줌(확대/축소) 등의 조작을 행하는 것에 의해, 위치 맞춤의 미조정을 수동으로 행하는 것이 가능하게 되어 있다. 또, 영역(411, 412)의 아랫쪽에는 필요한 조작 버튼이 표시된 버튼 표시 영역(413)이 마련되어 있다.
다음으로, 도 12에 나타내는 영역 설정 조작 화면(420)에 대해 설명한다. 이 조작 화면(420)에는 영역 설정부(131)에 의한 복수의 해석 영역의 설정에 필요한 지시를 내는 해석 영역 설정 영역(421)과, 설정된 해석 영역의 정보를 표시하는 해석 영역 표시 영역(422)이 마련되어 있다. 도 12에서는 표시 영역(422)에 있어서, 해석 영역 1 ~ 4인 4개의 해석 영역에 대응하는 좌표 데이터가 표시되어 있다.
또, 이 구성예에서는 해석 영역 1 ~ 4의 각각에 대해, 속성 1, 속성 2인 2 종류의 속성이 설정 가능하게 되어 있다. 도 12에서는 해석 영역(1)에 대해 속성 「S1」이 속성 1로서 설정되고, 해석 영역(2)에 대해 속성 「S2」가 속성 2로서 설정되고, 해석 영역(3)에 대해 속성 「S3」이 속성 1로서 설정되고, 해석 영역(4)에 대해 속성 「S4」가 속성 2로서 설정되어 있다. 또, 영역(421, 422)의 아랫쪽에는 필요한 조작 버튼이 표시된 버튼 표시 영역(423)이 마련되어 있다.
여기서, 상기한 속성은 해석 영역의 위치 정보(예를 들어 직사각형의 해석 영역에서의 왼쪽 위 및 오른쪽 아래의 좌표)와 링크하여 격납된다. 또, 이들 정보는, 파일 등으로의 보존 및 읽어 들임이 가능하게 되어 있다. 예를 들어 다른 디바이스에서 동일 위치를 해석하는 경우, 보존한 파일의 정보를 읽어 들이는 것으로, 재차 영역을 그리거나, 그 속성을 재차 설정하는 수고를 줄일 수 있는 경우가 있고, 또 그 반응 개소가 어떠한 속성(예를 들어 양품(良品) 발광 등)을 가지고 있는지를 아는데 있어서 유용하다.
다음으로, 도 13에 나타내는 해석 조작 화면(430)에 대해 설명한다. 이 조작 화면(430)에는 네트 정보 해석부(132)에 의한 불량 해석의 실행에 필요한 지시를 내는 불량 해석 지시 영역(431)과, 얻어진 해석 결과를 표시하는 해석 결과 표시 영역(432)이 마련되어 있다. 도 13에서는 표시 영역(432)에 있어서, 해석 결과로서 얻어진 네트의 명칭 및 네트의 해석 영역의 통과 회수를 나타내는 카운트 수의 일람(네트 리스트)이 표시되어 있다. 또, 영역(431, 432)의 아랫쪽에는 필요한 조작 버튼이 표시된 버튼 표시 영역(433)이 마련되어 있다.
또, 불량 해석 지시 영역(431)에는 해석 영역에 대해 설정된 속성에 대해서, 그 해석 영역을 불량 해석에 이용할지의 여부를 선택하기 위한 제1 지시 영역(431a)과, 구체적인 해석의 조건(해석 1 ~ 해석 3)의 지정 및 해석 실행의 지시를 행하기 위한 제2 지시 영역(431b)이 마련되어 있다. 이 경우의 해석 영역의 선택 방법으로서는 예를 들어 네트 정보 해석부(132)에 의한 불량 해석에 있어서, 제1 지시 영역(431a)에서 체크가 된 속성(도 13의 예에서의 속성 S1, S2, S4)을 가지는 해석 영역 및 속성이 설정되어 있지 않은 해석 영역을 불량 해석에 이용하는 것으로 하고, 제1 지시 영역(431a)에서 체크가 되어 있지 않은 속성(도 13의 예에서의 속성 S3)을 가지는 해석 영역을 불량 해석에 이용하지 않는 것으로 하는 선택 방법을 이용할 수 있다.
이와 같은 구성은 예를 들어 불량의 유무에 관계없이 항상 발광하는 개소(예를 들어 양품 발광의 개소)에 대해, 그것을 나타내는 속성을 대응하는 해석 영역으로 설정해 두고, 그 해석 영역을 불량 해석의 대상에서 제외하는 경우 등, 여러 가지 경우에 유용하다. 이에 의해, 반도체 디바이스의 불량의 해석의 효율을 향상시킬 수 있다.
또한, 해석 조건을 지시하기 위한 제2 지시 영역(431b)에 대해서는 예를 들어 불량 관찰 화상이 발광 화상인 경우에는 해석 영역내에 배선단(配線端)을 가진 네트만을 추출하고, 또 OBIRCH 화상인 경우에는 해석 영역내에 배선단을 가진 네트에 더하여 해석 영역내를 통과하는 네트도 추출하는 등, 네트 추출의 구체적인 조 건의 설정을 행하는 것이 가능한 구성으로 하는 것이 바람직하다. 또, 이와 같은 조건 설정에 대해서는 불량 관찰 화상의 종류 등에 따라 자동적으로 선택되는 구성으로 해도 된다.
상세하게 설명하면, 반도체 디바이스를 구성하는 네트는 트랜지스터 등의 회로를 연결하도록 배선되어 있고, 트랜지스터에 접합되는 네트의 단점(端点)이 존재한다. 발광은 주로 트랜지스터의 스위칭에 의한 미약 발광이며, 이상한 발광은 주로 트랜지스터의 리크 전류에 의해 발생한다. 또, 스위칭에 동반하는 발광은 양품에서도 발생하나, 이것은 해석 영역에 속성을 부가하는 것에 의해 구별이 가능하다. 이와 같은 발광 화상에서는, 많은 경우, 발광 화상의 반응 영역내에 단점이 존재하는 네트는 발광 원인의 회로에 관계하는 것으로, 반응 영역을 통과하는 네트는 발광 원인의 회로와는 무관한 것이다. 따라서, 발광 화상을 이용한 불량 해석에서는 상기와 같이 해석 영역내에 배선단을 가지는 네트만을 추출하는 것이 바람직하다.
한편, OBIRCH 화상은 주로 네트중의 불량의 검출이 중심이고, 또 트랜지스터 부분 등의 불량의 검출도 가능하다. 따라서, OBIRCH 화상을 이용한 불량 해석에서는 상기한 바와 같이 해석 영역내에 배선단을 가진 네트에 추가로 해석 영역내를 통과하는 네트도 추출하는 것이 바람직하다.
또, 본 구성예에서는 버튼 표시 영역(433)에 있는 「상세」 버튼에 의해, 도 14에 나타내는 네트 리스트 표시 윈도우(440)을 표시하는 것이 가능하게 되어 있다. 이 표시 윈도우(440)은 화면의 좌측에 위치하는 네트 리스트 표시 영역(441) 과, 화면의 우측에 위치하여 네트 리스트를 그래프화(히스토그램화)하여 표시하는 그래프 표시 영역(442)을 가지고 있다. 이와 같은 표시 윈도우(440)를 이용하는 것에 의해, 얻어지 불량 해석 결과의 조작자에 의한 파악이 용이하게 된다.
또, 도 14의 표시 윈도우(440)에서는 하측의 버튼 표시 영역(443)의 「하일라이트」 버튼에 의해, 선택된 네트를 레이아웃 화상위에서 하일라이트 표시하는 것이 가능하게 되어 있다. 또, 도 2에 관하여 상기한 바와 같이 부가 해석 정보 취득부(134)에 의해 부가적인 해석 정보가 취득된 경우에는 그 해석 정보에서 불량이라고 판단된 네트에 대해, 네트 리스트 표시 영역(441) 또는 그래프 표시 영역(442) 중에서 착색하여 나타내는 등의 구성으로 해도 된다. 또, 레이아웃 화상위의 네트를 키보드나 마우스 등의 입력 수단으로 선택한 경우에는 그 네트가 통과하고 있는 해석 영역의 색을 바꾸어 표시하여 조작자에게 알리는 구성으로 해도 된다.
본 발명에 의한 반도체 불량 해석 장치, 불량 해석 방법, 불량 해석 프로그램, 및 불량 해석 시스템은 상기한 실시 형태 및 구성예에 한정되는 것이 아니라, 여러 가지 변형이 가능하다. 예를 들어 중첩 화상 생성부(141)에서 생성된 중첩 화상을 표시 장치(40)에 표시하기 위한 해석 화면으로서는 도 10에 해석 윈도우(400)를 예시하였으나, 이와 같은 구성에 한하지 않고, 여러 가지 구성의 해석 화면을 이용하는 것이 가능하다.
여기서, 상기 실시 형태에 의한 반도체 불량 해석 장치에서는 반도체 디바이스의 관찰 화상을 이용하여 그 불량을 해석하는 반도체 불량 해석 장치로서, (1) 적어도 반도체 디바이스의 통상의 관찰 화상인 패턴 화상을 관찰 화상으로서 포함하는 검사 정보를 취득하는 검사 정보 취득 수단과; (2) 반도체 디바이스의 레이아웃 화상을 포함하는 레이아웃 정보를 취득하는 레이아웃 정보 취득 수단과; (3) 상기 관찰 화상을 참조하여 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 수단과; (4) 반도체 디바이스의 불량의 해석에 대한 정보를 표시 수단에 표시시키는 정보 표시 제어 수단을 구비히고, (5) 정보 표시 제어 수단은 표시 수단에 표시시키는 반도체 디바이스의 화상으로서 패턴 화상과 레이아웃 화상을 중첩한 중첩 화상을 생성하는 중첩 화상 생성 수단과, 중첩 화상에서의 패턴 화상에 대한 레이아웃 화상의 투과율을 설정하는 투과율 설정 수단을 가지는 구성을 이용하고 있다.
또, 반도체 불량 해석 방법에서는 반도체 디바이스의 관찰 화상을 이용하여 그 불량을 해석하는 반도체 불량 해석 방법으로서, (a) 적어도 반도체 디바이스의 통상의 관찰 화상인 패턴 화상을 관찰 화상으로서 포함하는 검사 정보를 취득하는 검사 정보 취득 단계와; (b) 반도체 디바이스의 레이아웃 화상을 포함하는 레이아웃 정보를 취득하는 레이아웃 정보 취득 단계와; (c) 상기 관찰 화상을 참조하여 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 단계와; (d) 반도체 디바이스의 불량의 해석에 대한 정보를 표시 수단에 표시시키는 정보 표시 단계와; (e) 표시 수단에 표시시키는 반도체 디바이스의 화상으로서 패턴 화상과 레이아웃 화상을 중첩한 중첩 화상을 생성하는 중첩 화상 생성 단계와; (f) 중첩 화상에서의 패턴 화상에 대한 레이아웃 화상의 투과율을 설정하는 투과율 설정 단계를 구비하는 구성을 이용하고 있다.
또, 반도체 불량 해석 프로그램에서는 반도체 디바이스의 관찰 화상을 이용하여 그 불량을 해석하는 반도체 불량 해석을 컴퓨터에 실행시키기 위한 프로그램으로서, (a) 적어도 반도체 디바이스의 통상의 관찰 화상인 패턴 화상을 관찰 화상으로서 포함하는 검사 정보를 취득하는 검사 정보 취득 처리와; (b) 반도체 디바이스의 레이아웃 화상을 포함하는 레이아웃 정보를 취득하는 레이아웃 정보 취득 처리와; (c) 상기 관찰 화상을 참조하여 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 처리와; (d) 반도체 디바이스의 불량의 해석에 대한 정보를 표시 수단에 표시시키는 정보 표시 처리와; (e) 표시 수단에 표시시키는 반도체 디바이스의 화상으로서 패턴 화상과 레이아웃 화상을 중첩한 중첩 화상을 생성하는 중첩 화상 생성 처리와; (f) 중첩 화상에서의 패턴 화상에 대한 레이아웃 화상의 투과율을 설정하는 투과율 설정 처리를 컴퓨터에 실행시키는 구성을 이용하고 있다.
또, 반도체 불량 해석 시스템에서는 상기한 반도체 불량 해석 장치와; 반도체 불량 해석 장치에 대해 검사 정보를 공급하는 검사 정보 공급 수단과; 반도체 불량 해석 장치에 대해 레이아웃 정보를 공급하는 레이아웃 정보 공급 수단과; 반도체 디바이스의 불량의 해석에 대한 정보를 표시하는 표시 수단을 구비하는 구성을 이용하고 있다.
여기서, 불량 해석 장치는 검사 정보 취득 수단이 관찰 화상으로서 추가로, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하고, 중첩 화상 생성 수단이 패턴 화상 및 레이아웃 화상과 추가로 불량 관찰 화상을 중첩한 중첩 화상을 생성하는 동시에, 정보 표시 제어 수단이 투과율 설정 수단에 더하여, 중첩 화상에서의 패턴 화상 및 레이아웃 화상에 대한 불량 관찰 화상의 투과율을 설정하는 제2 투과율 설정 수단을 가지는 것이 바람직하다.
동양으로, 불량 해석 방법은, 검사 정보 취득 단계에 있어서, 관찰 화상으로서 추가로, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하고, 중첩 화상 생성 단계에 있어서, 패턴 화상 및 레이아웃 화상과 추가로 불량 관찰 화상을 중첩한 중첩 화상을 생성하는 동시에, 투과율 설정 단계에 더하여, 중첩 화상에서의 패턴 화상 및 레이아웃 화상에 대한 불량 관찰 화상의 투과율을 설정하는 제2 투과율 설정 단계를 구비하는 것이 바람직하다.
동양으로, 불량 해석 프로그램은, 검사 정보 취득 처리가 관찰 화상으로서 추가로, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하고, 중첩 화상 생성 처리가 패턴 화상 및 레이아웃 화상과 추가로 불량 관찰 화상을 중첩한 중첩 화상을 생성하는 동시에, 투과율 설정 처리에 더하여, 중첩 화상에서의 패턴 화상 및 레이아웃 화상에 대한 불량 관찰 화상의 투과율을 설정하는 제2 투과율 설정 처리를 컴퓨터에 실행시키는 것이 바람직하다.
이와 같이, 패턴 화상 및 레이아웃 화상에 더하여, 추가로 불량 관찰 화상을 중첩하는 동시에, 그 투과율을 가변으로 하는 것에 의해, 패턴 화상, 레이아웃 화상, 불량 관찰 화상 및 이들 겹침의 각각을, 투과율을 적절하게 설정하는 것에 의 해 간단하게 확인 가능하게 된다. 따라서, 관찰 화상을 이용한 반도체 디바이스의 불량의 해석의 효율을 더욱 향상시킬 수 있다.
또, 불량 해석 장치는 불량 해석 수단이 패턴 화상과 레이아웃 화상을 참조하여, 패턴 화상을 적어도 포함하는 관찰 화상과 레이아웃 화상 사이의 위치 맞춤을 행하는 위치 조정 수단을 가지는 것이 바람직하다. 동양으로, 불량 해석 방법은, 패턴 화상과 레이아웃 화상을 참조하여, 패턴 화상을 적어도 포함하는 관찰 화상과 레이아웃 화상 사이의 위치 맞춤을 행하는 위치 조정 단계를 구비하는 것이 바람직하다. 동양으로, 불량 해석 프로그램은 패턴 화상과 레이아웃 화상을 참조하여, 패턴 화상을 적어도 포함하는 관찰 화상과 레이아웃 화상 사이의 위치 맞춤을 행하는 위치 조정 처리를 컴퓨터에 실행시키는 것이 바람직하다. 또, 관찰 화상으로서 패턴 화상과 합하여 불량 관찰 화상이 취득되는 경우에는 상기한 위치 조정에 있어서, 패턴 화상과 레이아웃 화상을 참조하여, 패턴 화상 및 불량 관찰 화상을 포함하는 관찰 화상과 레이아웃 화상 사이의 위치 맞춤을 행하는 것이 바람직하다.
이와 같이, 패턴 화상을 이용하여 레이아웃 화상과의 위치 맞춤을 행하는 것에 의해, 반도체 디바이스의 불량의 해석의 정밀도를 향상시킬 수 있다. 특히, 관찰 화상으로서 패턴 화상과 합하여 불량 관찰 화상이 취득되는 경우에는 패턴 화상은 불량 관찰 화상에 대해 위치가 맞은 상태에서 취득되기 때문에, 상기한 위치 맞춤이 유효하다.
또, 표시 수단에 대한 중첩 화상의 상황적인 표시 구성에 대해서는 불량 해석 장치는 정보 표시 제어 수단이 표시 수단에 표시시키는 화면으로서 중첩 화상 생성 수단에서 생성된 중첩 화상을 표시하기 위한 화상 표시 영역과, 불량 해석 수단에서 행해지는 불량의 해석에 대한 조작에 이용되는 해석 조작 영역을 가지는 해석 화면을 생성하는 해석 화면 생성 수단을 가지는 구성을 이용할 수 있다. 동양으로, 불량 해석 방법은 표시 수단에 표시시키는 화면으로서 중첩 화상 생성 단계에서 생성된 중첩 화상을 표시하기 위한 화상 표시 영역과, 불량 해석 단계에서 행해지는 불량의 해석에 대한 조작에 이용되는 해석 조작 영역을 가지는 해석 화면을 생성하는 해석 화면 생성 단계를 구비하는 방법을 이용할 수 있다. 동양으로, 불량 해석 프로그램은 표시 수단에 표시시키는 화면으로서 중첩 화상 생성 처리에서 생성된 중첩 화상을 표시하기 위한 화상 표시 영역과, 불량 해석 처리에서 행해지는 불량의 해석에 대한 조작에 이용되는 해석 조작 영역을 가지는 해석 화면을 생성하는 해석 화면 생성 처리를 컴퓨터에 실행시키는 구성을 이용할 수 있다.
또, 불량 해석 장치는 정보 표시 제어 수단에 의한 중첩 화상의 표시와는 별도로, 레이아웃 화상을 표시 수단에 표시시키는 레이아웃 화상 표시 제어 수단을 구비하는 것으로 해도 된다. 동양으로, 불량 해석 방법은 중첩 화상의 표시와는 별도로, 레이아웃 화상을 표시 수단에 표시시키는 레이아웃 화상 표시 단계를 구비하는 것으로 해도 된다. 동양으로, 불량 해석 프로그램은 중첩 화상의 표시와는 별도로, 레이아웃 화상을 표시 수단에 표시시키는 레이아웃 화상 표시 처리를 컴퓨터에 실행시키는 것으로 해도 된다.
본 발명은 관찰 화상을 이용한 반도체 디바이스의 불량의 해석을 양호한 효 율로 확실하게 행하는 것이 가능한 반도체 불량 해석 장치, 불량 해석 방법, 불량 해석 프로그램 및 불량 해석 시스템으로서 이용 가능하다.

Claims (16)

  1. 반도체 디바이스의 관찰 화상(畵像)을 이용하여 그 불량을 해석하는 반도체 불량 해석 장치로서,
    적어도 반도체 디바이스의 통상의 관찰 화상인 패턴 화상을 관찰 화상으로서 포함하는 검사 정보를 취득하는 검사 정보 취득 수단과,
    상기 반도체 디바이스의 레이아웃(layout) 화상을 포함하는 레이아웃 정보를 취득하는 레이아웃 정보 취득 수단과,
    상기 관찰 화상을 참조하여 상기 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 수단과,
    상기 반도체 디바이스의 불량의 해석에 대한 정보를 표시 수단에 표시시키는 정보 표시 제어 수단을 구비히고,
    상기 정보 표시 제어 수단은 상기 표시 수단에 표시시키는 상기 반도체 디바이스의 화상으로서 상기 패턴 화상과 상기 레이아웃 화상을 중첩한 중첩 화상을 생성하는 중첩 화상 생성 수단과, 상기 중첩 화상에서의 상기 패턴 화상에 대한 상기 레이아웃 화상의 투과율을 설정하는 투과율 설정 수단을 가지는 것을 특징으로 하는 반도체 불량 해석 장치.
  2. 청구항 1에 있어서,
    상기 검사 정보 취득 수단은 상기 관찰 화상으로서 추가로, 불량에 대한 검 사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하고,
    상기 중첩 화상 생성 수단은 상기 패턴 화상 및 상기 레이아웃 화상과 추가로 상기 불량 관찰 화상을 중첩한 상기 중첩 화상을 생성하는 동시에,
    상기 정보 표시 제어 수단은 상기 투과율 설정 수단에 더하여, 상기 중첩 화상에서의 상기 패턴 화상 및 상기 레이아웃 화상에 대한 상기 불량 관찰 화상의 투과율을 설정하는 제2 투과율 설정 수단을 가지는 것을 특징으로 하는 불량 해석 장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 불량 해석 수단은 상기 패턴 화상과 상기 레이아웃 화상을 참조하여, 상기 패턴 화상을 적어도 포함하는 상기 관찰 화상과 상기 레이아웃 화상 사이의 위치 맞춤을 행하는 위치 조정 수단을 가지는 것을 특징으로 하는 불량 해석 장치.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 정보 표시 제어 수단은 상기 표시 수단에 표시시키는 화면으로서 상기 중첩 화상 생성 수단에서 생성된 상기 중첩 화상을 표시하기 위한 화상 표시 영역과, 상기 불량 해석 수단에서 행해지는 불량의 해석에 대한 조작에 이용되는 해석 조작 영역을 가지는 해석 화면을 생성하는 해석 화면 생성 수단을 가지는 것을 특징으로 하는 불량 해석 장치.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 정보 표시 제어 수단에 의한 상기 중첩 화상의 표시와는 별도로, 상기 레이아웃 화상을 상기 표시 수단에 표시시키는 레이아웃 화상 표시 제어 수단을 구비하는 것을 특징으로 하는 불량 해석 장치.
  6. 반도체 디바이스의 관찰 화상을 이용하여 그 불량을 해석하는 반도체 불량 해석 방법으로서,
    적어도 반도체 디바이스의 통상의 관찰 화상인 패턴 화상을 관찰 화상으로서 포함하는 검사 정보를 취득하는 검사 정보 취득 단계와,
    상기 반도체 디바이스의 레이아웃 화상을 포함하는 레이아웃 정보를 취득하는 레이아웃 정보 취득 단계와,
    상기 관찰 화상을 참조하여 상기 반도체 디바이스의 불량에 대한 해석을 행하는 불량 해석 단계와,
    상기 반도체 디바이스의 불량의 해석에 대한 정보를 표시 수단에 표시시키는 정보 표시 단계와,
    상기 표시 수단에 표시시키는 상기 반도체 디바이스의 화상으로서 상기 패턴 화상과 상기 레이아웃 화상을 중첩한 중첩 화상을 생성하는 중첩 화상 생성 단계와,
    상기 중첩 화상에서의 상기 패턴 화상에 대한 상기 레이아웃 화상의 투과율 을 설정하는 투과율 설정 단계를 구비하는 것을 특징으로 하는 반도체 불량 해석 방법.
  7. 청구항 6에 있어서,
    상기 검사 정보 취득 단계에 있어서, 상기 관찰 화상으로서 추가로, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하고,
    상기 중첩 화상 생성 단계에 있어서, 상기 패턴 화상 및 상기 레이아웃 화상과 추가로 상기 불량 관찰 화상을 중첩한 상기 중첩 화상을 생성하는 동시에,
    상기 투과율 설정 단계에 더하여, 상기 중첩 화상에서의 상기 패턴 화상 및 상기 레이아웃 화상에 대한 상기 불량 관찰 화상의 투과율을 설정하는 제2 투과율 설정 단계를 구비하는 것을 특징으로 하는 불량 해석 방법.
  8. 청구항 6 또는 청구항 7에 있어서,
    상기 패턴 화상과 상기 레이아웃 화상을 참조하여, 상기 패턴 화상을 적어도 포함하는 상기 관찰 화상과 상기 레이아웃 화상 사이의 위치 맞춤을 행하는 위치 조정 단계를 구비하는 것을 특징으로 하는 불량 해석 방법.
  9. 청구항 6 내지 청구항 8 중 어느 한 항에 있어서,
    상기 표시 수단에 표시시키는 화면으로서 상기 중첩 화상 생성 단계에서 생 성된 상기 중첩 화상을 표시하기 위한 화상 표시 영역과, 상기 불량 해석 단계에서 행해지는 불량의 해석에 대한 조작에 이용되는 해석 조작 영역을 가지는 해석 화면을 생성하는 해석 화면 생성 단계를 구비하는 것을 특징으로 하는 불량 해석 방법.
  10. 청구항 6 내지 청구항 9 중 어느 한 항에 있어서,
    상기 중첩 화상의 표시와는 별도로, 상기 레이아웃 화상을 상기 표시 수단에 표시시키는 레이아웃 화상 표시 단계를 구비하는 것을 특징으로 하는 불량 해석 방법.
  11. 반도체 디바이스의 관찰 화상을 이용하여 그 불량을 해석하는 반도체 불량 해석을 컴퓨터에 실행시키기 위한 프로그램으로서,
    적어도 반도체 디바이스의 통상의 관찰 화상인 패턴 화상을 관찰 화상으로서 포함하는 검사 정보를 취득하는 검사 정보 취득 처리와,
    상기 반도체 디바이스의 레이아웃 화상을 포함하는 레이아웃 정보를 취득하는 레이아웃 정보 취득 처리와,
    상기 관찰 화상을 참조하여 상기 반도체 디바이스의 불량에 대한 해석을 행하하는 불량 해석 처리와,
    상기 반도체 디바이스의 불량의 해석에 대한 정보를 표시 수단에 표시시키는 정보 표시 처리와,
    상기 표시 수단에 표시시키는 상기 반도체 디바이스의 화상으로서 상기 패턴 화상과 상기 레이아웃 화상을 중첩한 중첩 화상을 생성하는 중첩 화상 생성 처리와,
    상기 중첩 화상에서의 상기 패턴 화상에 대한 상기 레이아웃 화상의 투과율을 설정하는 투과율 설정 처리를 컴퓨터에 실행시키는 반도체 불량 해석 프로그램.
  12. 청구항 11에 있어서,
    상기 검사 정보 취득 처리는 상기 관찰 화상으로서 추가로, 불량에 대한 검사를 행하여 얻어진, 불량에 기인하는 반응 정보를 포함하는 불량 관찰 화상을 취득하고,
    상기 중첩 화상 생성 처리는 상기 패턴 화상 및 상기 레이아웃 화상과 추가로 상기 불량 관찰 화상을 중첩한 상기 중첩 화상을 생성하는 동시에,
    상기 투과율 설정 처리에 더하여, 상기 중첩 화상에서의 상기 패턴 화상 및 상기 레이아웃 화상에 대한 상기 불량 관찰 화상의 투과율을 설정하는 제2 투과율 설정 처리를 컴퓨터에 실행시키는 불량 해석 프로그램.
  13. 청구항 11 또는 청구항 12에 있어서,
    상기 패턴 화상과 상기 레이아웃 화상을 참조하여, 상기 패턴 화상을 적어도 포함하는 상기 관찰 화상과 상기 레이아웃 화상 사이의 위치 맞춤을 행하는 위치 조정 처리를 컴퓨터에 실행시키는 불량 해석 프로그램.
  14. 청구항 11 내지 청구항 13 중 어느 한 항에 있어서,
    상기 표시 수단에 표시시키는 화면으로서 상기 중첩 화상 생성 처리로 생성된 상기 중첩 화상을 표시하기 위한 화상 표시 영역과, 상기 불량 해석 처리에서 행해지는 불량의 해석에 대한 조작에 이용되는 해석 조작 영역을 가지는 해석 화면을 생성하는 해석 화면 생성 처리를 컴퓨터에 실행시키는 불량 해석 프로그램.
  15. 청구항 11 내지 청구항 14 중 어느 한 항에 있어서,
    상기 중첩 화상의 표시와는 별도로, 상기 레이아웃 화상을 상기 표시 수단에 표시시키는 레이아웃 화상 표시 처리를 컴퓨터에 실행시키는 불량 해석 프로그램.
  16. 청구항 1 내지 청구항 5 중 어느 한 항에 기재된 반도체 불량 해석 장치와,
    상기 반도체 불량 해석 장치에 대해, 상기 검사 정보를 공급하는 검사 정보 공급 수단과,
    상기 반도체 불량 해석 장치에 대해, 상기 레이아웃 정보를 공급하는 레이아웃 정보 공급 수단과,
    상기 반도체 디바이스의 불량의 해석에 대한 정보를 표시하는 표시 수단을 구비하는 것을 특징으로 하는 반도체 불량 해석 시스템.
KR1020077024956A 2005-06-22 2006-06-20 반도체 불량 해석 장치, 불량 해석 방법, 불량 해석프로그램 및 불량 해석 시스템 KR101277407B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00182629 2005-06-22
JP2005182629A JP5000104B2 (ja) 2005-06-22 2005-06-22 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
PCT/JP2006/312355 WO2006137415A1 (ja) 2005-06-22 2006-06-20 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム

Publications (2)

Publication Number Publication Date
KR20080027223A true KR20080027223A (ko) 2008-03-26
KR101277407B1 KR101277407B1 (ko) 2013-06-20

Family

ID=37570444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077024956A KR101277407B1 (ko) 2005-06-22 2006-06-20 반도체 불량 해석 장치, 불량 해석 방법, 불량 해석프로그램 및 불량 해석 시스템

Country Status (7)

Country Link
US (1) US7752594B2 (ko)
EP (1) EP1901080B1 (ko)
JP (1) JP5000104B2 (ko)
KR (1) KR101277407B1 (ko)
CN (1) CN101208609A (ko)
TW (1) TWI421959B (ko)
WO (1) WO2006137415A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160102983A (ko) * 2013-12-26 2016-08-31 하마마츠 포토닉스 가부시키가이샤 화상 처리 방법, 화상 처리 장치, 화상 처리 프로그램 및 화상 처리 프로그램을 기억한 기억 매체

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5005893B2 (ja) * 2005-06-22 2012-08-22 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
WO2007114930A2 (en) * 2006-03-31 2007-10-11 Teseda Corporation Secure test-for-yield chip diagnostics management system and method
JP4931483B2 (ja) * 2006-06-14 2012-05-16 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5087236B2 (ja) * 2006-06-14 2012-12-05 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5091430B2 (ja) * 2006-06-14 2012-12-05 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
US8115170B2 (en) * 2007-01-09 2012-02-14 International Business Machines Corporation Method and apparatus for creating time-resolved emission images of integrated circuits using a single-point single-photon detector and a scanning system
US20090007033A1 (en) * 2007-06-28 2009-01-01 Hitesh Suri Method to transfer failure analysis-specific data between data between design houses and fab's/FA labs
US7873936B2 (en) * 2008-01-04 2011-01-18 International Business Machines Corporation Method for quantifying the manufactoring complexity of electrical designs
JP2009168476A (ja) 2008-01-11 2009-07-30 Hitachi High-Technologies Corp 欠陥検査方法、及び欠陥検査システム
JP5021503B2 (ja) * 2008-01-15 2012-09-12 株式会社日立ハイテクノロジーズ パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム
US8312413B2 (en) 2010-01-22 2012-11-13 International Business Machines Corporation Navigating analytical tools using layout software
US8539389B2 (en) * 2010-09-27 2013-09-17 Teseda Corporation Correlation of device manufacturing defect data with device electrical test data
US8907697B2 (en) 2011-08-31 2014-12-09 Teseda Corporation Electrical characterization for a semiconductor device pin
US9939488B2 (en) 2011-08-31 2018-04-10 Teseda Corporation Field triage of EOS failures in semiconductor devices
US8412991B2 (en) 2011-09-02 2013-04-02 Teseda Corporation Scan chain fault diagnosis
JP5841427B2 (ja) * 2011-12-28 2016-01-13 株式会社キーエンス 画像処理装置及び画像処理方法
US9443051B2 (en) 2012-08-22 2016-09-13 Mentor Graphics Corporation Generating root cause candidates for yield analysis
JP2014236124A (ja) * 2013-06-03 2014-12-15 三菱電機株式会社 半導体装置、半導体装置の検査方法
US10650509B2 (en) 2016-09-08 2020-05-12 Synopsys, Inc. Video overlay
US10247777B1 (en) 2016-11-10 2019-04-02 Teseda Corporation Detecting and locating shoot-through timing failures in a semiconductor integrated circuit
JP6871070B2 (ja) 2017-06-06 2021-05-12 浜松ホトニクス株式会社 半導体デバイス検査方法
JP6366875B1 (ja) * 2017-06-06 2018-08-01 三菱電機株式会社 情報処理装置および加工不良特定方法
CN107564446A (zh) * 2017-09-30 2018-01-09 深圳市华星光电半导体显示技术有限公司 一种面板点灯机、面板点灯测试系统及测试方法
US10671052B2 (en) * 2017-11-15 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Synchronized parallel tile computation for large area lithography simulation
US11023648B2 (en) 2017-12-12 2021-06-01 Siemens Industry Software Inc. Puzzle-based pattern analysis and classification
WO2021250984A1 (ja) * 2020-06-08 2021-12-16 浜松ホトニクス株式会社 半導体検査方法及び半導体検査装置
CN116302841B (zh) * 2023-04-13 2023-12-08 北京浩太同益科技发展有限公司 一种工业物联网安全监测方法及系统

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185324B1 (en) * 1989-07-12 2001-02-06 Hitachi, Ltd. Semiconductor failure analysis system
JP2941033B2 (ja) * 1990-09-28 1999-08-25 株式会社日立製作所 回路情報表示装置
JP2932794B2 (ja) 1991-11-05 1999-08-09 日本電気株式会社 回路接続検証装置
US5240866A (en) * 1992-02-03 1993-08-31 At&T Bell Laboratories Method for characterizing failed circuits on semiconductor wafers
JP3686124B2 (ja) * 1995-01-09 2005-08-24 株式会社ルネサステクノロジ 電子ビームテストシステムを使用する故障解析方法
JPH0933599A (ja) 1995-05-15 1997-02-07 Hitachi Ltd パターン検査方法および検査装置
US6292582B1 (en) 1996-05-31 2001-09-18 Lin Youling Method and system for identifying defects in a semiconductor
JP3436456B2 (ja) 1996-06-14 2003-08-11 三菱電機株式会社 エミッション顕微鏡による半導体装置の故障解析方法及び半導体装置故障解析システム
JP3519872B2 (ja) 1996-07-01 2004-04-19 三洋電機株式会社 半導体集積回路装置の故障解析システム
JPH1063235A (ja) * 1996-08-19 1998-03-06 Dainippon Printing Co Ltd 画像処理装置
US20020024603A1 (en) * 1996-10-02 2002-02-28 Nikon Corporation Image processing apparatus, method and recording medium for controlling same
JP2956658B2 (ja) * 1997-06-26 1999-10-04 日本電気株式会社 Ｌｓｉの異常発光箇所特定方法およびその装置
JP3660561B2 (ja) 1999-11-10 2005-06-15 株式会社東芝 半導体集積回路の故障解析装置
JP3950608B2 (ja) 2000-01-18 2007-08-01 株式会社ルネサステクノロジ エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法
US20020060650A1 (en) * 2000-10-25 2002-05-23 Asahi Kogaku Kogyo Kabushiki Kaisha Schematic illustration drawing apparatus and method
JP3678133B2 (ja) * 2000-10-30 2005-08-03 株式会社日立製作所 検査システムおよび半導体デバイスの製造方法
KR20030048483A (ko) * 2000-11-28 2003-06-19 가부시키가이샤 아드반테스트 오류 분석장치
US6598211B2 (en) 2001-03-30 2003-07-22 Intel Corporation Scaleable approach to extracting bridges from a hierarchically described VLSI layout
JP4190748B2 (ja) * 2001-06-27 2008-12-03 株式会社ルネサステクノロジ 半導体不良解析用のｃａｄツール及び半導体不良解析方法
JP4095265B2 (ja) * 2001-09-06 2008-06-04 キヤノン株式会社 画像処理装置、画像処理方法、コンピュータ読み取り可能な記憶媒体、及びコンピュータプログラム
GB2389178B (en) 2001-12-31 2004-10-27 Orbotech Ltd Method for inspecting patterns
JP2003282665A (ja) 2002-03-22 2003-10-03 Hitachi Ltd 半導体不良解析ツール、システム、不要解析方法および半導体装置の製造方法
JP4283487B2 (ja) 2002-04-08 2009-06-24 株式会社ルネサステクノロジ 半導体の不良解析方法及びそのシステム
WO2004008246A2 (en) 2002-07-12 2004-01-22 Cadence Design Systems, Inc. Method and system for context-specific mask writing
JP4429593B2 (ja) 2002-11-22 2010-03-10 パナソニック株式会社 半導体装置のレイアウト検証方法
JP2004355717A (ja) * 2003-05-29 2004-12-16 Renesas Technology Corp 半導体装置の不良解析方法
US7256055B2 (en) * 2003-08-25 2007-08-14 Tau-Metrix, Inc. System and apparatus for using test structures inside of a chip during the fabrication of the chip
US7155689B2 (en) * 2003-10-07 2006-12-26 Magma Design Automation, Inc. Design-manufacturing interface via a unified model
TW200517983A (en) * 2003-10-15 2005-06-01 Matsushita Electric Ind Co Ltd Method for analyzing defect of multilayer wiring structure and defect analyzing device
JP2005158780A (ja) 2003-11-20 2005-06-16 Hitachi Ltd パターン欠陥検査方法及びその装置
US20060098862A1 (en) * 2004-11-10 2006-05-11 International Business Machines Corporation Nanoscale defect image detection for semiconductors
JP5006520B2 (ja) 2005-03-22 2012-08-22 株式会社日立ハイテクノロジーズ 欠陥観察装置及び欠陥観察装置を用いた欠陥観察方法
JP5005893B2 (ja) 2005-06-22 2012-08-22 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
US8041103B2 (en) 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
JP4931483B2 (ja) 2006-06-14 2012-05-16 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160102983A (ko) * 2013-12-26 2016-08-31 하마마츠 포토닉스 가부시키가이샤 화상 처리 방법, 화상 처리 장치, 화상 처리 프로그램 및 화상 처리 프로그램을 기억한 기억 매체
KR20160102982A (ko) * 2013-12-26 2016-08-31 하마마츠 포토닉스 가부시키가이샤 화상 처리 방법, 화상 처리 장치, 화상 처리 프로그램 및 화상 처리 프로그램을 기억한 기억 매체

Also Published As

Publication number Publication date
CN101208609A (zh) 2008-06-25
US7752594B2 (en) 2010-07-06
EP1901080A1 (en) 2008-03-19
TWI421959B (zh) 2014-01-01
US20070011519A1 (en) 2007-01-11
WO2006137415A1 (ja) 2006-12-28
TW200707616A (en) 2007-02-16
EP1901080A4 (en) 2015-10-14
JP2007003306A (ja) 2007-01-11
EP1901080B1 (en) 2016-11-30
JP5000104B2 (ja) 2012-08-15
KR101277407B1 (ko) 2013-06-20

Similar Documents

Publication Publication Date Title
KR101277407B1 (ko) 반도체 불량 해석 장치, 불량 해석 방법, 불량 해석프로그램 및 불량 해석 시스템
JP5091430B2 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
KR101209311B1 (ko) 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석프로그램
KR101270384B1 (ko) 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램
KR101276011B1 (ko) 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석 프로그램
JP5018868B2 (ja) 試料の観察方法およびその装置
JP5155602B2 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP4216902B1 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 7