JPH08335603A

JPH08335603A - 半導体装置の製造方法

Info

Publication number: JPH08335603A
Application number: JP7164551A
Authority: JP
Inventors: Nobuhiko Kobayashi; 伸彦小林
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-06-08
Filing date: 1995-06-08
Publication date: 1996-12-17
Anticipated expiration: 2012-10-15
Also published as: JP2663921B2

Abstract

(57)【要約】【目的】ＴＡＢテープのシングルポイントＩＬＢにお
いて、ボンダー生産能力を低下させることなく、ボンデ
ィング位置ずれの発生を防止する。【構成】手動で先頭の１ＩＣについて位置合わせを行
い、そのときのボンディング座標Ａとインナーリードの
画像データａを基準データとして記憶する（Ｓ１０１、
１０２）。位置検出を行ってＩＬＢするＩＣの数ｎを入
力する（Ｓ１０３）。先頭のｎＩＣについては、パター
ンマッチング法によりインナーリード位置ずれを検出
し、その位置ずれ量で座標Ａを補正してＩＬＢする（Ｓ
１０４〜１０８）。各インナーリードについて、ｎ個の
位置ずれ量の平均を求め、この平均値によりボンディン
グ座標Ａを補正する（Ｓ１０９）。この補正されたボン
ディング座標Ｃにより、残りのＩＣのＩＬＢを行う（Ｓ
１１０、１１１）。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、ＴＡＢ（Tape Automated Bonding）テー
プ上に設けられた多数のインナーリードと半導体素子の
電極（例えばバンプ）とを接続するためのボンディング
方法に関するものである。

【０００２】

【従来の技術】ＴＡＢテープを用いた実装方式は、ポリ
イミド製などの絶縁テープ上に、リードを１単位ごとに
複数本形成してなるＴＡＢテープを作製しておき、リー
ドのインナーリード部を半導体素子の電極（バンプまた
はパッド）にインナーリードボンディング（Inner Lead
Bonding：以下、ＩＬＢと記す）し、そのアウターリー
ド部を実装基板やリードフレーム上にボンディングする
方式である。ＴＡＢテープ上に半導体素子をＩＬＢを行
って搭載し、必要に応じて樹脂封止したものは通常ＴＣ
Ｐ（Tape Carrier Package）と呼ばれている。

【０００３】ＴＡＢテープのインナーリードはフォトリ
ソグラフィ法およびウエットエッチングにより形成され
るため、狭ピッチ化がワイヤボンディグ方式に比べ容易
で、ワイヤボンディングでは１００μｍピッチが今のと
ころ限界といわれているが、ＴＡＢ方式の場合すでに６
０μｍピッチ品が量産化されている。同じパッケージサ
イズでも、ワイヤボンディングされたモールドＩＣに比
べ多ピン化が可能で、最近では８００ピンを超えるＴＣ
Ｐが製品化されている。

【０００４】半導体素子（ＩＣ）の電極にインナーリー
ドをボンディングするインナーリードボンディングに
は、従来よりリードを１本ずつ接続していくシングルポ
イントＩＬＢと、１ＩＣについて全インナーリードを一
括して接続するギャングＩＬＢとがある。ここでは本発
明に関係のあるシングルポイントＩＬＢについて説明す
る。

【０００５】図６はインナーリードボンダーの主要部分
を示す斜視図、図７はＩＬＢされるＴＡＢテープと半導
体素子の状態を示す正面図である。図６、図７に示すよ
うに、ＴＡＢテープ１は、等間隔でデバイスホール２ａ
が開孔されたポリイミド等の耐熱性フィルムからなる長
尺のベースフィルム２と、このベースフィルム２に支持
された複数のリードから構成される。インナーリード３
と呼ばれるリード先端部は、デバイスホール２ａ内に突
き出しており、接続される半導体素子４のＡｌパッド５
に対応して形成されている。

【０００６】また、Ａｌパッド５の上には、メッキ法や
ボールボンディング法でＡｕなどによりバンプ６が形成
されている。インナーリードボンダーでは、図６に示す
ように、インナーリード３とＡｌパッド５を接続するた
めのボンディングツール７が、超音波（Ultra Sonic ：
以下、ＵＳと記す）ホーン８に取付けられている。ＵＳ
ホーン８はボンディングツール７をＵＳ振動させるとと
もに、接続部に荷重を印加できるように、図示しない支
点を中心に微小な回転運動をして、ボンディングツール
７を上下動させるようになっている。

【０００７】長尺のベースフィルム２の両側にはスプロ
ケットホールと呼ばれる搬送用の角穴（図示せず）が等
ピッチで形成されており、ＴＡＢテープ１はこのスプロ
ケットホールと同じピッチで搬送用突起（スプロケッ
ト）が形成された２つのスプロケットホイール９の回転
によって搬送される。ＴＡＢテープ１は、１単位ごとに
形成されたデバイスホール２がボンディング部に搬送さ
れてくると、テープクランパー１０により必要部分が挟
持され固定される。

【０００８】半導体素子４はボンディングステージ１１
上に、下からの真空吸着で固定され、ボンディングステ
ージユニット１２上部に取付けられたヒーター１３の熱
で、接続に要する温度に加熱されている。それぞれ固定
されたＴＡＢテープ１と半導体素子４は、図示しない認
識用カメラで、それぞれの位置検出用マークで位置検出
され、ボンディングステージ１１をＸＹ平面内で駆動す
るためのＸＹテーブル（図示せず）と、上下駆動するた
めのエアシリンダ（図示せず）で、半導体素子４が前記
ＴＡＢテープ１のデバイスホール２の下に移動し、半導
体素子４のＡｌパッド５とそれに対応するインナーリー
ド３が位置合わせされる。

【０００９】次に、図７に示すように、インナーリード
３の上からボンディングツール７で加圧、必要な場合は
ＵＳを印加して、インナーリード３とバンプ６とを接続
する。以下、複数のインナーリード３とそれに対応する
バンプ６が順次接合され、ＴＣＰ１個分のＩＬＢが実行
される。ＴＣＰ１個分のＩＬＢが完了すると、ボンディ
ングステージ１１は真空吸着を解除して下降し、次の半
導体素子４を受けとる位置へ移動する。ＴＡＢテープ１
は、テープクランパー１０が開き、スプロケットホイー
ル９が回転することにより、次にＩＬＢされるデバイス
ホール２部がボンディング部へ位置付けされるように、
１単位分搬送される。

【００１０】以下、上記の動作を繰り返して、長尺のＴ
ＡＢテープ１に対して連続してＩＬＢが実行されてい
く。また、ここでは、バンプ６がＡｌパッド５上に形成
された半導体素子４のＩＬＢについて述べたが、特開平
６−２８３５７７号公報にて提案されたように、バンプ
６を形成することなく、半導体素子４のＡｌパッド５と
インナーリード３を直接接合する方法をシングルポイン
トＩＬＢで採用することができる。

【００１１】シングルポイントＩＬＢ用のボンディング
ツール７には、図７に示すように、ツール先端が隣のリ
ードに干渉しないようにツール先端を細くしたボトルネ
ックツールが使用されている。また、上記説明したボン
ディングツール７の下降位置は、ボンディング座標デー
タとして品種ごとにプログラムされ、普通はインナーリ
ードボンダー内のメモリーやフロッピーディスクに保存
されている。これらのデータは、品種切換えごとにイン
ナーリードボンダーへ読込んで使用される。

【００１２】ここまで説明してきたシングルポイントＩ
ＬＢでは、狭ピッチ化多ピン化が進み、ボンディングツ
ール７の先端サイズはφ６０μｍや□６０μｍと細くな
ってきているが、これと同時に、インナーリードの厚さ
が２５μｍ以下、幅も３５μｍ以下になりインナーリー
ド自身の剛性が減少し、また多ピン化のため１辺のリー
ド数も増え、フォトエッチングで形成されるインナーリ
ードは、その位置精度が悪化する傾向にある。

【００１３】そのため、図８に示されるように、ボンデ
ィングツールの先端がインナーリードのセンターを押さ
えてボンディングできない場合や、図９に示すように、
インナーリード３がツール先端から脱落することが起こ
り、ボンディング位置ズレ不良や接合不良が発生する。
よって、ボンディングツール７の下降位置（以下、ボン
ディング座標と記す）がインナーリード３のセンターに
くるように補正することが必要となってきている。

【００１４】次に、ＩＬＢにおけるボンディング座標の
補正方法について詳細に説明する。補正方法の１つとし
て、「セルフティーチング」と呼ばれるボンディング座
標の補正方法がある。これは、上述のＴＡＢテープ１と
半導体素子４との位置合わせが終了した後、ボンディン
グ開始前の状態でインナーリードボンダーを一時停止に
して、作業者がインナーリードボンダーのモニター画面
を見ながら１ポイントずつボンディング座標を補正して
いく方法である。

【００１５】すなわち、図１０に示すように、インナー
リードボンダーの画面１４のレチクル（画面のセンター
が分かるように表示されている白線）１５のセンター
に、次にボンディングツールが下降する位置がくるよう
にボンディングポイントを映し出し、位置補正が必要な
場合、実際にボンディングツールを下降させたい位置へ
インナーリードボンダーの操作パネル上にあるマニピュ
レーター（図示せず）を操作してカメラヘッド（図示せ
ず）を移動させ、図１１のように、モニター画面１４上
でレチクル１５のセンターをインナーリード３のセンタ
ーへ持っていき、その位置を新ボンディング座標として
インナーリードボンダーに記憶させる。

【００１６】この時、移動させた距離ΔＸ、ΔＹだけボ
ンディングツールの下降の位置が補正される。この操作
を位置補正が必要なインナーリードについて行い、必要
でないものはスキップして１ＩＣ分のボンディング座標
が補正され、以降のＩＣは全て補正されたボンディング
座標でＩＬＢされる。セルフティーチングは、作業者が
モニター画面１４を見ながら１ポイントずつ実物のイン
ナーリードに合せ込む方法で、また一時停止して行うた
め、１ＩＣ分の補正にも著しく時間がかかり、連続生産
されるＩＣ全てに適用することは事実上不可能である。

【００１７】そこで、近年、インナーリードボンダーの
持つパターン認識技術を用いてボンディング座標を補正
する「リードロケート」と呼ばれる方法が採用されるよ
うになってきた。リードロケートは、パターンマチング
認識技術を応用したもので、まずボンディング座標ごと
にそのインナーリードの基準の位置を２値化画像データ
としてインナーリードボンダーに記憶させておく。すな
わち、ＴＡＢテープの１つのデバイスホール部分を基準
としてボンディングステージ上に位置させ、図１２に示
すように、ボンディング部周辺に光を照射し、カメラ
（図示せず）が受光した反射光の強度を所定のスライス
レベルで２値化することによって、各インナーリードご
とにインナーリード部が明、その他が暗となるパターン
を基準パターンとして記憶しておく。このとき、ボンデ
ィング座標は、ツールがこの基準となるインナーリード
の中心部を打つ値に記憶される。

【００１８】以下、インナーリードボンダーを自動運転
にして、リードロケートを使用してボンディングしてい
くと、次のようになる。図１３に示すように、ＴＡＢテ
ープ１と半導体素子４の位置合せが完了した状態で、各
ボンディング座標のインナーリードを２値化画像データ
として検出する。検出したデータと、事前に記憶してお
いた基準の位置の２値化画像データと比較し、その差Δ
Ｘ、ΔＹを求め、各ボンディング座標を補正する。補正
したボンディング座標に基づいて１ＩＣ分のＩＬＢを行
う。以下、ＴＡＢテープ１と半導体素子４が順次搬送さ
れ、自動運転の状態で１ＩＣごとにリードロケートを行
い、残りのＩＣもＩＬＢされていく。

【００１９】また、ギャングボンディング方式の場合に
は、特開平４−２１１１４３号公報に記載されたような
位置補正方法がある。これは、ＴＡＢテープ１と半導体
素子４を位置合せした後、ボンディング前のインナーリ
ード３とバンプ６との位置画像データを記憶しておき、
ボンディング後にもう一度インナーリード３とバンプ６
との位置画像データを取込み、それら位置画像データの
差を位置補正データとして、次回のＴＡＢテープ１と半
導体素子４の位置合せにフィードバックするというもの
である。

【００２０】

【発明が解決しようとする課題】上述した従来のＩＬＢ
のボンディング座標の補正方法では以下のような問題点
があった。セルフティーチングによるボンディング座標
の補正は、作業者がインナーリードボンダーを一時停止
して、モニター画面を見ながら１ポイントずつボンディ
ング座標を補正するため時間がかかり、生産する全ての
ＩＣに適用することは事実上不可能である。したがっ
て、先頭の１ＩＣで補正したボンディング座標を信用し
て残りの全てのＩＣをＩＬＢすることになるが、その先
頭の１ＩＣのインナーリードの位置寸法が規格内のバラ
ツキであっても、他のＩＣのインナーリード位置寸法の
平均に比べ大きく離れていると、位置ズレ不良の原因に
なるという問題がある。

【００２１】また、従来のリードロケートによる位置補
正は、インナーリードの２値化画像データの検出やカメ
ラヘッドの移動時間などで、１ポイントのボンディング
座標の修正に０．０６秒を要する。したがって、多ピン
化の進むＴＣＰでは、この従来のリードロケートを全Ｉ
Ｃに適用していると、インナーリードボンダーの生産能
力が著しく低下するという問題が起こる。

【００２２】例えば２６８ピンのＩＣの場合、ＴＡＢテ
ープと半導体素子の搬送や位置合せに要する時間が４．
５秒、１本のインナーリードをボンディングするのに要
する時間が０．１２秒／ｐであるとすると４．５秒＋０．１２秒／ｐ×２６８ｐ＝３６．６６秒／
ＩＣであるが、リードロケートを使用すると４．５秒＋（０．１２秒／ｐ＋０．０６秒／ｐ）×２６
８ｐ＝５２．７４秒／ＩＣとなり、１ＩＣごとに１６秒以上のタイムロスとなり、
生産能力にして４４％程度の低下となる。

【００２３】狭ピッチ化、多ピン化に伴うもう一つの問
題は、ボンディング中のベースフィルムの熱膨張による
インナーリードの位置ズレである。図１４に示すよう
に、シングルポイントＩＬＢは、インナーリード３をバ
ンプ６へ接続していくため、接合したインナーリードか
ら加熱された半導体素子４の熱がベースフィルム２へ伝
わり、ベースフィルム２ａが熱膨張して変形（図中、変
形量をΔｄにて示す）し、そのためインナーリード３の
位置がＩＬＢ中に変化していく。

【００２４】ピン数が少ない場合は問題ではなかった
が、狭ピッチ化・多ピン化のためデバイスホール２ａの
１辺の長さが長くなり、その間のインナーリードの数も
多くなり、またボンディング時間も長くなったため、ベ
ースフィルムの熱膨張によるインナーリードの位置ズレ
は、ＩＬＢ位置ズレ不良や接合不良の原因として無視で
きなくなってきた。

【００２５】熱膨張を考慮してボンディングする従来の
技術に、特開平６２−２７３７４５号公報に記載された
補正方法がある。これは、半導体素子の熱膨張でＡｌパ
ッドの座標が変化するため、それに対応したワイヤボン
ディングを行うべく、半導体素子の温度を検知し、その
温度から熱膨張によるＡｌパッド座標の変化量を計算
し、ボンディング座標を補正するものである。

【００２６】このような補正方法は、半導体素子のよう
に基板がシリコンでできており均一の温度に加熱され温
度による熱膨張が計算できるものには適用できるが、Ｔ
ＡＢテープに対するシングルポイントＩＬＢのように、
ボンディング順つまりボンディングツールが順次ＩＬＢ
していく方向によりベースフィルムの熱膨張の発生する
部分がかわるものやＩＬＢが進むにつれベースフィルム
の変化量が変化していくものには適用できない。

【００２７】また、特開平４−２１１１３号公報に記載
された補正方法を用いてもこのベースフィルムの熱膨張
問題を解決することはできない。すなわち、この従来例
の方法はギャングＩＬＢに関するものであるため、１Ｉ
Ｃの全ての電極にインナーリードを一括して位置合わせ
しており、上記したベースフィルムの部分的な熱膨張問
題については解決策とはなり得ない。

【００２８】本発明は従来例のこのような問題点に鑑み
てなされたものであって、その目的は、第１に、多大な
時間を消費することなく位置ズレのないシングルポイン
トＩＬＢすることができるようにすることであり、第２
に、ＩＬＢの途中でベースフィルムの部分的な熱膨張に
よってインナーリードの位置ズレが起きてもこれを正確
に補正することができるようにすることである。

【００２９】

【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、複数のデバイスホールが開孔され
該デバイスホールの周囲に複数のインナーリードが形成
されている長尺のＴＡＢテープを前記デバイスホールが
ボンディングステージに位置するように１単位ずつ搬送
する過程と、複数の電極を有する半導体素子を前記デバ
イスホールに位置させる過程と、各インナーリードを対
応する電極に個別にインナーリードボンディングする過
程と、を有し、前記ＴＡＢテープに複数の半導体素子を
搭載する半導体装置の製造方法において、前記ＴＡＢテ
ープに搭載する先頭の数個の半導体素子についてのイン
ナーリードボンディング時には各インナーリードの位置
検出を行い、残りの半導体素子のインナーリードボンデ
ィング時には先頭の数個の半導体素子に対応するインナ
ーリードの位置検出データの平均値に基づいてボンディ
ング手段の位置合わせを行うことを特徴とする半導体装
置の製造方法、が提供される。

【００３０】また、本発明によれば、多数のデバイスホ
ールが開孔され該デバイスホールの周囲に複数のインナ
ーリードが形成されている長尺のＴＡＢテープを前記デ
バイスホールがボンディングステージに位置するように
１単位ずつ搬送する過程と、複数の電極を有する半導体
素子を前記デバイスホールに位置させる過程と、各イン
ナーリードを対応する電極に個別にインナーリードボン
ディングする過程と、を有し、前記ＴＡＢテープに複数
の半導体素子を搭載する半導体装置の製造方法におい
て、前記ＴＡＢテープに搭載する１番目の半導体素子に
ついてのインナーリードボンディング時には各インナー
リードの位置検出を行い、かつ、当該半導体素子のイン
ナーリードボンディングの終了後に各インナーリードの
位置ずれ量を検出してこれを補正データとして記憶さ
せ、残りの半導体素子のインナーリードボンディング時
にはインナーリードの位置検出を行いこの検出位置デー
タを前記補正データによって補正した位置データに基づ
いてボンディング手段の位置合わせを行うことを特徴と
する半導体装置の製造方法、が提供される。

【００３１】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。［第１の実施例］図１は、本発明の第１の実施例の作業
の過程を示すフローチャートである。なお、半導体素子
のバンプとＴＡＢテープのインナーリードとの位置合わ
せについては、従来例の場合と同様に、それぞれに設け
られている位置決め用マークを検出しボンディングステ
ージのＸ−Ｙテーブルを駆動することによって行われて
いる。まず、先頭の１ＩＣについてのみ、従来技術で説
明したセルフティーチングによるボンディング座標の補
正を行い、１ポイントずつインナーリードのセンターを
ボンディングツールが打つように位置合わせして、その
ボンディング座標をボンディング座標データＡとしてイ
ンナーリードボンダーのメモリーに記憶しておく（ステ
ップＳ１０１）。

【００３２】次に、セルフティーチングで補正したボン
ディング座標におけるインナーリードの２値化画像デー
タ（図１２に示されるパターンの画像データ）ａを全て
のボンディングポイントについて検出し、メモリーする
（ステップＳ１０２）。これにより、インナーリードの
センターをボンディングツールがボンディングする座標
と、その時のインナーリードの２値化画像データが１対
１に対応して記憶されたことになる。次いで、このＩＣ
についてＩＬＢを実行する。このＩＬＢは、ステップＳ
１０１において、各インナーリードについてボンディン
グ座標が補正される都度行うようにしてもよい。

【００３３】次に、本発明のボンディング座標の補正を
行うため、リードロケートによるインナーリードの位置
検出を行ってＩＬＢを実行するＩＣの個数ｎと、ｎ個分
のデータの平均値によって補正されたボンディング座標
によってＩＬＢを行う残りのＩＣの個数Ｎを入力する
（ステップＳ１０３）。次に、本発明のリードロケート
によるボンディング座標の補正を行うモードでインナー
リードボンダーのフルオートランニングをスタートする
（ステップＳ１０４）。先頭のｎＩＣについては、従来
技術で説明したリードロケートを行い、それに基づいて
ＩＬＢを実行することになる。

【００３４】次に、先頭のｎＩＣのｋ（ｋ＝１、２、
…、ｎ）番目のＩＣ分の全てのボンディングポイントに
ついて、図１３に示されるようなインナーリードの２値
化画像データｂ_k を検出し（ステップＳ１０５）、図１
２に示されるように記憶されている基準となる位置にあ
るインナーリードの２値化画像データａと比較し、イン
ナーリード位置補正量ΔＸ_k 、ΔＹ_k を検出し、前記ボ
ンディング座標Ａに補正を加え、ボンディング座標Ｂ_k
を作成する。またインナーリード位置補正量ΔＸ_k 、Δ
Ｙ_k は、先頭のｎＩＣのｋ番目の位置補正量ΔＸ_k 、Δ
Ｙ_k としてメモリーしておく（ステップＳ１０６）。

【００３５】補正したボンディング座標Ｂ_k は、ｋ番目
のＩＣについてインナーリードセンターをＩＬＢするよ
うに補正されたデータであるので、そのボンディング座
標Ｂ_k でそのＩＣはＩＬＢされる（ステップＳ１０
７）。次に、先頭のｎＩＣについて、全てのＩＣ分のΔ
Ｘ_k 、ΔＹ_k を検出したか否かをチェックし（ステップ
Ｓ１０８）、検出が終了していなければ、ステップＳ１
０５〜ステップＳ１０７を繰り返し、終了していればス
テップＳ１０９へ移る。したがって、ステップＳ１０９
へ移るときには、ΔＸ_k 、ΔＹ_k をそれぞれのボンディ
ングポイントについてｎ個メモリーしたことになる。

【００３６】ｎＩＣ分のインナーリード位置補正データ
ΔＸ_k 、ΔＹ_k の平均を求め、ボンディング座標Ａに補
正を加え、ボンディング座標Ｃを作成する（ステップＳ
１０９）。以下、残りのＮＩＣについては、前記ボンデ
ィング座標ＣでＩＬＢされる。すなわち、補正されたボ
ンディング座標ＣにおいてＩＬＢを行い（ステップＳ１
１０）、ＮＩＣ分のＩＬＢが完了したか否かをチェック
し（ステップＳ１１１）、完了していなければ、ステッ
プＳ１１０へ戻り、完了していれば処理を終わる。

【００３７】長尺のベースフィルムに連続して形成さ
れ、リールに巻取られているＴＡＢテープ１は、通常同
じロットで製作されたもので、インナーリードを形成す
るフォトエッチングも同じ処理をされており、仕上り寸
法は同じ傾向をもっている。よって、先頭のｎＩＣの平
均値で補正したボンディング座標Ｃで残りのＮＩＣをＩ
ＬＢしても、インナーリード位置ズレ不良やそれによる
接合不良が発生する確率は低い。したがって、従来のリ
ードロケートのように１リール全てのＩＣ分に位置検出
を適用するのではなく、先頭のｎＩＣ分にのみインナー
リードの位置検出を行い、残りをその平均データで補正
したボンディング座標でＩＬＢするようにしても、イン
ナーリードの位置ズレ不良を防止することができる。そ
して、この方法を採用することにより、インナーリード
ボンダーの生産能力はほとんど低下させないようにする
ことができる。

【００３８】例えば、従来例でも説明したように、２６
８ピンのＩＣの場合、１リール全てのＩＣにリードロケ
ートを適用した場合、１ＩＣごとに 4.5 秒＋（0.12秒/p＋0.06秒/p）×268p＝52.74 秒/IC かかるのに対し、ｎ＝５、Ｎ＝３９５として、１リール
４００ＩＣ分のＴＡＢテープに本実施例の方法を適用す
ると、 4.5 秒＋0.12秒/p×268p＋（0.06秒/p×268p×5IC)/400
IC＝36.86 秒/IC で、リードロケートを用いない（ボンディング座標の補
正を行わない）場合の 4.5 秒＋0.12秒/p×268p＝36.6秒/IC と比べても、１ＩＣのＩＬＢに要する時間はほとんど変
わらない。

【００３９】また、従来技術で説明したようにセルフテ
ィーチングだけを用いる場合、先頭の１ＩＣのインナー
リードの位置を信用して残りのＩＣをＩＬＢするため、
そのＩＣ個有の微小なインナーリードの仕上り寸法の影
響を受ける可能性があるが、先頭ｎＩＣ分の平均値で補
正したので、その問題を回避できる。なお、本実施例に
おいては、ステップＳ１０１、ステップＳ１０２におい
て、セルフティーチングで、基準となるボンディング座
標Ａと２値化画像データａをメモリーしていたが、次の
リールのＴＡＢテープのＩＬＢを行う際に、そのインナ
ーリードの位置が前回のＴＡＢテープのインナーリード
の位置とほとんど変わらないと予想されるとき、ステッ
プＳ１０１、ステップＳ１０２を省略して前回のボンデ
ィング座標データＡ、２値化画像データａを使用するこ
とができる。

【００４０】［第２の実施例］次に、本発明の第２の実
施例について説明する。図２は、本発明の第２の実施例
の作業手順を示すフローチャートである。まず、第１の
実施例と同じようにセルフティーチングでインナーリー
ドセンターにボンディングツールが下降するようにボン
ディング座標を補正してメモリーし（ステップＳ２０
１）、補正されたボンディング座標Ａにおけるインナー
リードの２値化画像を１ポイントずつ検出しメモリーす
る（ステップＳ２０２）。補正されたボンディング座標
Ａにおいて、このＩＣについてＩＬＢを行う。

【００４１】次に、リードロケートを使用するモード
で、セミオートランニングをスタートさせる（ステップ
Ｓ２０３）。次いで、１ＩＣ分の全てのボンディングポ
イントについて、インナーリードの２値化画像データｂ
を検出し（ステップＳ２０４）、基準となる位置にある
インナーリードの２値化画像データａと比較して、イン
ナーリード位置補正量ΔＸ、ΔＹを検出し、前記ボンデ
ィング座標Ａに補正を加え、ボンディング座標Ｂを作成
する。また、インナーリード位置補正量ΔＸ、ΔＹをす
べてのボンディング座標についてメモリーしておく（ス
テップＳ２０５）。そして、このＩＣについて補正され
たボンディング座標ＢにおいてＩＬＢを行う（ステップ
Ｓ２０６）。その後、セミオートランニングにより、イ
ンナーリードボンダーは一時停止する（ステップＳ２０
７）。

【００４２】実際にＩＬＢされたインナーリード接合部
をモニターで確認すると、図３に示すように、インナー
リードのセンターとボンディングツールのセンターがΔ
Ｘ′、ΔＹ′ズレているものがある。これは、ＩＬＢ中
のベースフィルムの熱膨張によりインナーリードの位置
が変化するために、リードロケートを用いてインナーリ
ードセンターに補正したボンディング座標からインナー
リードセンターが外れてしまうことにより起こる。

【００４３】次に、図示しないマニピュレーターでカメ
ラヘッドを移動させ、図４のようにモニター画面１４上
のレチクル１５のセンターにインナーリードセンターを
持っていき、１ポイントずつ補正量ΔＸ′、ΔＹ′を入
力し、メモリーする（ステップＳ２０８）。次に、イン
ナーリードボンダーを、本発明のボンディング座標の補
正を使用するモードで、フルオートランニングをスター
トする（ステップＳ２０９）。以下、従来のリードロケ
ートと同じようにボンディング座標の補正を行い（ステ
ップＳ２１０、Ｓ２１１）、その補正したボンディング
座標に、ステップＳ２０８でメモリーしておいた補正デ
ータΔＸ′、ΔＹ′を追加補正し、ボンディング座標Ｃ
を作成する（ステップＳ２１２）。そして、それに従っ
てＩＬＢする（ステップＳ２１３）。次に、ステップＳ
２１４において所定数量のＩＬＢが完了したか否かがチ
ェックされ、完了していなければ、所定数量が完了する
までステップＳ２１０〜Ｓ２１３を繰り返してＩＬＢし
ていく。

【００４４】本実施例においては、従来のリードロケー
トでは防止できなかった、ＩＬＢ中のベースフィルムの
熱膨張によるインナーリード位置変化量をステップＳ２
０８でΔＸ′、ΔＹ′として検出入力して、以下リード
ロケートで補正したボンディング座標に追加補正するよ
うにしたので、インナーリードセンターとボンディング
座標との位置ズレを防止でき、インナーリード位置ズレ
不良やそれによって発生する接合不良を防止できる。

【００４５】この第２の実施例を以下のように変更する
ことができる。ステップＳ２０１、ステップＳ２０２を省略して、
前回のリールにおいてメモリーしておいたボンディング
座標Ａと２値化画像データａを使用する。ステップＳ２０１、ステップＳ２０２が終了した後
（そのＩＣについてＩＬＢが完了した後）、ステップＳ
２０３〜ステップＳ２０７を省略してステップＳ２０８
を実行する。すなわち、基準となるボンディング座標デ
ータＡ、２値化画像データａを検出したインナーリード
について、ＩＬＢ終了後の補正データΔＸ′、ΔＹ′の
検出を行う。

【００４６】［第３の実施例］本発明の第３の実施例
は、本発明の第１の実施例と第２の実施例を併用するも
のであって、図５はその作業手順を示すフローチャート
である。第２の実施例の場合と同じように、基準となる
ボンディング座標データＡ、２値化画像データａを検出
し、ＩＬＢ中のベースフィルムの熱膨張によるインナー
リードの位置変化を補正するΔＸ′、ΔＹ′を求め（ス
テップＳ３０１〜Ｓ３０８）た後、第１の実施例の場合
と同様に、先頭のｎＩＣ分の補正データ量ΔＸ_k 、ΔＹ
_k の平均値でボンディング座標を補正してボンディング
座標Ｄを求め（ステップＳ３０９〜Ｓ３１６）、それに
前記ＩＬＢ中の経時的なインナーリードの位置変化量Δ
Ｘ′、ΔＹ′を追加補正してボンディング座標Ｅとし
（ステップＳ３１７）、それに基づいて残りのＮＩＣを
ＩＬＢする（ステップＳ３１７〜Ｓ３１９）。なお、先
頭のｎＩＣのＩＬＢは、補正量データΔＸ_k 、ΔＹ_k を
追加補正データΔＸ′、ΔＹ′で補正して作成したボン
ディング座標Ｃ_k を用いて行っている（ステップＳ３１
３、Ｓ３１４）。

【００４７】本実施例によれば、インナーリードの仕上
り寸法のために必要となる補正を先頭の数個のＩＣ用の
インナーリードより求め、さらにＩＬＢ中のベースフィ
ルムの熱膨張のために必要となるボンディング座標の補
正を行うようにしたので、インナーリードボンダーの生
産能力を低下させることなく、より確実にインナーリー
ド位置ズレ不良や接合不良を防止することができる。な
お、本実施例に対しても第２の実施例の場合と同様の変
更を加えることができる。また、追加補正データΔ
Ｘ′、ΔＹ′の検出を、ｎＩＣ分の補正データΔＸ_k 、
ΔＹ_k の平均値を求めてから行うようにしてもよい。ま
た、ステップＳ３１６において、既にステップＳ３１３
において求めてある補正量データΔＸ_k 、ΔＹ_k を追加
補正データΔＸ′、ΔＹ′で補正して作成したデータを
利用することにより直接追加補正されたボンディング座
標Ｅを求めるようにしてステップＳ３１７の過程を省略
することができる。また、上記各実施例においては、ボ
ンディングツールによりＩＬＢを行っていたが、ボンデ
ィングツールを使用する方法に代え、レーザビームを使
用してＩＬＢを行うようにしてもよい。

【００４８】

【発明の効果】以上説明したように、本発明は、先頭の
数ＩＣのインナーリードの位置検出を行い、残りのＩＣ
は先頭の数ＩＣ分の位置データの平均値に基づいて補正
したボンディング座標でボンディングするようにしたの
で、インナーリードボンダーの生産能力を低下させるこ
となく、リード位置ズレ不良やそれに伴う接合不良の発
生を防止できる。

【００４９】また、ボンディング前に検出し補正したボ
ンディング座標に、事前に入力した補正データを追加補
正してボンディングするようにした実施例によれば、従
来の技術では補正できなかったＩＬＢ中のベースフィル
ムの熱膨張によるインナーリードの経時的な位置ズレを
補正してより正確な位置にボンディングすることができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例の作業手順を示すフロー
チャート。

【図２】本発明の第２の実施例の作業手順を示すフロー
チャート。

【図３】本発明の第２の実施例を説明するための、位置
ズレ状態でＩＬＢされた接合部のモニター画面の図。

【図４】本発明の第２の実施例を説明するための、位置
ズレを補正した後の接合部のモニター画面の図。

【図５】本発明の第３の実施例の作業手順を示すフロー
チャート。

【図６】インナーリードボンダーの主要部を示す斜視
図。

【図７】ボンディングツールによるＩＬＢの状態を示す
正面図。

【図８】ボンディングツールがインナーリードから位置
ズレを起こした状態での側面図。

【図９】インナーリードがボンディングツールから脱落
し接合不良が発生した状態を示す側面図。

【図１０】位置補正前のインナーリードの位置を示すモ
ニター画面の図。

【図１１】位置補正終了後のインナーリードの位置を示
すモニター画面の図。

【図１２】基準となるインナーリードの２値化画像を示
すモニター画面の図。

【図１３】位置補正前のインナーリードの２値化画像を
示すモニター画面の図。

【図１４】ＩＬＢ中のベースフィルムの熱膨張によるイ
ンナーリードの位置ズレの発生状態を示す斜視図。

【符号の説明】

１ＴＡＢテープ２ベースフィルム２ａデバイスホール３インナーリード４半導体素子５Ａｌパッド６バンプ７ボンディングツール８超音波（ＵＳ）ホーン９スプロケットホイール１０テープクランパー１１ボンディングステージ１２ボンディングステージユニット１３ヒーター１４モニター画面１５レチクル

Claims

【特許請求の範囲】

【請求項１】複数のデバイスホールが開孔され該デバ
イスホールの周囲に複数のインナーリードが形成されて
いる長尺のＴＡＢテープを前記デバイスホールがボンデ
ィングステージに位置するように１単位ずつ搬送する過
程と、複数の電極を有する半導体素子を前記デバイスホ
ールに位置させる過程と、各インナーリードを対応する
電極に個別にインナーリードボンディングする過程と、
を有し、前記ＴＡＢテープに複数の半導体素子を搭載す
る半導体装置の製造方法において、前記ＴＡＢテープに
搭載する先頭の数個の半導体素子についてのインナーリ
ードボンディング時には各インナーリードの位置検出を
行い、残りの半導体素子のインナーリードボンディング
時には先頭の数個の半導体素子に対応するインナーリー
ドの位置検出データの平均値に基づいてボンディング手
段の位置合わせを行うことを特徴とする半導体装置の製
造方法。
【請求項２】ＴＡＢテープに搭載する先頭の数個の半
導体素子についてのインナーリードボンディング時に行
う各インナーリードの位置検出は、基準となるインナー
リード群の各インナーリードからの位置ズレ量を検出す
るものあることを特徴とする請求項１記載の半導体装置
の製造方法。
【請求項３】前記先頭の数個の半導体素子のインナー
リードボンディングを行うに先立ってまたはこれらのイ
ンナーリードボンディングの直後に、他の１個の半導体
素子についてのインナーリードボンディングを各インナ
ーリードの位置検出を行ってこれを記憶させた後に行
い、かつ、当該半導体素子のインナーリードボンディン
グの終了後に各インナーリードの位置ズレ量を検出して
これを補正データとして記憶させ、前記位置検出データ
の平均値をこの補正データによって補正することを特徴
とする請求項１記載の半導体装置の製造方法。
【請求項４】多数のデバイスホールが開孔され該デバ
イスホールの周囲に複数のインナーリードが形成されて
いる長尺のＴＡＢテープを前記デバイスホールがボンデ
ィングステージに位置するように１単位ずつ搬送する過
程と、複数の電極を有する半導体素子を前記デバイスホ
ールに位置させる過程と、各インナーリードを対応する
電極に個別にインナーリードボンディングする過程と、
を有し、前記ＴＡＢテープに複数の半導体素子を搭載す
る半導体装置の製造方法において、前記ＴＡＢテープに
搭載する１番目の半導体素子についてのインナーリード
ボンディング時には各インナーリードの位置検出を行
い、かつ、当該半導体素子のインナーリードボンディン
グの終了後に各インナーリードの位置ずれ量を検出して
これを補正データとして記憶させ、残りの半導体素子の
インナーリードボンディング時にはインナーリードの位
置検出を行いこの検出位置データを前記補正データによ
って補正した位置データに基づいてボンディング手段の
位置合わせを行うことを特徴とする半導体装置の製造方
法。
【請求項５】前記１番目の半導体素子のインナーリー
ドボンディング時に行う各インナーリードの位置検出
は、基準となるインナーリード群の各インナーリードか
らの位置ズレ量を検出するものあることを特徴とする請
求項４記載の半導体装置の製造方法。
【請求項６】残りの半導体素子のインナーリードボン
ディング時にはインナーリードの位置検出を行いこの検
出位置データを前記補正データによって補正することを
特徴とする請求項４記載の半導体装置の製造方法。