JPH10242219A - バンプ検査方法 - Google Patents

バンプ検査方法

Info

Publication number
JPH10242219A
JPH10242219A JP9038999A JP3899997A JPH10242219A JP H10242219 A JPH10242219 A JP H10242219A JP 9038999 A JP9038999 A JP 9038999A JP 3899997 A JP3899997 A JP 3899997A JP H10242219 A JPH10242219 A JP H10242219A
Authority
JP
Japan
Prior art keywords
bump
image
measurement
stud
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9038999A
Other languages
English (en)
Other versions
JP3414967B2 (ja
Inventor
Masaru Ichihara
勝 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP03899997A priority Critical patent/JP3414967B2/ja
Priority to US09/027,341 priority patent/US6133052A/en
Publication of JPH10242219A publication Critical patent/JPH10242219A/ja
Application granted granted Critical
Publication of JP3414967B2 publication Critical patent/JP3414967B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Image Processing (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Image Analysis (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 スタッドバンプのバンプ台座部とバンプ頭頂
部の位置ずれ、形状不良および寸法不良などの欠陥を確
実に検出して、スタッドバンプの良否を正確に判定する
ことのできるバンプ検査方法を提供する。 【解決手段】検査位置のスタッドバンプ２３の外観を撮
像した画像に対して、ボンディングデータのバンプ形成
座標から求めたバンプ形成位置に計測ウインドウ２９を
設定する。計測ウインドウ２９内の画像を、バンプ台座
部２４の計測用およびバンプ頭頂部２７の計測用として
それぞれ個別に設定した２値化レベルに基づきそれぞれ
２値画像に変換する。２値画像における同一レベルの画
像が一塊となった画像粒子のうちの最大の面積を有する
画像粒子を抽出し、この抽出した画像粒子の穴埋め画像
におよび穴部分にそれぞれ基づいてバンプ台座部２４お
よびバンプ頭頂部２７の各々の位置、形状および寸法を
計測する。その各計測値を設定値と比較してスタッドバ
ンプ２３の良否ならびに有無を判定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体ベアチップ
を回路基板に直接実装するフリップチップ実装工法にお
いて、半導体ベアチップの電極パッド上に形成された２
段突起形状のスタッドバンプの外観を画像処理により二
次元的に検査するバンプ検査方法に関するものである。
【０００２】
【従来の技術】近年、電子機器においては小型化および
軽量化が求められており、それに伴って、電子回路の実
装密度を高めることを目的として、ウェハを個片に分割
した半導体ベアチップを裏返して回路基板上に直接実装
するフリップチップ実装工法が多用されている。例え
ば、現在においてフリップチップ実装工法により生産さ
れているものとしては、半導体ベアチップと同寸法にパ
ッケージするＣＳＰ(ChipSize Package）や複数の半導
体ベアチップを回路基板上に実装するＭＣＭ(MultiChip
Module) があり、これらの生産が増加しつつある。
【０００３】上記のフリップチップ実装工法の一つであ
るＳＢＢ(Stud Bump Bonding) 工法では、ワイヤボンデ
ィング工法を応用して半導体ベアチップの電極パッド上
にバンプを形成し、そのバンプのバンプ頭頂部の高さを
揃えるためにレベリング装置でレベリングすることによ
り、バンプ台座部とバンプ頭頂部とを有する２段突起形
状のスタッドバンプが形成される。このようにして形成
されたスタッドバンプは、次工程におけるフリップチッ
プ接合での所要の品質を確保するために、外観形状の検
査を行うことが不可欠である。この外観検査では、バン
プ台座部の位置、形状および寸法だけでなく、バンプ頭
頂部の位置、形状および寸法もそれぞれ許容値内に入っ
ていることが要求されるので、バンプ台座部およびバン
プ頭頂部の各々の位置、形状および寸法を測定する機能
が要求される。
【０００４】従来、スタッドバンプの外観を自動的に検
査する方法としては、電極パッド上のスタッドバンプを
検査カメラで撮像して得られたコンポジット信号を画像
処理して良否を判定する手法が知られている（特開平4-
56246 号公報参照）。これに用いられる画像処理装置
は、スタッドバンプの寸法計測や任意形状外接長方形の
長辺および短辺を得るなどの機能を備えており、これに
より電極パッド上にバンプが形成されていないことも識
別できる。また、計測結果は中央処理装置により予め設
定された数値と比較され、その比較結果によりスタッド
バンプの形状の良否が判定される。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
画像処理によるスタッドバンプの外観の検査方法には、
実用化に際して解決しなければならない種々の問題が残
存している。先ず第１に、画像処理により対象物である
スタッドバンプの形状や寸法を計測するには、画像を２
値化することによりスタッドバンプとこれの背景となる
半導体ベアチップのパターン面とを分離する必要がある
が、従来の画像処理技術では、半導体ベアチップのパタ
ーン面とバンプ台座部、およびバンプ台座部とバンプ頭
頂部をそれぞれ精度良く分離することのできる２値化レ
ベルを決定するのが困難であるという問題がある。
【０００６】例えば、バンプ頭頂部の計測に適合するよ
うに２値化レベルを設定すると、バンプ台座部の計測に
おいて計測精度が劣化し、逆にバンプ台座部の計測に適
合するように２値化レベルを設定すると、バンプ頭頂部
の計測において計測精度が劣化する。すなわち、従来の
画像処理技術では、バンプ台座部とバンプ頭頂部のそれ
ぞれを高い計測精度で計測することができない。また、
バンプ頭頂部の計測に適合するよう設定した２値化レベ
ルでは、バンプ台座部の計測において、電極パッドの輪
郭や電極パッド上に存在するチップ検査時のプローブ痕
などに起因するノイズの影響を受けて正確な計測ができ
ないことがある。このような場合には、良品のスタッド
バンプを不良と判定する過判定や不良のバンプを良品と
判定する誤判定が発生する可能性が高い。
【０００７】また、バンプ頭頂部の輪郭がバンプ台座部
の輪郭に近接している形状のスタッドバンプの場合に
は、２値化レベルを設定するときの余裕度が少なくなる
ことから、例えば撮像に際しての半導体ベアチップへの
照明の照度変動などに起因して２値化レベルが不適当に
なると、２値化したときにバンプ頭頂部とチップパター
ン面とが繋がった２値画像となり、バンプ頭頂部の計測
が不可能となる。このような場合には、良品のバンプを
不良と判定する過判定が発生する可能性が高くなり、検
査の信頼性が低い。
【０００８】ところで、スタッドバンプの形成時には、
ボンディングワイヤの座屈によりバンプ台座部とバンプ
頭頂部との各々の重心がずれる支柱ずれ不良が発生した
り、第２のボンディング時の接合不良やちぎれ不良によ
りワイヤの先端部が立ち上がってできるワイヤ立ち不良
が発生することがある。このような半導体ベアチップ
は、これを実装する際に電極間が短絡して製品不良の原
因となるので、支柱ずれ不良またはワイヤ立ち不良を検
出して除外する必要がある。しかしながら、従来の画像
処理技術では、スタッドバンプの外接長方形の長辺およ
び短辺を求めて検査するだけであるから、上記の支柱ず
れ不良やワイヤ立ち不良の検出率を向上させることが困
難である。
【０００９】そこで、本発明は、上記従来技術の問題を
解消し、スタッドバンプのバンプ台座部とバンプ頭頂部
の位置ずれ、形状不良および寸法不良などの欠陥を確実
に検出して、スタッドバンプの良否を正確に判定するこ
とのできるバンプ検査方法を提供することを目的とする
ものである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明のバンプ検査方法は、バンプ台座部とバンプ
頭頂部とを有する２段突起形状となったスタッドバンプ
が形成された半導体ベアチップを水平面内で搬送しなが
ら所定の検査位置に位置決めする搬送工程と、前記検査
位置の前記スタッドバンプの外観を撮像する撮像工程
と、その撮像した画像を処理して前記バンプ台座部と前
記バンプ頭頂部の各々の形状寸法などを計測する計測工
程と、前記計測工程での各計測値がそれぞれ設定値内で
あるか否かにより前記スタッドバンプの良否ならびに有
無を判定する判定工程とを有し、前記計測工程におい
て、撮像した画像に対してボンディングデータのバンプ
形成座標から求めたバンプ形成位置に計測ウインドウを
設定し、この計測ウインドウ内の画像を２値画像に変換
し、この２値画像における同一レベルの画像が連続して
一塊となった画像粒子のうちの最大の面積を有する画像
粒子を抽出したのちに、この抽出した画像粒子の穴埋め
画像に基づき前記バンプ台座部の位置、形状および寸法
を計測し、前記抽出した画像粒子の穴部分に基づき前記
バンプ頭頂部の位置、形状および寸法を計測するように
した。
【００１１】このバンプ検査方法では、計測ウインドウ
内の画像を２値化した２値画像における同一レベルの画
像が連続して一塊となった画像粒子のうちの最大の面積
を有する画像粒子を抽出した上で、この画像粒子の穴埋
め画像およびその穴部分にそれぞれ基づいてバンプ台座
部およびバンプ頭頂部の各々の位置、形状および寸法、
例えば各々の中心位置、真円度、直径および面積などを
計測する。したがって、バンプ台座部とバンプ頭頂部と
を安定に、且つほぼ同時に計測できるとともに、これら
計測値と設定値とを比較して良否を判別できる。また、
このバンプ検査方法では、搬送工程、撮像工程、計測工
程および判定工程を経ることにより、スタッドバンプの
検査工程を自動化できる。
【００１２】上記発明における計測工程において、計測
ウィンドウ内の画像を２値画像に変換する際に、バンプ
台座部の計測用およびバンプ頭頂部の計測用としてそれ
ぞれ個別の２値化レベルを設定することが好ましい。
【００１３】これにより、バンプ台座部およびバンプ頭
頂部のそれぞれの計測に適合する２値化レベルを個別に
設定し、それら２値化レベルに基づきそれぞれ２値画像
に変換できる。その結果、半導体ベアチップのパターン
面の電極パッドとバンプ台座部、およびバンプ台座部と
バンプ頭頂部をそれぞれ精度良く分離した２値画像を得
ることができるから、バンプ台座部およびバンプ頭頂部
のそれぞれを高精度に計測することができる。しかも、
バンプ台座部の計測においては、これの計測に適合する
２値化レベルに基づき変換した２値画像を用いるので、
従来のように半導体ベアチップの電極パッドの輪郭部分
やチップ検査時のプローブ痕などによるノイズの影響を
受けるといったことが無くなる。
【００１４】上記発明における計測工程において、バン
プ頭頂部の計測値が零となってその計測が不可能となっ
たときに、計測ウィンドウ内の画像を順次異なる２値化
レベルで２値化しながら、その２値化した２値画像から
前記バンプ頭頂部の計測が可能であるか否かを判別し、
計測が可能となった時点で、その２値画像に基づき前記
バンプ頭頂部の計測を行い、判定工程において、２値化
を所定回数行ってもバンプ頭頂部の計測が不可能である
とき、または前記バンプ頭頂部の計測値が設定値を超え
ているときに、スタッドバンプを不良と判定することが
好ましい。
【００１５】これにより、バンプ頭頂部の輪郭がバンプ
台座部の輪郭に接近した形状のスタッドバンプの２値画
像においてバンプ頭頂部と電極パッドとが繋がった状態
となった場合においても、バンプ頭頂部を安定に計測で
きるので、スタッドバンプの良否の判定を正確に行うこ
とができる。そのため、従来のようなバンプ頭頂部の計
測ができないために良品を不良品とする過判定の発生を
確実に防止できる。
【００１６】上記発明における計測工程において、バン
プ台座部とバンプ頭頂部との各々の形状寸法などの計測
値に基づいて前記バンプ台座部と前記バンプ頭頂部の各
々の重心を求め、判定工程において、前記両重心のずれ
量を算出したのちに、このずれ量が許容値内であるか否
かによりスタッドバンプの良否を判定することが好まし
い。
【００１７】これにより、支柱ずれ不良が生じているス
タッドバンプに対しては、スタッドバンプの外接長方形
の長辺と短辺とを求めて検査する従来技術とは異なり、
バンプ台座部の重心とバンプ頭頂部の重心とのずれ量を
計測して、このずれ量の大小に基づいて支柱ずれ不良を
検出するので、支柱ずれ不良の検出率が格段に向上す
る。その結果、半導体ベアチップの実装時における電極
間の短絡による製品不良は殆ど発生しなくなる。
【００１８】上記発明における計測工程において、計測
ウインドウ内の画像を２値化した２値画像におけるスタ
ッドバンプの外接長方形の辺の長さに相当する外接径
と、前記２値画像におけるスタッドバンプの中心線上の
外形寸法に相当する中心径とを計測し、判定工程におい
て、前記外接径と中心径との差を求め、この差の値が許
容値内であるか否かによりスタッドバンプの良否を判定
することが好ましい。
【００１９】これにより、ワイヤ立ち不良が生じている
スタッドバンプに対しては、スタッドバンプの外接長方
形の長辺と短辺とを求めて検査する従来技術とは異な
り、スタッドバンプの外接長方形の外接径とスタッドバ
ンプの中心線上の中心径とを計測した上で、その外接径
と中心径との差の大小に基づいてワイヤ立ち不良を検出
するので、ワイヤ立ち不良の検出率が格段に向上する。
その結果、半導体ベアチップの実装時における電極間の
短絡による製品不良は殆ど発生しなくなる。
【００２０】
【発明の実施の形態】以下、本発明の好ましい実施の形
態について図面を参照しながら説明する。図１は本発明
のバンプ検査方法を具現化した一実施の形態に係るバン
プ検査装置を示す概略平面図を示す。このバンプ検査装
置はバンプボンダの設備の中に内蔵して使用されるもの
であり、バンプ検査装置内蔵のバンプボンダは、半導体
ベアチップ４にバンプを形成し、その形成したバンプの
レベリングを行い、そののちに全てのバンプを全自動で
検査する機能を備えたものである。
【００２１】このバンプボンダでは、生産開始に先立っ
て、半導体ベアチップ４に対するスタッドバンプの形成
座標などの情報がボンディングデータとして記憶装置２
０に登録されている。また、検査カメラ１４の視野の可
及的に少ない移動により全てのスタッドバンプを検査す
ることを目的として、上記ボンディングデータを基にし
て単一の検査カメラ１４の視野の中にできるだけ多くの
スタッドバンプが含まれる検査画面位置が予め算出さ
れ、この算出された位置情報も記憶装置に登録されてい
る。このバンプボンダでは、中央処理装置１９が記憶装
置２０に設定記憶されている制御プログラムおよび種々
のデータに基づいて、以下に説明するように全体の制御
を行う。
【００２２】最初に、バンプ形成設備のスタートキー
（図示せず）が操作されると、搬送アーム１はトレイ３
に向かい搬送ガイド部７に沿って移動し、この搬送アー
ム１の装着部２がトレイ３に収納されている複数の半導
体ベアチップ４のうちの所定の一つを装着する。続い
て、搬送アーム１は、搬送ガイド部７に沿ってトレイ３
から離間する方向に移動して半導体ベアチップ４をボン
ディングステージ８まで移送し、そのボンディングステ
ージ８の所定位置に半導体ベアチップ４をセッティング
する。そののちに、半導体ベアチップ４には、これの電
極パッドにおけるボンディングデータのバンプ形成座標
に基づく位置にボンディングヘッド９の作動によりバン
プが形成される。
【００２３】上記のバンプが形成された半導体ベアチッ
プ４は、再び装着部２により装着されたのちに、搬送ア
ーム１の移動によりレベリングステージ１０まで移送さ
れて、レベリングステージ１０の所定位置にセッティン
グされる。つぎに、半導体ベアチップ４が載置されたレ
ベリングステージ１０は、第１の移動ガイド装置１２に
沿って矢印方向に移動し、レベリング装置１１の下方に
位置決め停止する。続いて、レベリング装置１１が下降
してバンプの頭頂部を押し潰すことにより所定の高さに
レベリングする。これにより、半導体ベアチップ４の電
極パッド上には２段突起形状のスタッドバンプが形成さ
れる。
【００２４】スタッドバンプが形成された半導体ベアチ
ップ４は、レベリングステージ１０に載せられたまま第
１の移動ガイド装置１２に沿って反矢印方向に移送さ
れ、さらに第１の移動ガイド装置１２に対し直交する第
２の移動ガイド装置１３に沿って移送されて、検査カメ
ラ１４の下方におけるボンディングデータのバンプ形成
座標から求められた検査画面位置に位置決めして静止さ
れる。この状態において、半導体ベアチップ４における
スタッドバンプが形成されたパット電極は、検査に適し
た照度の照明光が落射照明装置１７より真上から照射さ
れた上で、検査カメラ１４により撮像される。検査カメ
ラ１４の画像信号は画像処理装置１８に入力され、以下
に説明する画像処理を行ってスタッドバンプの計測およ
び計測結果に基づく検査が行われる。
【００２５】図２は、画像処理装置１８が検査カメラ１
４から入力された画像信号を処理した処理画像２１を模
式的に示した図である。この処理画像２１には、半導体
ベアチップ４、この半導体ベアチップ４上の複数の電極
パッド２２、各電極パッド２２上に形成されたスタッド
バンプ２３におけるバンプ台座部２４およびバンプ頭頂
部２７が撮像されており、その他に、図示のように、チ
ップ検査の際に生じたプローブ痕などに起因するノイズ
２８が含まれることもある。
【００２６】ところで、このバンプボンダでは半導体ベ
アチップ４に対して落射照明装置１７により真上から照
射しているので、比較的平坦な電極パッド２２およびバ
ンプ頭頂部２７は光を照射方向に向け反射することから
白い色に撮像され、傾斜面となっているバンプ台座部２
４は光が散乱して暗い色に撮像される。すなわち、撮像
された画像は、電極パッド２２、バンプ台座部２４およ
びバンプ頭頂部２７の各々の輪郭が明確に顕れたものと
なる。
【００２７】なお、このバンプボンダでは、検査に先立
って、検査対象と同一種類の半導体ベアチップ４を用意
し、この半導体ベアチップ４に形成されたスタッドバン
プ２３を撮像して得られた濃淡画像と基準の２値画像と
を比較しながら、バンプ台座部２４の計測に適した第１
の２値化レベルと、バンプ頭頂部２７の計測に適した第
２の２値化レベルとを予め求めて、これら第１および第
２の２値化レベルが画像処理装置１８に設定されてい
る。
【００２８】画像処理装置１８は、上記の処理画像２１
に対して、ボンディングデータのバンプ形成座標から求
められたスタッドバンプ２３の形成位置に計測ウィンド
２９を設定する。次に、計測ウィンドウ２９内の画像
は、予めバンプ台座部２４の計測用として設定されてい
る第１の２値化レベルで２値化され、図３（ａ）に示す
ような台座部計測用２値画像３０に変換される。この台
座部計測用２値画像３０には、第２の２値化レベルでの
み顕れる電極パッド２２およびバンプ頭頂部２７の画像
は存在しない。さらに、台座部計測用２値画像３０にお
ける同一レベルの画像が連続して一塊となった画像粒子
のうちの最大の面積を有する画像粒子を抽出したのち
に、この抽出した画像が周知の画像処理法により穴埋め
処理されて、同図（ｂ）に示すような台座部計測用穴埋
め画像３１に変換され、この台座部計測用穴埋め画像３
１における中心位置、真円度、直径および面積などが計
測される。
【００２９】つづいて、計測ウィンド２９内の画像は、
予めバンプ頭頂部２７の計測用として設定されている第
２の２値化レベルで２値化され、図４（ａ）に示すよう
な頭頂部計測用２値画像３２に変換される。さらに、こ
の頭頂部計測用２値画像３２は、周知の画像処理法によ
り穴埋め処理されて、同図（ｂ）に示すような頭頂部計
測用穴埋め画像３３に変換される。つぎに、画像処理装
置１８は、同図（ｃ）に示すように、頭頂部計測用穴埋
め画像３３における同一レベルの画像が連続して一塊と
なった画像粒子のうちの最大の面積を有する画像粒子を
抽出した抽出画像３４を求める。さらに、画像処理装置
１８は、抽出画像３４と（ａ）の頭頂部計測用２値画像
３２との積の画像を求める処理を行なう。これにより、
同図（ｄ）に示すような電極パッド２２の輪郭やノイズ
２８は除外された積の画像３５が得られる。そののち
に、その積の画像から穴を抽出することにより、同図
（ｅ）に示すようなバンプ頭頂部画像３７を求める。そ
して、画像処理装置１８は、その求めた頭頂部画像３７
における中心位置、真円度、直径および面積などの計測
を実行する。
【００３０】これにより、画像処理装置１８では、バン
プ台座部２４とバンプ頭頂部２７の各処理画像を各々に
適した互いに異なる第１および第２の２値化レベルで２
値化するので、バンプ台座部２４とバンプ頭頂部２７の
両方について、それらの中心位置、真円度、直径および
面積などを高精度に計測することができるとともに、ス
タッドバンプ２３の形成の有無をも検知でき、正確な検
査を行うことができる。しかも、バンプ台座部２４の計
測においては、半導体ベアチップ４における電極パッド
２２の輪郭部分や電極パッド２２上のプローブ痕などに
よるノイズ２８の影響を受けることがない。
【００３１】つぎに、中央処理装置１９は、画像処理装
置１８で求められた前述のバンプ台座部２４とバンプ頭
頂部２７との各々の計測値を予め記憶装置２０に設定入
力されている基準の設定値と比較してそれらの差を求
め、その差が記憶装置２０に予め設定入力されている許
容値内であるか否かを判別して、許容値を超えていれ
ば、その検査したスタッドバンプを不良と判定する。
【００３２】中央処理装置１９は、或るスタッドバンプ
２３の撮像が終了する毎に、検査カメラ１４を水平面内
で変位させながらボンディングデータのバンプ形成座標
から求められる各検査画面位置に順次位置決めしていく
とともに、各スタッドバンプ２３に対して上述した画像
処理による検査を順次繰り返し行うよう制御し、半導体
ベアチップ４上の全てのスタッドバンプ２３の検査を実
行する。さらに、中央処理装置１９は、検査の終了した
半導体ベアチップ４に不良のスタッドバンプ２３が含ま
れていなければ、その半導体ベアチップ４を良品と判定
して元のトレイ３または良品専用トレイに収納させ、不
良のスタッドバンプ２３が一つでも含まれていれば、そ
の半導体ベアチップ４を不良品と判定して不良品トレイ
に収納するよう制御する。したがって、中央処理装置１
９は、不良のスタッドバンプ２３を検知した時点で、そ
の半導体ベアチップ４の検査を終了する。
【００３３】図５（ａ）は画像処理装置１８で処理され
た一つのスタッドバンプ２３の処理画像を模式的に示し
た図であり、この処理画像では、バンプ頭頂部２７の輪
郭がバンプ台座部２４の輪郭に接近しているスタッドバ
ンプ２３の場合を例示したものである。このような場合
には、２値化レベルを設定するときの余裕度が少なくな
ることから、落射照明装置１７の照度が変動したり、半
導体ベアチップ４の光の反射率が異なると、バンプ頭頂
部２７の計測用としての第２の２値化レベルが不適当な
ものとなる。そのため、（ａ）の処理画像を第２の２値
化レベルで２値化して得られた頭頂部計測用２値画像３
２は、同図（ｂ）に示すように、半導体ベアチップ４の
パターン面である電極パッド２２とバンプ頭頂部２７と
が共に白い色に撮像されることから繋がった状態とな
り、バンプ頭頂部２７の輪郭がバンプ台座部２４の輪郭
内に包含されないものとなる。このような場合には、従
来においてバンプ頭頂部２７の計測ができず、良品のス
タッドバンプを不良と判定する過判定が発生していた。
【００３４】ところが、本発明では、図４で説明した計
測結果によるバンプ頭頂部２７の計測面積が「０」とな
るので、この計測面積が「０」となったときに、バンプ
頭頂部２７の輪郭がバンプ台座部２４の輪郭内に包含さ
れていないと判別して、以下の処理を継続する。すなわ
ち、中央処理装置１９は、予めバンプ頭頂部２７の計測
用として調整されている第２の２値化レベルを所定のス
テップで順次変化させていきながら、画像処理装置１８
による画像処理により得られるバンプ頭頂部２７の２値
画像の監視を継続する。この処理は、同図（ｃ）に示す
ように、バンプ頭頂部２７の輪郭がバンプ台座部２４の
輪郭内に包含された頭頂部計測用２値画像３２が得られ
るまで継続され、この頭頂部計測用２値画像３２が得ら
れた時点で、図４で説明した画像処理を行うことによっ
てバンプ頭頂部２７の計測を支障なく行える。なお、中
央処理装置１９は、２値化レベルの設定の変更を所定回
数だけ行ってもバンプ頭頂部２７の輪郭がバンプ台座部
２４の輪郭内に包含された頭頂部計測用２値画像３２を
得られない場合に、そのスタッドバンプ２３を不良と判
定する。
【００３５】図６は画像処理装置１８に入力された画像
信号における或る一つのスタッドバンプ２３の処理画像
を模式的に示した図であり、この処理画像２１は、スタ
ッドバンプ２３の形成時におけるけボンディングワイヤ
の座屈によりバンプ台座部２４の重心３８とバンプ頭頂
部２７の重心３９とがずれる支柱ずれ不良が発生してい
る場合を例示してある。この場合、中央処理装置１９
は、画像処理装置１８が図３および図４で説明した画像
処理に基づき計測したバンプ台座部２４とバンプ頭頂部
２７の各々の中心位置、真円度、直径および面積などの
計測結果に基づき、バンプ台座部２４の重心３８とバン
プ頭頂部２７の重心３９とのＸ方向のずれ量４０とＹ方
向のずれ量４１とを演算により求める。さらに、中央処
理装置１９は、算出したずれ量４０，４１が予め設定さ
れている許容値内であるか否かを判別し、許容値を超え
ているときに、そのスタッドバンプ２３を不良と判定す
る。
【００３６】これにより、スタッドバンプ２３の支柱ず
れ不良を安定して検出することができ、その検出率が格
段に向上する。
【００３７】図７（ａ）は、画像処理装置１８に入力さ
れた画像信号における一つのスタッドバンプ２３の他の
処理画像を模式的に示した図である。この処理画像は、
スタッドバンプ２３の形成工程における第２ボンディン
グ時の接合不良やちぎれ不良に起因してワイヤの先端が
立ち上がってできるワイヤ立ち不良が発生した場合を例
示したものである。
【００３８】上記処理画像を第２の２値化レベルで２値
化すると、同図（ｂ）に示ような２値画像４２が得られ
る。画像処理装置１８は、２値画像４２のスタッドバン
プ２３の２点鎖線で示す外接長方形の辺の長さに相当す
る外接径Ｄ１と、スタッドバンプ２３の中心線上におけ
る外形寸法に相当する中心径Ｄ２とを計測して、その計
測値データを中央処理装置１９に対し入力する。中央処
理装置１９は、外接径Ｄ１から中心径Ｄ２を差し引いた
値を算出したのちに、その算出値が予め設定されている
許容値内であるか否かを判別して、許容値を超えている
場合にそのスタッドバンプ２３を不良と判定する。これ
により、スタッドバンプ２３のワイヤ立ち不良を安定し
て検出することができ、その検出率が格段に向上する。
【００３９】
【発明の効果】以上のように、本発明の請求項１のバン
プ検査方法によれば、バンプ台座部とバンプ頭頂部とを
安定に、且つほぼ同時に計測できるとともに、これら計
測値と設定値とを比較して良否を判別することによりス
タッドバンプの検査工程を自動化できる。
【００４０】本発明の請求項２のバンプ検査方法によれ
ば、バンプ台座部およびバンプ頭頂部のそれぞれの計測
に適合する２値化レベルを個別に設定するので、バンプ
台座部およびバンプ頭頂部のそれぞれを高精度に計測す
ることができるとともに、バンプ台座部の計測において
は、半導体ベアチップの電極パッドの輪郭部分やチップ
検査時のプローブ痕などによるノイズの影響を受けるこ
とがない。
【００４１】本発明の請求項３のバンプ検査方法によれ
ば、バンプ頭頂部の輪郭がバンプ台座部の輪郭に接近し
た形状のスタッドバンプに対しても、バンプ頭頂部の計
測を安定に行ってスタッドバンプの良否を正確に判定で
きる。
【００４２】本発明の請求項４のバンプ検査方法によれ
ば、支柱ずれ不良が生じているスタッドバンプに対して
も、バンプ台座部の重心とバンプ頭頂部の重心とのずれ
量の大小に基づいて支柱ずれ不良を確実に検出すること
ができ、支柱ずれ不良の検出率が格段に向上する。
【００４３】本発明の請求項５のバンプ検査方法によれ
ば、ワイヤ立ち不良が生じているスタッドバンプに対し
ても、スタッドバンプの外接長方形の外接径とスタッド
バンプの中心線上の中心径との差の大小に基づいてワイ
ヤ立ち不良を確実に検出することができ、ワイヤ立ち不
良の検出率が格段に向上する。
【図面の簡単な説明】
【図１】本発明のバンプ検査方法を具現化した一実施の
形態に係るバンプ検査装置を示す概略平面図。
【図２】同上装置における画像処理装置に入力された画
像信号による処理画像を模式的に示した図。
【図３】（ａ），（ｂ）は同上実施の形態におけるバン
プ台座部を計測する場合の画像処理を示す説明図。
【図４】（ａ）〜（ｅ）は同上実施の形態におけるバン
プ頭頂部を計測する場合の画像処理を示す説明図。
【図５】（ａ）〜（ｃ）は同上実施の形態におけるバン
プ頭頂部の輪郭がバンプ台座部の輪郭に接近した形状の
スタッドバンプを計測する場合の画像処理を示す説明
図。
【図６】同上実施の形態における支柱ずれ不良が生じて
いるスタッドバンプを計測する場合の画像処理を示す説
明図。
【図７】（ａ），（ｂ）は同上実施の形態におけるワイ
ヤ立ち不良が生じているスタッドバンプを計測する場合
の画像処理を示す説明図。
【符号の説明】
４ 半導体ベアチップ １８ 画像処理装置 ２３ スタッドバンプ ２４ バンプ台座部 ２７ バンプ頭頂部 ２９ 計測ウインドウ ３０ 台座部計測用２値画像 ３１ 台座部計測用穴埋め画像 ３２ 頭頂部計測用２値画像 ３３ 頭頂部計測用穴埋め画像 ３４ 抽出画像 ３７ 頭頂部画像 ３８ バンプ台座部の重心 ３９ バンプ頭頂部の重心 Ｄ１ 外接径 Ｄ２ 中心径
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/92 ６０４Ｊ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 バンプ台座部とバンプ頭頂部とを有する
    ２段突起形状となったスタッドバンプが形成された半導
    体ベアチップを水平面内で搬送しながら所定の検査位置
    に位置決めする搬送工程と、 前記検査位置の前記スタッドバンプの外観を撮像する撮
    像工程と、 その撮像した画像を処理して前記バンプ台座部と前記バ
    ンプ頭頂部の各々の形状寸法などを計測する計測工程
    と、 前記計測工程での各計測値がそれぞれ設定値内であるか
    否かにより前記スタッドバンプの良否ならびに有無を判
    定する判定工程とを有し、 前記計測工程において、撮像した画像に対してボンディ
    ングデータのバンプ形成座標から求めたバンプ形成位置
    に計測ウインドウを設定し、この計測ウインドウ内の画
    像を２値画像に変換し、この２値画像における同一レベ
    ルの画像が連続して一塊となった画像粒子のうちの最大
    の面積を有する画像粒子を抽出したのちに、この抽出し
    た画像粒子の穴埋め画像に基づき前記バンプ台座部の位
    置、形状および寸法を計測し、前記抽出した画像粒子の
    穴部分に基づき前記バンプ頭頂部の位置、形状および寸
    法を計測することを特徴とするバンプ検査方法。
  2. 【請求項２】 計測工程において、計測ウィンドウ内の
    画像を２値画像に変換する際に、バンプ台座部の計測用
    およびバンプ頭頂部の計測用としてそれぞれ個別の２値
    化レベルを設定するようにしたバンプ検査方法。
  3. 【請求項３】 計測工程において、バンプ頭頂部の計測
    値が零となってその計測が不可能となったときに、計測
    ウィンドウ内の画像を順次異なる２値化レベルで２値化
    しながら、その２値化した２値画像から前記バンプ頭頂
    部の計測が可能であるか否かを判別し、計測が可能とな
    った時点で、その２値画像に基づき前記バンプ頭頂部の
    計測を行い、 判定工程において、２値化を所定回数行ってもバンプ頭
    頂部の計測が不可能であるとき、または前記バンプ頭頂
    部の計測値が設定値を超えているときにスタッドバンプ
    を不良と判定するようにした請求項１または２に記載の
    バンプ検査方法。
  4. 【請求項４】 計測工程において、バンプ台座部とバン
    プ頭頂部との各々の形状寸法などの計測値に基づいて前
    記バンプ台座部と前記バンプ頭頂部との各々の重心を求
    め、 判定工程において、前記両重心のずれ量を算出したのち
    に、このずれ量が許容値内であるか否かによりスタッド
    バンプの良否を判定するようにした請求項１ないし請求
    ３のいずれかに記載のバンプ検査方法。
  5. 【請求項５】 計測工程において、計測ウインドウ内の
    画像を２値化した２値画像におけるスタッドバンプの外
    接長方形の辺の長さに相当する外接径と、前記２値画像
    におけるスタッドバンプの中心線上の外形寸法に相当す
    る中心径とを計測し、 判定工程において、前記外接径と前記中心径との差を求
    め、この差の値が許容値内であるか否かによりスタッド
    バンプの良否を判定するようにした請求項１ないし請求
    項４のいずれかに記載のバンプ形成方法。
JP03899997A 1997-02-24 1997-02-24 バンプ検査方法 Expired - Fee Related JP3414967B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP03899997A JP3414967B2 (ja) 1997-02-24 1997-02-24 バンプ検査方法
US09/027,341 US6133052A (en) 1997-02-24 1998-02-20 Bump inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03899997A JP3414967B2 (ja) 1997-02-24 1997-02-24 バンプ検査方法

Publications (2)

Publication Number Publication Date
JPH10242219A true JPH10242219A (ja) 1998-09-11
JP3414967B2 JP3414967B2 (ja) 2003-06-09

Family

ID=12540838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03899997A Expired - Fee Related JP3414967B2 (ja) 1997-02-24 1997-02-24 バンプ検査方法

Country Status (2)

Country Link
US (1) US6133052A (ja)
JP (1) JP3414967B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002168610A (ja) * 2000-12-01 2002-06-14 Nagoya Electric Works Co Ltd 半田の形状検査方法およびその装置
JP2002243656A (ja) * 2001-02-14 2002-08-28 Nec Corp 外観検査方法及び外観検査装置
JP2006019710A (ja) * 2004-06-01 2006-01-19 Matsushita Electric Ind Co Ltd Ｉｃ部品のバンプ検査装置及びバンプ検査方法、並びに、ｉｃ部品のバンプ形成方法、及びｉｃ部品の実装方法
CN100377329C (zh) * 2004-06-01 2008-03-26 松下电器产业株式会社 Ic零件的突起检查装置和突起检查方法、其突起形成方法
KR101503170B1 (ko) * 2013-11-13 2015-03-16 세메스 주식회사 접착제 도팅 사이즈 검사 방법
CN117606324A (zh) * 2024-01-22 2024-02-27 四川英创力电子科技股份有限公司 一种电路板双面孔位高效检测装置及方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176907A (ja) * 1999-12-16 2001-06-29 Shinko Electric Ind Co Ltd バンプ検査装置
JP4615117B2 (ja) * 2000-11-21 2011-01-19 パナソニック株式会社 半導体ウエハへのバンプ形成方法及びバンプ形成装置
JP4147169B2 (ja) * 2003-10-17 2008-09-10 日立ビアメカニクス株式会社 バンプ形状計測装置及びその方法
JP4709535B2 (ja) * 2004-11-19 2011-06-22 株式会社東芝 半導体装置の製造装置
US7319043B2 (en) * 2005-09-26 2008-01-15 Advanced Chip Engineering Technology Inc. Method and system of trace pull test
US8603909B2 (en) * 2009-11-05 2013-12-10 Globalfoundries Singapore Pte. Ltd. Integrated circuit packaging system with core region and bond pad and method of manufacture thereof
JP5745981B2 (ja) * 2011-09-26 2015-07-08 三菱電機株式会社 半導体チップテスト方法、半導体チップテスト装置
JP2020134407A (ja) 2019-02-22 2020-08-31 キオクシア株式会社 検査装置および検査方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5058178A (en) * 1989-12-21 1991-10-15 At&T Bell Laboratories Method and apparatus for inspection of specular, three-dimensional features
JPH0456246A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体製造装置
JP3116412B2 (ja) * 1991-05-16 2000-12-11 セイコーエプソン株式会社 半導体装置のバンプ電極形成方法、表示装置及び電子印字装置
JP3051279B2 (ja) * 1993-05-13 2000-06-12 シャープ株式会社 バンプ外観検査方法およびバンプ外観検査装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002168610A (ja) * 2000-12-01 2002-06-14 Nagoya Electric Works Co Ltd 半田の形状検査方法およびその装置
JP4685233B2 (ja) * 2000-12-01 2011-05-18 名古屋電機工業株式会社 半田の形状検査方法およびその装置
JP2002243656A (ja) * 2001-02-14 2002-08-28 Nec Corp 外観検査方法及び外観検査装置
JP2006019710A (ja) * 2004-06-01 2006-01-19 Matsushita Electric Ind Co Ltd Ｉｃ部品のバンプ検査装置及びバンプ検査方法、並びに、ｉｃ部品のバンプ形成方法、及びｉｃ部品の実装方法
CN100377329C (zh) * 2004-06-01 2008-03-26 松下电器产业株式会社 Ic零件的突起检查装置和突起检查方法、其突起形成方法
US7539338B2 (en) 2004-06-01 2009-05-26 Panasonic Corporation Bump inspection apparatus and method for IC component, bump forming method for IC component, and mounting method for IC component
JP4563254B2 (ja) * 2004-06-01 2010-10-13 パナソニック株式会社 Ｉｃ部品のバンプ検査装置
KR101503170B1 (ko) * 2013-11-13 2015-03-16 세메스 주식회사 접착제 도팅 사이즈 검사 방법
CN117606324A (zh) * 2024-01-22 2024-02-27 四川英创力电子科技股份有限公司 一种电路板双面孔位高效检测装置及方法
CN117606324B (zh) * 2024-01-22 2024-03-26 四川英创力电子科技股份有限公司 一种电路板双面孔位高效检测装置及方法

Also Published As

Publication number Publication date
US6133052A (en) 2000-10-17
JP3414967B2 (ja) 2003-06-09

Similar Documents

Publication Publication Date Title
US5058178A (en) Method and apparatus for inspection of specular, three-dimensional features
JP3051279B2 (ja) バンプ外観検査方法およびバンプ外観検査装置
CN108802046B (zh) 一种混合集成电路组件缺陷光学检测装置及其检测方法
KR100283834B1 (ko) 반도체칩의 본딩방법 및 그 장치
JP3414967B2 (ja) バンプ検査方法
US5012523A (en) Dimension checking method
JPH0814848A (ja) 検査装置及び検査方法
JP3028095B2 (ja) プロービング装置および方法
US20020018591A1 (en) Bump inspection apparatus and method
JPH11111784A (ja) バンプ高さ良否判定装置
JP3225067B2 (ja) リード測定方法
JPH07142545A (ja) フリップチップ部品の実装装置
US5940681A (en) Method and apparatus for automatically checking position data of J-leads
JP2757800B2 (ja) 突起部検査装置
JPH08122273A (ja) 半導体装置の検査方法
KR100312958B1 (ko) 비지에이 반도체 패키지 제조시 솔더볼 범핑 미스 검사장치
JP3385916B2 (ja) ワイヤボンディングにおけるワイヤの検出方法
KR20170027747A (ko) 본딩 와이어 칩 검사 장치
JP3312395B2 (ja) ワイヤボンディングの検査方法
JPH102725A (ja) テープキャリアパッケージの外観検査装置
JP3057830U (ja) 集積回路基板はんだ点の金属メッキの検出装置
JP3164073B2 (ja) ボンディング検査方法及びその装置
JP3827895B2 (ja) ワイヤボンデイングにおけるセカンドボンディング点の検査方法
JPH1187452A (ja) 検査装置および位置ずれ検査方法
JPH02150705A (ja) 線状物体検査装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees