JPH0456246A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JPH0456246A JPH0456246A JP16720690A JP16720690A JPH0456246A JP H0456246 A JPH0456246 A JP H0456246A JP 16720690 A JP16720690 A JP 16720690A JP 16720690 A JP16720690 A JP 16720690A JP H0456246 A JPH0456246 A JP H0456246A
- Authority
- JP
- Japan
- Prior art keywords
- processing device
- bumps
- bump
- semiconductor
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000012545 processing Methods 0.000 claims abstract description 20
- 238000005259 measurement Methods 0.000 claims abstract description 5
- 230000007246 mechanism Effects 0.000 claims abstract description 5
- 230000003287 optical effect Effects 0.000 claims abstract description 5
- 238000003384 imaging method Methods 0.000 claims abstract description 4
- 238000007689 inspection Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 abstract description 9
- 238000000605 extraction Methods 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 8
- 230000002950 deficient Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000003908 quality control method Methods 0.000 description 2
- 230000007723 transport mechanism Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体製造装置、詳しくは、突起電極部の自
動形状検査装置に関する。
動形状検査装置に関する。
従来の技術
近年、サーマルヘッドドライバ、液晶デイスプレィドラ
イバ、ゲートアレイ等の超多ピン素子の組立・実装技術
としてバンプ電極による工法が行なわれている。このバ
ンプ電極を簡便に形成する方法としてワイヤボンダによ
るポールボンディング法が試みられているが、この場合
形成されたバンプの形状を検査することが不可欠である
。
イバ、ゲートアレイ等の超多ピン素子の組立・実装技術
としてバンプ電極による工法が行なわれている。このバ
ンプ電極を簡便に形成する方法としてワイヤボンダによ
るポールボンディング法が試みられているが、この場合
形成されたバンプの形状を検査することが不可欠である
。
従来のバンプ形状検査方法について図面を参照して説明
する。
する。
第２図は従来の構成によるバンプ形状検査方法の一例を
示すパターン処理図形である。第２図において、１はポ
ンディングパッド、２はバンプの台座としてのボール部
、３はループ部、４はテール部、５は頭頂部を示すもの
である。各部寸法は通常ポンディングパッド１は１００
μｍ角、ボール部２は径８０μｍ、高さ２５μｍ、テー
ル部４は８μｍ、頭頂部５は高さ４５μｍ、径５０μｍ
程度である。（ａ）図はバンプの形成されたパ・ソド部
１を斜め上方から見たもの、（ｂ）〜（ｅ）はパッド部
に対し直上方向から見たものであり、（ｂ）は良好に形
成されたバンプ、（Ｃ）はバンプが形成されていないパ
ッド、（ｄ）はパッド中心に対しずれが生じているバン
プ、（ｅ）は頭頂部径が小さいバンプをそれぞれ示して
いる。
示すパターン処理図形である。第２図において、１はポ
ンディングパッド、２はバンプの台座としてのボール部
、３はループ部、４はテール部、５は頭頂部を示すもの
である。各部寸法は通常ポンディングパッド１は１００
μｍ角、ボール部２は径８０μｍ、高さ２５μｍ、テー
ル部４は８μｍ、頭頂部５は高さ４５μｍ、径５０μｍ
程度である。（ａ）図はバンプの形成されたパ・ソド部
１を斜め上方から見たもの、（ｂ）〜（ｅ）はパッド部
に対し直上方向から見たものであり、（ｂ）は良好に形
成されたバンプ、（Ｃ）はバンプが形成されていないパ
ッド、（ｄ）はパッド中心に対しずれが生じているバン
プ、（ｅ）は頭頂部径が小さいバンプをそれぞれ示して
いる。
以上のようなバンプを検査する場合は、従来は通常１０
０倍から２００倍程度の倍率に顕微鏡により拡大し、目
視による検査で良否判定を行なっていた。
０倍から２００倍程度の倍率に顕微鏡により拡大し、目
視による検査で良否判定を行なっていた。
発明が解決しようとする課題
しかしながら上記従来の検査方法では、良否判定は検査
作業者の判断により行なっており、品質管理上問題が大
きかった。特にω）のようなバンプがパッドに対しずれ
ている場合や、（ｅ）のように頭頂部径が小さい場合な
どは良否判定が難しく、定量的に把握しようとすると多
大な検査時間が必要となって、コスト的に不利となる課
題を有していた。
作業者の判断により行なっており、品質管理上問題が大
きかった。特にω）のようなバンプがパッドに対しずれ
ている場合や、（ｅ）のように頭頂部径が小さい場合な
どは良否判定が難しく、定量的に把握しようとすると多
大な検査時間が必要となって、コスト的に不利となる課
題を有していた。
本発明は、上記従来の課題を解決するもので、バンプの
形状寸法を自動的に検査することにより品質的に安定し
たバンプ形成素子を安価に提供することを目的とするも
のである。
形状寸法を自動的に検査することにより品質的に安定し
たバンプ形成素子を安価に提供することを目的とするも
のである。
課題を解決するための手段
この目的を達成するために本発明の半導体製造装置は半
導体素子を水平面内で移送・位置決めする機構と、バン
プを撮像する光学系と、画像出力より抽出を行なう画像
処理装置とを備えている。
導体素子を水平面内で移送・位置決めする機構と、バン
プを撮像する光学系と、画像出力より抽出を行なう画像
処理装置とを備えている。
作用
この構成によって多数個のバンプを連続的に検査するこ
とができ、またバンプの形状寸法を定量的に把握するこ
とが可能となって、品質管理上大きな効果を発揮するこ
とができる。
とができ、またバンプの形状寸法を定量的に把握するこ
とが可能となって、品質管理上大きな効果を発揮するこ
とができる。
実施例
以下本発明の実施例のバンプ形状検査装置の一実施例に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
第１図は本発明の一実施例におけるバンプ形状検査装置
の構成を示すものである。第１図において、６は半導体
ウェハ、７は半導体ウェハ６上に形成されたバンプ、８
は搬送および位置決めステージ、９はＴＶ左カメラ１０
は照明、１１は画像処理装置、１２は中央処理装置、１
３はコンポジット信号、１４．１５は通信手段、１６は
イン力、１７は大容量補助記憶装置、１８はドライバ
１９は駆動出力、２０は不良マークを示すものである。
の構成を示すものである。第１図において、６は半導体
ウェハ、７は半導体ウェハ６上に形成されたバンプ、８
は搬送および位置決めステージ、９はＴＶ左カメラ１０
は照明、１１は画像処理装置、１２は中央処理装置、１
３はコンポジット信号、１４．１５は通信手段、１６は
イン力、１７は大容量補助記憶装置、１８はドライバ
１９は駆動出力、２０は不良マークを示すものである。
以上のように構成されたバンプ形状検査装置について、
以下その動作を説明する。
以下その動作を説明する。
まず、中央処理装置１２からの指令が通信手段１５を介
してドライバ１８に送られ、駆動出力１９に変換されて
搬送・位置決めステージ８を駆動し、これにより、半導
体ウェハ６が水平面内でｘ”ｙ・θ方向に移送され、位
置決めされる。この状態で、バンプ７の形成されたパッ
ド部が照明１０により適切な状態に照射され、ＴＶ左カ
メラによって撮像されて、コンポジット信号１３に変換
されて画像処理装置１１に入力される。画像処理装置１
１は半導体素子上の不良マーク２０を認識し、検査をス
キップすることができる。良品に対しては寸法計測や任
意形状外接長方形の長辺・短辺を得る等の機能を備えて
おり、これによりパッド部にバンプ７が形成されていな
いことも識別できる。この計測結果は通信手段１４を介
して中央処理装置１２に送信され、あらかじめ設定され
た数値と比較し、バンプ形状の良否が判定される。この
結果に基づき、イン力１６により不良素子面上に不良マ
ークを付加することが可能である。また、測定結果は中
央処理装置１２に接続された補助記憶装置１７に備え、
必要に応じＣＲＴデイスプレィまたはプリンタにより検
査マツプ等の形で出力することもできる。以下、搬送機
構により半導体ウェハ６上に形成されたバンプ７を順次
自動検査し、半導体ウェハ６全面について検査を完了す
る。
してドライバ１８に送られ、駆動出力１９に変換されて
搬送・位置決めステージ８を駆動し、これにより、半導
体ウェハ６が水平面内でｘ”ｙ・θ方向に移送され、位
置決めされる。この状態で、バンプ７の形成されたパッ
ド部が照明１０により適切な状態に照射され、ＴＶ左カ
メラによって撮像されて、コンポジット信号１３に変換
されて画像処理装置１１に入力される。画像処理装置１
１は半導体素子上の不良マーク２０を認識し、検査をス
キップすることができる。良品に対しては寸法計測や任
意形状外接長方形の長辺・短辺を得る等の機能を備えて
おり、これによりパッド部にバンプ７が形成されていな
いことも識別できる。この計測結果は通信手段１４を介
して中央処理装置１２に送信され、あらかじめ設定され
た数値と比較し、バンプ形状の良否が判定される。この
結果に基づき、イン力１６により不良素子面上に不良マ
ークを付加することが可能である。また、測定結果は中
央処理装置１２に接続された補助記憶装置１７に備え、
必要に応じＣＲＴデイスプレィまたはプリンタにより検
査マツプ等の形で出力することもできる。以下、搬送機
構により半導体ウェハ６上に形成されたバンプ７を順次
自動検査し、半導体ウェハ６全面について検査を完了す
る。
発明の効果
以上のように本発明のバンプ形状検査装置によれば、バ
ンプ形状寸法を定量的に評価して良否を判定することが
実施可能になり、また大幅な省人化が図れるため、品質
管理上にもコスト低減上も著しい効果がある。
ンプ形状寸法を定量的に評価して良否を判定することが
実施可能になり、また大幅な省人化が図れるため、品質
管理上にもコスト低減上も著しい効果がある。
なお、半導体ウェハをローディングおよびアンローディ
ングする機構をとりつけることにより、なお−層の省人
化を図ることができ、非常に有効であることは言うまで
もない。またワイヤボンディング法によらないバンブに
対しても本形状検査装置が適用可能であり、半導体素子
が個片に切断されていても、搬送機構を工夫することで
適用することができる。
ングする機構をとりつけることにより、なお−層の省人
化を図ることができ、非常に有効であることは言うまで
もない。またワイヤボンディング法によらないバンブに
対しても本形状検査装置が適用可能であり、半導体素子
が個片に切断されていても、搬送機構を工夫することで
適用することができる。
第１図は本発明の一実施例におけるバンブ形状検査装置
の構成図、第２図はパッド上に形成されたバンブを検査
するパターン処理図形である。 １・・・・・・パッド部、２・・・・・・ボール部、３
・・・・・・ループ部、４・・・・・・テール部、５・
・・・・・頭頂部、６・・・・・・半導体ウェハ、７・
・・・・・バンブ、８・・・・・・搬送および位置決め
ステージ、９・・・・・・ＴＶ左カメラ１０・・・・・
・照明、１１・・・・・・画像処理装置、１２・・・・
・・中央処理装置、１３・・・・・・コンポジット信号
、１４．１５・・・・・・通信手段、１６・・・・・・
イン力、１７・・・・・・大容量補助記憶装置。
の構成図、第２図はパッド上に形成されたバンブを検査
するパターン処理図形である。 １・・・・・・パッド部、２・・・・・・ボール部、３
・・・・・・ループ部、４・・・・・・テール部、５・
・・・・・頭頂部、６・・・・・・半導体ウェハ、７・
・・・・・バンブ、８・・・・・・搬送および位置決め
ステージ、９・・・・・・ＴＶ左カメラ１０・・・・・
・照明、１１・・・・・・画像処理装置、１２・・・・
・・中央処理装置、１３・・・・・・コンポジット信号
、１４．１５・・・・・・通信手段、１６・・・・・・
イン力、１７・・・・・・大容量補助記憶装置。
Claims (4)
- （１）突起電極が形成された半導体装置を水平面内で搬
送・位置決めする機構と、前記突起電極を撮像する光学
系と、前記光学系からの画像出力より抽出を行なう画像
処理装置と、中央処理装置とを備え、前記突起電極の形
状寸法を計測し、この計測値と設定値との比較を行なう
検査機能を有することを特徴とする半導体製造装置。 - （２）突起電極の形状寸法を計測する際に、計測結果に
基づいて突起電極の有無を判定することを特徴とする請
求項１記載の半導体製造装置。 - （３）半導体装置上の識別マークにより検査を行なう半
導体装置を選別することを特徴とする請求項１記載の半
導体製造装置。 - （４）検査結果に基づき、半導体装置上に識別マークを
施すことを特徴とする請求項１記載の半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16720690A JPH0456246A (ja) | 1990-06-25 | 1990-06-25 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16720690A JPH0456246A (ja) | 1990-06-25 | 1990-06-25 | 半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0456246A true JPH0456246A (ja) | 1992-02-24 |
Family
ID=15845392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16720690A Pending JPH0456246A (ja) | 1990-06-25 | 1990-06-25 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0456246A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10229088A (ja) * | 1997-02-17 | 1998-08-25 | Fujitsu Ltd | 半導体部材の検査方法及び装置及び半導体製造装置及び半導体部材 |
| US6121062A (en) * | 1993-08-13 | 2000-09-19 | Fujitsu Limited | Process of fabricating semiconductor unit employing bumps to bond two components |
| US6133052A (en) * | 1997-02-24 | 2000-10-17 | Matsushita Electric Industrial Co., Ltd. | Bump inspection method |
-
1990
- 1990-06-25 JP JP16720690A patent/JPH0456246A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121062A (en) * | 1993-08-13 | 2000-09-19 | Fujitsu Limited | Process of fabricating semiconductor unit employing bumps to bond two components |
| JPH10229088A (ja) * | 1997-02-17 | 1998-08-25 | Fujitsu Ltd | 半導体部材の検査方法及び装置及び半導体製造装置及び半導体部材 |
| US6133052A (en) * | 1997-02-24 | 2000-10-17 | Matsushita Electric Industrial Co., Ltd. | Bump inspection method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7868644B2 (en) | Apparatus and method for inspecting liquid crystal display | |
| US7382914B2 (en) | Method for aligning two objects, method for detecting superimposing state of two objects, and apparatus for aligning two objects | |
| US5777485A (en) | Probe method and apparatus with improved probe contact | |
| JPS62173731A (ja) | 被検査物の表面検査装置 | |
| JP3414967B2 (ja) | バンプ検査方法 | |
| JPH0456246A (ja) | 半導体製造装置 | |
| US6119337A (en) | Method of mounting conductive balls | |
| US6961081B2 (en) | Positioning and inspecting system and method using same | |
| JPH06258047A (ja) | バンプ検査用データの教示方法 | |
| JP3872894B2 (ja) | バンプ外観検査方法及び装置 | |
| JPH11145255A (ja) | 半導体ウェーハの検査装置および検査方法 | |
| JP2001264265A (ja) | プリント配線基板の外観自動検査装置 | |
| KR100819796B1 (ko) | 반도체패키지의 분류방법 | |
| JPS63265129A (ja) | 表示装置の画素検査システム | |
| JPS6336543A (ja) | 半導体装置の自動検査方法及び検査装置 | |
| JP2769199B2 (ja) | 半導体装置の製造方法 | |
| KR101030445B1 (ko) | Ｌｅｄ 소자의 다이 및 와이어 본딩 검사 장치 및 그 방법 | |
| KR101176936B1 (ko) | 테이프 캐리어 패키지의 외관 검사 장치 | |
| JP4562263B2 (ja) | モニター検査装置 | |
| JP2990134B2 (ja) | 半導体チップ、半導体試験装置及び半導体装置試験方法 | |
| JP6232129B2 (ja) | ウェハ表面検査を行うことができるウェハプローバシステム | |
| JPS6239822B2 (ja) | ||
| JPH08122273A (ja) | 半導体装置の検査方法 | |
| JPH012096A (ja) | 液晶表示パネルの位置決め装置 | |
| KR100690180B1 (ko) | 반도체 패키지의 몰딩 및 칩 부착상태 검사 방법 |