TW392235B - Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks - Google Patents
Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks Download PDFInfo
- Publication number
- TW392235B TW392235B TW087113468A TW87113468A TW392235B TW 392235 B TW392235 B TW 392235B TW 087113468 A TW087113468 A TW 087113468A TW 87113468 A TW87113468 A TW 87113468A TW 392235 B TW392235 B TW 392235B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- lines
- patent application
- area
- line
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 23
- 235000012431 wafers Nutrition 0.000 claims description 198
- 230000002079 cooperative effect Effects 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 125000003118 aryl group Chemical group 0.000 claims 1
- 230000035939 shock Effects 0.000 claims 1
- 238000005065 mining Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 241001050985 Disco Species 0.000 description 1
- 241000282320 Panthera leo Species 0.000 description 1
- 244000299461 Theobroma cacao Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67282—Marking devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
- B28D5/0058—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
- B28D5/0064—Devices for the automatic drive or the program control of the machines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Dicing (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
Description
經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(1 ) 發明背景 1·發明領域 概略而言本發明係關於半導體晶圓及鋸開晶圓之方法 ’特別係關於一種半導體晶圓其上方介於垂直與水平晝線 間之交叉部形成識別標記及使用識別標記鋸開晶圓之方法 〇 相關技術之說明 半導體製法分成若干步驟例如半導體晶圓製造、封裝 體組裝及測試。半導體晶圓製造為於晶圓表面形成電路或 積體電路之步驟。該步驟完成時晶圓鋸開步驟將晶圓分成 多個個別晶片’及封裝體組裝步驟其中個別晶片被組裝入 封裝體循序進行。 首先參照第1圖,習知晶圓10包含複數半導體晶片12 其中成形積體電路。半導體晶片12利用多道畫線14,16彼 此隔開。此時晝線14為垂直畫線及晝線16為水平晝線。垂 . 直及水平畫線14及16不含電路,由鋸條44切割將晶圓1〇分 成個別晶片12。此處垂直及水平晝線14及〗6之典型寬度約 為5至7密耳。 參第2至4圖’後文將說明使用晶圓鋸開裝置7〇錯開 半導體晶圓10之方法。晶圓1〇載荷於晶圓鑛開装置%之晶 圓對正部件72上。然後循序進行對正晶圓1〇之步驟及藉鑛 條74蘇開晶圓10之步驟。第2圖閨明晶圓鑛開步驟係藉錯 條74順著水平畫線16進行。晶圓對正步驟中,垂直及水平 畫線Η及16對正練條74τ㈣❹辨識裝置如攝影㈣ 本紙張國國家i準(CNS) A4^~2j〇x297公麓了 (請先閱讀背*面之注意事項再填寫本頁)
4 經濟部中央標準局男工消費合作社印製 Μ -----------— —__Β7 五、發明説明(2 ) ~~ -——— 識別晶圓1 〇上兩點對正。,士 * u τ 土 . τ止此處水平晝線16為係於鋸條74下 方水平對正。 其次進行水平晝線16是否對正於錫條74下方之檢視步 驟。參照第2及3圖,圖樣部份Α成形於晶圓1〇之半導體晶 片12上(後文部份a稱做「標準圖樣」)係由攝影機%識別 及輸入控制部件78。又晶圓1〇之其它半導體晶片12具有如 標準圖樣A之相同圖樣。' 如此基於輸入標準圖樣A,攝影機76識別半導體晶片 12上9點A〜卜攝影機76識別之資料傳輸至控制部件78。 此時點A指示標準圖樣A及點w為㈣圖樣a之相同圖樣 。當標準圖樣A設定為具有辨識值1〇〇時,^點八〜〗之辨識 值顯示於控制部件78之監視器77上。此時若點W之辨識 值大於預定判定值,則決定晶圓1〇妥為對正,隨後使用鑛 條74進行晶圓鋸開步驟。但若點八〜丨之辨識值有任一者小 於判疋值,則晶圓10未妥為對正,故不進行隨後之晶圓鋸 開步驟並中止。此處判定值為7〇。 刚述晶圓對正方法稱作圖樣匹配系統(PMS)方法採用 於DFD-640模組(DISCO公司開發之晶圓鋸開裝置)。又有 另一種晶圓對正方法亦即圖樣識別系統(PRS)方法。此種 方法採用於SD02-8W型號,此乃精工精機公司開發之晶圓 鋸開裝置。PMS方法經由將圖樣分成二色亦即黑白識別晶 圓圖樣’但PRS方法經由分成256色識別圖樣。 至於標準圖樣A,工作人員選定一點此處攝影機76最 合易且最佳由半導體晶片12之各部份中識別該點。參照第 本紙張纽適用中國國家樣準(cns ) A4腦 ( 2獻297公楚) (請先聞讀背面之注意事項再填寫本頁j
五、發明説明(3 ) Λ:7 Β7 4圖’因攝影機76(第2圖)經由將圖樣劃分成暗區^及亮區 13識別圖樣,故具有複數圖樣而介於圖樣間有一交叉部其 中圖樣容易藉亮度彼此區別之一點標示為標準圖樣A。攝 影機76(第2圖)識別點為半導體晶片12之部分,但鋸條74 之鑛開區设置於畫線14 ’ 16。換言之,因識別點並非鑛開 區,故需基於攝影機76辨識之識別點位置,對正晶圓1〇位 置而使畫線14,16對正於鋸條74下方。此處垂直及水平晝 線14及16上之虛線18為鋸晶圓步驟中鋸條74(第2圖)通過 之路徑。 此處參考編號20指示視窗,換言之攝影機76(第2圖) 識別區。攝影機76之位置由視窗20之垂直線26及水平線28 調整之視窗20。及使用交叉陰影來區別圖樣15彼此之亮度 表1顯示控制部件78之監視器77上晶圓1〇9點之辨 識值,並說明藉此進行判定及隨後進行晶圓鋸開步驟之操 作可能性。 表1 點 A B C D E F G Η I 辨識值 91 79 94 「97 98 93 65 50 90 判定 可 可 可 可 可 可 不良 不良 可 操作 對正失敗/晶圓鑛開錯誤 此處,點A為前述標準圖樣。為何標準圖樣A之辨键 值非為100而為91之理由及為何其它點b~I之辨識值非為 100之理由為攝影機76之機械操作發生誤差。但點〇及點石 良尺度適用中國國家標準(CNS ) μ規格(21〇χ297公釐) 6
經濟部中央標準局員工消費合作社印製 -AT ... --------- - B7 五、發明説明(4 ) ''--- 之辨識值小於70,證實攝影機76未於標準圖樣A之相同位 識另圖樣,"反而僅識別標準圖樣A之類似圖樣,類似 圖樣24環繞標準圖樣a相同位置之圖樣。 換言之,雖然藉PMS或PRS方法標示標準圖樣a ,但 因界定半導體晶片之圖樣複雜且多樣化及隨著半導體晶片 之尺寸縮小,環繞標準圖樣八周圍形成標準圖樣A之類似 圖樣24 ^因此類似圖樣24造成晶圓對正失敗而進一步妨礙 晶_圓鑛開步驟。 為了進行晶圓鋸開步驟,工作人員需標示晶圓標準圖 ^。用於具有不同種半導體晶片12之晶圓,須標示每個半 V體曰曰片12個別之標準圖樣。換言之因晶圓之標準圖樣未 標準化,故晶圓鋸開步驟及隨後晶圓上半導體晶片圖樣之 結構可由業界人士改變。又因今日半導體晶片季月向尺寸縮 小進展,故證實圖樣之使用上有限制其形成於半導體晶片 區作為標準圖樣。 發明概述 如此本發明之目的係提供一種半導體晶圓,其上方形 成標準化識別標記及使用識別標記之晶圓鋸開方法。 本發明之另一目的係提供一種具有識別標記之半導體 曰曰圓,其可防止因晶圓對正錯誤造成晶圓鋸開失敗及使用 識別標記之晶圓鋸開方法。 為了達成前述及其它目的,本發明提供—種半導體晶 圓包含複數半導體晶片,於其上各自成形有積體電路;複 數晝線其具有水平畫線及垂直畫線,該等畫線分開半導體 本紙張纽適用中國國家標準(飞NS ) Α4%#72Ϊ^297ΐ^Τ~~·-—-- -----------__ (請先閱讀¾面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 _Λ7 ^^^________ ___Β7^ 五、發明説明(5 ) —~ - — Η曰片及劃割貫穿將晶圓上之複數半導體晶片切成個別半導 體…專片’及識別標記供對正半導體晶圓,識別標記係形 成於水平與垂直畫線間之交又部。特別本發明之識別標記 八有於半導體晶圓對正步驟易且清晰由攝影機識別之圖樣 ’例如含亮區及暗區之圖樣。亮區及暗區包含複數線及該 等線至少有個交叉部。又較佳識別標記之亮區對暗區比為 1 · 1 〇 、另態樣中,本發明提供一種鋸開半導體晶圓之方法 。半導體晶® IS開方法包含下列步驟:(A)製備—個半導 體B日圓包含複數半導體晶片,其上各自形成有積體電路, 複數畫線具有水平畫線及垂直纽,畫_割貫穿而將晶 圓上之複數半導體晶片分割成個別半導體晶片,及對正半 導體BB圓之識別標記,識別標記係成形於水平與垂直畫線 父又。p ’(B)載荷半導體晶圓於具有鋸條之晶圓蘇開裝 置上’(C)辨識晝線中某條晝線上兩點識別標記,因此水 平對正該條畫線於鋸條下方;(D)輸入識別標記中之任一 識別‘。己’(E)基於輸入識別標記,檢視晶圓晝線是否 藉由辨識複數識別標記而正4對正;及(F)若晶圓畫線正 確對正於鋸條下方’則沿畫線鋸半導體晶圓而將晶圓分成 個别半導體晶#。特別本發明之識別標記具有於半導體晶 ,對正步驟期間容易且清晰由攝影機對正之圖樣,例如: 亮區及暗區之圖樣。亮區及暗區包含多條線及該等線至少 固父又。卩。又較佳識別標記之亮區對暗區比為1 : 1。 圖式之簡單說明 本紙⑽適用 (請先閲讀背面之注意事項再填寫本頁)
五、 發明説明(6 Λ7 B? 置; 經濟部中央標率局員工消費合作社印製 本發明之此等及其它優點經由參昭 附圖將顯然易明,.....後文砰細說明連同 及附圖中··月其中類似之參考編號表示類似之結構件 第1圖為習知半導體晶圓之平面 鑛開^置圖為圖_說明請雜開半導體晶圓用之晶圓 牛驟為平面圖顯科第1圖之半導體晶圓之晶圓錯開 步驟中’識料導體《上之圖樣之方法〆 第4圖為第3圖之放大圖; 第5圖為根據本發明之半導體晶圓之平面圖; .第6圖為第'5圖之放大平面圖,顯示形成識別標記區域 9 第7圖為放大平面圖,顯示於本發明之另一具體例中 形成識別標記之區; 第8圖為圖解視圖說明第5圖鋸開晶圓用之晶圓鋸開裝 第9圖為流程圖顯示使用第8圖之晶圓鋸開裝置之晶圓 鋸開步驟;及 第10圖為平面圖顯示於第9圖之晶圓鋸開步驟中,辨 識形成於晶圓之9點上之識別標記之方法。 較佳具體例之詳細說明 後文稱做附圖說明本發明之較佳具體例。 參照第5及6圖,根據本發明之半導體晶圓30包含複數 半導體晶片32其上形咸積體電路。半導體晶片32利用多條 本紙張尺度適用中國國家標準(CNS ) A<4規格(210X297公楚) (請先聞讀背面之注意事項再填寫本頁)
Λ7 經濟部中央樣準局員工消費合作社印製
經濟部中央標準局員工消費合作杜印製 .Λ7 . ___ B7 五、發明説明(8 ) — ~ :一' 較佳識別標記40a具有暗區41及亮區43,45之比為1 : 1。 參照第8圖,用於晶圓鋸開步驟之晶圓鋸開裝置7〇包 3日日圓對正部件72,.鑛開晶圓30之鑛條74及控制部件78。 晶圓3 0載荷並固定於晶圓對正部件7 2。又藉旋轉或移動晶 圓30進入X軸或γ軸而使晶圓3〇對正於鋸條74下方。控制 部件78具有監視器77及識別裝置如攝影機%供識別晶圓3〇 上之識別標記40(第10圖)。控制部件78經由控制晶圓鋸開 裝置70之各部件亦即晶圓對正部件72,鋸條%及攝影機% 進行晶圓鋸開步驟,及監視器77顯示各部件狀態。 說明其進一步細節,控制部件78基於攝影機76之識別 資料驅動晶圓對正部件72及對正晶圓30於鋸條74下方並進 行晶圓鋸開步驟。此時於開口大於晶圓3 〇之晶圓環6 2藉黏 谬帶附著於晶圓30下表面後,處置及處理晶圓3〇。前述晶 圓環62不僅用於晶圓鑛開步驟,同時也用於晶片附著步驟 ,其中由晶圓30分開之晶片附著於引線框之模具墊及印刷 .電路版之B曰片女裝墊。此處第8圖顯示鋸條沿水平晝線% 鑛開晶圓之步驟。 後文說明使用前述晶圓鑛開裝置7 〇進行晶圓鑛開步驟 。參照第8至1〇圖,準備其上載有晶圓3〇之晶圓卡昆(未顯 示)來自a曰圓卡S之一個晶圓3 〇載荷於晶圓對正部件72 上(步驟51)。卿機76識別載荷晶圓3〇之識別標記4〇及識 別資料由控制部件78之監視器77顯示。然後控制部件卿 動晶圓對正部件72,進行水平對正晶圓3〇之垂直及水平晝 線34及%於鋸條μ下方之步驟(步戰μ)。又循序進行晶圓 i紙張;^適财_家轉(CNS)罐格(21Qx 297公幻----- (請先聞讀背面之注意事項再填寫本頁) m^i ftvn« · I I I、1TIn I . 11 R7 五、發明説明(9) 鋸開步驟(步驟55),其中晶圓3〇係藉鋸條74鋸開及晶圓卸 載步驟(步驟56)其中被鋸開的曰曰曰圓3〇再度由晶圓對正部件 72卸載至晶圓卡匣,如此完成晶圓之鋸割。 此處後文將說明晶圓對正步驟(步驟58)。首先攝影機 76識別晶® 3〇上㈣點之朗標記,藉此垂直及水平畫線 34及36水平對正於鋸條74下方(步驟52)。此時代表識別標 記40之二者且成形於晶圓3〇之兩點及畫線3心城驅動晶 圓對正部件72而對正於鋸條74下方。用於習知例,因攝影 機識別晶圓上之部分半導體晶片,故晶圓位置經校正而水 平#正曰曰圓旦線於鋸條74下方。它方面根據本發明因攝影 機76識別形成於垂直及水平晝線34,36間交又部之識別標 己〇故可對JL垂直及水平晝線34及36於鑛條74下方而未 校正晶圓30位置。 其次,進行檢視水平畫線%是否正確水平對正於雜條 %下方之步驟(步驟53及54)。換言之㈣避之任一個識 別標記40b由攝影機76辨識並傳輸至控制部件78。此識別 標記4_示為標準圖樣(步驟叫。又基於標準圖樣條, 控制部㈣被驅動,故攝影機76識別晶圓%之識別標記 。攝影機76識別之資料被傳輸至控制部件78。如第_所 :部:Π6物點Η及嶋〜1之識別資料傳輪至控 田私準圖樣A設定為具有辨識值1〇〇時^9點八τ 於監視器77上’㈣部件78比較個·識值 值mr崎w㈣切預定判定 則决疋晶圓30妥為對正,然後使用鑛條74進行晶圓 Λ 7 --------- B? 五、發明説明(10 ) —--— 鋸開γ驟i_若點之任一個辨識值小於判定值R,則 決疋阳1S3G未妥為對正,則未進行晶圓㈣步驟並中止( 步驟57)。此處判定值尺為卯。 進步說明其細節,第10圖之參考編號20指 示視窗, 換言之攝影機76辨識區。基於標準圖樣働,攝影機76辨 識9點A I ’ 4盾序辨識沿其上形成標準圖樣獅之垂直晝線 34a之三點A ’ B,C ’沿其上形成第三點c之水平晝線3讣 之四點D,E ’ F及G,及沿其上形成第7點G之垂直晝線3扑 上之兩點Η及I。此處第一點A及第九點⑽位於同一條水 平晝線36al 〇 如第10圖所示,攝影機76辨識同一條畫線34&,34b, 36a及36b上之複數鄰近識別標記4〇。但若晶圓鋸開裝置設 定為使第一點A及第九點1位於同一條水平畫線36a,第三 點C及第七點〇位於同一條水平晝線36b,第一點a及第三 點c位於同一垂直畫線34a,及第七點G及第九位於同 .一條垂直畫線34b,則無須識別位於同—條畫線34a,3朴 ,36a及36b上之鄰近識別標記例如來自標準圖樣4〇b 之第二點可為第10圖之第三點C。 經濟部中央標準局員工消費合作社印製 因識別標記40形成於垂直畫線34與水平畫線36間之交 叉部,及晶圓30係經由基於預定標準圖樣4〇b藉識別9點 A〜I之識別標記40對正,故於辨識標準圖樣4〇b後無須校 正晶圓30位置即可進行晶圓30之鋸開步驟(步驟55)。 第2圖顯示一個具體例其顯示控制部件之監視器77 上對aa圓309點A~I之識別標記40之辨識值及說明於具有 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公嫠) 13 五、
發明説明(U hi B? 根據本發明之朗標㈣絲其上之晶_之_對正步 驟期間’藉此進行判斷及隨後進行晶圓鑛開步驟作業之可 能
請 先 閲 背 面 之 注 意 事 項 再 經濟部中央標隼局員工消費合作社印製 此處第一點A指示標準圖樣。標準圖樣A之辨識值為 100而非99之理由及其它點之辨識值非1〇〇之理由為攝 影機76的機械操作出現誤差。但比較習知例,本發明之辨 界值超過9G,原g為識別標記4〇並未成形於半導體晶片區 ’反而以均勻形狀形成於垂直及水平晝線34及36之不含電 路區。因此攝影機76更佳容易正確辨識識別標記4〇。 根據本發明因識別標記成形於不含電路之水平畫線與 垂直晝線間之交又部,故與成形於晶圓之半導體晶片之圖 樣結構無關,但半導體晶片之尺寸小,容易標示標準圖樣 〇 又交又部之識別標記與半導體晶片隔開,因而防止識 別標記圖樣與半導體晶片圖樣之辨識錯誤。又因識別標 具有攝影機容易辨識之圖樣,故可改良晶圓對正之可靠一 。換言之,因本發明具有進行晶圓鋸開步驟之辨識值超過 9〇,故晶圓對正可靠度比較習知例具有辨識值超過㈧者 良。 記 度 改 頁 訂 本紙張尺度 _+21〇x297^i) 14 五、發明説明(l2 ) 雖然前文已經詳細說明本發明之較佳具體例 解業界人士顯然易知之本發明之 或修改係屬於隨附之申靖皋刹1 夕種變化及/ 屬關之甲„月專利乾圍界定之本發 範圍。 <精髓及 但須了 經濟部中央標準局員工消費合作社印製 元件標號對照 10…晶圓 41…暗區 12…半導體晶片 42…亮區 14,16…晝線 43 ’ 45…亮區 18…虛線 44 ’ 46…暗區 20…視窗15圖樣 53-57…步驟 24…類似圖樣 62…晶圓環 26…垂直線 64…黏膠帶 28…水平線 7〇…晶圓鋸開裝置 30…半導體晶圓 72···晶圓對正部件 32…半導體晶片 74…鋸條 34…垂直晝線 76…攝影機 36…水平晝線 .77監視器 40…識別標記 78…控制部件 (請先聞讀背.面之注意事^再填寫本頁j -¾ 訂- 本紙張尺度適用中國國家標隼(CNS ) A4規格(2!0X297公釐) 15
Claims (1)
- 經濟部中央樣準局員工消費合作社印製 八、申請專利範圍 1· 一種半導體晶圓其包含: 複數半導體曰曰片,於其上各自成形有積體電路; ㈣畫《具有水平晝線及垂直畫線,該等晝線 分開半導體晶片及劃割貫穿將晶圓上之複數半導體晶 片切成個別半導體晶薄片;及 識別標記供對正半導體晶圓,識別標記係形成於 水平與垂直晝線間之交叉部。 2.如申請專利範圍第!項之半導體晶圓,其中該識別標記 具有複數亮區彼此以預定間隔隔開及環繞該等亮區之 暗區。 3·如申請專利範圍第2項之半導體晶圓,其中該等暗區係 由多條線組成及亮區係位於暗區之線條間,及暗區-之 ,線具有多個交叉部。 4·如申請專利範圍第3項之半導體晶圓,其中該等暗區之 線包含一條水平線及兩條垂直於水平線之垂直線。 5_如申請專利範圍第2項之半導體晶圓,其中該等亮區係 由多條線組成及暗區係位於亮區之線條間,及亮區之 線具有複數交叉部。 6·如申請專利範圍第5項之半導體晶圓,其中該等亮區之 線條包含一條水平線及兩條垂直於水平線之垂直線。 7. 如申請專利範圍第2項之半導體晶圓’其中該亮區對暗 區大小之比為1 : 1。 8. 如申請專利範圍第3項之半導體晶圓’其中該亮區對暗 區大小之比為1 : 1.。 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) (請先聞讀骨面之注意事項再填寫本頁)ABCD 經濟部中央標隼局員工消費合作社印製 9·如申請專利範圍第4項之半導體 區大小之比為1 : 1。 1〇.如申請專利範圍第5項之半導體晶圓,其中該亮區對暗 區大小之比為1 : 1。 1 ·如申凊專利範圍第6項之半導體晶圓,其中該亮區對暗 區大小之比為1 : 1。種鋸開半導體晶圓之方法,該方法包含下列步驟; (A)製備一個半導體晶圓包含複數半導體晶片,其 上各自形成有積體電路,複數晝線具有水平晝線及垂 直晝線,畫線劃割貝穿而將晶圓上之複數半導體晶片 分割成個別半導體晶片,及對正半導體晶圓之識別標 記,識別標記係成形於水平與垂直晝線之交叉部; '' (B)載荷半導體晶圓於具有鋸條之晶圓鋸開裝置上 » (C) 辨識晝線中某條晝線上兩點識別標記,因此水 平對正該條畫線於鑛條下方; (D) 輸入識別標記申之任一個識別標記;(E) 基於輸入識別標纪,檢視晶圓畫線是否藉由辨 識複數識別標記而正確對正;及 (F) 若晶圓畫線正確對正於鋸條下方,則沿畫線鋸 半導體晶圓而將晶圓分成個^_^導趙a片。 13.如申請專利範_2項之中於步驟⑺ 中,若晶圓晝線未準確對正於鋸條下方,則鋸條不會 鋸半導體晶圓,如此不會進行晶圓鋸開步驟並中止。 圓,其中該亮區對暗 (請先閱讀f面之注意事項再填寫本頁) ---------3--- 訂------ 本紙張认適用中國國家標準(CNS ) A4規格(210x1^^7 17 - Α8 Β8 C8 D8 六、申請專利範圍 14. 如申請專利範圍第13項之赛禱^骑紫1震,其中於步驟(E) 中’經由辨識包含被輸入的識別標記之晶圓9點之識別 標記而檢視晶圓畫線是否準確對正。 15. 如申請專利範圍第μ項之其中步驟(E) (El)沿其上形成輸入之識別標記之垂直畫線循序 識別三點之識別標記; (E2)沿其上形成該三點之水平晝線循序識別四點 之識別標記;及 (E3)沿其上形成第七點之垂直晝線循序識別兩點 之識別標記, 其中步驟(E3)之弟九點係形成於其上成形被輸入 之識別標記之水平晝線上。 16•如申請專利範圍第12項之其中該識別 標記具有複數亮區彼此以預定間隔隔開及環燒該等亮 區之暗區。 麵17.如申請專利範圍第16項之其中該等暗 經濟部中央標準局員工消費合作社印製 區係由多條線組成及亮區係位於暗區之線條間,及^ 區之線具有多個交叉部。πίζ 18_如申請專利範圍第17項之万法,其中該等炉 區之線包含一條水平線及兩條垂直於水平線之垂直、線19.如申請專利範圍第16項:万法,直由#枯丄 ,、1"孩等壳 區係由多條線組成及暗區係位於亮區之線條 _ '、曰]’及免 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁)A.8 B8 C8 D8 申請專利範圍 區之線具有複數交叉部。 20.如申請專利範圍第19項之其中該等亮 區之線條包含一條水平線及兩條、,垂直於水平線之垂直 線。 21. 如申請專利範圍第16項之_ 芳法 對暗區大小之比為1 : 1。 22. 如申請專利範圍第17項之越 對暗區大小之比為1 : 1 ^^法,其中該亮區其中該亮區 23·如申請專利範圍第I8項之 對暗區大小之比為1 ·_ 1。 24. 如申請專利範圍第19項之 對暗區大小之比為1 : 1。 25. 如申請專利範圍第20項之 對暗區大小之比為1 : 1。 其中該亮區 其中該亮區 其中該亮區 (#先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 19
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970072651A KR19990053079A (ko) | 1997-12-23 | 1997-12-23 | 인식 마크가 형성된 반도체 웨이퍼 및 그 인식 마크를 이용한 웨이퍼 절삭 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW392235B true TW392235B (en) | 2000-06-01 |
Family
ID=19528358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087113468A TW392235B (en) | 1997-12-23 | 1998-08-15 | Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks |
Country Status (4)
Country | Link |
---|---|
US (1) | US6421456B1 (zh) |
JP (1) | JPH11195625A (zh) |
KR (1) | KR19990053079A (zh) |
TW (1) | TW392235B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI831889B (zh) * | 2018-12-11 | 2024-02-11 | 日商迪思科股份有限公司 | 被加工物單元 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10019054C1 (de) * | 2000-04-18 | 2001-12-13 | Kronotec Ag | Verfahren zum Zuschneiden von Paneelen oder dergleichen |
JP2001308034A (ja) * | 2000-04-19 | 2001-11-02 | Disco Abrasive Syst Ltd | 切削装置 |
CN1486285B (zh) | 2001-01-17 | 2013-01-16 | 三星宝石工业株式会社 | 划线分断设备及其系统 |
US6869861B1 (en) | 2001-03-08 | 2005-03-22 | Amkor Technology, Inc. | Back-side wafer singulation method |
US6943429B1 (en) * | 2001-03-08 | 2005-09-13 | Amkor Technology, Inc. | Wafer having alignment marks extending from a first to a second surface of the wafer |
KR100414890B1 (ko) * | 2001-05-10 | 2004-01-13 | 삼성전자주식회사 | 웨이퍼 절삭 장치 |
KR100445727B1 (ko) * | 2001-08-28 | 2004-08-25 | 로체 시스템즈(주) | 광학기구의 정렬방법 및 정렬장치 |
US7054477B2 (en) * | 2002-11-13 | 2006-05-30 | Uni-Tek System, Inc. | Automatic accurate alignment method for a semiconductor wafer cutting apparatus |
JP4377300B2 (ja) * | 2004-06-22 | 2009-12-02 | Necエレクトロニクス株式会社 | 半導体ウエハおよび半導体装置の製造方法 |
US8289388B2 (en) * | 2009-05-14 | 2012-10-16 | Asm Assembly Automation Ltd | Alignment method for singulation system |
JP2016100356A (ja) * | 2014-11-18 | 2016-05-30 | 株式会社ディスコ | 切削装置 |
JP6422355B2 (ja) * | 2015-01-29 | 2018-11-14 | 株式会社ディスコ | アライメント方法 |
CN107946284B (zh) * | 2017-11-03 | 2021-11-02 | 马鞍山太时芯光科技有限公司 | 一种led芯片切割道标识及其制作方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4328553A (en) * | 1976-12-07 | 1982-05-04 | Computervision Corporation | Method and apparatus for targetless wafer alignment |
US4780615A (en) * | 1985-02-01 | 1988-10-25 | Canon Kabushiki Kaisha | Alignment system for use in pattern transfer apparatus |
JP2723508B2 (ja) * | 1985-10-21 | 1998-03-09 | 日本電気株式会社 | 電子線直接描画のためのアライメント方法 |
JP2928331B2 (ja) * | 1990-05-14 | 1999-08-03 | 東京エレクトロン株式会社 | プローバのアライメント装置及び方法 |
US5686171A (en) * | 1993-12-30 | 1997-11-11 | Vlsi Technology, Inc. | Integrated circuit scribe line structures and methods for making same |
US5917935A (en) * | 1995-06-13 | 1999-06-29 | Photon Dynamics, Inc. | Mura detection apparatus and method |
SG54995A1 (en) * | 1996-01-31 | 1998-12-21 | Texas Instr Singapore Pet Ltd | Method and apparatus for aligning the position of die on a wafer table |
US6154561A (en) * | 1997-04-07 | 2000-11-28 | Photon Dynamics, Inc. | Method and apparatus for detecting Mura defects |
-
1997
- 1997-12-23 KR KR1019970072651A patent/KR19990053079A/ko not_active Application Discontinuation
-
1998
- 1998-08-15 TW TW087113468A patent/TW392235B/zh not_active IP Right Cessation
- 1998-09-30 JP JP10277042A patent/JPH11195625A/ja active Pending
- 1998-12-02 US US09/205,003 patent/US6421456B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI831889B (zh) * | 2018-12-11 | 2024-02-11 | 日商迪思科股份有限公司 | 被加工物單元 |
Also Published As
Publication number | Publication date |
---|---|
JPH11195625A (ja) | 1999-07-21 |
US20020085746A1 (en) | 2002-07-04 |
US6421456B1 (en) | 2002-07-16 |
KR19990053079A (ko) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW392235B (en) | Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks | |
TW378346B (en) | Semiconductor device and information control system thereof | |
US20060223340A1 (en) | Manufacturing managing method of semiconductor devices and a semiconductor substrate | |
US20050259874A1 (en) | Apparatus, method, and program for assisting in selection of pattern element for pattern matching | |
CN113764293A (zh) | 晶圆上芯方法、装置、存储介质和电子设备 | |
US6940527B2 (en) | Inspection status display method | |
KR100348102B1 (ko) | 광학적 문자 인식을 통한 반도체 제품의 마킹 결함 검사방법 | |
JP2595962B2 (ja) | 半導体装置 | |
JP2023075133A (ja) | ワイヤハーネス検査装置及びワイヤハーネス検査方法 | |
EP3379489B1 (en) | Printing device, method, and program | |
JPH04106960A (ja) | Icチップ | |
JPH09306873A (ja) | ウェーハの分割システム | |
JP2006339211A (ja) | 半導体装置ダイの選別方法及び半導体基板 | |
KR20100068734A (ko) | 인쇄회로기판의 불량 확인방법 | |
CN109964277B (zh) | 用于检测及移除有缺陷集成电路封装的方法及设备 | |
US8143076B2 (en) | Manufacture of defect cards for semiconductor dies | |
TW531501B (en) | Arrangement of a flat carrier with a chip-module in a sending-pocket and method for its production | |
JP2604556B2 (ja) | 半導体ウエハおよびその識別方法 | |
TWI329563B (zh) | ||
KR100295415B1 (ko) | 반도체패키지의와이어본딩상태확인방법 | |
JPS59136942A (ja) | 良品チツプ選別装置 | |
US6877668B1 (en) | Marking method for semiconductor wafer | |
JP2007101574A (ja) | 管理用ラベル | |
TW447064B (en) | Substrate and recognition method capable of identifying defective units in the array molding | |
JP2017196840A (ja) | カード識別管理方法及びカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |