JPH11195625A - 認識マークが形成された半導体ウェーハ及びその認識マークを利用した半導体ウェーハの切削方法 - Google Patents

認識マークが形成された半導体ウェーハ及びその認識マークを利用した半導体ウェーハの切削方法

Info

Publication number
JPH11195625A
JPH11195625A JP10277042A JP27704298A JPH11195625A JP H11195625 A JPH11195625 A JP H11195625A JP 10277042 A JP10277042 A JP 10277042A JP 27704298 A JP27704298 A JP 27704298A JP H11195625 A JPH11195625 A JP H11195625A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
recognition mark
cutting
lines
recognition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10277042A
Other languages
English (en)
Inventor
Daiu Son
大雨 孫
Inshu Ri
允秀 李
Heiban Kin
炳晩 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH11195625A publication Critical patent/JPH11195625A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • B28D5/0064—Devices for the automatic drive or the program control of the machines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

(57)【要約】 【課題】 誤認識を防止する基準パターンを備えて半導
体ウェーハ整列の信頼性を確保する認識マークが形成さ
れた半導体ウェーハ及びその認識マークを利用した半導
体ウェーハの切削方法を提供する。 【解決手段】 半導体ウェーハ３０上に集積回路を各々
形成した複数の半導体素子３２を有し、この複数の半導
体素子３２を区分し且つ半導体ウェーハ３０上の半導体
素子３２を個別半導体チップに分離する水平スクライブ
線３６及び垂直スクライブ線３４により形成される複数
のスクライブ線を半導体ウェーハ３０上に設け、この半
導体ウェーハ３０を所定位置に整列させて切削するため
に水平スクライブ線３６と垂直スクライブ線３４との交
差する交差点に認識マーク４０を備える。また、認識マ
ーク４０には、複数の水平及び垂直ラインにより形成さ
れた暗領域と、この暗領域を囲む明領域とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、認識マークが形成
された半導体ウェーハ及びその認識マークを利用した半
導体ウェーハの切削方法に関し、より詳しくは、半導体
ウェーハを個別の半導体素子に区分して切削する際に半
導体ウェーハを切削刃に沿って整列させる認識マークが
形成された半導体ウェーハ及びその認識マークを利用し
た半導体ウェーハの切削方法に関する。
【０００２】
【従来の技術】半導体製品の製造工程では、半導体ウェ
ーハ加工（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｗａｆｅｒ
ｆａｂｒｉｃ ａｔｉｏｎ）工程と、パッケージ組立
（ｐａｃｋａｇｅ ａｓｓｅｍｂｌｙ）と、テスト（ｔ
ｅｓｔ）工程とに大分される。ここで、半導体ウェーハ
加工工程とは、半導体物質の丸い薄板状である半導体ウ
ェーハの表面に回路や素子を形成する一連の操作段階を
いう。そして、前述した操作段階が終わると、半導体ウ
ェーハを複数の個別半導体チップに分離するウェーハ切
削工程と、個別半導体チップを各々パッケージ状態に組
み立てるパッケージ組立工程とが順に行われる。図７
は、このような工程により加工される従来の半導体ウェ
ーハの表面を示す平面図である。また図８は、図７に示
した半導体ウェーハを切削するウェーハ切削装置の構成
を示す構成図である。また図９は、図８に示した切削装
置により半導体ウェーハを切削する際に半導体ウェーハ
上のパターンを認識する状態を示す平面図である。ま
た、図１０は、図９に示す半導体ウェーハの表面の詳細
を示す拡大図である。
【０００３】図７に示すように、従来の半導体ウェーハ
１０は、集積回路が形成された複数の半導体素子１２を
備えており、この半導体素子１２は少なくとも一つ以上
の垂直スクライブ線（ｓｃｒｉｂｅ ｌｉｎｅ）１４
と、水平スクライブ線１６とにより区分されている。こ
こで、垂直スクライブ線１４は半導体ウェーハ１０の表
面に所定の間隔で垂直方向に配列する線であり、水平ス
クライブ線１６は半導体ウェーハ１０の表面に所定の間
隔で水平方向に配列する線である。この垂直スクライブ
線１４と水平スクライブ線１６とは、複数の半導体素子
１２を個別半導体チップに分離するために切削される部
分であり、通常、スクライブ線１４、１６の幅は５〜７
ｍｉｌである。
【０００４】次に、図８〜図１０を参照して、ウェーハ
切削装置７０を利用して従来の半導体ウェーハ１０を切
削する切削工程を説明する。まず、半導体ウェーハ１０
が、ウェーハ切削装置７０のウェーハ整列部７２（ｗａ
ｆｅｒ ａｌｉｇｎｉｎｇｐａｒｔ）にローディングさ
れる。それから、半導体ウェーハ１０を整列する工程
と、切削刃７４（ｓａｗｉｎｇ ｂｌａｄｅ）により半
導体ウェーハ１０を切削する工程とが順に行われる。
【０００５】図８に示すように、半導体ウェーハ１０
は、水平スクライブ線１６に沿って切削刃７４により切
削される（垂直スクライブ線１４も同じ）。また、半導
体ウェーハ１０の整列工程では、カメラ７６のような認
識手段を利用して半導体ウェーハ１０上の任意の二地点
を認識することにより、水平及び垂直スクライブ線１
４、１６を調節して切削刃７４に水平に整列させる。こ
こで、整列工程では、図８に示した水平スクライブ線１
６を切削刃７４に水平に整列させる。次に、水平スクラ
イブ線１６が切削刃７４と水平に正確に整列されたかを
確認する工程を実行する。図８及び図９を参照すると、
半導体ウェーハ１０上の半導体素子１２に形成されたパ
ターンの一部分Ａ（図９参照；以下、基準パターンと称
す）をカメラにより認識し、制御部７８（ｃｏｎｔｒｏ
ｌ ｐａｒｔ）に入力する。この際、半導体ウェーハ１
０上に複数形成された他の半導体素子１２にも同様のパ
ターンが各々形成されている。
【０００６】そして、制御部７８に入力された基準パタ
ーンＡを基準としてカメラ７６は、半導体素子１２の九
地点Ａ〜Ｉを順に認識し、カメラ７６が認識した情報を
制御部７８に伝送する。ここで、カメラ７６は、地点Ａ
で基準パターンＡを認識し、地点Ｂ〜Ｉでは各地点での
パターンが基準パターンＡと同一のパターンであるかを
認識判断する。そして、基準パターンＡの認識値を１０
０として、九地点Ａ〜Ｉの認識値を制御部のモニター７
７（ｍｏｎｉｔｏｒ）上に表示し、認識値が判断値以上
である場合、半導体ウェーハ１０の整列は良好であると
判断して切削刃７４による半導体ウェーハ１０の切削工
程を実行する。しかしながら、認識値が一つでも判断値
以下である場合は、半導体ウェーハ１０の整列が不良で
あると判断して、半導体ウェーハ１０の切削工程は行わ
れない。このように不良と判断された場合、判断値は、
例えば前述した１００に対して７０などの数値で表示さ
れる。
【０００７】このようなウェーハ整列方式をパターンマ
ッチング方式（Ｐａｔｔｅｒｎ Ｍａｔｃｈｉｎｇ Ｓ
ｙｓｔｅｍ：Ｐ．Ｍ．Ｓ）といい、これはディスコ（Ｄ
ＩＳＣＯ）社のＤＦＤ−６４０モデルを採用した方式で
ある。また、他の整列方式としてパターン認識方式（Ｐ
ａｔｔｅｒｎ Ｒｅｃｏｇｎｉｔｉｏｎ Ｓｙｓｔｅ
ｍ：Ｐ．Ｒ．Ｓ）がある。これは、セイコセイキ（ＳＥ
ＩＣＯ ＳＥＩＫＩ）社のＳＤ０２−８Ｗモデルであ
り、ウェーハ切削装置に採用されている方式である。
Ｐ．Ｍ．Ｓがパターンを白黒に分類して認識するのに対
し、Ｐ．Ｒ．Ｓは２５６種の色に分類してパターンを認
識する。この際、基準パターンＡとしては、半導体ウェ
ーハ１０上の半導体素子１２部分でカメラ７６が最も認
識しやすい地点が、作業者により設定される。図１０を
参照すると、カメラ７６（図８参照）は、暗領域１５と
明領域１３とを区分できる位置で認識することが好まし
い。従って、基準パターンＡには、複数の直線パターン
が存在し、少なくとも一つ以上の直線パターンが交差す
るとともに、且つパターン間の明暗が容易に区分される
他点を設定することが望ましい。
【０００８】また、カメラ７６が認識する地点は、半導
体素子１２の一部分であり、切削工程でスクライブ線１
４、１６に沿って切削が行われる地点である。従って、
このカメラ７６が認識した地点は基準として設定され、
半導体ウェーハ１０の位置を図１０に示した矢印方向に
移動する補正１７が実行される。これにより半導体ウェ
ーハ１０は、切削刃の位置に合うようにスクライブ線１
４、１６を移動させて調節される。ここで、スクライブ
線１４、１６上の点線１８は、切削工程時に切削刃７４
（図８参照）が通過する通路である。なお、図８に示し
たカメラ７６が認識する領域は、図９及び図１０に示し
たウィンド２０である。また、カメラ７６の位置は、前
述したウィンド２０上の水平線２８と垂直線２６とを基
準に半導体ウェーハ１０の所定位置に調節される。ま
た、暗領域１５は、半導体ウェーハ１０の表面に形成さ
れたパターンであり、明暗を区分するためにハッチング
にて図示している。
【０００９】表１は、このような確認工程により図８に
示した制御部のモニター７７上に表示する半導体ウェー
ハ１０の九地点Ａ〜Ｉに対する認識値と、それによる判
断及び作業の有無とを示している。
【００１０】
【表１】
【００１１】表１に示すように、地点Ａは、基準パター
ンＡを示す。ここで、基準パターンＡの認識値が１００
でなく９１であるとともに他の地点Ｂ〜Ｉの認識値も１
００でない理由は、カメラ７６の機械的な作動により機
械的誤差が発生するからである。しかしながら、カメラ
７６の機械的誤差が発生しても、地点Ｇ、Ｈのように認
識値を７０以下に認識してしまう理由は、カメラ７６の
機械的不良を除いて考えると、カメラ７６が基準パター
ンＡと同一位置のパターンを認識するものではなく、基
準パターンＡと同一位置のパターンの周囲に存在する類
似パターン２４を認識するからであると判断される。す
なわち、半導体素子を形成するパターンが複雑多様化さ
れ、半導体素子のサイズが縮小されているので、Ｐ．
Ｍ．ＳまたはＰ．Ｒ．Ｓにより基準パターンＡを設定し
ても、基準パターンＡの周囲に類似するパターン２４
（図１０参照）が存在してしまうからである。従って、
この類似パターン２４は、半導体ウェーハ１０の整列不
良を招くことになり、ウェーハ切削工程を妨害すること
になる。
【００１２】また、ウェーハ切削工程を実行する際に
は、作業者が半導体ウェーハの基準パターンを設定しな
ければならなかった。半導体ウェーハ１０に形成された
半導体素子１２のパターンが各々異なる場合には、この
各々の半導体素子１２に適合する基準パターンを設定し
なければならない。すなわち、半導体ウェーハ１０の基
準パターンが標準化されていないので、作業者の技術的
熟練度や、半導体素子を形成するパターンの構造によっ
てウェーハ切削工程が不安定的になることは当然であ
る。そして、半導体素子が縮小化される現在の技術的進
歩から見て、半導体素子に形成されたパターンを基準パ
ターンとして利用するには限界があると判断されてい
る。
【００１３】
【発明が解決しようとする課題】このように従来の半導
体ウェーハの切削方法では、半導体素子が縮小化される
ことにより、基準パターンと周囲のパターンとが類似し
た認識をするため、誤認識が発生し、整列不良を招き、
ウェーハ切削工程を妨害して生産効率を低下させてしま
う不具合があった。また、基準パターンの設定を作業者
が行っているため、基準パターンの標準化が困難であり
ウェーハ切削工程も不安定的になり、ウェーハ整列の信
頼性及び製品の品質を低下させてしまう不具合があっ
た。
【００１４】本発明はこのような課題を解決し、標準化
された認識マークが形成された半導体ウェーハ及びその
認識マークを利用した半導体ウェーハの切削方法を提供
することを目的にする。また、本発明の他の目的は、ウ
ェーハ整列不良に起因するウェーハ切削不良を防止する
ことができる認識マークが形成された半導体ウェーハ及
びその認識マークを利用した半導体ウェーハの切削方法
を提供することを目的とする。
【００１５】
【課題を解決するための手段】前述した課題を解決する
ため、本発明による認識マークが形成された半導体ウェ
ーハは、半導体ウェーハ上に集積回路を各々形成した複
数の半導体素子と、この複数の半導体素子を区分して且
つ半導体ウェーハ上の半導体素子を個別半導体チップに
分離するために切削する水平スクライブ線及び垂直スク
ライブ線を有した複数のスクライブ線と、半導体ウェー
ハを整列させるために水平スクライブ線と垂直スクライ
ブ線とが交差する間の交差点に形成される認識マークと
を備える。特に、本発明の半導体ウェーハに形成された
認識マークは、半導体ウェーハの整列工程において、カ
メラにより容易に且つ明確に認識することができるパタ
ーン形態として明領域及び暗領域を有し、この明領域及
び暗領域は複数のラインから形成され、ラインは少なく
とも一つ以上の交差点を有し、認識マークにおける明領
域と暗領域との比率は各々同一比率を占めることが好ま
しい。
【００１６】また、本発明による認識マークが形成され
た半導体ウェーハの切削方法は、半導体ウェーハ上に集
積回路を各々形成した複数の半導体素子とこの複数の半
導体素子を区分して且つ半導体ウェーハ上の半導体素子
を個別半導体チップに分離するために切削する水平スク
ライブ線及び垂直スクライブ線を有した複数のスクライ
ブ線と半導体ウェーハを整列させるために水平スクライ
ブ線と垂直スクライブ線とが交差する間の交差点に形成
される認識マークとを備えた半導体ウェーハを準備する
準備段階と、この半導体ウェーハが切削刃を備えた半導
体ウェーハ切削装置にローディングされるローディング
段階と、スクライブ線中の所定のスクライブ線の認識マ
ーク二地点を確認して所定のスクライブ線を切削刃に水
平に整列させる整列段階と、認識マーク中で任意の認識
マークを入力する認識段階と、任意の認識マークを基準
として他の複数の認識マークを認識することで半導体ウ
ェーハの整列状態を確認する確認段階と、半導体ウェー
ハの整列状態が良好であることを確認してスクライブ線
に整列する切削刃が半導体ウェーハをスクライブ線に沿
って切削することにより半導体素子を個別半導体チップ
に分離する分離段階とを備える。特に、本発明による認
識マークは、半導体ウェーハの整列工程において、カメ
ラにより容易に且つ明確に認識することができるパター
ン形態として複数の明領域及び暗領域を有し、この明領
域及び暗領域は複数のラインから形成され、ラインは少
なくとも一つ以上の交差点を有し、認識マークにおける
明領域及び暗領域の比率は各々同一比率を占めることが
好ましい。
【００１７】
【発明の実施の形態】次に、添付図面を参照して本発明
による認識マークが形成された半導体ウェーハ及びその
認識マークを利用した半導体ウェーハの切削方法の実施
の形態を詳細に説明する。図１は、本発明の認識マーク
が形成された半導体ウェーハの実施の形態を示す平面図
である。また、図２は、図１に示した認識マークが形成
された部分の拡大図である。
【００１８】図１及び図２に示すように、本発明による
認識マークが形成された半導体ウェーハ３０は、一面に
各々集積回路（パターン）が形成された複数の半導体素
子３２を備えている。この半導体素子３２は、少なくと
も一つ以上の垂直スクライブ線３４と水平スクライブ線
３６とにより区分されている。このスクライブ線３４、
３６は、複数の半導体素子３２を個別半導体チップに分
離するために切削される部分である。通常のスクライブ
線３４、３６の幅は、５〜７ｍｉｌである。
【００１９】一方、半導体ウェーハ３０には、垂直スク
ライブ線３４と水平スクライブ線３６との交差点に基準
パターンとして設定される認識マーク４０が形成されて
いる。すなわち、図９に示した従来技術のウェーハ切削
工程ではウェーハ整列工程で半導体ウェーハ上に形成し
た半導体素子の一部分を基準パターンとして設定してい
たが、本発明による半導体ウェーハ３０では水平スクラ
イブ線３６と垂直スクライブ線３４との交差点に基準パ
ターンとして設定される認識マーク４０を形成してい
る。
【００２０】また、認識マーク４０の内部には、複数の
直線パターンを有し、この複数の直線パターンは交差す
る少なくとも一つ以上の交差点を有している。また、カ
メラ７６（図４参照）は、パターンを明確に認識するこ
とができるように、明暗が明確に区分されることが好ま
しい。例えば、図２に示した認識マーク４０では、複数
の明領域４２と、この明領域４２を取り囲む暗領域４
４、４６とを備えて明暗が明確に区分されている。この
暗領域４４、４６は、複数のラインにより形成されてい
る。そして、複数のラインにより形成された暗領域４
４、４６間には、明領域４２が形成される。また、暗領
域４４、４６は、少なくとも一つ以上の交差点４８を備
えている。即ち、認識マーク４０は、一つの水平ライン
（暗領域４４）と、この水平ライン（４４）に対して垂
直に交わる二つの垂直ライン（暗領域４６）とにより形
成されている。この認識マーク４０における明領域４２
及び暗領域４４、４６の比率は、認識マーク４０内で各
々同一比率を占めていることが好ましい。
【００２１】また、図２に示した認識マーク４０の他の
実施の形態として、明領域４２と暗領域４４、４６との
位置を逆にすることも可能である。図３は、図２に示し
た認識マークの他の実施の形態を示す拡大図である。図
３に示すように、認識マーク４０ａは、明領域４３、４
５が複数のラインから形成され、この複数のラインから
形成される明領域４３、４５の間に暗領域４１が形成さ
れるように設けてある。そして、明領域４３、４５は、
少なくとも一つ以上の交差点４７を備えている。即ち、
認識マーク４０ａは、一つの水平ライン（明領域４３）
と、この水平ライン（４３）に対して垂直に交わる二つ
の垂直ライン４５とが形成されている。この認識マーク
４０ａにおける明領域４３、４５及び暗領域４１の比率
は、図１に示した認識マーク４０と同様に認識マーク４
０ａ内で各々同一比率を占めていることが好ましい。
【００２２】次に、図４を参照して、ウェーハ切削工程
で用いられるウェーハ切削装置７０について説明する。
図４は、図１に示した半導体ウェーハをスクライブ線に
沿って切削するウェーハ切削装置７０の構成を示す構成
図である。図４に示すように、図１に示した半導体ウェ
ーハを切削するウェーハ切削装置７０は、半導体ウェー
ハ３０を載置して固定した状態で回転及びＸ・Ｙ軸方向
に移動することで半導体ウェーハ３０を切削刃７４に整
列させるウェーハ整列部７２と、半導体ウェーハ３０を
切削する切削刃７４と、半導体ウェーハ３０上の認識マ
ーク４０（図６参照）を確認するためのカメラ７６を設
けた認識手段及びモニター７７を有する制御部７８とを
備えている。
【００２３】ここで、制御部７８は、ウェーハ整列部７
２、切削刃７４、カメラ７６などのウェーハ切削装置７
０の各部分を制御して、自動的に半導体ウェーハ３０を
切削する切削工程を円滑に実行できるように制御してい
る。また、ウェーハ切削装置７０では、各部分（ウェー
ハ整列部７２、切削刃７４及びカメラ７６等）の制御状
態をモニター７７に表示できるように設けてある。即
ち、制御部７８は、カメラ７６から認識された情報に基
づいて、ウェーハ整列部７２を駆動させ、半導体ウェー
ハ３０を切削刃７４に整列させて切削工程を実行する。
【００２４】一方、半導体ウェーハ３０は、ウェーハを
設置した状態で切削工程を実行する際、通常、半導体ウ
ェーハ３０のサイズより大きい開口部６８を設けたウェ
ーハリング６２に載置されて、下部面に接着テープ６４
を取り付けた状態で切削工程が実行される。このように
切削工程で使用されるウェーハリング６２は、半導体ウ
ェーハ３０の切削工程だけでなく、半導体ウェーハ３０
上を個別の半導体チップに分離してリードフレームのダ
イパッド及び印刷回路基板上のチップ実装パッドのよう
なチップ実装領域に、半導体チップを取り付けるチップ
取付工程でも用いられる。
【００２５】このようなウェーハ切削装置７０を用いて
半導体ウェーハ３０を切削するウェーハ切削工程の動作
を図４〜図６を参照して説明する。図５は、図４に示し
たウェーハ切削装置７０により半導体ウェーハ３０を切
削する切削工程を示す工程図である。また、図６は、図
５に示した切削工程で半導体ウェーハ３０上の九地点に
設けた認識マークを認識する状態を示す平面図である。
【００２６】図４及び図５に示すように、まず、半導体
ウェーハ３０が載置されたウェーハカセット（図示せ
ず）を備え、このウェーハカセットから半導体ウェーハ
３０を一枚、ウェーハ切削装置７０のウェーハ整列部７
２にローディングするローディング段階５１（図５参
照）を実行する。カメラ７６はウェーハ整列部７２にロ
ーディングされた半導体ウェーハ３０の認識マーク４０
を認識し、この認識した情報は制御部７８のモニター７
７に表示する。また、制御部７８がウェーハ整列部７２
を駆動させ、半導体ウェーハ１０のスクライブ線３４、
３６を切削刃７４に水平に整列させる整列段階５８（図
５参照）を実行する。そして、切削刃７４により半導体
ウェーハ３０の表面を切削して分離する分離段階５５
（図５参照）を実行する。次に、分離段階５５が終わっ
た半導体ウェーハ３０をウェーハカセットにアンローデ
ィングするアンローディング段階５６（図５参照）を経
て、ウェーハ切削工程は完了する。
【００２７】一方、半導体ウェーハ３０を整列させる整
列段階５８に対してより詳しく説明する。半導体ウェー
ハ３０を整列する整列段階５８は、まず半導体ウェーハ
３０上の任意の二地点をカメラ７６にて認識させて切削
刃７４に沿って水平にスクライブ線３４、３６を整列さ
せる位置整列段階５２を実行する。ここで任意の二地点
とは、半導体ウェーハ３０上に形成された認識マーク４
０中、任意に選択された二地点である。これによりウェ
ーハ整列部７２を駆動してスクライブ線３４、３６を切
削刃７４と水平に整列するように配置する。ここで、図
１０に示した従来技術では、カメラが半導体ウェーハ上
の半導体素子パターンの一部分を認識して半導体ウェー
ハの位置を切削刃に平行になるように水平または垂直ス
クライブ線を整列させて補正１７していた。しかしなが
ら、本発明のウェーハ切削装置７０においては、カメラ
７６がスクライブ線３４、３６の交差点に設けた認識マ
ーク４０を認識するように動作させるため、半導体ウェ
ーハの位置を補正することなく、水平または垂直スクラ
イブ線３４、３６を切削刃７４に整列させることができ
る。
【００２８】このように半導体ウェーハを切削刃７４に
整列するように配置させると、スクライブ線（水平スク
ライブ線３６）が正確に切削刃７４に平行に整列されて
いるかを確認する。このため、パターン入力段階５３と
認識段階５４とが（図５参照）実行される。即ち、ま
ず、カメラ７６により半導体ウェーハ３０上の任意の認
識マーク４０ｂを認識して制御部７８に伝送し、そし
て、この認識マーク４０ｂを基準パターンとして設定す
るパターン入力段階５３（図５参照）を実行する。
【００２９】この際、制御部７８は、基準パターン４０
ｂを基準として半導体ウェーハ３０上の複数の認識マー
ク４０をカメラ７６が認識するように駆動させる。そし
て、カメラ７８が認識した情報は、制御部７８に伝送さ
れる。ここで、例えば、図４に示したカメラ７６により
図６に示した九地点Ａ〜Ｉを順に認識する場合、その情
報は制御部７８に伝送されるとともに、基準パターン４
０ｂの認識値を１００に設定して九地点Ａ〜Ｉで認識し
た各認識値と比較することで制御部のモニター７７上に
表示する。この時、制御部７８では、カメラ７６により
認識した九地点Ａ〜Ｉでの各認識値を図５に示した判断
値Ｒと比較する認識段階５４（図５参照）が実行され
る。
【００３０】従って、九地点Ａ〜Ｉの認識値が判断値Ｒ
以上であれば、半導体ウェーハの整列が良好であると判
断して切削刃７４により半導体ウェーハ３０を切削して
分離する分離段階５５（図５参照）が実行される。しか
しながら、認識値が判断値Ｒ以下であれば、半導体ウェ
ーハ３０の整列は不良であると判断して半導体ウェーハ
３０の分離段階５５を行わない工程中止段階５７が実行
される。ここで、判断値Ｒは、基準パターン４０ｂの認
識値１００に対して９０に設定されている。
【００３１】より詳しく説明すると、図６に示したよう
に、カメラ７６は認識マーク４０ｂをウィンド２０によ
り認識する。このウィンド２０を備えたカメラ７６は、
基準パターン４０ｂを基準として、この基準パターン４
０ｂが設けられた垂直及び水平スクライブ線３４ａ、３
６ａに沿って移動することで認識する。まず、カメラ７
６は、直線上の３箇所の地点Ａ、Ｂ、Ｃに設けた認識マ
ーク４０を認識する第１認識段階を実行する。次に、地
点Ｃに対して水平の水平スクライブ線３６ｂに沿って４
箇所の地点Ｄ、Ｅ、Ｆ、Ｇを認識する第２認識段階を実
行する。最後に、地点Ｇに対して垂直の垂直スクライブ
線３４ｂに沿って２箇所の地点Ｈ、Ｉを認識する第３認
識段階を実行する。これにより、九地点Ａ〜Ｉを全て認
識する認識段階が実行される。
【００３２】ここで、基準パターン４０ｂの一番目の地
点Ａと九番目の地点Ｉとは、同一の水平スクライブ線３
６ａ上に位置する。このように図４に示したカメラ７６
は、図６に示した同一スクライブ線３４ａ、３４ｂ、３
６ａ、３６ｂ上に隣接する認識マーク４０を順に認識す
るように説明した。しかしながら、九地点Ａ〜Ｉにおい
て、基準パターン４０ｂの一番目の地点Ａを基準として
九番目の地点Ｉが同一水平スクライブ線３６ａ上に位置
し、三番目の地点Ｃと七番目の地点Ｇが同一水平スクラ
イブ線３６ｂ上に位置し、一番目の地点Ａと三番目の地
点Ｃが同一垂直スクライブ線３４ａ上に位置し、七番目
の地点Ｇと九番目の地点Ｉが同一垂直スクライブ線３４
ｂ上に位置する。従って、カメラ７６は、スクライブ線
上に沿って操作しているため、図６に示したように、ス
クライブ線３４ａ、３４ｂ、３６ａ、３６ｂ上で隣接す
る全ての認識マーク４０を認識しなくてもかまわない。
例えば、図６に示した基準パターン４０ｂを基準として
二番目の地点が、三番目の地点Ｃの認識パターン４０ｃ
であっても良い。
【００３３】また、本実施の形態では、垂直スクライブ
線３４と水平スクライブ線３６とが交差する地点に認識
マーク４０を設け、この認識マーク４０の中から任意の
認識マークを基準パターン４０ｂとして設定し、この基
準パターン４０ｂと九地点Ａ〜Ｉの認識マーク４０とを
認識比較して半導体ウェーハ３０を整列しているため、
従来技術のように基準パターンを認識してから位置を補
正する必要がなく、敏速に半導体ウェーハ３０の切削工
程５５を実行することができる。
【００３４】表２は、本発明による認識マーク４０が形
成された半導体ウェーハ３０を整列する工程において、
半導体ウェーハ３０の九地点Ａ〜Ｉにおける認識マーク
４０の認識値と、それによる判断及び作業の有無とを各
々制御部のモニター７７上に表示する表示内容を示した
表である。
【００３５】
【表２】
【００３６】表２に示すように、地点Ａは基準パターン
を示している。ここで、基準パターンＡの認識値が１０
０ではなく９９であり、他の地点Ｂ〜Ｉの認識値も１０
０ではない。この理由は、カメラ７６の機械的な作動に
より機械的誤差が発生するからである。一方、従来技術
と比較して認識値が９０以上になる理由は、認識マーク
４０が、半導体素子領域に形成されたものでなく、垂直
及び水平スクライブ線３４、３６上に単一形状に形成さ
れているためである。即ち、カメラ７６は、認識マーク
４０を容易に且つ正確に認識することができる。
【００３７】以上、本発明によってなされた認識マーク
が形成された半導体ウェーハ及びその認識マークを利用
した半導体ウェーハの切削方法の実施の形態を詳細に説
明したが、本発明は前述の実施の形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で変更可能であ
る。例えば、図２に示した一つの暗領域４４と、この暗
領域４４に対して垂直に交わる二つの暗領域４６とによ
り形成した認識マーク４０の実施の形態を説明したが、
これに限定されるものではなく、暗領域４４に交わる暗
領域４６のラインを１つにして認識マーク４０の構造を
簡略化してカメラが認識し易いように形成してもよい。
【００３８】
【発明の効果】このように本発明の認識マークが形成さ
れた半導体ウェーハ及びその認識マークを利用した半導
体ウェーハの切削方法によれば、半導体ウェーハに形成
される半導体素子のパターン構造に関係なく、垂直スク
ライブ線と水平スクライブ線の交差点に認識マークが形
成されるため、半導体素子が縮小化しても基準パターン
の設定が容易である。また、スクライブ線が交差する交
差点に形成した認識マークは、半導体素子と離れた位置
に設けられているため、半導体素子パターンと認識マー
クパターンとの間の誤認識を防止することができる。さ
らに、認識マークは、カメラが認識しやすいパターン形
状を有しているため、半導体ウェーハ整列の信頼性を確
保することができる。すなわち、ウェーハ切削工程を実
行するための認識値が９０以上であるので、従来技術の
７０以上に比較してウェーハ整列の信頼性を確保するこ
とができる。
【図面の簡単な説明】
【図１】本発明による認識マークが形成された半導体ウ
ェーハの実施の形態を示す平面図。
【図２】図１に示した認識マークが形成された部分の拡
大図。
【図３】図２に示した認識マークの他の実施の形態を示
す拡大図。
【図４】図１に示した半導体ウェーハをスクライブ線に
沿って切削するウェーハ切削装置の構成を示す構成図。
【図５】図４に示したウェーハ切削装置により半導体ウ
ェーハを切削する切削工程を示す工程図。
【図６】図５に示した切削工程で半導体ウェーハ上の九
地点に設けた認識マークを認識する状態を示す平面図。
【図７】従来の半導体ウェーハの表面を示す平面図。
【図８】図７に示した半導体ウェーハを切削するウェー
ハ切削装置の構成を示す構成図。
【図９】図８に示した切削装置により半導体ウェーハを
切削する際に半導体ウェーハ上のパターンを認識する状
態を示す平面図。
【図１０】図９に示す半導体ウェーハの表面の詳細を示
す拡大図。
【符号の説明】
２０ ウィンド ３０ 半導体ウェーハ ３２ 半導体素子 ３４、３６ スクライブ線 ４０ 認識マーク ４１ ４４、４６ 暗領域 ４２ ４３、４５ 明領域 ６２ ウェーハリング ６４ 接着テープ ７０ ウェーハ切削装置 ７２ ウェーハ整列部 ７４ 切削刃 ７６ カメラ ７７ モニター ７８ 制御部

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 半導体ウェーハ上に集積回路を各々形成
    した複数の半導体素子と、 前記複数の半導体素子を区分し、且つ前記半導体ウェー
    ハ上の半導体素子を個別半導体チップに分離するために
    切削する水平スクライブ線及び垂直スクライブ線を有し
    た複数のスクライブ線と、 前記半導体ウェーハを整列させるため、前記水平スクラ
    イブ線と垂直スクライブ線とが交差する間の交差点に形
    成される認識マークとを含むことを特徴とする認識マー
    クが形成された半導体ウェーハ。
  2. 【請求項２】 前記認識マークは、所定の間隔を置いて
    互いに離れて位置する複数の明領域と、この明領域を取
    り囲む暗領域とを有していることを特徴とする請求項１
    に記載の認識マークが形成された半導体ウェーハ。
  3. 【請求項３】 前記暗領域は複数のラインから形成さ
    れ、この複数のライン間には前記明領域が形成されると
    ともに、前記ラインは少なくとも一つ以上の交差点を有
    していることを特徴とする請求項２に記載の認識マーク
    が形成された半導体ウェーハ。
  4. 【請求項４】 前記ラインは、水平ラインと、この水平
    ラインに対して垂直に交差する二つの垂直ラインとを有
    していることを特徴とする請求項３に記載の認識マーク
    が形成された半導体ウェーハ。
  5. 【請求項５】 前記明領域は複数のラインから形成さ
    れ、この複数のライン間には前記暗領域が形成されると
    ともに、前記ラインは少なくとも一つ以上の交差点を有
    していることを特徴とする請求項２に記載の認識マーク
    が形成された半導体ウェーハ。
  6. 【請求項６】 前記ラインは、水平ラインと、この水平
    ラインに対して垂直に交差する二つの垂直ラインとを有
    していることを特徴とする請求項５に記載の認識マーク
    が形成された半導体ウェーハ。
  7. 【請求項７】 前記認識マーク内に形成される前記明領
    域と暗領域との比率は、各々同一比率を占めるように設
    けたことを特徴とする請求項２〜請求項６のいずれかに
    記載の認識マークが形成された半導体ウェーハ。
  8. 【請求項８】 半導体ウェーハの切削方法において、 半導体ウェーハ上に集積回路を各々形成した複数の半導
    体素子と、前記複数の半導体素子を区分して且つ前記半
    導体ウェーハ上の半導体素子を個別半導体チップに分離
    するために切削する水平スクライブ線及び垂直スクライ
    ブ線を有した複数のスクライブ線と、前記半導体ウェー
    ハを整列させるために前記水平スクライブ線と垂直スク
    ライブ線とが交差する間の交差点に形成される認識マー
    クとを備えた半導体ウェーハを準備する準備段階（ａ）
    と、 前記半導体ウェーハが切削刃を備えた半導体ウェーハ切
    削装置にローディングされるローディング段階（ｂ）
    と、 前記スクライブ線の中で、所定のスクライブ線に設けた
    認識マーク二地点を確認して、前記所定のスクライブ線
    を前記切削刃に水平に整列させる整列段階（ｃ）と、 前記認識マークの中で、任意の認識マークを入力する認
    識段階（ｄ）と、 前記任意の認識マークを基準として他の複数の認識マー
    クを認識することで前記半導体ウェーハの整列状態を確
    認する確認段階（ｅ）と、 前記半導体ウェーハの整列状態が良好であることを確認
    して前記スクライブ線に整列する前記切削刃が前記半導
    体ウェーハを前記スクライブ線に沿って切削することに
    より半導体素子を個別半導体チップに分離する分離段階
    （ｆ）とを含むことを特徴とする認識マークを利用した
    半導体ウェーハの切削方法。
  9. 【請求項９】 前記分離段階（ｆ）において、前記半導
    体ウェーハの整列状態が不良な場合は、前記半導体ウェ
    ーハの切削工程を中止することを特徴とする請求項８に
    記載の認識マークを利用した半導体ウェーハの切削方
    法。
  10. 【請求項１０】 前記確認段階（ｅ）において、前記任
    意の認識マークを含む九地点の認識マークを認識して、
    前記半導体ウェーハの整列状態を確認することを特徴と
    する請求項９に記載の認識マークを利用した半導体ウェ
    ーハの切削方法。
  11. 【請求項１１】 前記確認段階（ｅ）は、 前記任意の認識マークを基準として、この任意の認識マ
    ークを含む垂直スクライブ線に沿って順に三地点の認識
    マークを確認する第１確認段階（ｅ１）と、 前記三番目の地点を含む水平スクライブ線に沿って順に
    四地点の認識マークを確認する第２確認段階（ｅ２）
    と、 前記七番目の地点を含む垂直スクライブ線に沿って順に
    二地点の認識マークを確認する第３確認段階（ｅ３）と
    を含み、 前記第３確認段階（ｅ３）における九番目の地点が、前
    記任意の認識マークを含む水平スクライブ線上に形成さ
    れることを特徴とする請求項１０に記載の認識マークを
    利用した半導体ウェーハの切削方法。
  12. 【請求項１２】 前記認識マークは、所定の間隔を置い
    て互いに離れて位置する複数の明領域と、前記明領域を
    取り囲む暗領域とを有していることを特徴とする請求項
    ８に記載の認識マークを利用した半導体ウェーハの切削
    方法。
  13. 【請求項１３】 前記暗領域は複数のラインから形成さ
    れ、この複数のライン間には前記明領域を形成するとと
    もに、前記ラインは少なくとも一つ以上の交差点を有し
    ていることを特徴とする請求項１２に記載の認識マーク
    を利用した半導体ウェーハの切削方法。
  14. 【請求項１４】 前記ラインは、水平ラインと、この水
    平ラインに対して垂直に交差する二つの垂直ラインとを
    有していることを特徴とする請求項１３に記載の認識マ
    ークを利用した半導体ウェーハの切削方法。
  15. 【請求項１５】 前記明領域は複数のラインから形成さ
    れ、この複数のライン間には前記暗領域を形成するとと
    もに、前記ラインは少なくとも一つ以上の交差点を有し
    ていることを特徴とする請求項１２に記載の認識マーク
    を利用した半導体ウェーハの切削方法。
  16. 【請求項１６】 前記ラインは、水平ラインと、この水
    平ラインに対して垂直に交差する二つの垂直ラインとを
    有していることを特徴とする請求項１５に記載の認識マ
    ークを利用した半導体ウェーハの切削方法。
  17. 【請求項１７】 前記認識マークにおいて前記明領域と
    暗領域との比率は、各々同一比率を占めることを特徴と
    する請求項１２〜請求項１６のいずれかに記載の認識マ
    ークを利用した半導体ウェーハの切削方法。
JP10277042A 1997-12-23 1998-09-30 認識マークが形成された半導体ウェーハ及びその認識マークを利用した半導体ウェーハの切削方法 Pending JPH11195625A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1997P-72651 1997-12-23
KR1019970072651A KR19990053079A (ko) 1997-12-23 1997-12-23 인식 마크가 형성된 반도체 웨이퍼 및 그 인식 마크를 이용한 웨이퍼 절삭 방법

Publications (1)

Publication Number Publication Date
JPH11195625A true JPH11195625A (ja) 1999-07-21

Family

ID=19528358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10277042A Pending JPH11195625A (ja) 1997-12-23 1998-09-30 認識マークが形成された半導体ウェーハ及びその認識マークを利用した半導体ウェーハの切削方法

Country Status (4)

Country Link
US (1) US6421456B1 (ja)
JP (1) JPH11195625A (ja)
KR (1) KR19990053079A (ja)
TW (1) TW392235B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267970A (ja) * 2009-05-14 2010-11-25 Asm Assembly Automation Ltd シンギュレーションシステムのためのアラインメント方法
JP2016139747A (ja) * 2015-01-29 2016-08-04 株式会社ディスコ アライメント方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10019054C1 (de) * 2000-04-18 2001-12-13 Kronotec Ag Verfahren zum Zuschneiden von Paneelen oder dergleichen
JP2001308034A (ja) * 2000-04-19 2001-11-02 Disco Abrasive Syst Ltd 切削装置
CN1486285B (zh) * 2001-01-17 2013-01-16 三星宝石工业株式会社 划线分断设备及其系统
US6943429B1 (en) * 2001-03-08 2005-09-13 Amkor Technology, Inc. Wafer having alignment marks extending from a first to a second surface of the wafer
US6869861B1 (en) 2001-03-08 2005-03-22 Amkor Technology, Inc. Back-side wafer singulation method
KR100414890B1 (ko) * 2001-05-10 2004-01-13 삼성전자주식회사 웨이퍼 절삭 장치
KR100445727B1 (ko) * 2001-08-28 2004-08-25 로체 시스템즈(주) 광학기구의 정렬방법 및 정렬장치
US7054477B2 (en) * 2002-11-13 2006-05-30 Uni-Tek System, Inc. Automatic accurate alignment method for a semiconductor wafer cutting apparatus
JP4377300B2 (ja) * 2004-06-22 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
JP2016100356A (ja) * 2014-11-18 2016-05-30 株式会社ディスコ 切削装置
CN107946284B (zh) * 2017-11-03 2021-11-02 马鞍山太时芯光科技有限公司 一种led芯片切割道标识及其制作方法
JP7258532B2 (ja) * 2018-12-11 2023-04-17 株式会社ディスコ 被加工物ユニット

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4328553A (en) * 1976-12-07 1982-05-04 Computervision Corporation Method and apparatus for targetless wafer alignment
US4780615A (en) * 1985-02-01 1988-10-25 Canon Kabushiki Kaisha Alignment system for use in pattern transfer apparatus
JP2723508B2 (ja) * 1985-10-21 1998-03-09 日本電気株式会社 電子線直接描画のためのアライメント方法
JP2928331B2 (ja) * 1990-05-14 1999-08-03 東京エレクトロン株式会社 プローバのアライメント装置及び方法
US5686171A (en) * 1993-12-30 1997-11-11 Vlsi Technology, Inc. Integrated circuit scribe line structures and methods for making same
US5917935A (en) * 1995-06-13 1999-06-29 Photon Dynamics, Inc. Mura detection apparatus and method
SG54995A1 (en) * 1996-01-31 1998-12-21 Texas Instr Singapore Pet Ltd Method and apparatus for aligning the position of die on a wafer table
US6154561A (en) * 1997-04-07 2000-11-28 Photon Dynamics, Inc. Method and apparatus for detecting Mura defects

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267970A (ja) * 2009-05-14 2010-11-25 Asm Assembly Automation Ltd シンギュレーションシステムのためのアラインメント方法
JP2016139747A (ja) * 2015-01-29 2016-08-04 株式会社ディスコ アライメント方法

Also Published As

Publication number Publication date
TW392235B (en) 2000-06-01
US6421456B1 (en) 2002-07-16
US20020085746A1 (en) 2002-07-04
KR19990053079A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
JPH11195625A (ja) 認識マークが形成された半導体ウェーハ及びその認識マークを利用した半導体ウェーハの切削方法
KR940010647B1 (ko) 반도체소자를 수지로 봉하여 막는 장치 및 반도체장치의 제조방법
US8640582B2 (en) Method for manufacturing flexible substrate and flexible substrate punching device
CN110729210A (zh) 半导体制造装置以及半导体器件的制造方法
JP2591464B2 (ja) ダイボンディング装置
KR100960473B1 (ko) 액정패널의 이송시스템 및 이송방법
US20040157368A1 (en) Die bonding method and apparatus
JPS632344A (ja) ウエハチツプの検出方法
JP2000208902A (ja) パタ―ン欠陥修正装置
JP7368204B2 (ja) ドレス方法、及び、ドレスユニット
JP2001264265A (ja) プリント配線基板の外観自動検査装置
US6141599A (en) Method for setting conveying data for a lead frame
JP2003014654A (ja) 基板の検査方法及び検査装置並びに電子機器用製品の製造方法
TWI810693B (zh) 切斷裝置以及切斷品的製造方法
JP2533375B2 (ja) テ―プボンディングにおけるリ―ドとバンプの位置検出方法
JP2002237560A (ja) 電子部品のリード電極切断装置
JPH08335603A (ja) 半導体装置の製造方法
JP2000269164A (ja) 半導体ウェーハのダイシング方法及び装置
US11382251B2 (en) Component mounting system, component mounting device, and component mounting method
JP3749021B2 (ja) 電子部品の部品データ入力装置及び電子部品の部品データ入力方法
JP2000223899A (ja) 電子部品の部品データ処理装置及びこれを備えた電子部品装着装置
KR100478678B1 (ko) 웨이퍼쏘잉방법
JPH1140999A (ja) 多面取り基板に対する電子部品実装方法
JPS62219633A (ja) チツプボンデイング装置
JPS62204542A (ja) ウエハ分割方法および装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050920