KR20150109426A - 패턴 측정 장치 및 반도체 계측 시스템 - Google Patents

패턴 측정 장치 및 반도체 계측 시스템 Download PDF

Info

Publication number
KR20150109426A
KR20150109426A KR1020157022391A KR20157022391A KR20150109426A KR 20150109426 A KR20150109426 A KR 20150109426A KR 1020157022391 A KR1020157022391 A KR 1020157022391A KR 20157022391 A KR20157022391 A KR 20157022391A KR 20150109426 A KR20150109426 A KR 20150109426A
Authority
KR
South Korea
Prior art keywords
pattern
circuit pattern
measurement
circuit
design
Prior art date
Application number
KR1020157022391A
Other languages
English (en)
Other versions
KR101749440B1 (ko
Inventor
야스따까 도요다
노리오 하세가와
다께시 가또
히또시 스가하라
유따까 호조
다이스께 히비노
히로유끼 신도
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20150109426A publication Critical patent/KR20150109426A/ko
Application granted granted Critical
Publication of KR101749440B1 publication Critical patent/KR101749440B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/22—Optical or photographic arrangements associated with the tube
    • H01J37/222—Image processing arrangements associated with the tube
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00—Investigating materials by wave or particle radiation
    • G01N2223/60—Specific applications or type of materials
    • G01N2223/611—Specific applications or type of materials patterned objects; electronic devices
    • G01N2223/6113—Specific applications or type of materials patterned objects; electronic devices printed circuit board [PCB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/22—Treatment of data
    • H01J2237/221—Image processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection

Abstract

본 발명은 반도체 디바이스에 대한 처리를 적정하게 선택하기 위한 평가 결과를 구하는 것이 가능한 패턴 측정 장치 및 반도체 계측 시스템의 제공을 목적으로 한다. 상기 목적을 달성하기 위해 본 발명에서는, 전자 디바이스의 회로 패턴과 기준 패턴의 비교를 행하는 연산 장치를 구비한 패턴 측정 장치이며, 해당 연산 장치는, 상기 회로 패턴과 기준 패턴 사이의 계측 결과와, 적어도 2개의 임계값의 비교에 기초하여, 해당 회로 패턴을 회로 패턴의 처리 단위로 분류하는 패턴 측정 장치를 제안한다.

Description

패턴 측정 장치 및 반도체 계측 시스템 {PATTERN-MEASURING APPARATUS AND SEMICONDUCTOR-MEASURING SYSTEM}
본 발명은 전자 디바이스의 계측을 실행하는 패턴 측정 장치에 관한 것으로, 특히 전자 디바이스의 회로 패턴과 기준 패턴의 비교에 의해, 해당 회로 패턴의 처리 프로세스를 판정하는 패턴 측정 장치 및 반도체 계측 시스템에 관한 것이다.
최근의 반도체는 미세화, 다층화가 진행되고, 논리도 번잡화되고 있으므로, 그 제조가 극히 곤란한 상황에 있다. 그 결과로서, 제조 프로세스에 기인하는 결함이 다발하는 경향이 있고, 그 결함을 정확하게 검사하는 것이 중요해지고 있다. 리뷰 SEM이나 CD-SEM은 이들 결함의 상세한 검사나 계측(측정)에 사용된다. 이들 SEM은, 광학 시뮬레이션에 기초하는 대상 좌표나, 광학 검사 장치의 검사 결과에 기초하는 대상 좌표에 대응하는 회로 패턴을 검사, 혹은 계측한다. 검사, 계측 방법은 다양하게 제안되어 있지만, 특히 65㎚ 이후의 반도체 제조 프로세스에서는, 광 근접 효과에 의한 결함의 상태를 정확하게 파악할 목적으로, 기준 패턴과의 형상 비교에 의해 결함을 검출하는 방법(특허문헌 1, 특허문헌 2)이 이용되고 있다.
기준 패턴과의 형상 비교는 이하의 수순으로 행해진다. 우선, 오퍼레이터가 바람직한 형상의 회로 패턴을 기준 패턴으로서 정의한다. 기준 패턴으로서는, 설계 데이터나 실제로 제조되는 회로 패턴을 시뮬레이션에 의해 생성한 회로 패턴이나, 제조한 회로 패턴 중에서 검사 오퍼레이터가 선택한 골든 패턴 등이 이용된다. 다음으로 에지 검출 처리 등을 이용하여, 촬영 화상으로부터 회로 패턴을 추출한다. 다음으로 기준 패턴과 회로 패턴을 겹친다. 겸침은 수동 조정이나 패턴 매칭에 의한 자동 조정으로 행해진다. 회로 패턴의 형상은, 반도체의 제조 조건이나 회로 레이아웃에 의해 다양한 형태로 변형된다. 특허문헌 2에서는, 이로 인해, 그들의 변형의 정도를 적확하게 파악할 목적으로, 검사 좌표를 포함하는 2차원의 영역에 계측 영역을 설정하고, 계측 영역에 포함된 기준 패턴과 회로 패턴의 에지간의 거리를 소정의 간격으로 망라적으로 계측한다. 다음으로 계측 영역으로부터 얻은 복수의 계측값의 평균화를 행하여, 그 결과를 계측 영역의 측정값으로 하고, 소정의 임계값과의 비교에 의해 회로 패턴의 정상 혹은 결함을 판정하고, 결함을 포함하는 회로 패턴을 회로 설계나 마스크 수정의 프로세스에 전달한다.
일본 특허 출원 공개 제2004-163420호 공보(대응 미국 특허 USP7,796,801) 일본 특허 출원 공개 제2007-248087호 공보(대응 미국 특허 USP8,019,161)
특허문헌 1, 특허문헌 2에 개시되어 있는 바와 같은 측정법에 따르면, 설계 데이터(레이아웃 데이터)와 실제 패턴 데이터의 2차원적인 형상차를 특정할 수 있지만, 소정의 계측 영역 내에 존재하는 기준 패턴과 회로 패턴의 에지의 비교에 의해 구해진 복수의 계측값의 평균값을 측정값으로 하는 경우, 계측 영역 내에 존재하는 회로 패턴의 정상 부위의 비율과 이상 부위의 비율에 의해 측정값이 변화한다.
예를 들어, 밀도가 높은 회로 패턴과 밀도가 낮은 회로 패턴의 쌍방에 동일한 사이즈의 결함이 포함되어 있었던 경우, 밀도가 낮은 회로 패턴의 쪽이 계측 영역 내에 차지하는 이상 부위의 비율이 높으므로, 밀도가 높은 회로 패턴의 측정값보다도 이상도가 높은 것을 나타내는 측정값이 얻어진다. 이러한 수순으로 구한 측정값으로부터 복수의 다른 형상의 회로 패턴에 포함된 결함의 유무를 정확하게 판정하는 경우, 결함 판정의 임계값을 회로 패턴의 형상마다 최적화하거나, 계측 영역의 사이즈를 회로 패턴의 형상마다 최적화할 필요가 있지만, 매우 복잡한 수순이 필요해진다.
이하에, 반도체 디바이스에 대한 처리를 적정하게 선택하기 위한 평가 결과를 구하는 것을 목적으로 하는 패턴 측정 장치 및 반도체 계측 시스템에 대해 설명한다.
상기 목적을 달성하기 위한 일 형태로서, 전자 디바이스의 회로 패턴과 기준 패턴의 비교를 행하는 연산 장치를 구비한 패턴 측정 장치이며, 해당 연산 장치는, 상기 회로 패턴과 기준 패턴 사이의 계측 결과와, 적어도 2개의 임계값의 비교에 기초하여, 해당 회로 패턴을 회로 패턴의 처리 단위로 분류하는 패턴 측정 장치를 제안한다.
또한, 상기 목적을 달성하기 위한 다른 형태로서, 전자 디바이스의 회로 패턴과 기준 패턴의 비교를 행하는 연산 장치를 구비한 패턴 측정 장치이며, 해당 연산 장치는, 상기 회로 패턴과 기준 패턴 사이의 계측 결과와, 상기 회로 패턴의 계측 부분의 다른 층과의 관계 정보에 기초하여, 상기 계측 부위를 분류하는 패턴 측정 장치를 제안한다.
또한, 상기 목적을 달성하기 위한 또 다른 형태로서, 전자 디바이스의 회로 패턴과 기준 패턴의 비교를 행하는 연산 장치를 구비한 패턴 측정 장치이며, 해당 연산 장치는, 복수의 패턴에 대해, 복수의 노광 조건에 의해 얻어진 패턴의 측정 결과에 기초하는 노광 장치의 프로세스 윈도우를 구하고, 복수의 패턴에 대해 얻어진 복수의 프로세스 윈도우의 공통 영역의 윤곽(프로세스 윈도우 내외의 경계)을 정의하는 프로세스 윈도우의 패턴을 측정 대상 패턴으로서 선택하는 패턴 측정 장치를 제안한다.
또한, 전자 디바이스의 회로 패턴과 기준 패턴의 비교에 의해, 해당 회로 패턴의 처리 프로세스를 판정하는 반도체 계측 시스템이며, 해당 회로 패턴의 촬영 화상으로부터 패턴 에지를 검출하는 수단과, 소정의 계측 영역 내에 존재하는 해당 패턴 에지와 해당 기준 패턴의 간격을 계측하는 수단과, 해당 계측 영역 내의 복수 개소의 계측값으로부터, 가장 큰 계측값을 포함하도록 소정의 패턴 길이, 혹은 면적분의 계측값군을 선발하는 수단과, 상기 계측값군으로부터 해당 회로 패턴의 형상 스코어를 산출하는 수단과, 해당 형상 스코어와 소정의 임계값을 비교하고, 해당 회로 패턴의 처리 프로세스를 판정하는 수단을 갖는 것을 특징으로 한 반도체 계측 시스템을 제안한다.
상기 구성에 따르면, 반도체 디바이스에 대한 처리를 적정하게 선택하거나, 혹은 선택을 위한 필요한 정보를 얻는 것이 가능해진다.
도 1은 기준 패턴과 패턴 에지의 비교에 의해 검사하는 수순을 나타내는 흐름도이다.
도 2는 반도체 계측 시스템의 구성을 나타내는 도면이다.
도 3은 기준 패턴과 패턴 에지의 비교를 나타내는 도면이다.
도 4는 형상 스코어의 임계값 판정 수순을 나타내는 흐름도이다.
도 5는 형상 스코어 산출 포인트의 설계 좌표를 특정하는 수순을 나타내는 흐름도이다.
도 6은 상하층 패턴의 분석에 의해 수정 대상의 회로 패턴을 감소시키는 수순을 나타내는 흐름도이다.
도 7은 검사 결과를 핫스폿 라이브러리에 등록하는 수순을 나타내는 흐름도이다.
도 8은 검사 결과와 상하층 패턴의 비교를 나타내는 도면이다.
도 9는 검사 결과와 핫스폿 라이브러리의 비교를 나타내는 도면이다.
도 10은 프로세스 윈도우를 나타내는 도면이다.
도 11은 PWA에 의해 모니터 대상의 회로 패턴을 감소시키는 수순을 나타내는 흐름도이다.
도 12는 수정 이력에 의해 모니터 대상의 회로 패턴을 감소시키는 수순을 나타내는 흐름도이다.
도 13은 수정 이력의 데이터를 나타내는 도면이다.
도 14는 검사 정보를 표시하는 GUI의 화면을 나타내는 도면이다.
도 15는 검사 수순을 나타내는 흐름도이다.
도 16은 측정 대상 레이어의 측정 대상 패턴과 다른 레이어의 패턴의 위치 관계에 따라 측정 조건을 설정하는 공정을 나타내는 흐름도.
도 17은 측정 대상 패턴에 계측 박스를 설정하는 예를 나타내는 도면.
도 18은 FEM 웨이퍼의 측정에 기초하여, 측정 대상 패턴을 선택하는 공정을 나타내는 흐름도.
도 19는 패턴 측정 장치를 포함하는 패턴 측정 시스템의 일례를 나타내는 도면.
이하에 설명하는 실시예는 패턴 측정 장치에 관한 것으로, 예를 들어 복수의 다른 형상의 회로 패턴에 대해, 결함의 유무를 통일된 임계값으로 판정하고, 회로 패턴의 처리 프로세스를 결정하는 패턴 측정 장치에 관한 것이다.
본 실시예에서는, 전자 디바이스의 회로 패턴과 기준 패턴의 비교에 의해, 해당 회로 패턴의 처리 프로세스를 판정하는 반도체 계측 시스템이며, 해당 회로 패턴의 촬영 화상으로부터 패턴 에지를 검출하는 수단과, 소정의 계측 영역 내에 존재하는 해당 패턴 에지와 해당 기준 패턴의 간격을 계측하는 수단과, 해당 계측 영역 내의 복수 개소의 계측값으로부터, 가장 간격이 큰 계측값을 포함하도록 소정의 패턴 길이분의 계측값군을 선택하는 수단과, 상기 계측값군으로부터 해당 회로 패턴의 형상 스코어를 산출하는 수단과, 해당 형상 스코어와 소정의 임계값을 비교하고, 해당 회로 패턴의 처리 프로세스를 판정하는 수단을 갖는 것을 특징으로 한 반도체 계측 시스템에 대해 설명한다.
상기 구성에 따르면, 전자 디바이스의 회로 패턴과 기준 패턴의 비교에 의해, 양자의 형상 오차를 망라적으로 계측하고, 패턴 길이나, 면적과 같은 회로 패턴의 형상에 의존하지 않는 제약에 기초하여 선택한 복수의 계측값으로부터 회로 패턴의 형상 스코어를 산출함으로써, 복수의 다른 형상의 회로 패턴을 통일된 임계값으로 결함 판정할 수 있게 되고, 그 후의 회로 패턴의 처리 프로세스를 정확하게 판정할 수 있다.
이하, 기준 패턴과 촬상 화상으로부터 추출되는 패턴 에지와의 비교에 의해 회로 패턴의 형상을 스코어화하고, 임계값 등을 사용하여 회로 패턴의 처리 프로세스를 판정하는 반도체 계측 장치에 대해 설명한다. 본 실시예에서는, 기준 패턴과 촬상 화상으로부터 추출되는 패턴 에지의 비교, 형상의 스코어화, 회로 패턴의 처리 프로세스의 판정을 이하와 같이 하여 실행한다.
우선, 시스터매틱 결함의 존재가 의심되는 웨이퍼 상의 회로 패턴을 SEM으로 촬영한 화상을 반도체 계측 시스템에 입력한다. 웨이퍼 상의 시스터매틱 결함의 좌표는, 광학 시뮬레이션에 의한 설계 레이아웃의 검사나 명시야 검사 장치 등으로 검출된 결함의 분석에 의해 특정할 수 있다. 다음으로 에지 검출 처리 등을 이용하여, 촬영 화상으로부터 회로 패턴의 패턴 에지를 추출한다.
다음으로 기준 패턴과 회로 패턴을 겹쳐 기준 패턴과 회로 패턴의 형상 오차를 계측한다. 겹침은 수동 조정이나 패턴 매칭에 의한 자동 조정으로 행한다. 기준 패턴은 바람직한 형상의 회로 패턴이며, 검사 오퍼레이터가 정의한다. 기준 패턴으로서는, 설계 데이터에 기초하여 형성되는 패턴의 윤곽선을 나타내는 도형이나 실제로 제조되는 회로 패턴을 광학 시뮬레이션에 의해 생성한 회로 패턴이나, 이미 제조한 회로 패턴 중에서 검사 오퍼레이터가 선택한 골든 패턴 등을 이용한다. 골든 패턴으로서, 프로세스 윈도우의 해석에 의해 구해진 베스트 노광 조건의 회로 패턴을 이용할 수도 있다.
회로 패턴의 형상은, 반도체의 제조 조건이나 회로 레이아웃에 의해 다양한 형태로 변형된다. 그들의 변형의 정도를 적확하게 파악할 목적으로, 검사 좌표를 포함하는 2차원의 영역에 계측 영역을 설정하고, 계측 영역에 포함된 기준 패턴과 회로 패턴의 에지간의 거리를 소정의 간격으로 망라적으로 계측한다. 다음으로 계측 영역으로부터 얻은 복수의 계측값의 평균화 등의 통계 처리를 행하여, 그 결과를 계측 영역의 측정값으로 한다.
본 실시예에서는, 복수의 다른 형상의 회로 패턴을 통일된 임계값으로 결함 판정하고, 회로 패턴의 처리 프로세스를 결정하기 위한 일 형태로서 전자 디바이스의 회로 패턴과 기준 패턴의 비교에 의해, 해당 회로 패턴의 처리 프로세스를 판정하는 반도체 계측 시스템이며, 해당 회로 패턴의 촬영 화상으로부터 패턴 에지를 검출하는 수단과, 소정의 계측 영역 내에 존재하는 해당 패턴 에지와 해당 기준 패턴의 간격을 계측하는 수단과, 해당 계측 영역 내의 복수 개소의 계측값으로부터, 가장 큰 계측값을 포함하도록 소정의 패턴 길이분의 계측값군을 선발하는 수단과, 상기 계측값군으로부터 해당 회로 패턴의 형상 스코어를 산출하는 수단과, 해당 형상 스코어와 소정의 임계값을 비교하고, 해당 회로 패턴의 처리 프로세스를 판정하는 수단을 갖는 것을 특징으로 한 반도체 계측 시스템을 제안한다.
또한, 이하에 설명하는 실시예에서는 전자 디바이스의 회로 패턴과 기준 패턴의 비교에 의해, 해당 회로 패턴의 처리 프로세스를 판정하는 반도체 계측 시스템이며, 해당 회로 패턴의 촬영 화상으로부터 패턴 에지를 검출하는 수단과, 소정의 계측 영역 내에 존재하는 해당 패턴 에지와 해당 기준 패턴의 간격을 계측하는 수단과, 해당 계측 영역 내의 복수 개소의 계측값으로부터, 가장 큰 계측값을 포함하도록 소정의 면적분의 계측값군을 선발하는 수단과, 상기 계측값군으로부터 해당 회로 패턴의 형상 스코어를 산출하는 수단과, 해당 형상 스코어와 소정의 임계값을 비교하고, 해당 회로 패턴의 처리 프로세스를 판정하는 수단을 갖는 것을 특징으로 한 반도체 계측 시스템의 예에 대해서도 설명한다.
또한, 이하에 설명하는 실시예에서는, 임계값이, 해당 회로 패턴의 이상과 정상을 판별하기 위한 임계값인 것을 특징으로 한 반도체 계측 시스템의 예에 대해서도 설명한다.
또한, 이하에 설명하는 실시예에서는 임계값이, 해당 회로 패턴의 정상과 레티클/마스크 수정 대상과 양산 시의 모니터 대상을 판별하기 위한 2개의 임계값인 것을 특징으로 한 반도체 계측 시스템의 예에 대해 설명한다.
또한, 이하에 설명하는 실시예에서는 해당 형상 스코어가 산출된 해당 회로 패턴의 부위에 대응하는 설계 좌표를 구하는 수단을 갖는 것을 특징으로 한 반도체 계측 시스템의 예에 대해 설명한다.
또한, 이하에 설명하는 실시예에서는, 해당 형상 스코어가 산출된 해당 회로 패턴의 부위와 설계 정보를 비교하고, 해당 회로 패턴의 치명도를 산출하고, 레티클/마스크 수정 대상을 선발하는 수단을 갖는 것을 특징으로 한 반도체 계측 시스템의 예를 설명한다.
또한, 이하에 설명하는 실시예에서는, 이상으로 판정된 해당 회로 패턴에 대응하는 설계 정보와 위험점의 데이터베이스를 비교하고, 해당 설계 정보가 해당 데이터베이스에 등록되어 있지 않은 경우에, 해당 설계 정보를 해당 데이터베이스에 등록하는 수단을 갖는 것을 특징으로 한 반도체 계측 시스템의 예를 설명한다.
또한, 이하에 설명하는 실시예에서는, 이상으로 판정된 복수의 회로 패턴에 대해, 프로세스 윈도우를 구하고, 최대 포커스, 최소 포커스, 최대 도우즈, 최소 도우즈를 제한하는 2개 이상의 회로 패턴을 양산 시의 모니터 대상으로서 결정하는 수단을 갖는 것을 특징으로 한, 반도체 계측 시스템의 예를 설명한다.
또한, 이하에 설명하는 실시예에서는, 레티클/마스크 수정 대상으로 된 회로 패턴의 이력 정보를 유지하고, 상기 이력에 기초하여, 양산 시의 모니터 대상의 회로 패턴을 결정하는 수단을 갖는 것을 특징으로 한, 반도체 계측 시스템의 예를 설명한다.
또한, 이하에 설명하는 실시예에서는, 전자 빔을 전자 디바이스 상에 주사함으로써 얻어지는 전자에 기초하여, 화상 데이터를 형성하는 주사 전자 현미경을 포함하는 반도체 계측 시스템의 예를 설명한다.
또한, 이하에 설명하는 실시예에서는, 해당 형상 스코어가 산출된 해당 회로 패턴의 부위나, 해당 형상 스코어가 산출된 해당 회로 패턴의 부위의 설계 좌표나, 해당 형상 스코어나, 해당 수정 이력이나, 해당 처리 프로세스 판정 결함이나, 해당 프로세스 윈도우 해석 결과나, 레티클/마스크 수정 대상으로 된 회로 패턴의 설계 좌표나, 해당 레티클/마스크 수정 대상으로 된 회로 패턴의 도면이나, 양산 시의 모니터 대상으로 된 회로 패턴의 설계 좌표나, 해당 양산 시의 모니터 대상으로 된 회로 패턴의 도면 중 1개 이상의 데이터를 표시하는 화면을 갖는 것을 특징으로 한 반도체 계측 시스템의 예를 설명한다.
전자 디바이스의 회로 패턴과 기준 패턴의 비교에 의해, 양자의 형상 오차를 망라적으로 계측하고, 패턴 길이나, 면적과 같은 회로 패턴의 형상에 의존하지 않는 제약에 기초하여 특정한 복수의 계측값으로부터 회로 패턴의 형상 스코어를 산출함으로써, 복수의 다른 형상의 회로 패턴을 통일된 임계값으로 결함 판정할 수 있게 되고, 그 후의 회로 패턴의 처리 프로세스를 정확하게 판정할 수 있다.
이하, 기준 패턴과 촬상 화상으로부터 추출되는 회로 패턴의 비교에 의해 회로 패턴의 형상을 스코어화하고, 임계값 등을 사용하여 회로 패턴의 처리 프로세스를 판정하는 반도체 계측 장치에 대해 설명한다.
도 2는, 반도체 계측 시스템의 개략 구성도인 반도체 계측 시스템은 회로 패턴의 화상 데이터를 취득하는 주사형 전자 현미경(201)(Scanning Electron Microscope:이하, SEM)과 화상 데이터의 분석에 의해 회로 패턴을 검사하는 제어 장치(202)로 구성되어 있다. SEM(201)은 전자 디바이스가 제조된 웨이퍼 등의 시료(203)에 전자선(202)을 조사하고, 시료(203)로부터 방출된 전자를 2차 전자 검출기(204)나 반사 전자 검출기(205, 206)로 포착하고, A/D 변환기(207)로 디지털 신호로 변환한다. 디지털 신호는 제어 장치(202)에 입력되어 메모리(208)에 저장되고, CPU(209)나 ASIC나 FPGA 등의 화상 처리 하드웨어(210)로 목적에 따른 화상 처리가 행해지고, 회로 패턴이 검사된다.
또한 제어 장치(연산 장치)(202)는, 입력 수단을 구비한 디스플레이(211)와 접속되고, 유저에 대해 화상이나 검사 결과 등을 표시하는 GUI(Graphical User Interface) 등의 기능을 갖는다. 또한, 제어 장치(202)에 있어서의 제어의 일부 또는 모두를, CPU나 화상의 축적이 가능한 메모리를 탑재한 전자 계산기 등에 할당하여 처리·제어하는 것도 가능하다. 또한, 제어 장치(202)는, 검사에 필요한 전자 디바이스의 좌표, 검사 위치 결정에 이용하는 패턴 매칭용의 템플릿, 촬영 조건 등을 포함하는 촬상 레시피를 수동 혹은, 전자 디바이스의 설계 데이터(213)를 활용하여 작성하는 촬상 레시피 작성 장치(212)와 네트워크 또는 버스 등을 통해 접속된다.
도 19는 패턴 측정 장치를 포함하는 패턴 측정 시스템의 일례를 나타내는 도면이다. 이 시스템 내에는 주로 주사 전자 현미경 본체(1901), 해당 주사 전자 현미경 본체(1901)를 제어하는 제어 장치(1902), 제어 장치(1902)에 필요한 정보를 전달함과 함께, 주사 전자 현미경 본체(1901)에 의해 취득된 신호에 기초하여, 시료 상에 형성된 패턴의 측정이나 해당 측정 결과에 기초하여, 노광 장치의 프로세스 윈도우를 형성하는 패턴 측정 장치(1903), 반도체 디바이스의 설계 데이터가 기억된 설계 데이터 기억 매체(1904), 및 필요한 정보를 입력하기 위한 입력 장치(1905)가 포함되어 있다. 도 19의 예에서는 주사 전자 현미경과는 별도로 패턴 측정 장치를 설치하는 예를 설명하지만, 주사 전자 현미경에 설치된 연산 장치에 의해, 패턴 측정을 실행하도록 해도 된다. 또한, 본 실시예에서는 SEM을 촬상 장치로서 적용한 예를 설명하지만, 이것에 한정되지는 않고 예를 들어 집속 이온빔을 시료에 주사함으로써 얻어지는 신호에 기초하여, 그 주사상을 형성하는 집속 이온빔(Focused Ion Beam) 장치를 촬상 장치로 할 수도 있다.
패턴 측정 장치(1903) 내의 연산 장치(1906)에는, 측정에 필요한 조건을 설정하는 측정 조건 설정부(1908), 주사 전자 현미경 본체(1901)에서 얻어진 신호에 기초하여, 에지간의 치수를 측정하는 측정값 연산부(1909), FEM 웨이퍼를 측정하였을 때의 패턴 측정 결과를 소정의 임계값에 기초하여 분류함과 함께, 소정의 임계값에 포함되는 패턴의 포커스 조건, 도우즈 조건에 기초하여 프로세스 윈도우를 생성하는 프로세스 윈도우 작성부(1910), 및 측정 대상으로 되는 패턴을 선택하는 패턴 선택부(1911)가 포함되어 있다. 또한, 패턴 측정 장치(1903)에는, 측정 조건 설정부(1908)에서 설정된 측정 조건을 레시피로서 기억하기 위한 메모리(1907)가 내장되어 있다. 메모리(1907)에는 측정 레시피 이외에도, 측정값 연산부(1906)에서 얻어진 측정 결과나, 프로세스 윈도우 작성부(1910)에서 작성된 프로세스 윈도우 등이 기억된다.
또한, 설계 데이터 기억 매체(1904)에 기억되는 설계 데이터는 예를 들어 GDS 포맷이나 OASIS 포맷 등으로 표현되어 있고, 소정의 형식으로 기억되어 있다. 또한, 설계 데이터는, 설계 데이터를 표시하는 소프트웨어가 그 포맷 형식을 표시할 수 있고, 도형 데이터로서 취급할 수 있으면, 그 종류는 상관없다.
도 15는 반도체 패턴의 계측 공정을 나타내는 흐름도이다. 우선, 오퍼레이터가 레시피 작성 장치(212)나 패턴 측정 장치(1903)를 이용하여 검사(측정) 조건을 설정한다(스텝 1501). 검사 조건이라 함은, SEM(201)의 촬영 배율이나 회로 패턴의 좌표(이하, 검사 좌표로 함), 계측 영역, 검사 방법(후술하는 검사법이나, 치수의 계측 등), 검사에 필요한 파라미터 등을 말하며, 검사 대상의 회로 패턴의 촬영 화상을 SEM(201)으로 취득하고, 검사하기 위한 정보이다. 검사 좌표라 함은, 광학 시뮬레이션에 의해 구한 결함의 발생이 예측되는 레티클이나 웨이퍼의 좌표나, 외관 검사 장치 등으로 결함의 발생이 인정된 레티클이나 웨이퍼의 좌표를 말한다.
이러한 검사 좌표는, 광학 시뮬레이션을 이용하여 결함의 예측을 행하는 장치(214)나 웨이퍼의 외관 검사 장치에 기초하는 검사 좌표를 생성하는 장치(215) 등으로부터 촬영 레시피 작성 장치(212)에 공급된다. 계측 영역은 검사 좌표를 둘러싸도록 설정된 2차원 영역의 좌표 정보이며, 검사 오퍼레이터가 결정한다.
다음으로 촬영 레시피를 생성한다(스텝 1502). 촬영 레시피는 SEM(201)을 제어하기 위한 데이터이며, 검사 오퍼레이터 등이 설정한 검사 조건이나, 촬영 화상으로부터 검사 포인트를 특정하기 위한 템플릿이 정의된다. 다음으로 레시피에 기초하여, SEM(201)으로 회로 패턴을 촬영한다(스텝 1503). 다음으로 패턴 매칭을 행하여, 촬영 화상 내의 검사 포인트를 특정한다(스텝 1504). 다음으로 후술하는 방법을 이용하여 회로 패턴의 계측을 행한다(스텝 1505). 마지막으로 측정값을 사용하여 회로 패턴의 처리 프로세스를 판정한다(스텝 1506). 처리 프로세스의 판정은, 본 발명의 검사에 의한 측정값과 검사 오퍼레이터가 결정한 소정의 임계값의 비교 및 후술하는 회로 패턴의 분석에 의해 행해진다.
도 14에 검사 결과의 GUI 화면(1400)을 나타낸다. 이 GUI 화면(1100)은 디스플레이(211)나, 촬영 레시피 생성 장치(212)나, 제어 장치(202)에 있어서의 제어의 일부 또는 모두가 할당된 CPU나 화상의 축적이 가능한 메모리를 탑재한 전자 계산기의 화면에 GUI 프로그램을 사용하여 표시된다. GUI 프로그램은 반도체 계측 장치의 메모리에 저장되어 있고, 반도체 계측 장치의 CPU에 의한 처리로 실행된다.
반도체 계측 장치는 검사 결과에 기초하여, GUI 화면(1400)의 회로 패턴 표시 윈도우(1401)에 기준 패턴(1402), 회로 패턴(1403), 계측 영역(1404)을 표시한다. 또한, 검사 결과 윈도우(1404)에 측정값이나 판정 결과를 표시한다. 또한, 검사 파라미터 윈도우(1406)에 각종 검사 파라미터를 표시한다.
도 1 및 도 3을 이용하여 보다 상세한 회로 패턴의 처리 프로세스[정상(아무것도 하지 않음), 설계 레이아웃이나 마스크를 수정함, 양산 시에 모니터함]의 판정 수순을 설명한다. 도 1은 처리 프로세스 판정의 수순을 나타내는 흐름도이다. 우선, 광학 시뮬레이션의 분석이나 외관 검사 장치에 의해 특정한 시스터매틱 결함의 존재가 의심되는 회로 패턴의 촬영 화상을 입력한다(스텝 101). 기준 패턴은 제조 목표로 되는 형상의 회로 패턴이며, 예를 들어 설계 데이터나, 실제로 제조되는 회로 패턴을 시뮬레이션에 의해 생성한 회로 패턴이나, 제조한 회로 패턴 중에서 검사 오퍼레이터가 선택한 골든 패턴이다. 기준 패턴은, 촬영 레시피나, 반도체 계측 장치 내에 설치된 메모리에 저장되어 있는 것으로 한다.
다음으로 촬영 화상에 포함된 패턴 에지를 추출한다(스텝 102). 기준 패턴과 촬영된 화상에 포함되는 패턴 에지의 형상을 비교하기 위해, 양자의 겹침을 행하고, 기준 패턴과 패턴 에지의 형상 오차를 계측한다. 도 3에 기준 패턴(301)과 패턴 에지(302)를 겹친 결과를 나타낸다. 겹침 위치는 검사 전단에서 실시한 패턴 매칭의 결과를 이용하여 결정해도 되고, 검사 전단보다도 정확한 패턴 매칭 알고리즘으로 다시 실시해도 된다.
다음으로, 계측 영역(300) 내에 위치하는 기준 패턴(301)과 패턴 에지(302)의 거리(306)를 계측한다(스텝 103). 다양한 형상 변형을 적확하게 파악하기 위해, 픽셀 단위나 서브 픽셀 단위의 간격으로 계측점을 기준 패턴 상(혹은 패턴 에지 상)에 설정하고, 양자의 간격을 망라적으로 계측한다. 이상과 같은 패턴 매칭이나 측정 처리 등은, 전용의 하드웨어에 의해 실행하도록 해도 되고, 범용의 컴퓨터에 상술, 혹은 후술하는 바와 같은 처리를 실행시키도록 해도 된다.
또한, 계측점은 소정, 혹은 임의의 간격으로 설정되어 있고, 해당 계측점으로부터 소정의 방향[예를 들어 일정 방향, 패턴의 부위마다 할당된 방향, 기준 패턴(301)의 에지에 대해 수직한 방향 등]이나, 계측점에 가장 가까운 패턴 에지(302) 상의 점, 또는 계측점으로부터 가장 가까운 패턴 에지(302) 상의 점이며, 다른 계측점과 그 대응점간을 연결하는 직선에 교차하지 않도록 설정되는 대응점을 향해 측정 방향을 설정한다. 또한, 측정 방향은 상기한 것에 한하지 않고, 상기와는 다른 소정의 조건에 따라 측정 방향을 설정하도록 해도 된다. 측정 방향의 설정은 상기 조건 등에 따라 자동적으로 설정할 수 있다.
또한, 기준 패턴과 패턴 에지간의 거리를 측정하는 목적의 하나는, 양자의 형상차를 구하는 데 있으므로, 변형 전후의 대응점간의 거리를 구하는 것이 바람직하고, 이를 위해서는, 기준 패턴(301)에 형성된 계측점에 가장 가까운 패턴 에지(302) 상의 점을 대응점으로 하여 측정 방향을 설정하는 것이 바람직하다. 단, 예기할 수 없는 회로 패턴의 변형이나 노이즈의 영향에 의해, 잘못된 대응점을 검출하는 일이 없도록, 소정의 제약(예를 들어 측정 방향이 소정의 각도 범위 내에 포함되도록 설정)을 설정하여 측정 방향을 설정할 수도 있다.
다음으로 계측 영역(300) 내의 복수 개소의 거리 계측에 의해 얻어진 복수의 계측값으로부터, 형상에 의존하지 않는 파라미터에 기초하여 복수의 계측값을 선택한다(스텝 104). 형상에 의존하지 않는 파라미터라 함은, 패턴 길이나 패턴 면적을 나타내는 파라미터를 말한다. 구체적으로는 계측 영역(300) 내의 복수의 계측값으로부터, 지정된 패턴 길이(304)의 구간에서 계측된 계측값만을 추출한다. 예를 들어, 계측 영역(300) 내에서 가장 패턴 에지와의 거리가 긴 기준 패턴 상의 에지점(303)을 특정하고, 그 에지점(303)을 포함하도록 패턴 길이(304)의 구간을 설정하고, 복수의 계측값을 선택한다. 이에 의해, 기준 패턴과의 형상차가 큰 회로 패턴의 부위에 포커스한 복수의 계측값을 선택할 수 있다. 또한, 계측값을 선택하는 구간은 반드시 연속하고 있을 필요는 없다. 지정된 패턴 길이의 구간분의 계측값을, 계측 영역(300) 내에서 구해진 복수의 계측값으로부터 큰 순서대로 선택해도 된다.
또는, 계측 영역(300) 내에서 가장 패턴 에지와의 거리가 긴 기준 패턴 상의 에지점(303)을 중심으로 설정한 면적 파라미터에 기초하는 에어리어(305)에 존재하는 계측값을 선택한다. 다음으로 선택된 계측값으로부터 형상 스코어를 산출한다(스텝 105). 형상 스코어는 추출된 계측값의 평균, 표준 편차 등의 통계 연산에 의해 구한다. 마지막으로 산출된 형상 스코어의 임계값 판정에 의해 회로 패턴의 처리 프로세스를 결정한다(스텝 106).
도 4는 형상 스코어의 임계값 판정 수순을 나타내는 흐름도이다. 본 실시예에서는 주로 상기 회로 패턴과 기준 패턴 사이의 계측 결과와, 적어도 2개의 임계값의 비교에 기초하여, 해당 회로 패턴을 회로 패턴의 처리 단위로 분류[예를 들어 설계 데이터의 수정 처리 대상으로 할지, 수정은 하지 않지만 이후의 모니터 대상(측정 대상)으로 할지의 분류]하는 예에 대해 설명한다. 이하로부터, 형상 스코어는 이상의 회로 패턴＞정상적인 회로 패턴으로서 설명한다. 우선, 형상 스코어와 임계값 TH1을 비교한다(스텝 401). 임계값 TH1보다 작은 형상 스코어의 회로 패턴을 정상으로 판정한다(스텝 402). 형상 스코어와 TH2를 비교하고(스텝 403), TH2 이상의 회로 패턴을 설계 레이아웃이나 마스크의 수정 대상으로서 판정한다(스텝 404). 임계값 TH1보다도 크고, 임계값 TH2 이하의 형상 스코어의 회로 패턴을 양산 시의 모니터 대상으로서 판정한다(스텝 405). 이들의 판정 결과를 메모리(208)에 보존한다. 또한, 임계값 TH1, TH2는 설계 공차나 경험적으로 결정되는 것이다.
설계 레이아웃이나 마스크 수정 및 양산 시의 모니터 대상으로 된 회로 패턴에 대해서는, 각각의 처리를 행하기 위해 수정 부위 및 모니터 부위의 정확한 설계 좌표가 필요하다. 이로 인해, 도 1에서 나타낸 흐름도에 도 5에 나타낸 수순을 더함으로써, 형상 스코어가 산출된 회로 패턴의 부위에 대응하는 설계 좌표를 구할 수 있다. 우선, 회로 패턴의 촬영 화상과 그 회로 패턴의 제조에 사용한 설계 패턴의 패턴 매칭을 행하고, 설계 패턴과 화상의 대응 관계를 구한다(스텝 501). 또한, 화상 촬영 시에 설계 패턴을 템플릿으로서 패턴 매칭을 행하고 있는 경우에는, 거기에서 구한 설계 패턴의 화상의 대응 관계를 이용한다. 다음으로 형상 스코어의 산출에 이용한 계측값을 구한 기준 패턴의 부위를 특정한다(스텝 502). 이것은, 형상 비의존 파라미터에 기초하여 계측값을 추출할 때에, 그 계측값을 구한 에지의 화상 좌표를 메모리(208)에 등록해 둠으로써 용이하게 구할 수 있다. 다음으로 기준 패턴의 부위에 대응하는 설계 좌표를 패턴 매칭에 의해 구한 설계 패턴과 회로 패턴의 대응 관계에 의해 구한다(스텝 503).
또한, 형상 스코어의 임계값 비교에 의해 설계 레이아웃이나 마스크 수정의 대상으로서 판정된 회로 패턴 중에서, 치명도가 높은 회로 패턴을 특정할 수도 있다. 도 6에 수순을 나타낸다. 우선, 회로 패턴의 촬영 화상과 그 회로 패턴의 제조에 사용한 설계 패턴의 패턴 매칭을 행하고, 설계 패턴과 화상의 대응 관계를 구한다(스텝 601). 또한, 화상 촬영 시에 설계 패턴을 템플릿으로서 패턴 매칭을 행하고 있는 경우에는, 거기에서 구한 설계 패턴의 화상의 대응 관계를 이용한다. 다음으로 형상 스코어의 산출에 이용한 계측값을 구한 회로 패턴의 부위를 특정한다(스텝 602). 이것은, 형상 비의존 파라미터에 기초하여 계측값을 추출할 때에, 그 계측값을 구한 에지의 화상 좌표를 메모리(208)에 등록해 둠으로써 용이하게 구할 수 있다. 다음으로, 설계 패턴과 회로 패턴의 부위의 위치 관계를 패턴 매칭으로 구한 화상과 설계 패턴의 대응 관계에 기초하여 구한다.
도 8의 (a), (b)와 같이 검사 대상으로 되는 배선 레이어의 설계 패턴(801)은 동형이며, 그 배선 레이어의 하부에 연계되는 비아 레이어의 비아 위치(802, 805)가 각각 다른 경우를 예로 설명한다. 본 실시예에서는, 회로 패턴과 기준 패턴 사이의 계측 결과와, 회로 패턴의 계측 부분의 다른 층과의 관계 정보에 기초하여, 계측 부위를 분류하는 예에 대해 설명한다. 도 8의 (a)의 예에서는, 기준 패턴(804)에 대해, 비아가 존재하지 않는 쪽의 회로 패턴(803) 배선 부위가 후퇴하고 있다. 도 8의 (b)의 예에서는, 기준 패턴(804)에 대해, 비아가 존재하는 쪽의 회로 패턴(803)의 배선 부위가 후퇴하고 있다. 이러한 케이스에서는 도 8의 (b)의 쪽의 치명도가 높다. 기준 패턴에 대한 회로 패턴의 배선의 후퇴량은 동일해도, 설계 레이아웃에 의해 치명도는 다르다. 이로 인해, 예를 들어 회로 패턴의 부위에 대응하는 설계 좌표에 대해, 그 상하의 비아의 유무를 검출함으로써, 기준 패턴과의 형상차는 크지만, 수정이 불필요한 회로 패턴을 수정 대상으로부터 제외할 수 있다.
상술한 바와 같이, 예를 들어 동일한 형상의 패턴이었다고 해도, 다른 레이어의 패턴과의 위치 관계에 따라서는, 패턴의 변형이 어느 정도 허용되는 패턴과, 패턴의 변형을 엄격하게 관리할 필요가 있는 패턴으로 나뉘게 된다. 예를 들어 도 17의 (a)는 패턴(1701)의 단부와, 비아(1702)가 접속되는 패턴의 레이아웃 데이터를 나타내는 도면이며, 도 17의 (b)는 비아가 접속되지 않는 패턴(1701)의 단부를 나타내는 레이아웃 데이터를 나타내는 도면이다. 상술한 바와 같이, 도 17의 (b)의 경우에는, 다소 라인 단부가 후퇴해도, 회로의 일부가 도중에 끊어지는 등의 결함에는 이르지 않는다. 한편, 도 17의 (a)의 경우에는, 라인 단부가 후퇴하면, 비아(1702)와의 접속이 도중에 끊어질 가능성이 있다. 따라서, 도 17의 (b)의 패턴에 비해, 도 17의 (a)의 패턴을, 레이아웃/마스크 수정 대상 개소, 혹은 모니터 대상 개소로 판정함으로써, 반도체 디바이스의 수율 향상을, 빠르게 행할 수 있다.
도 16은 설계 데이터와 실제의 패턴 에지(예를 들어 SEM 화상 내의 에지나 해당 에지를 윤곽선화한 윤곽선 데이터)의 괴리의 정도를 임계값 판단에 기초하여 구하기 위한 측정 조건을 설정하는 공정을 나타내는 흐름도이다. 우선, 측정 조건 설정부(1908)는, 측정 대상으로 되는 레이어의 레이아웃 데이터를, 설계 데이터 기억 매체(1904) 등으로부터 판독하고, 판독한 레이아웃 데이터 상에서 계측 박스(1703)를 설정한다(스텝 1601, 1602). 계측 박스(1703)는, 기준 패턴과, SEM 화상의 에지나 SEM 화상으로부터 얻어지는 윤곽선 데이터 사이의 치수의 측정 영역을 정의하는 것이다. 또한, 본 실시예에 있어서는, 계측 박스(1703)의 부대 정보로서, 중첩 패턴 판정 영역(1704)이 설정되어 있다.
다음으로, 계측 대상 레이어의 패턴에 접속하는 패턴을 포함하는 레이어의 레이아웃 데이터를 판독한다(스텝 1603). 패턴 선택부(1911)는, 중첩 패턴 판정 영역(1704) 내에, 측정 대상 레이어 이외의 패턴[예를 들어 비아(1702)]이 포함되는지의 여부를 판정하고(스텝 1604), 도 17의 (b)에 예시하는 바와 같이 포함되지 않는 경우에는, 예를 들어 측정을 하지 않거나, 혹은 통상의 모니터 대상으로서 선택한다. 또한, 도 17의 (a)에 예시하는 바와 같이, 다른 레이어의 패턴이, 중첩 패턴 판정 영역에 포함되는 경우에는, 통상의 모니터 대상과 비교하여, 낮은 임계값, 혹은 중점 관리 부위로서, 측정 조건을 선택한다(스텝 1605, 1606).
이상과 같이 하여 선택된 측정 조건을 SEM의 동작 프로그램인 레시피로서 메모리(1907) 등에 등록함으로써, 다른 레이어의 패턴의 접속 상태에 따른 적절한 측정 조건을 설정하는 것이 가능해진다.
도 17에서는, 레이아웃 데이터를 사용하여, 측정 조건을 설정하는 공정에 대해 설명하였지만, 실제의 SEM 화상으로부터 얻어진 에지 정보에 기초하여, 양산 공정에 있어서의 반도체 평가 개소의 결정을 행할 때에 상기와 같은 방법을 이용하도록 해도 된다. 구체적으로는, 정상으로 판정된 개소라도, 다른 레이어의 패턴과의 관계가 있는 패턴에 대해서는, 모니터 평가 대상으로 하는 것이 생각된다. 또한, 원래 모니터 대상 개소로서 선택된 패턴에 대해, 보다 엄격한 평가 기준에 기초하여 패턴 평가를 행하도록 측정 조건을 설정하는 것이 생각된다. 통상의 모니터 대상 패턴에 비해 보다 낮은 임계값을 측정 조건으로서 설정함으로써, 단선의 우려가 있는 부분에 대해 엄격한 치수 관리를 행하는 것이 가능해진다.
또한, 패턴의 변형은 패턴의 면적이 증가하는 확장과, 패턴의 면적이 감소하는 후퇴의 2개가 생각되지만, 다른 레이어의 비아와의 단선이 우려되는 것은 주로 후퇴의 경우이므로, 단순한 임계값 판정이 아니라 확장인지 후퇴인지의 판정을 행하고, 후퇴의 경우에 선택적으로 해당 패턴을 모니터 대상, 혹은 보다 엄격한 평가 기준에 기초하는 패턴으로서 선택하도록 해도 된다.
또한, 수정 대상으로서 판정된 회로 패턴의 정보는 회로 설계의 유익한 정보로 될 수 있다. 회로 설계에서는, 과거의 설계에서 축적된 Hot Spot Library(이하 HSL)라고 불리는 회로 패턴의 위험점의 정보를 이용하고, 자동 생성된 회로 레이아웃의 수정을 행한다. 이로 인해, 수정 대상으로 된 회로 패턴의 레이아웃이 HSL에 등록되어 있지 않은 경우에는, HSL의 DB 등록을 행한다. 수순을 도 7에 나타낸다.
우선, 회로 패턴의 촬영 화상과 그 회로 패턴의 제조에 사용한 설계 패턴의 패턴 매칭을 행하고, 설계 패턴과 화상의 대응 관계를 구한다(스텝 701). 또한, 화상 촬영 시에 설계 패턴을 템플릿으로서 패턴 매칭을 행하고 있는 경우에는, 거기에서 구한 설계 패턴의 화상의 대응 관계를 이용한다. 다음으로 형상 스코어의 산출에 이용한 계측값을 구한 기준 패턴의 부위를 특정한다(스텝 702). 기준 패턴의 부위의 좌표를 중심으로 하고, HSL의 패턴 사이즈와 동일한 사이즈의 설계 레이아웃을 패턴 매칭에 의해 구한 화상과 설계 패턴의 대응 관계에 기초하여 특정하고, 잘라내고, HSL의 데이터베이스와 비교한다(스텝 703).
도 9에 HSL (a), (b), (c), (d)와 검사 대상의 회로 패턴에 대응한 설계 레이아웃 (e), (f)의 예를 나타낸다. 형상 스코어를 구한 계측점(901, 902)을 중심으로 HSL의 사이즈와 동등한 설계 레이아웃의 영역(903, 904)을 잘라내고, 각각을 HSL (a), (b), (c), (d)와 비교한다. 비교는 잘라낸 설계 레이아웃과 HSL에 등록되어 있는 HS의 설계 레이아웃을 패턴 매칭으로 비교한다. 잘라낸 설계 레이아웃(903)은 HSL (a)와의 유사도가 높다. 한편, 잘라낸 설계 레이아웃(904)은 어느 HSL과도 유사하지 않다. 잘라낸 설계 레이아웃과의 유사성이 소정의 수치 이하인 경우, 새로운 HS로서 HSL의 데이터베이스에 등록한다(스텝 704). 도 9의 예에서는 잘라낸 설계 레이아웃 (e)를 HSL의 데이터베이스에 등록한다.
또한, 형상 스코어의 임계값 판정에 의해 모니터 대상으로 판정된 복수의 회로 패턴 중에서 또한 모니터에 적절한 회로 패턴을 한정함으로써, 모니터에 관계되는 검사 시간을 억제할 수 있다. 도 10과 도 11의 흐름도를 사용하여 수순을 설명한다. 본 실시예에서는 주로 복수의 패턴에 대해, 복수의 노광 조건에 의해 얻어진 패턴의 측정 결과에 기초하는 노광 장치의 프로세스 윈도우를 구하고, 복수의 패턴에 대해 얻어진 복수의 프로세스 윈도우의 공통 영역의 윤곽(프로세스 윈도우 내외의 경계)을 정의하는 프로세스 윈도우의 패턴을 측정 대상 패턴으로서 선택하는 예에 대해 설명한다.
도 10은 형상 스코어의 분석에 의해 모니터 대상으로 판정된 5개의 회로 패턴의 프로세스 윈도우를 나타내는 도면이다. 프로세스 윈도우라 함은, 우량품을 제조할 수 있는 노광 장치의 포커스량, 도우즈량의 2개의 파라미터의 범위를 나타내는 것을 말한다. 프로세스 윈도우는, 상기 2개의 파라미터의 값을 단계적으로 변화시켜 제조한 칩을 웨이퍼 상에 제조하고, 각 칩의 회로 패턴의 측정과 스펙 판정에 의해 특정되는 것이다. 프로세스 윈도우가 넓을수록, 노광 조건의 변동에 강건한 반도체의 제조가 가능해지므로, 반도체의 개발의 단계에서는, 가능한 한 프로세스 윈도우를 확대하기 위한 시책이 취해진다. 이로 인해, 양산 시에는, 이들 프로세스 윈도우를 좁히는 요인으로 될 수 있는 회로 패턴의 모니터가 행해진다. 상기 프로세스 윈도우의 특정에 사용하는 웨이퍼를 FEM(Focus-Exposure-Matrix) 웨이퍼, 프로세스 윈도우를 특정하는 수순을 PWA(Process Window Analusis)로서 설명한다. 또한, 회로 패턴의 측정과 스펙 판정은, 패턴의 치수값이나, 도 3에서 나타낸 바와 같은 기준 패턴과 회로 패턴의 형상 오차값을 사용하여 행한다.
우선, 모니터 대상으로서 판정된 회로 패턴의 FEM 화상을 입력한다(스텝 1101). 화상 매수는 모니터 대상으로서 판정된 회로 패턴수×PWA를 행하는 노광 조건수(포커스 스텝수×도우즈 스텝수)이다. 이들 화상을 사용하여 PWA를 행하고, 각 회로 패턴의 프로세스 윈도우(1000, 1001, 1002, 1003, 1004)를 구한다(1102). 각 회로 패턴의 프로세스 윈도우(1000, 1001, 1002, 1003, 1004)의 공통 영역(1009)에 착안하여, 포커스량의 최소/최대 포인트 및 도우즈량의 최대/최소 포인트를 제한하는 회로 패턴을 4개 특정한다(스텝 1103). 도우즈량에 착안한 경우, 공통 영역(1009)의 제한 포인트는 1007, 1008이며, 각각, 1004와 1002의 프로세스 윈도우가 공통 영역(1009)을 좁히는 요인으로 되어 있다. 또한, 포커스량에 착안한 경우, 공통 영역의 제한 포인트는 1005, 1006이며, 각각, 1001과 1003의 프로세스 윈도우가 공통 영역(1009)을 좁히는 요인으로 되어 있다. 이들 프로세스 윈도우의 공통 영역(1009)을 좁히는 요인으로 되어 있는 프로세스 윈도우(1001, 1002, 1003, 1004)에 대응하는 4개의 회로 패턴, 혹은 이 4개를 포함하는 회로 패턴을 모니터 패턴으로서 결정한다(스텝 1104).
도 18은 측정 대상 패턴을 FEM 웨이퍼의 측정에 기초하여, 측정 대상 패턴을 선택하는 공정을 보다 상세하게 나타내는 흐름도이다. FEM 웨이퍼를 SEM의 시료실에 도입(스텝 1801)한 후, 복수의 노광 조건마다 복수의 다른 패턴의 측정을 실행한다(스텝 1802). FEM 웨이퍼는 노광 장치의 조건 제시를 행하기 위해, 노광 장치의 포커스와 도우즈의 조건을 순차적으로 변경하여 패터닝함으로써 얻어지는 것이므로, 임계값 판정 등에 의해 적어도 우량품으로 판단할 수 있는 칩과 그렇지 않은 칩의 경계를 알 수 있는 정도의 칩의 측정을 실행한다. 기본적으로는 다른 칩에 배치된 설계 데이터상, 동일 패턴을 측정 대상으로 한다. 또한, 본 실시예에 있어서는 복수의 프로세스 윈도우를 형성하기 위해, 다른 종류의 패턴의 측정을 실행한다.
다음으로, 복수의 측정 대상 패턴의 칩마다의 측정 결과에 기초하여, 측정 대상 패턴마다의 프로세스 윈도우를 작성한다(스텝 1804). 이와 같이 작성된 복수의 프로세스 윈도우를 도 10과 같이 겹쳐, 각 프로세스 윈도우의 공통 영역을 추출한다(스텝 1804). 패턴 선택부(1911)는, 이 공통 영역의 윤곽을 형성하는 프로세스 윈도우의 패턴, 혹은 공통 영역의 포커스, 도우즈의 상하한을 형성하는 패턴을 선택하고(스텝 1805), 측정 조건 설정부(1908)에서는, 선택된 패턴, 혹은 이들 패턴을 포함하는 복수의 패턴을 측정 대상으로서 설정하고, 레시피로서 등록한다(스텝 1806). 이때, 선택된 패턴을 측정 대상 후보로서, 입력 장치(1905)의 표시 장치에 대상 패턴을 표시하고, 오퍼레이터에게 측정 대상 패턴을 선택시키도록 해도 된다.
도 18에 예시한 방법에 따르면, 예를 들어 20의 측정 대상 후보가 존재하고, 그것을 10까지 줄이고자 하는 경우나, 랜덤하게 결정한 측정 대상 후보 중에서 적절한 평가를 행하기 위한 패턴을 선택하고자 하는 경우에 특히 유효하다.
또한, 형상 스코어의 판정에 의해 양산 시의 모니터 대상으로 된 복수의 회로 패턴에 대해, 설계 레이아웃이나 마스크의 수정 횟수를 가미하여 양산 시의 모니터 대상으로 판정할 수도 있다. 도 12를 이용하여 수순을 나타낸다. 설계 레이아웃이나 마스크의 수정 횟수가 많은 회로 패턴은, 제조가 어려운 회로 패턴일 가능성이 높으므로, 이러한 회로 패턴을 우선적으로 선택하고 모니터함으로써, 수율의 저하를 방지할 수 있다.
우선, 형상 스코어의 판정에 의해 양산 시의 모니터 대상으로서 판정된 모든 회로 패턴에 대해, 설계 레이아웃이나 마스크의 수정 횟수를 참조하고, 수정 횟수가 많은 순서대로 배열한다(스텝 1201). 수정 횟수의 이력은 도 13에 나타내는 바와 같은 검사한 회로 패턴을 특정할 수 있는 데이터로서, 도 1에서 설명한 처리 프로세스 판정(106)의 실행 시에 메모리(208)에 보존해 둔다. 다음으로 수정 횟수 상위의 것으로부터 소정의 회로 패턴수분을 모니터 대상으로서 판정한다(스텝 1202).
201 : SEM
202 : 전자선
203 : 시료
204 : 2차 전자 검출기
205 : 반사 전자 검출기
1, 206 : 반사 전자 검출기
2, 207 : A/D 변환기
208 : 메모리
209 : CPU
210 : 하드웨어
211 : 표시 수단
212 : 레시피 생성 시스템
213 : 설계 데이터
214 : EDA 시스템
215 : 외관 검사 장치
301 : 기준 패턴
302 : 회로 패턴의 패턴 에지
303 : 계측 대표점
304 : 패턴 구간
305 : 계측 대표점을 중심으로 한 계측 에어리어
306 : 기준 패턴과 패턴 에지의 간격
801 : 설계 패턴
802 : 비아
803 : 회로 패턴의 패턴 에지
804 : 기준 패턴
805 : 비아
806 : 회로 패턴의 패턴 에지
901 : 형상 스코어 산출 포인트
902 : 형상 스코어 산출 포인트
903 : 설계 레이아웃의 절출 에어리어
904 : 설계 레이아웃의 절출 에어리어
1000∼1004 : 회로 패턴의 프로세스 윈도우
1005∼1008 : 프로세스 윈도우의 공통 영역 제한점
1009 : 프로세스 윈도우의 공통 영역
1400 : 검사 파라미터 지정용 GUI
1401 : 기준 패턴 표시 윈도우
1402 : 기준 패턴
1403 : 회로 패턴의 패턴 에지
1404 : 계측 영역
1405 : 검사 결과 윈도우
1406 : 검사 파라미터 설정 윈도우

Claims (15)

  1. 전자 디바이스의 회로 패턴과 기준 패턴의 비교를 행하는 연산 장치를 구비한 패턴 측정 장치로서,
    해당 연산 장치는, 상기 회로 패턴과 기준 패턴 사이의 계측 결과와, 적어도 2개의 임계값의 비교에 기초하여, 해당 회로 패턴을 회로 패턴의 처리 단위로 분류하는 것을 특징으로 하는 패턴 측정 장치.
  2. 제1항에 있어서,
    상기 연산 장치는, 상기 회로 패턴을, 해당 회로 패턴의 레이아웃 데이터, 혹은 마스크를 수정하는 대상으로 할지, 측정 장치에 의한 모니터의 대상으로 할지의 분류를 행하는 것을 특징으로 하는 패턴 측정 장치.
  3. 제1항에 있어서,
    상기 연산 장치는, 측정 대상으로 되는 레이어의 측정 대상 패턴에 대해, 해당 측정 대상 패턴에 접속되는 다른 레이어의 패턴이 존재하는지의 여부의 판정에 따라, 상기 분류를 실행하는 것을 특징으로 하는 패턴 측정 장치.
  4. 제1항에 있어서,
    상기 연산 장치는, 상기 회로 패턴과 기준 패턴 사이의 계측 결과와, 상기 회로 패턴의 계측 부분의 다른 층과의 관계 정보에 기초하여, 상기 계측 부위를 분류하는 패턴 측정 장치.
  5. 전자 디바이스의 회로 패턴과 기준 패턴의 비교를 행하는 연산 장치를 구비한 패턴 측정 장치로서,
    해당 연산 장치는, 복수의 패턴에 대해, 복수의 노광 조건에 의해 얻어진 패턴의 측정 결과에 기초하는 노광 장치의 프로세스 윈도우를 구하고, 복수의 패턴에 대해 얻어진 복수의 프로세스 윈도우의 공통 영역 내외의 경계를 정의하는 프로세스 윈도우의 패턴을 측정 대상 패턴으로서 선택하는 것을 특징으로 하는 패턴 측정 장치.
  6. 전자 디바이스의 회로 패턴과 기준 패턴의 비교에 의해, 해당 회로 패턴의 처리 프로세스를 판정하는 반도체 계측 시스템으로서,
    해당 회로 패턴의 촬영 화상으로부터 패턴 에지를 검출하는 수단과,
    소정의 계측 영역 내에 존재하는 해당 패턴 에지와 해당 기준 패턴의 간격을 계측하는 수단과,
    해당 계측 영역 내의 복수 개소의 계측값으로부터, 가장 큰 계측값을 포함하도록 소정의 패턴 길이, 혹은 면적분의 계측값군을 선발하는 수단과,
    상기 계측값군으로부터 해당 회로 패턴의 형상 스코어를 산출하는 수단과,
    해당 형상 스코어와 소정의 임계값을 비교하고, 해당 회로 패턴의 처리 프로세스를 판정하는 수단을 갖는 것을 특징으로 하는 반도체 계측 시스템.
  7. 제6항에 있어서,
    상기 소정의 임계값은, 해당 회로 패턴의 이상과 정상을 판별하기 위한 임계값인 것을 특징으로 하는 반도체 계측 시스템.
  8. 제7항에 있어서,
    이상으로 판정된 해당 회로 패턴에 대응하는 설계 정보와 위험점의 데이터베이스를 비교하고, 해당 설계 정보가 해당 데이터베이스에 등록되어 있지 않은 경우에, 해당 설계 정보를 해당 데이터베이스에 등록하는 수단을 갖는 것을 특징으로 하는 반도체 계측 시스템.
  9. 제7항에 있어서,
    이상으로 판정된 복수의 회로 패턴에 대해, 프로세스 윈도우를 구하고, 최대 포커스, 최소 포커스, 최대 도우즈, 최소 도우즈를 제한하는 2개 이상의 회로 패턴을 양산 시의 모니터 대상으로서 결정하는 수단을 갖는 것을 특징으로 하는 반도체 계측 시스템.
  10. 제6항에 있어서,
    상기 소정의 임계값은, 해당 회로 패턴의 정상과 레티클/마스크 수정 대상과 양산 시의 모니터 대상을 판별하기 위한 2개의 임계값인 것을 특징으로 하는 반도체 계측 시스템.
  11. 제6항에 있어서,
    상기 반도체 계측 시스템은 해당 형상 스코어가 산출된 해당 회로 패턴의 부위에 대응하는 설계 좌표를 구하는 수단을 갖는 것을 특징으로 하는 반도체 계측 시스템.
  12. 제6항에 있어서,
    상기 반도체 계측 시스템은 해당 형상 스코어가 산출된 해당 회로 패턴의 부위와 설계 정보를 비교하고, 해당 회로 패턴의 치명도를 산출하고, 레티클/마스크 수정 대상을 선발하는 수단을 갖는 것을 특징으로 하는 반도체 계측 시스템.
  13. 제6항에 있어서,
    상기 반도체 계측 시스템은, 레티클/마스크 수정 대상으로 된 회로 패턴의 이력 정보를 유지하고, 상기 이력에 기초하여, 양산 시의 모니터 대상의 회로 패턴을 결정하는 수단을 갖는 것을 특징으로 하는 반도체 계측 시스템.
  14. 제6항에 있어서,
    전자 빔을 전자 디바이스 상에 주사함으로써 얻어지는 전자에 기초하여, 화상 데이터를 형성하는 주사 전자 현미경을 구비한 것을 특징으로 하는 반도체 계측 시스템.
  15. 제14항에 있어서,
    상기 형상 스코어가 산출된 해당 회로 패턴의 부위나, 해당 형상 스코어가 산출된 해당 회로 패턴의 부위의 설계 좌표나, 해당 형상 스코어, 해당 수정 이력이나, 해당 처리 프로세스 판정 결함이나, 해당 프로세스 윈도우 해석 결과, 레티클/마스크 수정 대상으로 된 회로 패턴의 설계 좌표, 해당 레티클/마스크 수정 대상으로 된 회로 패턴의 도면, 양산 시의 모니터 대상으로 된 회로 패턴의 설계 좌표, 및 해당 양산 시의 모니터 대상으로 된 회로 패턴의 도면 중 적어도 1개 이상의 데이터를 표시하는 화면을 갖는 것을 특징으로 하는 반도체 계측 시스템.
KR1020157022391A 2013-02-20 2014-02-05 패턴 측정 장치 및 반도체 계측 시스템 KR101749440B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-030547 2013-02-20
JP2013030547 2013-02-20
PCT/JP2014/052611 WO2014129307A1 (ja) 2013-02-20 2014-02-05 パターン測定装置、及び半導体計測システム

Publications (2)

Publication Number Publication Date
KR20150109426A true KR20150109426A (ko) 2015-10-01
KR101749440B1 KR101749440B1 (ko) 2017-06-20

Family

ID=51391104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157022391A KR101749440B1 (ko) 2013-02-20 2014-02-05 패턴 측정 장치 및 반도체 계측 시스템

Country Status (6)

Country Link
US (2) US9990708B2 (ko)
JP (1) JP6106743B2 (ko)
KR (1) KR101749440B1 (ko)
CN (1) CN105074896B (ko)
TW (3) TWI713874B (ko)
WO (1) WO2014129307A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019070600A1 (en) * 2017-10-02 2019-04-11 Applied Materials Israel Ltd. DETERMINING A CRITICAL DIMENSION VARIATION OF A PATTERN

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8984450B2 (en) * 2013-03-14 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for extracting systematic defects
JP2016058465A (ja) 2014-09-08 2016-04-21 株式会社日立ハイテクノロジーズ 欠陥定量化方法、欠陥定量化装置、および欠陥評価値表示装置
US9846934B2 (en) 2015-04-13 2017-12-19 Anchor Semiconductor Inc. Pattern weakness and strength detection and tracking during a semiconductor device fabrication process
JP6581835B2 (ja) * 2015-07-31 2019-09-25 株式会社日立ハイテクノロジーズ 半導体デバイスの評価条件設定方法、及び評価条件設定装置
JP6750937B2 (ja) * 2015-11-02 2020-09-02 株式会社ニューフレアテクノロジー パターン検査装置
US10679909B2 (en) * 2016-11-21 2020-06-09 Kla-Tencor Corporation System, method and non-transitory computer readable medium for tuning sensitivies of, and determining a process window for, a modulated wafer
JP2018151202A (ja) * 2017-03-10 2018-09-27 株式会社ニューフレアテクノロジー 電子ビーム検査装置および電子ビーム検査方法
EP3454128B1 (en) * 2017-09-12 2020-01-29 IMEC vzw A method and system for detecting defects of a lithographic pattern
KR102538024B1 (ko) * 2018-01-19 2023-05-30 삼성전자주식회사 웨이퍼 측정 설비, 웨이퍼 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법
JP7072844B2 (ja) * 2018-03-30 2022-05-23 東レエンジニアリング先端半導体Ｍｉテクノロジー株式会社 ウェハパターンのエッジと基準パターンのエッジとの乖離量と基準パターンのスペース幅との関係を示す補正線を生成する方法および装置、並びにコンピュータ読み取り可能な記録媒体
US10733723B2 (en) * 2018-05-22 2020-08-04 Midea Group Co., Ltd. Methods and system for improved quality inspection
JP7119688B2 (ja) * 2018-07-18 2022-08-17 株式会社ニューフレアテクノロジー 描画データ生成方法、プログラム、及びマルチ荷電粒子ビーム描画装置
US10762618B1 (en) * 2019-02-14 2020-09-01 United Microelectronics Corp. Mask weak pattern recognition apparatus and mask weak pattern recognition method
US11101153B2 (en) 2019-03-21 2021-08-24 Kla Corporation Parameter-stable misregistration measurement amelioration in semiconductor devices
WO2021038649A1 (ja) * 2019-08-23 2021-03-04 株式会社日立ハイテク オーバーレイ計測システム及びオーバーレイ計測装置
JP7194837B2 (ja) * 2019-09-04 2022-12-22 株式会社日立ハイテク 荷電粒子線装置
DE102019214444A1 (de) * 2019-09-23 2021-03-25 Robert Bosch Gmbh Verfahren zur Beurteilung der Kontaktierfähigkeit einer mit einer Metallisierung versehenen Oberfläche
US11087449B2 (en) 2019-10-24 2021-08-10 KLA Corp. Deep learning networks for nuisance filtering
CN117348334B (zh) * 2023-12-04 2024-04-16 华芯程(杭州)科技有限公司 一种光学临近效应修正方法、装置、设备及介质

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0560533A (ja) 1991-09-04 1993-03-09 Nikon Corp パターン検査装置
JPH10247245A (ja) 1997-03-05 1998-09-14 Toshiba Corp パターン欠陥検査装置
US7093229B2 (en) * 1997-09-17 2006-08-15 Synopsys, Inc. System and method for providing defect printability analysis of photolithographic masks with job-based automation
US7796801B2 (en) 1999-08-26 2010-09-14 Nanogeometry Research Inc. Pattern inspection apparatus and method
US6873720B2 (en) * 2001-03-20 2005-03-29 Synopsys, Inc. System and method of providing mask defect printability analysis
JP2003031477A (ja) * 2001-07-17 2003-01-31 Hitachi Ltd 半導体装置の製造方法およびシステム
JP4472305B2 (ja) 2002-10-22 2010-06-02 株式会社ナノジオメトリ研究所 パターン検査装置および方法
JP4078280B2 (ja) * 2003-10-08 2008-04-23 株式会社日立ハイテクノロジーズ 回路パターンの検査方法および検査装置
JP2006318978A (ja) * 2005-05-10 2006-11-24 Toshiba Corp パターン設計方法
JP5194800B2 (ja) * 2006-01-26 2013-05-08 株式会社ニコン 重ね合わせ管理方法及び装置、処理装置、測定装置及び露光装置、デバイス製造システム及びデバイス製造方法、並びにプログラム及び情報記録媒体
JP4887062B2 (ja) * 2006-03-14 2012-02-29 株式会社日立ハイテクノロジーズ 試料寸法測定方法、及び試料寸法測定装置
US7673278B2 (en) * 2007-11-29 2010-03-02 Tokyo Electron Limited Enhanced process yield using a hot-spot library
JP5075646B2 (ja) * 2008-01-09 2012-11-21 株式会社日立ハイテクノロジーズ 半導体欠陥検査装置ならびにその方法
JP5021503B2 (ja) * 2008-01-15 2012-09-12 株式会社日立ハイテクノロジーズ パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム
JP5103219B2 (ja) * 2008-02-22 2012-12-19 株式会社日立ハイテクノロジーズ パターン寸法計測方法
JP5065943B2 (ja) * 2008-02-29 2012-11-07 株式会社日立ハイテクノロジーズ 製造プロセスモニタリングシステム
JP4672073B2 (ja) * 2008-08-22 2011-04-20 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び基板処理装置の運用方法
JP5388703B2 (ja) 2009-06-03 2014-01-15 株式会社日立ハイテクノロジーズ 表面観察装置および表面観察方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019070600A1 (en) * 2017-10-02 2019-04-11 Applied Materials Israel Ltd. DETERMINING A CRITICAL DIMENSION VARIATION OF A PATTERN
US11276160B2 (en) 2017-10-02 2022-03-15 Applied Materials Israel Ltd. Determining a critical dimension variation of a pattern
US11756188B2 (en) 2017-10-02 2023-09-12 Applied Materials Israel Ltd. Determining a critical dimension variation of a pattern

Also Published As

Publication number Publication date
TW201842347A (zh) 2018-12-01
US20180247400A1 (en) 2018-08-30
TWI713874B (zh) 2020-12-21
CN105074896A (zh) 2015-11-18
US9990708B2 (en) 2018-06-05
JP6106743B2 (ja) 2017-04-05
TW201842329A (zh) 2018-12-01
US20160005157A1 (en) 2016-01-07
US10445875B2 (en) 2019-10-15
TWI644099B (zh) 2018-12-11
CN105074896B (zh) 2018-04-27
KR101749440B1 (ko) 2017-06-20
JPWO2014129307A1 (ja) 2017-02-02
TWI654438B (zh) 2019-03-21
WO2014129307A1 (ja) 2014-08-28
TW201504622A (zh) 2015-02-01

Similar Documents

Publication Publication Date Title
KR101749440B1 (ko) 패턴 측정 장치 및 반도체 계측 시스템
JP6759034B2 (ja) パターン評価装置及びコンピュータープログラム
JP6134366B2 (ja) 画像処理装置およびコンピュータプログラム
JP6063630B2 (ja) パターン計測装置、及び半導体計測システム
KR101615843B1 (ko) 반도체 계측 장치 및 기록 매체
KR101945167B1 (ko) 패턴 측정 장치 및 컴퓨터 프로그램

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right