JPH01131470A - Ｌｓｉ故障解析装置 - Google Patents
Ｌｓｉ故障解析装置Info
- Publication number
- JPH01131470A JPH01131470A JP62290257A JP29025787A JPH01131470A JP H01131470 A JPH01131470 A JP H01131470A JP 62290257 A JP62290257 A JP 62290257A JP 29025787 A JP29025787 A JP 29025787A JP H01131470 A JPH01131470 A JP H01131470A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- failure
- fault
- result
- layout structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 claims abstract description 42
- 238000005259 measurement Methods 0.000 claims abstract description 25
- 238000004088 simulation Methods 0.000 claims abstract description 20
- 238000012360 testing method Methods 0.000 claims abstract description 11
- 238000000547 structure data Methods 0.000 claims abstract description 8
- 238000004458 analytical method Methods 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 3
- 238000012795 verification Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＬＳＩ故障解析装置に関し、特にＬＳＩの故
障を解析してその故障箇所等を表示するＣＡＤ装置に関
するものである。
障を解析してその故障箇所等を表示するＣＡＤ装置に関
するものである。
第３図は従来のデバイス故障解析の方法を説明するため
の図であり、図において、１はＬＳＩデバイス、２は＝
亥ＬＳＩデバイス１のテストパターン、５は上記ＬＳＩ
デバイスｌを該テストパターン２を用いて測定する実デ
バイス測定部、１６は実デバイス測定部５による測定結
果リスト、１４はデバイス１の回路図、１５はデバイス
１のレイアウトパターン図、１３は人間である。
の図であり、図において、１はＬＳＩデバイス、２は＝
亥ＬＳＩデバイス１のテストパターン、５は上記ＬＳＩ
デバイスｌを該テストパターン２を用いて測定する実デ
バイス測定部、１６は実デバイス測定部５による測定結
果リスト、１４はデバイス１の回路図、１５はデバイス
１のレイアウトパターン図、１３は人間である。
次に解析方法について説明する。
まず、上記デバイス測定部５にＬＳＩデバイス１を装着
し、上記テストパターン２に基づいて実デバイス測定を
実行し、測定結果リスト１６を得る。そこで結果１６に
不具合がある場合、人間ｌ３が目で結果リスト１６を追
いかけたり、デバイス１のパターンを顕微鏡で覗くとい
う方法により、デバイスの故障箇所及び故障状況（０故
障、ｌ故障）が回路図１４あるいはレイアウト図１５で
はどの部分に相当するのかを確かめ、これによりＬＳＩ
の故障解析を行なっていた。
し、上記テストパターン２に基づいて実デバイス測定を
実行し、測定結果リスト１６を得る。そこで結果１６に
不具合がある場合、人間ｌ３が目で結果リスト１６を追
いかけたり、デバイス１のパターンを顕微鏡で覗くとい
う方法により、デバイスの故障箇所及び故障状況（０故
障、ｌ故障）が回路図１４あるいはレイアウト図１５で
はどの部分に相当するのかを確かめ、これによりＬＳＩ
の故障解析を行なっていた。
従来のデバイス故障解析は以上のように全て人手によっ
て行わなければならず、莫大なデータの処理には多くの
時間を必要とし、また、正確な解析をすることは非常に
困難であった。
て行わなければならず、莫大なデータの処理には多くの
時間を必要とし、また、正確な解析をすることは非常に
困難であった。
この発明は上記のような問題点を解消するためになされ
たもので、デバイスの故障箇所及び故障状態の検索°を
自動化できるとともに、ＬＳＩの回路図及びレイアウト
構造図の故障箇所に相当する部分を表示できるＬＳＩ故
障解析装置を得ることを目的とする。
たもので、デバイスの故障箇所及び故障状態の検索°を
自動化できるとともに、ＬＳＩの回路図及びレイアウト
構造図の故障箇所に相当する部分を表示できるＬＳＩ故
障解析装置を得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係るＬＳＩ故障解析装置は、故障シミュレー
ションでの各素子の故障（０故障、１故障）時に於ける
シミュレーション結果と実デバイス測定結果とを比較し
、該比較結果に基づいてデバイスの故障箇所及び故障状
態（０故障、１故障）を検出し、さらにこの検出結果、
ＬＳＩの回路構成データ及びレイアウト構造データに基
づいて、ＬＳＩの回路図及びレイアウト構造図を、該各
図のＬＳＩの故障箇所に対応する部分を識別可能に表示
するようにしたものである。
ションでの各素子の故障（０故障、１故障）時に於ける
シミュレーション結果と実デバイス測定結果とを比較し
、該比較結果に基づいてデバイスの故障箇所及び故障状
態（０故障、１故障）を検出し、さらにこの検出結果、
ＬＳＩの回路構成データ及びレイアウト構造データに基
づいて、ＬＳＩの回路図及びレイアウト構造図を、該各
図のＬＳＩの故障箇所に対応する部分を識別可能に表示
するようにしたものである。
この発明においては、故障シミュレーションでのＬＳＩ
の各素子の故障時の結果を残し、それを実デバイス測定
結果と比較し、故障素子、故障状態を検出するとともに
、ＬＳＩの回路図又はレイアウト図を、該各図のＬＳＩ
の故障箇所に対応する部分を識別可能に表示するように
したから、故障箇所、故障状態の解析を全て自動化でき
、またデイスプレィ上に表示されたＬＳＩの回路図又は
レイアウト図を見て、そのＬＳＩの故障箇所及び故障状
態を容易に知ることができる。
の各素子の故障時の結果を残し、それを実デバイス測定
結果と比較し、故障素子、故障状態を検出するとともに
、ＬＳＩの回路図又はレイアウト図を、該各図のＬＳＩ
の故障箇所に対応する部分を識別可能に表示するように
したから、故障箇所、故障状態の解析を全て自動化でき
、またデイスプレィ上に表示されたＬＳＩの回路図又は
レイアウト図を見て、そのＬＳＩの故障箇所及び故障状
態を容易に知ることができる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例によるＬＳＩ故障解析装置
を説明するための概念図で、全体の構成及び動作のフロ
ーを示している。図において、１はＬＳＩデバイス、２
は該ＬｓＩデバイス１の入力テストパターン、３は上記
ＬＳＩデバイス１の回路構成データ、４は該ＬＳＩデバ
イス１のレイアウト構造データ、５は上記ＬＳＩデバイ
ス１に該テストパターン２を入力してその出力を測定す
る実デバイス測定部、８は該実デバイス測定部５による
測定結果である。
を説明するための概念図で、全体の構成及び動作のフロ
ーを示している。図において、１はＬＳＩデバイス、２
は該ＬｓＩデバイス１の入力テストパターン、３は上記
ＬＳＩデバイス１の回路構成データ、４は該ＬＳＩデバ
イス１のレイアウト構造データ、５は上記ＬＳＩデバイ
ス１に該テストパターン２を入力してその出力を測定す
る実デバイス測定部、８は該実デバイス測定部５による
測定結果である。
また６は上記回路構成データ３に基づいて上記ＬＳＩデ
バイス１の各素子の故障状Ｍ（０故障。
バイス１の各素子の故障状Ｍ（０故障。
ｌ故障）をシミュレートするとともに、それぞれの故障
状態における上記入力テストパターン２に対する出力パ
ターンを測定し、その測定結果を故障シミュレーション
結果９として記憶する故障シミュレーション部、７は回
路構成データ３とレイアウト構造データ４とをもとに、
ＬＳＩの回路図の各部がレイアウト構造図のどの部分に
対応するのかを示す対応テーブル１０を作成する論理パ
ターン比較検証部である。
状態における上記入力テストパターン２に対する出力パ
ターンを測定し、その測定結果を故障シミュレーション
結果９として記憶する故障シミュレーション部、７は回
路構成データ３とレイアウト構造データ４とをもとに、
ＬＳＩの回路図の各部がレイアウト構造図のどの部分に
対応するのかを示す対応テーブル１０を作成する論理パ
ターン比較検証部である。
さらに２０はＬＳＩ故障解析部１１及びデイスプレィ１
２を有する故障表示装置であり、これは該故障解析部１
１において実デバイス測定結果８と各故障シミュレーシ
ョン結果９とを比較してＬＳＩの故障箇所及び故障状態
を検出し、該故障検出出力、ＬＳＩの回路構成データ３
及びレイアウト構造データ４に基づいて、上記ＬＳＩの
回路図及びレイアウト構造図を該各図のＬＳＩの故障箇
所に対応する部分を色分けあるいは印等を付けてデイス
プレィ１２上に表示する。１３は人間である。
２を有する故障表示装置であり、これは該故障解析部１
１において実デバイス測定結果８と各故障シミュレーシ
ョン結果９とを比較してＬＳＩの故障箇所及び故障状態
を検出し、該故障検出出力、ＬＳＩの回路構成データ３
及びレイアウト構造データ４に基づいて、上記ＬＳＩの
回路図及びレイアウト構造図を該各図のＬＳＩの故障箇
所に対応する部分を色分けあるいは印等を付けてデイス
プレィ１２上に表示する。１３は人間である。
第２図は上記実デバイス測定結果８と故障シミュレーシ
ョン結果９との比較のテーブルの一例を示し、９ａは素
子名、９ｂは故障状態、９ｃはシミュレーション結果で
ある出力パターンを示す。
ョン結果９との比較のテーブルの一例を示し、９ａは素
子名、９ｂは故障状態、９ｃはシミュレーション結果で
ある出力パターンを示す。
次に動作について説明する。
上記のように構成されたＬＳＩ故障解析装置では、まず
上記各部５．６においてそれぞれ実デバイス測定、及び
故障シミュレートを行なって、実デバイス測定結果８．
及び故障シミュレーション結果９を得る。ここでこの故
障シミュレーション結果９は第２図に示すように各素子
の各故障ごとの全てについて得る。
上記各部５．６においてそれぞれ実デバイス測定、及び
故障シミュレートを行なって、実デバイス測定結果８．
及び故障シミュレーション結果９を得る。ここでこの故
障シミュレーション結果９は第２図に示すように各素子
の各故障ごとの全てについて得る。
次に、シミュレーション結果９ｃの出力パターンと実デ
バイス測定結果８の出力パターンとを比較して同一の結
果を検索することにより、故障素子名９ａと故障状態９
ｂを見つけ出し、デイスプレィ１２にＬＳＩデバイスｌ
の回路図を表示する。
バイス測定結果８の出力パターンとを比較して同一の結
果を検索することにより、故障素子名９ａと故障状態９
ｂを見つけ出し、デイスプレィ１２にＬＳＩデバイスｌ
の回路図を表示する。
この際、該回路図のＬＳＩデバイスの故障箇所に相当す
る部分の色をかえたり、そこに印を付けたりして、故障
箇所、故障状態をも表示する。また、論理・パターン比
較検証部７で回路構成データ３とレイアウト構造データ
４との対応をとるテーブル１０を作成し、これに基づい
てデイスプレィ１２表示のレイアウト構造図にも、回路
図での故障表示と対応させて色を変え、あるいは印を付
けて故障箇所、故障状態を表示する。
る部分の色をかえたり、そこに印を付けたりして、故障
箇所、故障状態をも表示する。また、論理・パターン比
較検証部７で回路構成データ３とレイアウト構造データ
４との対応をとるテーブル１０を作成し、これに基づい
てデイスプレィ１２表示のレイアウト構造図にも、回路
図での故障表示と対応させて色を変え、あるいは印を付
けて故障箇所、故障状態を表示する。
このように、本実施例では故障シミュレーションの各素
子の故障時の結果９を残し、それを実デバイス測定結果
８と比較し、故障素子、故障状態を発見するとともに、
デイスプレィ１２に回路図又はレイアウト図を、故障箇
所、故障状態を識別可能に表示するようにしたので、デ
バイスの故障箇所及び故障状態の検索を自動化できると
ともに、デイスプレィ上に表示された回路図又はレイア
ウト構成図を見て、故障箇所及び故障状態を容易に知る
ことができる。
子の故障時の結果９を残し、それを実デバイス測定結果
８と比較し、故障素子、故障状態を発見するとともに、
デイスプレィ１２に回路図又はレイアウト図を、故障箇
所、故障状態を識別可能に表示するようにしたので、デ
バイスの故障箇所及び故障状態の検索を自動化できると
ともに、デイスプレィ上に表示された回路図又はレイア
ウト構成図を見て、故障箇所及び故障状態を容易に知る
ことができる。
以上のように、この発明に係るＬＳＩ故障解析装置によ
れば、故障シミュレーション結果と実デバイス測定の結
果を比較し、この比較結果にもとづいて故障箇所、故障
状態の解析、及び回路図。
れば、故障シミュレーション結果と実デバイス測定の結
果を比較し、この比較結果にもとづいて故障箇所、故障
状態の解析、及び回路図。
レイアウト構成図における故障表示を行うようにしたの
で、人手を介さず、ＬＳＩデバイスの正確な故障解析結
果をビジプルに得ることができる。
で、人手を介さず、ＬＳＩデバイスの正確な故障解析結
果をビジプルに得ることができる。
第１図はこの発明の一実施例によるＬＳＩ故障解析装置
の概略説明図、第２図は該装置での故障解析に用いるデ
ータの一例、及び故障箇所、故障状態の検索動作を示す
図、第３図は従来のＬＳＩ故障解析方法を説明するため
の概略構成図である。 図において、１はＬＳＩデバイス、２はテストパターン
、３は回路構成データ、４はレイアウト構造データ、５
は実デバイス測定部、６は故障シミュレーション部、７
は論理パターン比較検証部、８は実デバイス測定結果、
９は故障シミュレーション結果、ＩＯは回路構成データ
とレイアウト構造データとの対応テーブル、１１はＬＳ
Ｉ故障解析部、１２はデイスプレィ、１３は人間、１４
はＬＳＴデバイスの回路図、１５はＬＳＩデバイスのレ
イアウト構造図、２０は故障表示装置である。 なお、図中同一符号は同−又は相当部分を示す。
の概略説明図、第２図は該装置での故障解析に用いるデ
ータの一例、及び故障箇所、故障状態の検索動作を示す
図、第３図は従来のＬＳＩ故障解析方法を説明するため
の概略構成図である。 図において、１はＬＳＩデバイス、２はテストパターン
、３は回路構成データ、４はレイアウト構造データ、５
は実デバイス測定部、６は故障シミュレーション部、７
は論理パターン比較検証部、８は実デバイス測定結果、
９は故障シミュレーション結果、ＩＯは回路構成データ
とレイアウト構造データとの対応テーブル、１１はＬＳ
Ｉ故障解析部、１２はデイスプレィ、１３は人間、１４
はＬＳＴデバイスの回路図、１５はＬＳＩデバイスのレ
イアウト構造図、２０は故障表示装置である。 なお、図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）ＬＳＩの故障を解析する装置において、上記ＬＳ
Ｉにテストパターンを入力してその出力を測定する実デ
バイス測定部と、 上記ＬＳＩの種々の故障状態における上記入力テストパ
ターンに対する動作をシミュレートするとともに、その
全てのシミュレーション結果である出力パターンを記憶
する故障シミュレーション・記憶手段と、 上記実デバイス測定部による測定結果と各故障シミュレ
ーション結果の出力パターンとを比較してＬＳＩの故障
箇所及び故障状態を検出する故障検出手段を有し、該故
障検出出力、上記ＬＳＩの回路構成データ及びレイアウ
ト構造データに基づいて、上記ＬＳＩの回路図及びレイ
アウト構造図を、該各図のＬＳＩの故障箇所に対応する
部分を識別可能に表示する故障箇所表示装置とを備えた
ことを特徴とするＬＳＩ故障解析装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62290257A JPH01131470A (ja) | 1987-11-17 | 1987-11-17 | Ｌｓｉ故障解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62290257A JPH01131470A (ja) | 1987-11-17 | 1987-11-17 | Ｌｓｉ故障解析装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01131470A true JPH01131470A (ja) | 1989-05-24 |
Family
ID=17753794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62290257A Pending JPH01131470A (ja) | 1987-11-17 | 1987-11-17 | Ｌｓｉ故障解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01131470A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997021244A1 (en) * | 1995-12-04 | 1997-06-12 | Advanced Micro Devices, Inc. | A system for monitoring and analyzing manufacturing processes using statistical simulation with single step feedback |
| US7076747B2 (en) | 2002-01-31 | 2006-07-11 | Umc Japan | Analytical simulator and analytical simulation method and program |
| JP2007120991A (ja) * | 2005-10-25 | 2007-05-17 | Sharp Corp | テストパターンの検出率算出方法、コンピュータプログラム及びテストパターンの検出率算出装置 |
| US20130131877A1 (en) * | 2010-07-16 | 2013-05-23 | Kabushiki Kaisha Toshiba | Electric power facility control and monitoring system |
| CN109408881A (zh) * | 2018-09-18 | 2019-03-01 | 上海移鸿信息科技有限公司 | 一种轨道交通列车电路图虚拟测量方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241672A (ja) * | 1985-04-19 | 1986-10-27 | Dainippon Printing Co Ltd | Ｉｃ試験装置 |
| JPS6295473A (ja) * | 1985-10-22 | 1987-05-01 | Nec Corp | 論理回路図表示装置 |
-
1987
- 1987-11-17 JP JP62290257A patent/JPH01131470A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241672A (ja) * | 1985-04-19 | 1986-10-27 | Dainippon Printing Co Ltd | Ｉｃ試験装置 |
| JPS6295473A (ja) * | 1985-10-22 | 1987-05-01 | Nec Corp | 論理回路図表示装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997021244A1 (en) * | 1995-12-04 | 1997-06-12 | Advanced Micro Devices, Inc. | A system for monitoring and analyzing manufacturing processes using statistical simulation with single step feedback |
| US5719796A (en) * | 1995-12-04 | 1998-02-17 | Advanced Micro Devices, Inc. | System for monitoring and analyzing manufacturing processes using statistical simulation with single step feedback |
| US5966312A (en) * | 1995-12-04 | 1999-10-12 | Advanced Micro Devices, Inc. | Method for monitoring and analyzing manufacturing processes using statistical simulation with single step feedback |
| US7076747B2 (en) | 2002-01-31 | 2006-07-11 | Umc Japan | Analytical simulator and analytical simulation method and program |
| JP2007120991A (ja) * | 2005-10-25 | 2007-05-17 | Sharp Corp | テストパターンの検出率算出方法、コンピュータプログラム及びテストパターンの検出率算出装置 |
| US20130131877A1 (en) * | 2010-07-16 | 2013-05-23 | Kabushiki Kaisha Toshiba | Electric power facility control and monitoring system |
| CN109408881A (zh) * | 2018-09-18 | 2019-03-01 | 上海移鸿信息科技有限公司 | 一种轨道交通列车电路图虚拟测量方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4316720A (en) | Maintenance training device | |
| JP2014174983A (ja) | ターゲットシステムにおいて障害を特定する方法、該方法によりターゲットシステムを修復する手順、該方法を実行するコンピュータシステムおよびコンピュータプログラムならびに該プログラムを格納するコンピュータ可読媒体 | |
| JP2018170418A5 (ja) | ||
| US20220012397A1 (en) | Automated assisted circuit validation | |
| JPH01131470A (ja) | Ｌｓｉ故障解析装置 | |
| JP3443083B2 (ja) | 半導体装置のパターンの危険箇所情報の評価方法 | |
| JPH08320644A (ja) | 運転訓練支援装置 | |
| CN111062566A (zh) | 一种用于监督实验仪器质量规范的管理平台 | |
| CN109783263A (zh) | 一种服务器老化测试故障的处理方法和系统 | |
| CN118226236B (zh) | 一种pcb缺陷的智能识别方法及装置 | |
| JPH0275979A (ja) | Ｌｓｉ故障解析装置 | |
| JP2539055B2 (ja) | 集積回路試験装置 | |
| JP2752454B2 (ja) | ディスプレイ装置の検査方法 | |
| JPH10307609A (ja) | プラント制御用ソフトウェア検証ツール | |
| JPS63305265A (ja) | 半導体集積回路用故障解析装置 | |
| JP2000088925A (ja) | 半導体デバイスの故障箇所特定方法及びその装置 | |
| JPS61241672A (ja) | Ｉｃ試験装置 | |
| JPH03197881A (ja) | インサーキットテスタにおける不良データの出力表示方法 | |
| JP2003078232A (ja) | プリント回路板目視検査支援システム | |
| KR100276650B1 (ko) | 반도체소자의불량검사및분석방법 | |
| CN116030075A (zh) | 一种基于压力传感器的触控方法 | |
| CN117251334A (zh) | 芯片模块接口连接的检查方法、装置、设备和介质 | |
| JPH0391846A (ja) | 障害検出回路の相互関係図生成方式 | |
| CN115366901A (zh) | 一种自动驾驶系统的故障检测方法、装置、设备及存储介质 | |
| JPS6239780A (ja) | 故障解析表示装置 |