CN1518087A - 布线图形埋入检查方法、半导体器件制造方法及检查装置 - Google Patents

布线图形埋入检查方法、半导体器件制造方法及检查装置 Download PDF

Info

Publication number
CN1518087A
CN1518087A CNA2004100006108A CN200410000610A CN1518087A CN 1518087 A CN1518087 A CN 1518087A CN A2004100006108 A CNA2004100006108 A CN A2004100006108A CN 200410000610 A CN200410000610 A CN 200410000610A CN 1518087 A CN1518087 A CN 1518087A
Authority
CN
China
Prior art keywords
mentioned
wiring pattern
film thickness
pattern groove
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100006108A
Other languages
English (en)
Other versions
CN1321444C (zh
Inventor
长野修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1518087A publication Critical patent/CN1518087A/zh
Application granted granted Critical
Publication of CN1321444C publication Critical patent/CN1321444C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

用简易的结构高速地评价高纵横比的微细的布线图形沟槽中的金属的埋入状态。参照晶片(W)的金属膜(MF)的成膜时的目标厚度设定提供给涡流损失传感器(11)的高频电流的频率(步骤S1)，用涡流损失传感器(11)以横穿形成了布线图形沟槽(Gr)的区域(B)的方式对晶片(W)上表面进行扫描，测量金属膜(MF)中的与晶片(W)的表面相同的面的上方部分的膜厚(步骤S2)，从测量结果计算出涡流损失传感器(11)的扫描区域的膜厚差的最大值(步骤S3)。参照预先作为数据库(D2)而准备的最大膜厚差与布线图形沟槽中的埋入率的关系，从计算出的最大膜厚差计算出布线图形沟槽(Gr)内的金属的埋入率(步骤S4)。

Description

布线图形埋入检查方法、半导体器件制造方法及检查装置
技术领域
本发明涉及形成在处理基板表面的布线图形沟槽中的金属的埋入状态的检查方法、利用该方法的半导体器件的制造方法、以及检查装置，特别针对LSI(大规模集成电路)、超LSI的半导体制造工序的金属布线工序的布线图形沟槽中的金属的埋入状态的检查。
背景技术
以往，在检查布线图形沟槽中的金属的埋入状态的工序中，由于实际布线图形微细、非接触式的金属膜厚测量困难等原因而不能直接测量实际布线图形。因此采用将测量用图形作入晶片上、通过测量该测量用图形来间接地进行检查的方法。这种间接的检查方法的具体例子有：用四探针法测量测量用图形的薄膜电阻的接触法(例如专利文献1)；利用光学显微镜观察测量用图形，并以此来管理膜厚的方法(例如专利文献2)；用四探针法或涡流法测量薄膜电阻的变化，并以此来检查通孔中的埋入状态的方法(例如专利文献3)等。
专利文献1所公开的方法由于是接触法，因此不能直接测量实际布线图形，而专利文献2所公开的方法由于是用光学显微镜测量，因此很难进行自动化与定量化。
另外，专利文献3的方法的原理如下：
在金属布线内产生空隙(void)时，该空隙会阻碍电流的流动，因此产生了空隙的不合格品的薄膜电阻高、而没有空隙的合格品的薄膜电阻低，利用该薄膜电阻的变化来检测通路(Via)的埋入情况。
可是，近年来随着微细化的加速，高纵横比且小通孔径的图形、宽度非常窄的线路等的微细图形逐渐增多。对于这种图形来说，因为在微细图形内几乎没有电流流过，所以很难测量薄膜电阻的变化。另外，上述方法都需要在晶片上分配一个区域用来制作测量用图形。
为了克服上述问题，近年来开发了直接检查布线图形的方法。作为这种直接检查法的具体例子，破坏检查中有在想要观察的部位切开晶片后用电子显微镜观察的方法，非破坏检查中有：对施加了偏置电压的晶片照射电子束，根据依赖于埋入的布线材料的导通状态(电阻变化)的二次电子发射量的差异来获得电位对比度，从而达到检查的目的的方法(例如专利文献4)等。
专利文献1
专利第2559512号公报
专利文献2
专利第2570130号公报
专利文献3
特开平10-154737号公报
专利文献4
特开2001-313322号公报
可是，对于专利文献3所公开的方法来说，因为到测量为止需要多个步骤，所以需要花费大量的时间和成本，另外，因为是破坏检查，所以不能用于成品晶片。
另外，对于专利文献4所公开的方法来说，人们虽然指望将该方法作为可以以非接触的形式检查成品晶片的布线图形沟槽中的埋入状态的方法，但其检查装置需要包括真空系统的复杂结构，因此需要大型且昂贵的装置，另外还有生产速度慢、检查不能稳定地进行等许多问题。
发明内容
本发明是鉴于上述问题而实施的，其目的在于提供：能够以非接触的形式直接测量成品晶片的方式，用简易的结构快速地评价高纵横比的微细的布线图形沟槽中的金属的埋入状态的检查方法、利用该方法的半导体器件的制造方法、以及检查装置。
本发明利用以下方法来解决上述问题。
即，本发明提供的布线图形埋入的检查方法用于通过在表面形成了布线图形沟槽的基板上形成金属膜来将金属埋入该布线图形沟槽从而形成布线图形的工序，包括：膜厚测量工序，有选择地测量形成在基板上的金属膜中的由从实质上与基板面相同的面开始向上淀积的金属构成的部分、即基板上方部分的膜厚；评价工序，根据由上述膜厚测量工序获得的膜厚测量结果来评价上述布线图形沟槽中的上述金属的埋入状态。
另外，本发明提供利用上述布线图形埋入的检查方法的半导体器件的制造方法。
另外，本发明提供的检查装置用于通过在表面形成了布线图形沟槽的基板上形成金属膜来将金属埋入该布线图形沟槽从而形成布线图形的工序，检查上述布线图形沟槽中的上述金属的埋入状态，包括：膜厚测量单元，有选择地测量形成在基板上的金属膜中的由从实质上与基板面相同的面开始向上淀积的金属构成的部分、即基板上方部分的膜厚；评价单元，根据由上述膜厚测量单元获得的膜厚测量结果来评价上述布线图形沟槽中的上述金属的埋入状态。
附图说明
图1是用于说明本发明布线图形埋入检查方法的检查原理的晶片的剖面略图；
图2是用于说明本发明布线图形埋入检查方法的检查原理的晶片的剖面略图；
图3是用于说明本发明布线图形埋入检查方法的检查原理的晶片的剖面略图；
图4是用于说明本发明布线图形埋入检查方法的检查原理的晶片的剖面略图；
图5是用于说明本发明布线图形埋入检查方法的检查原理的晶片的剖面略图；
图6是本发明检查装置的一实施方式的概略框图；
图7(a)是图6所示检查装置具有的涡流损失测量传感器单元的更加详细的结构剖面图，图7(b)是图6所示检查装置的涡流损失测量传感器单元的底面图；
图8是表示图6所示检查装置具有的存储器中存储的数据库D1的数据内容的一部分的曲线图；
图9是表示图6所示检查装置具有的存储器中存储的数据库D1的数据内容的另一部分的曲线图；
图10是表示图6所示检查装置具有的存储器中存储的数据库D2的数据内容的一部分的曲线图；
图11是表示本发明布线图形埋入检查方法第一实施方式概略顺序的流程图；
图12是表示用涡流损失测量传感器11对从图2所示的区域A至区域C进行扫描后得到的膜厚测量结果的一个例子；
图13是表示本发明布线图埋入检查方法第二实施方式概略顺序的流程图；
标号说明
1   检查装置
10  涡流损失测量传感器单元
11  涡流损失测量传感器
13  静电电容式位移传感器
15  绝缘材料
17  Z台
20  阻抗分析器
30  位移传感器控制器
40  控制计算机
50  X-Y-Z台
60  台驱动器
D1、D2  数据库
Gr  布线图形沟槽
L   线圈
MF  金属膜
MFL 磁通线
MR  存储器
Pw  布线图形
TA、TB1、TB3、TB9、TB7膜厚
VD  空隙
W  晶片
具体实施方式
首先，参照图1～图5简单地说明一下本发明所依据的检查原理。
图1～图5是具体地说明了在晶片表面形成金属布线的工序的剖面略图。
在这些剖面图中，利用刻蚀加工预先在晶片W的上表面形成了用于形成布线的线路图形和通路(Via)沟槽Gr。利用溅射发、电镀法、CVD(化学气相淀积)法等在晶片W上形成金属膜MF，使金属材料埋入布线图形沟槽Gr并且沿至Gr的周边区域，从而在布线图形沟槽Gr形成布线。图1及图4表示埋入进行良好的合格品的例子。而图2、图3及图5表示埋入进行不良的不合格品的例子。另外，图1与图4之间、或图2与图5之间的膜形状的差异是因布线图形Pw的种类与形状(纵横比、尺寸)、图形密度、成膜方法等的不同而产生的。
在图1～图5中，区域B是在晶片W的最上层形成了布线图形Pw的沟槽Gr的区域，通过在晶片W上形成金属膜MF，在区域B将金属材料埋入布线沟槽Gr中，从而形成布线图形Pw。区域A及区域C是在最上层没有形成布线图形沟槽Gr的区域。
当布线图形沟槽Gr中的金属埋入正常时，例如如图1所示，区域B的金属膜MF的表面会呈现大的凹凸，从与晶片W的上表面相同的面、即布线图形Pw是完全埋入的布线时的布线图形Pw的上表面至金属膜MF表面的凹部底面为止的膜厚TB1比区域A、C的金属膜MF的膜厚TA薄。另外，例如如图4所示，区域B的从与晶片W的上表面相同的面至金属膜MF的表面为止的膜厚TB7比区域A、C的膜厚TA薄。
与此相反，当埋入不正常时，埋入不良越严重，区域B的从与晶片W的上表面相同的面向上淀积的部分的金属膜的膜厚与其他区域A、C的金属膜的膜厚之间的差就越小。
例如图1所示的膜形状产生埋入不良时，区域B的金属膜表面的凹凸会像图2所示那样变小，因此区域B的从与晶片W的上表面相同的面至金属膜MF3的凹部底面为止的膜厚TB3比图1的膜厚TB1厚。另外，例如对于图4所示的膜形状来说，会像图5那样，从与晶片W的上表面相同的面至金属膜MF7的表面为止的膜厚TB9只是会变厚。另外，例如对于图1所示的膜形状来说，若金属完全没有埋入布线图形沟槽Gr内时，会像图3所示那样，区域A、B、C的膜厚之间没有差别。
因此，通过监视形成了布线图形Pw的区域B的金属膜MF中的、除了布线图形沟槽内的部分的、从与晶片W的上表面相同的面向上淀积的部分的膜厚变化，可以获得布线图形沟槽Gr中的金属材料的埋入状态的信息。在此，布线图形沟槽Gr的密度越高，(区域B的)埋入布线图形沟槽Gr并从与晶片W的上表面相同的面向上淀积的金属的体积减少得越多，膜厚TA与膜厚TB的差别就会越大。因此，在布线图形沟槽Gr的密度高的区域进行测量，与布线图形沟槽Gr中的金属材料的埋入状态相对应的膜厚TA与膜厚TB的变化量就会变大，从而可以提高测量精度。用于这种检查的代表性测量法有接触式的四探针法、非接触式的光学式、光学音响式，X射线式以及涡流式等，可以利用任何测量方式的金属膜厚测量装置进行测量。
下面参照图6至图13说明本发明的几种实施方式。以下的实施方式中是以采用涡流方式的膜厚测定装置来进行说明。
图6是本发明的检查装置的一实施方式的概略框图。图中所示的检查装置1具有涡流损失测量传感器单元10、阻抗分析器20、位移传感器控制器30、控制计算机40、存储器MR、X-Y-Z台50、以及台驱动器60。涡流损失测量传感器单元10包括涡流损失测量传感器11、静电电容式位移传感器13、以及Z台17。存储器MR与控制计算机40连接，存储后述的数据库D1及D2。阻抗分析器20、位移传感器控制器30、以及台驱动器60与控制计算机40连接，分别接收指令信号。用X-Y-Z台50的上表面支持晶片W，且X-Y-Z台50从与其连接的台驱动器60接收驱动信号，在X-Y-Z三个方向上自由自在地移动晶片W。Z台17也与台驱动器60连接，接收信号后将涡流损失测量传感器单元10沿Z方向移动。涡流损失测量传感器单元10的静电电容式位移传感器13与位移传感器控制器30连接，用位移传感器控制器30来测量静电电容式位移传感器电极13EL(参照图7(b))-金属膜MF之间的静电电容的变化，并向控制计算机40传输测量结果。
图7是涡流损失测量传感器单元10的更加详细的说明图，(a)同时示出了该正面图与上表面形成了金属膜MF的晶片W的部分剖面图，(b)是涡流损失测量传感器单元10的底面图。
涡流损失测量传感器11具有激励接收一体型线圈L，与阻抗分析器20连接，接收由阻抗分析器20提供的高频电流，并利用线圈L激励高频磁场。涡流损失测量传感器11位于晶片W的金属膜MF的上方时，激励磁场的磁通线MFL(参照图7(a))会部分地通过金属膜MF的表面部。该磁场激励金属膜MF产生涡流，从而产生如下式所示的与高频电流的频率f的平方及金属膜MF的膜厚t成正比、且与金属膜MF的电阻率ρ成反比的涡流损失P。
P∝(f2·t)/ρ
金属膜MF内若产生该涡流损失P，则涡流损失测量传感器11会接收由涡流产生的磁场与由线圈L励磁的磁场的合成磁场，因此，涡流损失测量传感器11的阻抗、由阻抗分析器20向涡流损失测量传感器11的线圈L提供的高频电流的电流值或相位会随金属膜MF的膜厚TA及TB而变化。用阻抗分析器20来测量该变化，并向计算机40传输测量结果。
静电电容式位移传感器13具有传感器电极13EL，如图7(b)所示，该传感器电极隔着覆盖激励接收一体型线圈L而形成的绝缘材料15环绕激励接收一体型线圈L的底部而设置。传感器电极13EL与位移传感器控制器30连接，位移传感器控制器30通过图中未示的布线接地。金属膜MF也通过图中未示的布线接地。这样一来，静电电容式位移传感器电极13EL与导电性膜MF成为电容器两侧的电极。如图7(a)所示，在本实施方式中，传感器电极13EL的底面与涡流损失测量传感器11的底面配置在同一平面内，因此，传感器电极13EL-金属膜MF间的静电电容会随涡流损失测量传感器单元10与金属膜MF间的位移而变化，用位移传感器控制器30来检测该静电电容的变化，并向计算机40传输该结果。静电电容式位移传感器13可以在比布线图形形成部B大很多的区域测量静电电容，位移测量结果在传感器电极13EL的面内积分。因此，可以将布线图形表面的凹凸的影响抑制得很小。
返回到图6，控制计算机40使阻抗分析器20向涡流损失测量传感器11提供高频电流，通过位移传感器控制器30和静电电容式位移传感器13来测量涡流损失测量传感器11与金属膜MF间的位移，并通过台驱动器60来移动X-Y-Z台50或Z台17或这两者，如此扫描晶片W的表面区域。在该扫描过程中，控制计算机40从阻抗分析器20接收涡流损失测量传感器11的测量结果，并参照存储在存储器MR中的数据库D1及D2计算金属膜MF的膜厚。
作为利用静电电容式位移传感器13的测量结果来控制X-Y-Z台50及Z台17的方法，除了在测量涡流损失时使晶片W上的金属膜MF与涡流损失测量传感器11之间的距离保持一定的方法以外，还有不移动Z台17而利用涡流损失测量传感器11与金属膜MF间的位移的测量结果对由涡流损失测量传感器11获得的涡流损失测量值进行补正处理的方法。
像布线图形Pw内的部分和布线图形区域B的表面的凹凸部分(例如参照图1)那样金属膜被分割成小体积的区域的电阻高。从理论上讲，涡流有在这种高电阻的区域很难流动的特征。因此，不测量埋入布线图形Pw内的金属的厚度，而有选择地测量由从与晶片W的表面(形成金属膜MF的面)相同的面向上淀积的金属构成的部分(以下简称基板上方部分)的膜厚TB及(TB+TP)。另外，在像本实施方式这样的依据涡流损失的膜厚测量中，因为比较大的区域都被测量，可以获得对整个测量区域的基板上方部分的膜厚积分的测量结果，所以，布线图形Pw的密度越高、形成得越多，与布线图形沟槽Gr中的金属材料的埋入状态所对应的膜厚TA与膜厚TB的变化量就会越大，从而可以提高测量精度。
说明一下存储在存储器MR中的用于计算金属膜的基板上方部分的膜厚的数据库D1及D2。
数据库D1中有事先经过测量而作成的表示涡流损失测量传感器11的阻抗变化、由阻抗分析器20向线圈L提供的高频电流的电流量及相位的变化与金属膜的基板上方部分的膜厚、电阻率ρ、金属膜及涡流损失测量传感器间的位移的关系的数据。图8及图9示出了这种数据的具体例子。图8是将与涡流损失测量传感器11与金属膜MF间的位移相对应的涡流损失测量传感器11的电感及电阻的变化以金属膜MF的基板上方部分的膜厚为参数画出的曲线图的一个例子。另外，图9是将金属膜MF的基板上方部分的膜厚与涡流损失测量传感器11的电感及电阻的关系以金属膜MF的电阻率ρ的差异为参数画出的曲线图的一个例子。控制计算机40参照这种数据库D1，将由阻抗分析器20提供的涡流损失测量传感器11的测量结果换算成金属膜MF的基板上方部分的膜厚。
数据库D2中有事先经过测量而作成的表示金属膜MF的基板上方部分的膜厚与布线图形沟槽Gr中的埋入率的关系的数据。图10示出了这种数据的具体的一个例子。该图是画出了金属膜MF的基板上方部分的最大膜厚差与布线图形沟槽Gr中的埋入率的相关关系的曲线图。控制计算机40从通过对晶片W的扫描而得到的金属膜MF的基板上方部分的膜厚值计算出没有形成布线图形沟槽Gr的区域A、C与形成了布线图形沟槽Gr的区域B的膜厚差，参照数据库D2计算并输出布线图形沟槽Gr中金属的埋入率。
参照图11的流程说明利用图6所示的检查装置1的布线图形埋入检查方法的第一实施方式。
首先，参照形成晶片W的金属膜MF时的目标膜厚，将由阻抗分析器20向涡流损失测量传感器11提供的高频电流的频率设定在最适合金属膜MF的目标膜厚的值上(步骤S1)。可变频率的范围例如从1MHz至10MHz。
其次，由阻抗分析器20向涡流损失测量传感器11提供设定频率的高频电流，激励高频磁场，同时驱动X-Y-Z台50或Z台17或这两者，利用涡流损失测量传感器11进行扫描，测量金属膜MF的基板上方部分的膜厚，从没有形成布线图形沟槽Gr的区域A开始出发，经过形成了布线图形沟槽Gr的区域B，直至没有形成布线图形沟槽Gr的区域C(步骤S2)。
其次，从膜厚测量结果计算出涡流损失测量传感器11的扫描区域的膜厚差的最大值(步骤S3)。图12示出了这种测量结果的一个例子，该例子是从图2的区域A扫描至区域C而得到的结果。
最后，根据作为数据库D2(参照图6)而存储在存储器MR中的金属膜MF的基板上方部分的最大膜厚差与布线图形沟槽Gr中的埋入率的相关关系输出测量对象的布线图形Pw的布线图形沟槽Gr中的金属的埋入率(步骤S4)。
在此，作为判定产品合格与否的阈值，例如在图10中可以设定为80％的值，若计算出的埋入率超过了80％就判定为合格品。
图13是示出了利用检查装置1的布线图形埋入的检查方法的第二实施方式的概略顺序的流程图。在本实施方式中，事先通过对布线图形沟槽Gr埋入良好的合格品的区域B的测量，得出金属膜MF的基板上方部分的最小膜厚值与布线图形沟槽Gr中的埋入率的关系(图中未示)，并将其作为数据库2存储在存储器MR中。
首先如前所述的第一实施方式一样，将提供给涡流损失测量传感器11的高频电流的频率设定在最适合金属膜MF的目标膜厚的值上(步骤S11)，然后，不对没有形成布线图形沟槽Gr的区域A及C进行扫描，只对形成了布线图形沟槽Gr的区域B进行扫描，只测量金属膜MF的基板上方部分的膜厚(步骤S12)。最后，从得出的膜厚值取出最小膜厚值，参照作为数据库D2而准备的最小膜厚值与布线图形沟槽Gr中的埋入率的关系(图中未示)，从区域B的最小膜厚值计算出测量对象的布线图形Pw的布线图形沟槽Gr中的金属的埋入率(步骤S13)。
这样，只测量金属膜MF中的形成了布线图形沟槽Gr的区域B的基板上方部分的膜厚也能够计算出布线图形沟槽Gr中的金属的埋入率。
按照上述实施方式，可以对以往很难测量的高纵横比的微细布线图形沟槽中的金属的埋入状态容易地进行评价。另外，因为能够以非接触的形式直接测量成品晶片，所以可以大幅度地简化检查工序。
另外，因为上述实施方式采用涡流方式，所以可以用简易且小型的测量系统进行高速的测量，能够在成膜装置内以非接触的形式进行In-line(在线)、In-situ(在原位)的测量和检查。
另外，利用上述测量方法制造半导体器件，能够获得高的成品率和高的生产速度。
以上说明了本发明的实施方式，但本发明并不限于上述方式，可以在其技术范围内进行各种变更后实施，这是不言而喻的。在上述测量方法中说明了直接测量成品图形的情况，但测量检查用图形时也可以使用本发明。
另外，在图6所示的检查装置中，说明了只具有一个涡流损失测量传感器11的情况，但若配置多个涡流损失测量传感器11，则不但可以提高生产速度还可以对晶片面内的多个芯片同时进行测量检查。
另外，若将上述检查装置装入成膜装置，就能够在真空中进行In-line、In-situ的测量。另外，若想在成膜过程中进行In-situ的测量，则将涡流损失测量传感器11配置在晶片W的背面即可。
另外，在上述实施方式中说明了涡流方式，但在使用其他方式的金属膜厚测量装置时使用上述测量方法和测量算法同样可以容易地测量图形的埋入状态。
如上所述，本发明具有以下效果。
即，按照本发明，可以以不接触成品晶片的形式直接评价高纵横比的微细布线图形沟槽中的金属的埋入状态。这样一来，可以大幅度地简化布线图形埋入的检查工序。
另外，因为本发明使用具有上述效果的布线图形埋入的检查方法，所以制造半导体器件时可以获得高的成品率和生产速度。

Claims (15)

1.一种布线图形埋入的检查方法，用于通过在表面形成了布线图形沟槽的基板上成膜金属膜来将金属埋入该布线图形沟槽从而形成布线图形的工序，包括：膜厚测量工序，有选择地测量成膜在基板上的金属膜中的由从实质上与基板面相同的面开始向上淀积的金属构成的部分、即基板上方部分的膜厚；评价工序，根据由上述膜厚测量工序获得的膜厚测量结果来评价上述布线图形沟槽中的上述金属的埋入状态。
2.根据权利要求1所述的布线图形埋入的检查方法，其特征在于，上述评价工序包括：通过将预先测量出的合格品的上述基板上方部分的基准膜厚值与由上述膜厚测量工序得出的上述膜厚的值进行比较来计算出上述布线图形沟槽中的上述金属的埋入率的工序。
3.根据权利要求1所述的布线图形埋入的检查方法，其特征在于：上述膜厚测量工序包括以横穿上述布线图形沟槽的方式对上述基板面进行扫描来测量上述膜厚的工序，上述评价工序包括从测量出的上述膜厚的值中取出最小的膜厚值的工序和通过将取出的上述最小膜厚值与预先测量出的合格品的上述基板上方部分的基准最小膜厚值进行比较来计算出上述布线图形沟槽中的上述金属的埋入率的工序。
4.根据权利要求1所述的布线图形埋入的检查方法，其特征在于：上述膜厚测量工序包括以横穿上述布线图形沟槽形成的区域的方式对上述基板面进行扫描来测量上述膜厚的工序，上述评价工序包括从测量出的上述膜厚的值中计算出最大膜厚差的工序和根据预先经过测量而准备的上述金属膜的上述基板上方部分的最大膜厚差与图形沟槽中的埋入率的相关关系从计算出的上述最大膜厚差计算出上述布线图形沟槽中的上述金属的埋入率的工序。
5.根据权利要求1至4中任意一项所述的布线图形埋入的检查方法，其特征在于，上述膜厚测量工序包括如下的工序：即，在上述金属膜的表面激励涡流，测量由此而产生的涡流损失，并根据得出的涡流损失值计算出上述金属膜的上述基板上方部分的膜厚。
6.根据权利要求5所述的布线图形埋入的检查方法，其特征在于：利用接受高频电流后励磁高频磁场的涡流损失测量传感器来激励上述涡流，根据成膜上述金属膜时的目标膜厚来设定上述高频电流的频率。
7.根据权利要求1至4中任意一项所述的布线图形埋入的检查方法，其特征在于：上述膜厚测量工序及上述评价工序与上述形成布线图形的工序并行地进行。
8.一种半导体器件的制造方法，是利用权利要求1至4中任意一项所述的布线图形埋入的检查方法的半导体器件的制造方法。
9.一种检查装置，是用于通过在表面形成了布线图形沟槽的基板上成膜金属膜来将金属埋入该布线图形沟槽从而形成布线图形的工序，检查上述布线图形沟槽中的上述金属的埋入状态的检查装置，包括：膜厚测量单元，有选择地测量成膜在基板上的金属膜中的由从实质上与基板面相同的面开始向上淀积的金属构成的部分、即基板上方部分的膜厚；评价单元，根据由上述膜厚测量单元获得的膜厚测量结果来评价上述布线图形沟槽中的上述金属的埋入状态。
10.根据权利要求9所述的检查装置，其特征在于：还具有存储预先测量出的合格品的上述基板上方部分的基准膜厚值的存储单元，上述评价单元通过将上述基准膜厚值与由上述膜厚测量单元得出的上述膜厚的值进行比较来计算出上述布线图形沟槽中的上述金属的埋入率。
11.根据权利要求9所述的检查装置，其特征在于：还具有存储预先测量出的合格品的上述基板上方部分的基准最小膜厚值的存储单元，上述膜厚测量单元通过以横穿上述布线图形沟槽的方式对上述基板面进行扫描来测量上述膜厚，上述评价单元通过将上述基准最小膜厚值与测量出的上述膜厚的值中的最小的膜厚值进行比较来计算出上述布线图形沟槽中的上述金属的埋入率。
12.根据权利要求9所述的检查装置，其特征在于：还具有存储预先经过测量而准备的表示上述金属膜的上述基板上方部分的最大膜厚差与布线图形沟槽中的埋入率的相关关系的数据的存储单元，上述膜厚测量单元通过以横穿形成了上述布线图形沟槽的区域的方式对上述基板面进行扫描来测量上述膜厚，上述评价单元从测量出的上述膜厚的值中计算出最大膜厚差，根据表示上述相关关系的数据，从计算出的上述最大膜厚差计算出上述布线图形沟槽中的上述金属的埋入率。
13.根据权利要求9至12中任意一项所述的检查装置，其特征在于：上述膜厚测量单元包含涡流损失测量传感器，其接受高频电流后励磁高频磁场，在上述金属膜的表面激励涡流，并测量由此而产生的涡流损失。
14.根据权利要求13所述的检查装置，其特征在于：根据成膜上述金属膜时的目标厚度来设定上述高频电流的频率。
15.根据权利要求9至12中任意一项所述的检查装置，其特征在于：该装置设置在接受上述基板并在上述基板上成膜金属膜的成膜装置内，与上述布线图形的形成工序并行地进行上述布线图形沟槽中的上述金属的埋入状态的检查。
CNB2004100006108A 2003-01-14 2004-01-13 布线图形埋入检查方法、半导体器件制造方法及检查装置 Expired - Fee Related CN1321444C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003005883A JP3961427B2 (ja) 2003-01-14 2003-01-14 配線パターンの埋め込み検査方法、半導体装置の製造方法および検査装置
JP005883/2003 2003-01-14

Publications (2)

Publication Number Publication Date
CN1518087A true CN1518087A (zh) 2004-08-04
CN1321444C CN1321444C (zh) 2007-06-13

Family

ID=32896432

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100006108A Expired - Fee Related CN1321444C (zh) 2003-01-14 2004-01-13 布线图形埋入检查方法、半导体器件制造方法及检查装置

Country Status (3)

Country Link
US (2) US7047154B2 (zh)
JP (1) JP3961427B2 (zh)
CN (1) CN1321444C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102292804A (zh) * 2009-02-03 2011-12-21 Q概念技术公司 利用非振动接触势差传感器的图案化晶片检查系统
CN103346117A (zh) * 2013-06-13 2013-10-09 华进半导体封装先导技术研发中心有限公司 基于涡流技术的tsv晶圆背面减薄控制方法及系统
CN109975398A (zh) * 2017-12-27 2019-07-05 核动力运行研究所 一种传热管涡流检测探头磁通量线圈布线检测方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3961427B2 (ja) * 2003-01-14 2007-08-22 株式会社東芝 配線パターンの埋め込み検査方法、半導体装置の製造方法および検査装置
US7034563B1 (en) * 2005-01-26 2006-04-25 Ahbee 2, L.P., A California Limited Partnership Apparatus for measuring of thin dielectric layer properties on semiconductor wafers with contact self aligning electrodes
JP5424675B2 (ja) * 2008-03-18 2014-02-26 キヤノン株式会社 半導体装置の製造方法及び半導体装置
JP2010149146A (ja) * 2008-12-25 2010-07-08 Hitachi High-Technologies Corp レーザ加工装置
US8080463B2 (en) * 2009-01-23 2011-12-20 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and silicon oxide film forming method
JP2013036941A (ja) * 2011-08-10 2013-02-21 Yamaha Corp 磁気センサの検査装置及び検査方法
US10061415B2 (en) * 2016-06-30 2018-08-28 Synaptics Incorporated Input device receiver with delta-sigma modulator
JP7220625B2 (ja) * 2019-06-05 2023-02-10 東京エレクトロン株式会社 基板検査方法、基板検査システム及び制御装置
CN112908225B (zh) * 2021-01-22 2022-08-16 合肥维信诺科技有限公司 显示面板的检测方法
EP4053495A1 (en) * 2021-03-03 2022-09-07 ABB Schweiz AG Tilt and curvature measurements of metal sheets in a rolling mill

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2559512B2 (ja) 1990-01-17 1996-12-04 富士通株式会社 金属膜の膜厚測定方法
US5416411A (en) * 1993-01-08 1995-05-16 Lockheed Fort Worth Company System and method for measuring the thickness of a ferromagnetic layer
JP2570130B2 (ja) 1993-09-02 1997-01-08 日本電気株式会社 膜厚測定用パターンおよび膜厚測定方法
JP2956830B2 (ja) 1996-11-21 1999-10-04 日本電気株式会社 半導体装置の製造方法
JP2967755B2 (ja) * 1997-04-17 1999-10-25 日本電気株式会社 半導体装置の製造方法
JP2962281B2 (ja) * 1997-06-06 1999-10-12 日本電気株式会社 半導体装置の検査パターンおよび半導体装置の検査方法
JP2001156138A (ja) 1999-11-25 2001-06-08 Nec Corp 埋め込み成膜のモニタパターンおよび埋め込み成膜のモニタ方法
JP4015352B2 (ja) 2000-02-22 2007-11-28 株式会社日立製作所 荷電粒子ビームを用いた検査方法
JP4874465B2 (ja) 2000-03-28 2012-02-15 株式会社東芝 渦電流損失測定センサ
US6906423B1 (en) * 2001-06-05 2005-06-14 Kabushiki Kaisha Toshiba Mask used for exposing a porous substrate
US6649516B2 (en) * 2001-06-05 2003-11-18 Kabushiki Kaisha Toshiba Method for manufacturing a composite member from a porous substrate by selectively infiltrating conductive material into the substrate to form via and wiring regions
US6651325B2 (en) * 2002-02-19 2003-11-25 Industrial Technologies Research Institute Method for forming cantilever beam probe card and probe card formed
IL153894A (en) * 2003-01-12 2010-05-31 Nova Measuring Instr Ltd Method and system for measuring the thickness of thin conductive layers
JP3961427B2 (ja) * 2003-01-14 2007-08-22 株式会社東芝 配線パターンの埋め込み検査方法、半導体装置の製造方法および検査装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102292804A (zh) * 2009-02-03 2011-12-21 Q概念技术公司 利用非振动接触势差传感器的图案化晶片检查系统
CN102292804B (zh) * 2009-02-03 2014-02-12 Q概念技术公司 利用非振动接触势差传感器的图案化晶片检查系统
CN103346117A (zh) * 2013-06-13 2013-10-09 华进半导体封装先导技术研发中心有限公司 基于涡流技术的tsv晶圆背面减薄控制方法及系统
CN103346117B (zh) * 2013-06-13 2015-10-14 华进半导体封装先导技术研发中心有限公司 基于涡流技术的tsv晶圆背面减薄控制方法及系统
CN109975398A (zh) * 2017-12-27 2019-07-05 核动力运行研究所 一种传热管涡流检测探头磁通量线圈布线检测方法
CN109975398B (zh) * 2017-12-27 2022-10-21 核动力运行研究所 一种传热管涡流检测探头磁通量线圈布线检测方法

Also Published As

Publication number Publication date
US7640138B2 (en) 2009-12-29
US20040196031A1 (en) 2004-10-07
CN1321444C (zh) 2007-06-13
US20060167650A1 (en) 2006-07-27
US7047154B2 (en) 2006-05-16
JP2004221249A (ja) 2004-08-05
JP3961427B2 (ja) 2007-08-22

Similar Documents

Publication Publication Date Title
US7640138B2 (en) Interconnection pattern inspection method, manufacturing method of semiconductor device and inspection apparatus
US7421370B2 (en) Method and apparatus for measuring a characteristic of a sample feature
JP3841024B2 (ja) 立体形状測定装置及びエッチングの条件出し方法
US20110184694A1 (en) Depth measurements of narrow holes
CN101469973B (zh) 测量方法
JP4953590B2 (ja) 試験装置、及びデバイス製造方法
CN112602184A (zh) 确定图案化的高深宽比结构阵列中的倾斜角度
US8034641B2 (en) Method for inspection of defects on a substrate
JP4220335B2 (ja) 立体形状測定装置
US11150198B2 (en) Method for inspecting ball grid array-type semiconductor chip package
CN110672882A (zh) 一种利用扫描探针探测材料介电常数的方法
US7823440B2 (en) Systems and methods for characterizing thickness and topography of microelectronic workpiece layers
CN111678928B (zh) 半导体结构的分析方法及分析装置
CN101727013B (zh) 在线监控光刻条件的方法
CN114354502A (zh) 基于激光声表面波的硅片加工表面损伤和残余应力表征方法
CN101499458B (zh) 一种检测cmp引起的碟陷和侵蚀的测试结构及方法
CN105043297A (zh) 一种无损、快速tsv结构侧壁形貌测量方法
Sharma et al. An Innovative Multi-Probe Tomographic Atomic Force Microscope for Materials Research and Failure Analysis
US9347897B2 (en) Characterizing dimensions of structures via scanning probe microscopy
Dai et al. Comprehensive In-line Metrology for Advanced RDL Process Monitoring
JP2010192521A (ja) 半導体装置の製造方法及びｔｅｇ素子
CN1837745A (zh) 用于减少非随机噪声效应的测量系统和方法
JP2010135416A (ja) 半導体装置用パターン検査装置および検査方法
WO2006134662A1 (ja) 薄膜測定装置、薄膜測定方法および薄膜製造方法
JPH10135295A (ja) シリコンウエハの品質評価方法およびシリコンウエハ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170807

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211229

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070613