KR101647008B1 - 웨이퍼에 대한 검사 프로세스를 생성하기 위한 방법들 및 시스템들 - Google Patents
웨이퍼에 대한 검사 프로세스를 생성하기 위한 방법들 및 시스템들 Download PDFInfo
- Publication number
- KR101647008B1 KR101647008B1 KR1020117024028A KR20117024028A KR101647008B1 KR 101647008 B1 KR101647008 B1 KR 101647008B1 KR 1020117024028 A KR1020117024028 A KR 1020117024028A KR 20117024028 A KR20117024028 A KR 20117024028A KR 101647008 B1 KR101647008 B1 KR 101647008B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- inspection process
- sensitivity
- design
- different locations
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 315
- 238000007689 inspection Methods 0.000 title claims abstract description 273
- 230000008569 process Effects 0.000 title claims abstract description 169
- 230000035945 sensitivity Effects 0.000 claims abstract description 276
- 238000013461 design Methods 0.000 claims abstract description 253
- 230000007547 defect Effects 0.000 claims abstract description 203
- 230000007246 mechanism Effects 0.000 claims abstract description 35
- 238000001514 detection method Methods 0.000 abstract description 39
- 230000011218 segmentation Effects 0.000 abstract description 9
- 235000012431 wafers Nutrition 0.000 description 152
- 230000006870 function Effects 0.000 description 26
- 239000004065 semiconductor Substances 0.000 description 26
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000003860 storage Methods 0.000 description 10
- 238000012360 testing method Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000007781 pre-processing Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012805 post-processing Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000012941 design validation Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
- G01N2021/8854—Grading and classifying of flaws
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
웨이퍼에 대한 검사 프로세스를 생성하기 위한 방법들 및 시스템들이 제공된다. 한가지 컴퓨터-구현 방법은 상이한 위치들에서 적어도 하나의 타입의 오류 메커니즘을 야기할 수 있는 결함에 기초하여 웨이퍼에 대해 설계 내에서의 상이한 위치들에 대한 로컬 속성의 값을 개별적으로 결정하는 단계를 포함한다. 방법은 또한 로컬 속성의 값에 기초하여 설계 내에서의 상이한 위치들에 대응하는 웨이퍼 상의 상이한 위치들에 대해 결함들이 보고될 감도를 결정하는 단계를 포함한다. 또한, 방법은 결정된 감도에 기초하여 웨이퍼에 대한 검사 프로세스를 생성하는 단계를 포함한다. 그룹들은 로컬 속성의 값에 기초하여 생성되어 이에 의해 적어도 유사한 잡음 통계치들을 가질 픽셀들을 동일한 그룹에 할당할 수 있으며, 이는 결함 검출 알고리즘에 대해 중요할 수 있다. 보다 더 양호한 세그먼트화로 인해 보다 더 양호한 잡음 통계치 추정이 이루어질 수 있다.
Description
본 발명은 일반적으로는 웨이퍼에 대한 검사 프로세스를 생성하기 위한 방법들 및 시스템들에 관한 것이다. 특정 실시예들은 웨이퍼에 대한 설계 내에서 상이한 위치들에 대해 결정된 로컬 속성들(local attributes)에 기초하여 검사 프로세스의 감도를 결정하는 것에 관한 것이다.
후속하는 설명 및 예들은 이 섹션에 포함됨으로써 종래 기술인 것으로 인정되지는 않는다.
로직 디바이스 및 메모리 디바이스와 같은 반도체 디바이스들의 제조는 통상적으로 반도체 디바이스들의 다양한 피쳐들 및 다수의 레벨들을 형성하기 위해 많은 수의 반도체 제조 공정들을 사용하여 반도체 웨이퍼와 같은 기판을 프로세싱하는 것을 포함한다. 예를 들어, 리소그래피는 레티클로부터의 패턴을 반도체 웨이퍼 상에 배열되는 레지스트로 전사하는 것을 포함하는 반도체 제조 공정이다. 반도체 제조 공정들의 추가적인 예들은 화학-기계식 연마, 에칭, 증착 및 이온 주입을 포함하지만, 이에 제한되지 않는다. 다수의 반도체 디바이스들은 단일 반도체 웨이퍼 상의 배열로 제조되고 이후 개별 반도체 디바이스들로 분리될 수 있다.
검사 프로세스들은 웨이퍼들 상에서 결함들을 검출하기 위해 반도체 제조 공정 동안 여러 단계들에서 사용된다. 검사 프로세스들은 항상 집적 회로들과 같은 반도체 디바이스들의 제조의 중요한 부분이었다. 그러나 반도체 디바이스들의 디멘젼들이 감소함에 따라, 검사 프로세스들은 수용가능한 반도체 디바이스들의 성공적인 제조에 대해 훨씬 더 중요해졌다. 예를 들어, 반도체 디바이스의 디멘젼들이 감소함에 따라, 상대적으로 훨씬 작은 결함들이 반도체 디바이스들에서 원치 않는 수차(aberration)를 야기할 수 있으므로, 사이즈가 감소한 결함들의 검출이 필수적이 되었다. 따라서, 이전에 무시 가능했던 사이즈들을 가지는 결함들을 검출할 수 있는 검사 시스템들의 설계에 검사 필드에서의 많은 작업이 소요되었다.
대부분의 타입의 검사 시스템들은, 상이한 파라미터들이 상이한 결점들을 검출하거나 또는 원치 않는(방해) 이벤트들의 소스를 피하기 위해 사용될 수 있도록, 조정가능한 감도(또는 결함 검출) 파라미터들을 가진다. 비록 조정가능한 감도 파라미터들이 반도체 디바이스 제조자들에게 상당한 이점들을 제공하지만, 검사 시스템들은, 부적절한 감도 파라미터들이 검사 프로세스에 대해 사용되지 않는 경우, 본질적으로 무용지물이다. 비록 적절한 감도 파라미터들이 검사 결과들에 대해 엄청난 영향을 가질 수 있지만, 많은 검사 프로세스들이 정확하지 않거나 최적화되지 않은 감도 파라미터들을 이용하여 현재 수행되고 있다는 점이 참작된다. 또한, (예를 들어, 웨이퍼 상에 형성되는 정보 또는 상기 웨이퍼로부터의 광의 특성들에 관한 정보에 기초하여) 웨이퍼의 상이한 부분들에서 결함들을 검출하기 위해 상이한 감도 파라미터들을 사용하는 것이 유리할 수 있다. 그러나 웨이퍼의 상이한 부분들에 대한 상이한 감도 파라미터들을 결정하기 위한 많은 방법들 및 시스템들은 불리하다. 예를 들어, 웨이퍼들 상에 인쇄되는 피쳐들은 현재 사용되는 검사 시스템들에 의한 이미지에 대해서는 더욱 어려워진다. 따라서, 결함들이 검출되고 있는 디바이스의 일부분에 따라 감도를 변경하기 위해 웨이퍼를 스캐닝함으로써 획득되는 웨이퍼 상에 형성되는 디바이스에 관한 정보를 사용하는 것이 어렵다.
따라서, 현재 사용되는 시스템들 및 방법들의 단점들 중 하나 이상을 가지지 않는 웨이퍼에 대해 설계 내에서의 상이한 위치들에 대해 결정되는 로컬 속성들에 기초하여 웨이퍼 상에서 검출되는 결함들을 보고하기 위한 감도를 결정하는 것을 포함하는, 웨이퍼에 대한 검사 프로세스를 생성하기 위한 방법들 및 시스템들을 개발하는 것이 유리할 것이다.
방법들, 컴퓨터-판독가능한 매체, 및 시스템들의 다양한 실시예들에 대한 후속하는 설명은 어떤 식으로도 첨부된 청구항들의 발명 대상을 제한하는 것으로서 해석되지 않아야 한다.
일 실시예는 웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법에 관한 것이다. 상기 방법은 상이한 위치들에서 적어도 한가지 타입의 오류(fault) 메커니즘을 야기할 수 있는 결함에 기초하여 웨이퍼에 대한 설계 내에서의 상이한 위치들에 대한 로컬 속성의 값을 개별적으로 결정하는 단계를 포함한다. 상기 방법은 또한, 상기 로컬 속성의 값에 기초한 상기 설계 내에서의 상이한 위치들에 대응하는 상기 웨이퍼 상의 상기 상이한 위치들에 대해 결함들이 보고될 감도를 결정하는 단계를 포함한다. 또한, 상기 방법은 상기 결정된 감도에 기초하여 상기 웨이퍼에 대한 검사 프로세스를 생성하는 단계를 포함한다.
일 실시예에서, 로컬 속성들의 값은 상기 상이한 위치들에서 적어도 한가지 타입의 오류 메커니즘을 야기할 수 있는 결함의 임계 반경(critical radius)이다. 또 다른 실시예에서, 로컬 속성의 값은 상이한 위치들에서의 상기 설계의 하나 이상의 피쳐들, 상이한 위치들에 대해 근접한 상기 설계의 하나 이상의 피쳐들, 또는 이들의 일부 조합의 적어도 하나의 디멘젼(dimension)의 함수로써 결정된다. 추가적인 실시예에서, 상기 로컬 속성의 값을 개별적으로 결정하는 단계는 상기 설계를 위한 설계 데이터를 이용하여 수행된다. 추가적인 실시예에서, 상기 상이한 위치들은 상기 설계의 전체에 걸쳐 있다. 일부 실시예들에서, 상기 로컬 속성의 값을 개별적으로 결정하는 단계는 상기 상이한 위치들에서 적어도 한가지 타입의 오류 메커니즘을 야기할 수 있는 결함 및 상기 검사 프로세스를 수행할 검사 시스템의 하나 이상의 파라미터들에 기초하여 수행된다.
일 실시예에서, 상기 로컬 속성의 값은 상기 감도에 대해 역의 관계를 가진다. 또 다른 실시예에서, 상기 결정된 감도는 웨이퍼 상에서의 상이한 위치들에서 결함들이 검출될 감도와는 상이하다. 추가적인 실시예에서, 상기 감도는 상기 웨이퍼 상의 상기 상이한 위치들에서 결함들이 검출되고 상기 웨이퍼 상의 상기 상이한 위치들에 대해 보고될 감도이다. 추가적인 실시예에서, 상기 감도는 상기 검사 프로세스 동안 상기 웨이퍼에 대해 생성되는 출력 내의 개별 출력의 특성의 크기(magnitude)에 대한 감도이다.
일 실시예에서, 상기 방법은 상기 설계 내에서의 상기 상이한 위치들의 함수로써 상기 로컬 속성의 값들의 맵을 생성하는 단계를 더 포함하고, 상기 감도를 결정하는 단계는 상기 맵을 사용하여 수행된다. 또 다른 실시예에서, 상기 감도를 결정하는 단계는 상기 설계 내에서의 상기 상이한 위치들의 함수로써 상기 웨이퍼 상의 상기 상이한 위치들에 대해 상기 결함들이 보고될 감도들의 맵을 생성하는 단계를 포함한다.
일 실시예에서, 상기 감도를 결정하는 단계는 상기 로컬 속성의 값에 기초하여 상이한 그룹들에 상기 설계 내에서의 상기 상이한 위치들을 할당하고, 이에 의해 적어도 유사한 잡음 통계치들을 가질 상기 설계 내에서의 상기 상이한 위치들에 대응하는 상기 웨이퍼 상의 상기 상이한 위치들을 동일한 그룹에 할당하는 단계를 포함한다. 또 다른 실시예에서, 상기 감도를 결정하는 단계는 상기 로컬 속성의 값에 기초하여 상이한 세그먼트들에 상기 설계 내에서의 상기 상이한 위치들을 할당하는 단계 및 상기 상이한 세그먼트들에 대한 잡음 통계치들을 개별적으로 추정하는 단계를 포함한다. 한가지 이러한 실시예에서, 상기 잡음 통계치들은 상기 상이한 세그먼트들에 할당된 상기 설계 내에서의 상기 상이한 위치들에 대응하는 상기 웨이퍼 상의 상이한 위치들에서 상기 검사 프로세스 동안 생성될 출력에 대한 잡음 통계치들이다. 한가지 이러한 실시예에서, 상기 감도를 결정하는 단계는 또한 상기 잡음 통계치들에 기초하여 상기 상이한 세그먼트들에 대한 감도를 결정하는 단계를 포함한다.
일 실시예에서, 상기 감도를 결정하는 단계는 상기 로컬 속성의 값들의 전체 범위의 상이한 부분들을 상이한 세그먼트들에 할당하는 단계, 및 상기 상이한 세그먼트들에 할당된 상기 상이한 부분들 내의 상기 로컬 속성의 값들에 기초하여 상기 상이한 세그먼트들에 대한 상이한 감도들을 개별적으로 결정하는 단계를 포함한다. 한가지 이러한 실시예에서, 상기 감도를 결정하는 단계는 또한 상기 상이한 위치들에 대해 결정된 로컬 속성의 값들이 속하는 상기 상이한 부분들에 기초하여 상기 상이한 세그먼트들에 상기 설계 내에서의 상기 상이한 위치들을 개별적으로 할당하는 단계를 포함한다. 또 다른 이러한 실시예에서, 상기 감도를 결정하는 단계는 상기 상이한 위치들에 대한 상기 로컬 속성의 값에 기초하는 상기 설계 내의 상기 상이한 위치들, 상기 상이한 세그먼트들에 할당된 상기 로컬 속성의 값들의 상기 전체 범위의 상기 상이한 부분들, 및 상기 상이한 세그먼트들에 대해 결정된 상기 상이한 감도들의 함수로써 상기 웨이퍼 상의 상이한 위치들에 대해 결함들이 보고될 감도들의 맵을 생성하는 단계를 포함한다.
일 실시예에서, 상기 방법은 상기 검사 프로세스 동안 검사 시스템에 의해 상기 웨이퍼에 대해 생성된 출력에 기초하여 상기 웨이퍼 상의 상기 상이한 위치들에 대한 로컬 이미지 속성의 값을 개별적으로 결정하는 단계를 포함한다. 한가지 이러한 실시예에서, 상기 감도를 결정하는 단계는 상기 로컬 속성들의 값들 및 상기 로컬 이미지 속성에 기초하여 수행된다. 또 다른 이러한 실시예에서, 상기 감도를 결정하는 단계는 상기 로컬 속성의 값, 상기 로컬 이미지 속성의 값, 및 상기 검사 시스템의 좌표 부정확성에 기초하여 수행된다.
일 실시예에서, 상기 감도를 결정하는 단계는 상기 설계의 핫 스폿(hot spot)들에 관한 정보 및 상기 로컬 속성의 값에 기초하여 수행된다. 또 다른 실시예에서, 상기 로컬 속성의 값은 상기 설계 내의 상이한 위치들이 상기 설계의 핫 스폿들인지의 여부를 표시하지 않고, 상기 감도를 결정하는 단계는 상기 설계에서의 상기 핫 스폿들에 관한 정보에 기초하여 수행되지 않는다. 또 다른 실시예에서, 상기 웨이퍼 상에 인쇄된 설계는 상기 검사 프로세스를 수행하는 검사 시스템에 의해 결정(resolve)될 수 없다.
일부 실시예들에서, 상기 로컬 속성의 값을 개별적으로 결정하는 단계 및 상기 감도를 결정하는 단계는 결함들이 상기 검사 프로세스에서 상기 웨이퍼 상에서 검출되기 전에 수행된다. 또 다른 실시예에서, 상기 로컬 속성의 값을 개별적으로 결정하는 단계 및 상기 감도를 결정하는 단계는 오프라인으로 수행된다.
일 실시예에서, 상기 검사 프로세스를 사용하여, 결함들은 상기 검사 프로세스 동안 상기 웨이퍼에 대해 생성되는 출력 내의 개별 출력의 특성의 크기에 기초하여 검출되고, 상기 결함들의 사이즈에 기초하여 검출되지 않는다. 또 다른 실시예에서, 상기 검사 프로세스를 사용하여, 상기 결함들은 상기 검사 프로세스 동안 상기 웨이퍼에 대해 생성되는 출력 내의 개별 출력의 특성의 크기에 기초하여 검출되고, 상기 결함들의 사이즈에 기초하여 보고되지 않는다. 추가적인 실시예에서, 상기 검사 프로세스는, 상기 설계 내에서의 상기 상이한 위치들에 대응하는 상기 웨이퍼 상의 상이한 위치들에서 생성되는 출력이 식별될 수 있도록, 설계 데이터 공간에서 상기 검사 프로세스 동안 상기 검사 시스템에 의해 상기 웨이퍼에 대해 생성되는 출력의 위치를 결정하는 단계를 포함한다.
전술된 컴퓨터-구현 방법의 각각의 실시예들의 각각의 단계들은 여기서 기술된 바와 같이 추가로 수행될 수 있다. 또한, 전술된 컴퓨터-구현 방법의 각각의 실시예들은 여기서 기술된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다. 또한, 전술된 컴퓨터-구현 방법의 각각의 실시예들은 전술된 시스템들 중 임의의 시스템에 의해 수행될 수 있다.
또 다른 실시예는 웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법을 수행하기 위한 컴퓨터 시스템 상에서 실행가능한 프로그램 명령들을 포함하는 컴퓨터-판독가능한 매체에 관한 것이다. 상기 컴퓨터-구현 방법은 상이한 위치들에서 적어도 한가지 타입의 오류 메커니즘을 야기할 수 있는 결함에 기초하여 웨이퍼에 대한 설계 내에서의 상이한 위치들에 대한 로컬 속성의 값을 개별적으로 결정하는 단계를 포함한다. 상기 방법은 또한 상기 로컬 속성의 값에 기초한 상기 설계 내에서의 상이한 위치들에 대응하는 상기 웨이퍼 상의 상기 상이한 위치들에 대해 결함들이 보고될 감도를 결정하는 단계를 포함한다. 또한, 상기 방법은 상기 결정된 감도에 기초하여 상기 웨이퍼에 대한 검사 프로세스를 생성하는 단계를 포함한다.
전술된 컴퓨터-판독가능한 매체는 여기서 기술되는 실시예(들) 중 임의의 실시예에 따라 추가로 구성될 수 있다. 프로그램 명령들에 의해 실행가능한 컴퓨터-구현 방법의 각각의 단계들은 여기서 기술되는 바와 같이 추가로 수행될 수 있다. 또한, 프로그램 명령들에 의해 실행가능한 컴퓨터-구현 방법은 여기서 기술되는 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다.
추가적인 실시예는 웨이퍼에 대한 검사 프로세스를 생성 및 수행하도록 구성되는 시스템에 관한 것이다. 상기 시스템은 상이한 위치들에서 적어도 한가지 타입의 오류 메커니즘을 야기할 수 있는 결함에 기초하여 웨이퍼에 대한 설계 내에서의 상이한 위치들에 대한 로컬 속성의 값을 개별적으로 결정하도록 구성되는 컴퓨터 서브시스템을 포함한다. 상기 컴퓨터 서브시스템은 또한 상기 로컬 속성의 값에 기초한 상기 설계 내에서의 상이한 위치들에 대응하는 상기 웨이퍼 상의 상기 상이한 위치들에 대해 결함들이 보고될 감도를 결정하도록 구성된다. 또한, 상기 컴퓨터 서브시스템은 상기 결정된 감도에 기초하여 상기 웨이퍼에 대한 검사 프로세스를 생성하도록 구성된다. 상기 시스템은 또한 상기 웨이퍼 상에서 상기 검사 프로세스를 수행하도록 구성되는 검사 서브시스템을 포함한다.
전술된 시스템의 실시예는 여기서 설명된 실시예(들) 중 임의의 실시예에 따라 추가적으로 구성될 수 있다. 또한, 전술된 시스템의 실시예는 여기서 기술된 임의의 방법 실시예(들)의 임의의 단계(들)를 수행하도록 구성될 수 있다.
본 발명의 추가적인 장점들은 바람직한 실시예들에 대한 후속하는 상세한 설명의 이점으로써 그리고 첨부 도면들을 참조하여 당업자에게 명백해질 수 있다.
도 1은 웨이퍼에 대한 설계 내에서의 위치에서 적어도 한가지 타입의 오류 메커니즘을 야기할 수 있는 결함의 임계 반경이 어떻게 결정될 수 있는지에 대한 예의 플랜(plan) 뷰를 예시하는 개략도이다.
도 2는 웨이퍼에 대한 설계에서 피쳐의 중심으로부터의 거리의 함수로써 상이한 로컬 속성들의 값들을 도시하는 플롯이다.
도 3은 웨이퍼에 대한 검사 시스템을 생성하기 위한 컴퓨터-구현 방법을 수행하기 위한 컴퓨터에 의해 실행가능한 프로그램 명령들을 포함하는 컴퓨터-판독가능 매체의 일 실시예를 예시하는 블록도이다.
도 4는 웨이퍼 상에서 검사 프로세스를 생성 및 수행하도록 구성되는 일 실시예를 예시하는 블록도이다.
도 2는 웨이퍼에 대한 설계에서 피쳐의 중심으로부터의 거리의 함수로써 상이한 로컬 속성들의 값들을 도시하는 플롯이다.
도 3은 웨이퍼에 대한 검사 시스템을 생성하기 위한 컴퓨터-구현 방법을 수행하기 위한 컴퓨터에 의해 실행가능한 프로그램 명령들을 포함하는 컴퓨터-판독가능 매체의 일 실시예를 예시하는 블록도이다.
도 4는 웨이퍼 상에서 검사 프로세스를 생성 및 수행하도록 구성되는 일 실시예를 예시하는 블록도이다.
본 발명은 다양한 수정들 및 대안적인 형태들이 용이하지만, 이들의 특정 실시예들은 도면 내에 예시로서 도시되고, 여기서 상세하게 기술될 수 있다. 도면들은 축척에 맞지 않을 수 있다. 그러나 도면들 및 이에 대한 상세한 설명은 본 발명을 개시된 특정 형태로 제한하도록 의도되는 것이 아니며, 반면 본 발명은 첨부된 청구항들에 의해 정의된 것으로서 본 발명의 사상 및 범위 내에 속하는 모든 수정들, 등가물들 및 대안물들을 커버하는 것임이 이해되어야 한다.
여기서 사용되는 바와 같이, 용어 "웨이퍼"는 일반적으로 반도체 또는 비-반도체 물질로 형성된 기판들을 지칭한다. 이러한 반도체 또는 비-반도체 물질의 예들은, 단결정형 실리콘, 갈륨 비소, 및 인듐 인화물을 포함하지만 이에 제한되지 않는다. 이러한 기판들은 반도체 제조 장비들에서 공통적으로 확인(find) 및/또는 프로세싱될 수 있다.
웨이퍼는 기판 상에 형성되는 하나 이상의 층들을 포함할 수 있다. 예를 들어, 이러한 층들은 레지스트, 유전체 물질, 도전성 물질 및 반도전성 물질을 포함할 수 있지만, 이에 제한되지 않는다. 이러한 층들의 많은 상이한 타입들이 당해 기술분야에 공지되어 있으며, 여기서 사용되는 바와 같은 용어 웨이퍼는 모든 타입들의 이러한 층들을 포함하는 웨이퍼를 포함하도록 의도된다.
웨이퍼 상에 형성된 하나 이상의 층들은 패터닝될 수도 있고 패터닝되지 않을 수도 있다. 예를 들어, 웨이퍼는, 각각이 반복가능한 패터닝된 피쳐들을 가지는 복수의 다이들을 포함할 수 있다. 물질의 이러한 층들의 형성 및 프로세싱으로 궁극적으로 디바이스들이 완성될 수 있다. 집적 회로(IC)들과 같은 많은 상이한 타입들의 디바이스들이 웨이퍼 상에 형성될 수 있으며, 여기서 사용된 바와 같은 용어 웨이퍼는 당해 기술분야에 공지되어 있는 임의의 타입이 제조되고 있는 웨이퍼를 포함하도록 의도된다.
실시예들이 여기서 웨이퍼들에 대해 기술되지만, 실시예들은, 또한 마스크 또는 포토마스크라고 참조될 수도 있는, 레티클과 같은 다른 종류(specimen)에 대해 사용될 수 있다는 점이 이해되어야 한다. 많은 상이한 타입들의 레티클들이 당해 기술분야에 공지되어 있으며, 여기서 사용되는 바와 같은 용어들 "레티클", "마스크" 및 "포토마스크"는 당해 기술분야에 공지된 모든 타입들의 레티클들을 포함하도록 의도된다.
여기서 사용되는 바와 같은 용어 "설계"는 복잡한 시뮬레이션 또는 단순 기하학 및 부울 연산을 통해 물리적 설계로부터 유도되는 데이터 및 IC의 물리적 설계(레이아웃)를 지칭한다. 설계는 레이아웃 정보 뿐만 아니라 전기적 및 물질적 설계 정보 역시 포함할 수 있다. 기본적으로, 설계는 "디바이스"의 생성에 사용되는 임의의 설계 정보를 포함할 수 있다. 또한, 레티클 검사 시스템에 의해 획득되는 이미지 및/또는 이들의 파생물(derivatives)은 설계를 위한 "프록시" 또는 "프록시들"로서 사용될 수 있다. 이러한 레티클 이미지 또는 그 파생물은 설계를 사용하는 여기서 기술된 임의의 실시예들에서의 설계에 대한 대체물로서의 역할을 할 수 있다. 상기 설계는, 공동 소유된, 2007년 7월 5일 미국 특허 출원 공보 제 2007/0156379호로서 공개된 Kulkarni 등에 의한 미국 특허 출원 제 11/561,735호, 및 2007년 12월 13일 미국 특허 출원 공보 제 2007/0288219 호로서 공개된 Zafar 등에 의한 제 11/561,659 호에 기재된 임의의 다른 설계 데이터 또는 설계 데이터 프록시들을 포함할 수 있으며, 상기 특허 출원들 모두는 2006년 11월 20일에 출원되었으며, 여기서 완전히 설명되는 것처럼 참조로서 통합된다.
이제 도면들을 참조하면, 그림들이 축척에 맞게 그려지지 않았다는 점이 주목된다. 특히, 그림들의 엘리먼트들 중 일부의 스케일은 엘리먼트들의 특성들을 강조하기 위해 매우 강조된다. 또한, 그림들이 동일한 스케일로 그려지지 않았다는 점이 주목된다. 유사하게 구성될 수 있는 둘 이상의 도면들에 도시된 엘리먼트들은 동일한 참조 번호들을 사용하여 표시되었다.
일 실시예는 웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법에 관한 것이다. 검사 프로세스는 다수의 상이한 타입들의 검사 프로세스들일 수 있다. 예를 들어, 검사 프로세스는 명시야(bright field: BF) 검사 프로세스일 수 있다. 또 다른 예에서, 검사 프로세스는 암시야(dark field: DF) 검사 프로세스일 수 있다. 검사 프로세스는 또한 웨이퍼의 동일한 스캔시 또는 다수 번의 스캔 시 웨이퍼에 대해 오직 한가지 타입의 검사 또는 상이한 타입들의 검사를 수행하는 것을 포함할 수 있다. 예를 들어, 검사 프로세스는 웨이퍼의 DF 및 BF 검사 모두를 수행하는 것을 포함할 수 있다. 또한, 검사 프로세스는, 가능하게는 전술된 검사 타입들과 함께, 당해 기술 분야에 공지된 임의의 다른 타입의 검사를 수행하는 것을 포함할 수 있다.
방법은 상이한 위치들에서 적어도 한가지 타입의 오류 메커니즘을 야기할 수 있는 결함에 기초하여 웨이퍼에 대한 설계 내에서의 상이한 위치들에 대한 로컬 속성의 값을 개별적으로 결정하는 단계를 포함한다. 설계 내에서의 상이한 위치들은 다수의 상이한 방식들로 정의될 수 있다. 예를 들어, 상이한 위치들은 임의의 또는 미리 결정된 방식으로 정의될 수 있고 임의의 적절한 디멘젼들을 가질 수 있다. 상이한 위치들 각각은 또한 동일한 디멘젼을 가질 수 있다. 상이한 위치들의 디멘젼들은 로컬 속성의 값이 설계에 대해 상대적으로 높은 해상도를 가지고 또는 상대적으로 낮은 해상도를 가지고 결정되도록 선택될 수 있다. 상이한 위치들이 정의되는 해상도는 예를 들어, 검사 프로세스를 수행하기 위해 사용될 검사 시스템의 해상도 또는 픽셀 사이즈에 따라 달라질 수 있다. 예를 들어, 로컬 속성의 값이 설계에 대해 결정되는 해상도는 웨이퍼 상에 인쇄되는 설계에 대해 검사 시스템에 의해 출력이 생성될 해상도에 대응할 수 있다. 또한, 상이한 위치들은 상이한 위치들이 설계 전체에 걸쳐 있도록 설계 내에 정의될 수 있다.
로컬 속성은 상이한 위치들에서 적어도 한가지 타입의 오류 메커니즘에 기초한다는 점에서 "로컬"이다. 다시 말해, 로컬 속성은 전체보다 더 적은 설계에 대한 정보 또는 속성들에 기초하여 결정되지만, 단지 각각의 위치보다 더 큰 전체 설계의 일부분에 대한 정보 또는 속성들에 기초하여 결정되며, 해당 부분은 설계 그 자체 및 적어도 하나의 오류 메커니즘에 따라 달라질 수 있다. 예를 들어, 오류 메커니즘이 단락(short)인 경우, 설계 내의 한 위치에 대한 로컬 속성의 값을 결정하기 위해 사용되는 설계에 대한 정보 또는 속성들은 해당 위치에 결함이 있는 경우 단락될 수 있는 설계 내의 피쳐들에 대한 정보 또는 속성들을 포함할 수 있다. 따라서, 설계 내의 위치에 대한 로컬 속성의 값을 결정하는 것은, 설계 내의 다른 상이한 위치들에서 설계에 대한 속성들 및 정보를 포함할 수 있는, 위치를 둘러싸는 설계 내의 "이웃"에 관한 정보 또는 이에 대한 속성을 사용하여 수행될 수 있다. 그러나, 결정된 로컬 속성의 각각의 값은 설계에서의 오직 하나의 상이한 위치에 대해서 결정된다. 예를 들어, 로컬 속성의 값은 하나의 위치에 대해 결정되지 않으며, 이후, 다수의 다른 상이한 위치들에 할당된다. 추가로, 로컬 속성의 값은 다수의 상이한 위치들에 대해 집합적으로 결정되지 않는다. 또한, 로컬 속성의 값이 기초하고 있는 적어도 하나의 오류 메커니즘이 전체 실패(예를 들어, 설계에 대응하는 디바이스의 완전한 실패)를 야기할 수 있다 할지라도, 로컬 속성의 값은 여전히 설계에 대한 로컬 속성들 또는 로컬 정보에만 기초하여 결정된다. 비록 로컬 속성의 값이 기초할 수 있는 오류 메커니즘의 타입의 예로서 위에서 단락이 사용되었지만, 적어도 한가지 타입의 오류 메커니즘은 당해 기술분야에 공지된 임의의 다른 타입의 오류 메커니즘(예를 들어, 개방 등)을 포함할 수 있다. 또한, 로컬 속성의 값은 (예를 들어, 임의의 적절한 방식으로 결정될 수 있는 임의의 주어진 위치에서 어떤 타입(들)의 오류 메커니즘이 설계에 발생하기 쉬운지에 따라) 설계 내의 상이한 위치들에서 상이한 오류 메커니즘들에 기초하여 결정될 수 있다.
일 실시예에서, 로컬 속성의 값은 상이한 위치들에서 적어도 한가지 타입의 오류 메커니즘을 야기할 수 있는 결함의 임계 반경이다. 또 다른 실시예에서, 로컬 속성의 값을 개별적으로 결정하는 것은 설계를 위한 설계 데이터를 사용하여 수행된다. 예를 들어, 로컬 속성의 값을 개별적으로 결정하는 것은 설계를 위한 설계 데이터(예를 들어, 그래픽 데이터 스트림(GDS))로부터 임계 반경 및/또는 로컬 설계 정보와 같은 로컬 임계 속성들을 추출하는 것을 포함할 수 있다. 로컬 설계 정보는 검사 위치의 이웃으로부터의 설계 정보로서 일반적으로 정의될 수 있다. 예를 들어, 임계 반경은 여기서 기술되는 실시예들에서 사용될 수 있는 로컬 설계 속성이다. 다각형 밀도(polyggon density)는 여기서 기술되는 실시예들에서 사용될 수 있는 또 다른 로컬 설계 속성이다. 설계를 위한 설계 데이터는 고객과 같은 임의의 적절한 소스로부터 획득될 수 있다. 또한, 로컬 속성의 값은 웨이퍼로부터의 광에 응답하는 임의의 출력에 대한 속성들 또는 이에 대한 정보에 기초하여 결정되지 않을 수 있다. 예를 들어, 로컬 속성의 값은 설계에서 적어도 한가지 타입의 오류 메커니즘을 야기할 수 있는 결함들에 관한 정보 및 설계 그 자체에 기초하여 결정되지만, 검사 프로세스 동안 설계가 어떻게 검사 시스템에 의하여 검출되는 광에 영향을 미칠지에 대한 정보에 기초하여 결정되지는 않는다. 또한, 로컬 속성의 값은 디바이스의 기능에 대한 설계에서의 피쳐들의 중요도에 기초하는 것이 아니라, 여기서 기술되는 바와 같이 결정될 수 있다. 예를 들어, 로컬 속성의 값이 한 위치에서의 결함이 야기할 수 있는 적어도 한 가지 타입의 오류 메커니즘에 기초하여 결정된다 할지라도, 로컬 속성의 값은 상기 적어도 한가지 타입의 오류(20) 메커니즘에 의해 영향을 받을 수 있거나 받을 피쳐들의 중요도에 기초하지 않는다.
임계 반경 r(x,y)은 결함의 중심이 (x, y) 상에 있는 경우 발생할 개방 및 단락과 같은 상이한 타입들의 메커니즘에 대한 최소 결함 반경이다. 예를 들어, 도 1에 도시된 바와 같이, 결함이 웨이퍼 상에 형성된 2개의 패터닝된 피쳐들(12 및 14) 사이의 위치(10)에 위치되는 경우, 결함의 중심은 패터닝된 피쳐(12)로부터 거리(R1) 및 패터닝된 피쳐(14)로부터 거리(R2)에 위치된다. 따라서, 결함은 결함의 반경이 R2 이상인 경우 단락을 야기할 것이다. 따라서, 위치(10)에 위치된 결함의 임계 반경은 R2(rshort(x, y) = R2)이다. 임계 반경은 임계 영역을 계산하기 위한 수단으로서 Wagner 등에 의한 "An interactive VLSI CAD tool 30 for yield estimation," IEEE Transactions on Semiconductor Manufacturing, (1995)에 의해 소개되었다. 반경 r을 가지는 주어진 결함에 대해, 임계 반경 A(r)은 다음 수식 
을 사용하여 결정될 수 있다. 임계 영역은 이러한 수식을 사용하여 여기서 기술되는 실시예들에서 결정될 수 있다. 임계 반경을 결정하기 위해 사용될 수 있는 또 다른 알고리즘은, 여기서 완전히 설명된 것처럼 참조로 통합되는, Satya 등에 공동 소유되는 미국 특허 제6,918,101호에 기술된다. 임계 반경은 본 특허에 기술되는 것으로서 여기서 기술된 실시예들에서 결정될 수 있다.
임계 영역 분석(CAA)은 또한 다수의 다른 방식들로 수행될 수 있다. 예를 들어, 임계 영역 정보는, 여기서 완전히 설명된 것처럼 참조로 통합되는, Satya 등에 의해 공동 소유된 미국 특허 제 6,813,572 호에 기술된 바와 같이 여기서 기술되는 실시예들에서 결정될 수 있다. 또한, 임계 영역 정보는 여기서 완전히 설명된 것처럼 참조로 통합되는, Satya 등에 의해 공동 소유된 미국 특허 제 6,751,519호 및 Satya 등에 의해 공동 소유된 미국 특허 제 6,948,141호에 기술된 바와 같이 반도체 설계 데이터에 대해 결정될 수 있다. 여기서 기술된 실시예들은 이들 특허들에 기술된 임의의 단계(들)를 포함할 수 있다.
또 다른 실시예에서, 로컬 속성의 값은 상이한 위치들에서의 설계의 하나 이상의 피쳐들, 상이한 위치들에 가까운 설계의 하나 이상의 피쳐들, 또는 이들의 일부 조합의 적어도 하나의 디멘젼의 함수로써 결정된다. 예를 들어, 임계 반경은 감도를 결정하기 위해 여기서 기술된 바와 같이 사용될 수 있는 단지 하나의 로컬 설계 속성이다. 전술된 바와 같이, 임계 반경은 설계에서의 하나 이상의 피쳐들(예를 들어, 라인 폭 및 라인 공간)의 적어도 하나의 디멘젼의 함수일 수 있다. 또한, 설계에서의 하나 이상의 피쳐들(예를 들어, 라인 폭 및 라인 공간)의 적어도 하나의 디멘젼의 다른 함수들이 여기서 추가로 기술된 바와 같이 감도를 결정하기 위해 사용될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 90 nm의 폭을 가지는 공간 또는 라인과 같은 피쳐에 대해, 차트는 피쳐의 중심으로부터 nm 단위인 거리의 함수로써 임계 반경(cr)의 값들을 nm로 나타낸다. 또한, 도 2는 피쳐의 중심으로부터 nm인 거리의 함수로써 라인 폭 및 라인 공간(lwls)의 또 다른 함수의 값들을 nm로 나타낸다. 특히, 피쳐의 중심은 플롯의 0 nm에 위치된다. 따라서, 피쳐가 90 nm의 폭을 가지므로, 피쳐는 플롯의 x 축 상에서 -45 nm에서 45 nm까지 확장한다. 도 2에 추가로 도시된 바와 같이, 임계 반경의 값들은 피쳐의 센터로부터 하나의 함수를 가지는 반면, 라인 폭 및 라인 공간의 값들은 피쳐의 센터로부터 상이한 함수를 가진다. 예를 들어, 임계 반경은 라인 폭 또는 라인 공간의 하나의 함수를 가질 수 있다. 임계 반경은 여기서 기술된 바와 같이 결정될 수 있다. 그러나, 로컬 속성의 값은 또한 라인 폭 또는 라인 공간의 또 다른 함수에 의해 결정될 수 있다. 또한, 공간에서의 3차원의 피쳐들의 높이 정보가 로컬 설계 속성을 추출하기 위해 사용될 수 있다. 임의의 이러한 상이한 로컬 속성들의 값들은 여기서 기술된 바와 같이 사용될 수 있다.
그것의 적어도 하나의 디멘젼이 로컬 속성을 결정하는데 사용되는 상이한 위치들 중 임의의 하나에 근접한 설계의 하나 이상의 피쳐들은, 그 위치로부터 일부 거리만큼 떨어져서 위치되며, 그러한 관점에서 그 위치에 인접하지 않은, 하나 이상의 피쳐들을 포함할 수 있다. 그러나, 하나 이상의 피쳐들은 하나 이상의 피쳐들과 위치 사이에 위치된 어떠한 다른 피쳐도 존재하지 않는다는 점에 있어서, 상이한 위치들에 근접할 수 있다. 또한, 그것의 적어도 하나의 디멘젼이 로컬 속성을 결정하기 위해 사용되는 하나 이상의 피쳐들은 위치로부터 상이한 거리들에 위치될 수 있다.
일부 실시예들에서, 로컬 속성의 값을 개별적으로 결정하는 것은 검사 프로세스를 수행할 검사 시스템의 하나 이상의 파라미터들 및 상이한 위치들에서 적어도 한가지 타입의 오류 메커니즘을 야기할 수 있는 결함에 기초하여 수행된다. 예를 들어, 여기서 추가로 기술되는 로컬 설계 정보 중 임의의 정보와 같은 로컬 설계 정보는 로컬 속성의 값을 결정하기 위해 검사 시스템 파라미터(들)(광각과 같은 이미지 세팅들)과 조합될 수 있다.
일부 실시예들에서, 상이한 위치들은 설계 전체에 걸쳐 있다. 예를 들어, 로컬 속성의 값을 개별적으로 결정하는 것은 각각의 픽셀에서의 설계를 위한 설계 데이터(예를 들어, GDS)로부터의 임계 반경과 같은 로컬 임계 또는 설계 속성들을 추출하는 것을 포함할 수 있다. 이러한 방식으로, 상이한 위치들 각각은 설계에서 한 픽셀로서 정의될 수 있다. 설계에서의 픽셀들은 검사에서의 픽셀들에 대응할 수 있다. 이러한 방식으로, 로컬 임계 또는 설계 속성들은 검사에서의 각각의 픽셀에 대해 추출될 수 있다. 그러나, 설계에서의 각각의 픽셀은 설계 데이터로부터 추출되므로 검사 픽셀 사이즈보다 더 작을 수 있다. 따라서, 로컬 속성의 값은 전체 설계에 걸쳐 상이한 위치들에서 개별적으로 결정될 수 있다. 전체 설계에 걸쳐 로컬 속성의 값을 결정하는 것은, 웨이퍼 상에 인쇄된 전체 설계(또는 웨이퍼 상의 설계의 전체 영역)가 검사 프로세스에서 검사될 것인 경우 특히 유리할 수 있다. 그러나, 검사 프로세스가 웨이퍼 상에 인쇄된 설계의 일부분만 또는 웨이퍼 상의 설계의 전체 영역의 일부분만을 검사하는 단계를 포함할 경우(예를 들어, 검사 프로세스의 커버리지 모드가 다이 영역의 100% 미만인 경우), 로컬 속성의 값은 검사될 설계의 전체 영역의 일부분에 대해서만 또는 설계의 일부분에 대해서만 개별적으로 결정될 수 있다.
전술된 로컬 속성들은 여기서 추가로 기술되는 다수의 상이한 방식들로 검사시 사용될 수 있다. 예를 들어, 방법은 로컬 속성의 값에 기초하여 설계 내에서의 상이한 위치들에 대응하는 웨이퍼 상의 상이한 위치들에 대해 결함들이 보고될 감도를 결정하는 단계를 포함한다. 이러한 방식으로, 여기서 기술되는 실시예들은 로컬 설계 정보를 사용하여 감도를 결정한다. 예를 들어, 여기서 기술되는 실시예들은 검사 감도를 결정할 시, 통상적으로 수율 예측의 일부분이었던, 설계 기반 중요도 분석을 이용한다. 이러한 방식으로, 여기서 기술되는 실시예들은 검사 감도를 가지고 수율에 도달(connect)하기 위해 설계 기반 정보를 사용할 수 있다. 예를 들어, 임계 반경과 같은 로컬 속성의 값들 및 여기서 기술되는 바와 같이 결정될 수 있는, 수율에 관련된, 전술된 다른 임계 속성들은 검사 감도를 결정하기 위해 사용될 수 있다. 이러한 방식으로, 여기서 기술되는 실시예들은 검사 감도를 결정하기 위해 임계 반경 및 다른 임계 속성들 또는 다른 설계 기반 임계 속성들을 사용할 수 있다. 웨이퍼에 대한 설계 내에서의 상이한 위치들 중 적어도 일부가 로컬 속성의 상이한 값들을 가질 것이므로, 상이한 위치들 중 적어도 일부에 대해 결정되는 감도는 상이할 것이다. 따라서, 설계 내의 상이한 위치들 중 적어도 일부 및 웨이퍼 상의 대응하는 위치들에 대해 사용되는 감도는 상이할 것이다.
따라서, 여기서 기술되는 실시예들은 검사 감도를 결정하기 위한 것인 신규한 방식으로 여기서 기술되는 임계 반경 및/또는 다른 로컬 속성들을 사용할 수 있는 한편, 임계 반경 및 다른 로컬 속성들은 임계 영역 분석 및 수율 예측을 위해 통상적으로 사용되었다. 따라서, 여기서 기술되는 실시예들은 설계 기반 중요도 분석을 결함 검출에 본질적으로 도입한다. 용어 "검사 감도를 결정하기 위해 설계 기반 중요도 분석을 사용하는 것"은 여기서 용어 "결함 검출을 위해 임계 반경 및 다른 임계 속성들을 사용하는 것" 및 "설계 기반 감도 맵"과 상호교환가능하게 사용된다. 여기서 기술된 실시예들은 여기서 추가로 기술될 바와 같이 검사 감도를 향상시키기 위해 사용될 수 있다. 특히, 실시예들은 검사 감도를 향상시키기 위해 설계 기반 임계 속성들을 사용한다.
일 실시예에서, 로컬 속성의 값은 감도와 역 관계를 가진다. 예를 들어, 로컬 속성의 값이 임계 반경을 가지는 경우, 임계 반경이 감소함에 따라, 감도가 감소해야 한다. 또한, 여기서 추가로 설명될 바와 같이, 방법은 로컬 속성의 값들의 맵을 생성할 수 있다. 이러한 방식으로, 더 낮은 값들을 가지는 맵 내의 픽셀들에 대한 로컬 속성의 값 및 전술된 감도 사이의 관계에 대해, 픽셀들에서의 감도는 더 높아야 한다. 그러나, 로컬 속성의 값은 감도에 대해 다른 관계들을 가질 수 있다. 예를 들어, 로컬 속성의 값이 다각형 밀도인 경우, 다각형 밀도가 증가함에 따라, 감도가 증가해야 한다. 따라서, 로컬 속성의 값은 감도에 대해 역 관계를 가지지 않을 수도 있다.
감도가 결정되는 방식은 설계에서 상이한 위치들에서 값들이 결정되는 로컬 속성에 따라 달라질 수 있다. 예를 들어, 로컬 속성이 임계 반경인 경우, 감도는 임계 반경 바로 미만의 값 또는 임계 반경에 대응하는 값이도록 결정될 수 있다. 또 다른 예에서, 로컬 속성이 임계 반경인 경우, 임계 반경의 최소의 결정된 값들에 대한 감도는 가능한 최고의 감도로서 결정될 수 있고, 임계 반경의 최대의 결정된 값들에 대한 감도는 가능한 최저의 감도가 되도록 결정될 수 있다. 최소의 값 및 최대의 값 사이에 있는 임계 반경의 결정된 값들에 대한 감도는 가능한 최고의 감도 및 가능한 최저의 감도 사이의 감도인 것으로 결정될 수 있다. 또한, 감도가 결정되는 방식은 검사 프로세스에서 사용될 결함 검출 알고리즘 및/또는 방법에 따라 달라질 수 있다. 예를 들어, 결함 검출 알고리즘 및/또는 방법이 "계속 가변적인" 감도를 가지거나 세그먼트들을 사용하지 않는 경우, 로컬 속성의 각각의 상이한 값은 상이한 감도와 연관될 수 있다. 이러한 경우들에서, 로컬 속성의 값 및 감도는 역의(inverse), 그리고 또한 가능하게는 선형 관계를 가질 수 있다. 그러나, 결함 검출 알고리즘 및/또는 방법이 상이한 감도들과 연관될 수 있는 세그먼트들을 사용하는 경우, 로컬 속성의 값들의 상이한 범위들은 (여기서 추가로 기술되는 바와 같이) 세그먼트와 연관될 수 있고, 따라서, 상기 세그먼트와 연관된 감도와 연관될 수 있거나, 또는 감도는 하나의 세그먼트와 연관된 로컬 속성의 상이한 값들에 대해 집합적으로 결정될 수 있다.
일 실시예에서, 결정된 감도는 결함들이 웨이퍼 상의 상이한 위치들에 위치될 감도와는 상이하다. 예를 들어, 여기서 기술된 바와 같이, 결정된 감도는 감도들이 보고될 감도이며, 이는 감도들이 검출될 감도와 동일하지 않을 수 있다. 따라서, 결정된 감도는 검사 감도일 수 있다. 이러한 방식으로, 검사 감도는 검출 감도와 동일하지 않을 수 있다. 예를 들어, 결함들은 하나의 감도를 가지고 검출될 수 있고, (예를 들어, 일부 기준들에 기초하여 검출된 결함들을 필터링하고 이에 의해 보고된 감도에 도달함으로써) 이후 또 다른 감도에서 보고될 수 있다.
추가적인 실시예에서, 감도는 결함들이 웨이퍼 상의 상이한 위치들에서 검출되고 웨이퍼 상의 상이한 위치들에 대해 보고될 감도이다. 또한, 전술된 바와 같이, 로컬 속성은 임계 반경일 수 있다. 이러한 방식으로, 여기서 기술되는 실시예들은 신규한 방식으로(예를 들어, 검출 감도를 결정하기 위해) 임계 반경을 사용할 수 있다. 그러나, 여기서 기술된 로컬 설계 속성들 중 임의의 속성은 설계에서의 패턴들의 중요도에 기초하여 검출 감도를 결정하기 위해 결함 검출에서 사용될 수 있다. 따라서, 결함들이 검출되는 감도는 결함들이 보고되는 감도와 동일할 수 있다. 이러한 방식으로, 검출되는 결함들 모두가 또한 보고될 수 있다. 따라서, 결함들은 보고되기 전에 필터링되지 않을 수도 있다.
여기서 기술된 바와 같이 결정되는 감도와는 무관하게, 결함들은 임의의 적절한 방식으로 보고될 수 있다. 예를 들어, 결함들은 웨이퍼 상에서 검사 프로세스를 수행하고, 검사 프로세스의 결과들을 생성하고, 결과들이 사용자에게 디스플레이될 수 있도록 결과들을 저장함으로써 보고될 수 있고, 여기서 기술되는 방법 및/또는 시스템 실시예들에서 사용될 수 있고, 또 다른 방법 및/또는 시스템에 의해 사용될 수 있는 등의 식이다. 검사 프로세스의 결과들은 임의의 적절한 포맷(예를 들어, KLARF 파일)을 가질 수 있고, 여기서 기술되는 것들 중 어느 것이라도 포함하는 임의의 적절한 저장 매체에 저장될 수 있다. 또한, 검사 결과들은 웨이퍼 상에서 검출되는 결함들에 관한 임의의 적절한 정보를 포함할 수 있다.
또 다른 실시예에서, 감도는 검사 프로세스 동안 웨이퍼에 대해 생성되는 출력에서의 개별 출력의 특성의 크기에 대한 감도이다. 예를 들어, 개별 출력의 특성의 크기는 결함에 대응하는 개별 출력의 강도의 크기 또는 "결함 크기"일 수 있다. 결함 출력이 결함 크기가 결함에 대응하는 개별 출력의 그레이 레벨을 참조하는 반면 결함 사이즈가 일반적으로 결함에 대응하도록 결정되는 개별 출력의 픽셀 수를 참조한다는 점에 있어서, 결함 크기는 결함 사이즈와는 상이하다. 이러한 방식으로, 결함 크기는 결함이 얼마나 "강한지" 또는 결함이 검사 시스템에 의해 검출되는 광을 얼마나 세게 반사 또는 산란시키는지에 대응한다. 일부 경우들에서, 결함 크기는 결함 이미지와 기준 이미지 사이의 차이의 절대값일 수 있다. 따라서, 검출 크기는 상이한 개수의 현재 사용되는 결함 검출 알고리즘을 사용하여 결정될 수 있다. 예를 들어, 웨이퍼에 대해 생성되는 출력의 다이-대-다이 비교를 수행하고 이후 웨이퍼 상에서 결함들을 검출하기 위해 상기 비교의 결과들을 임계화하는 결함 검출 알고리즘은 결함 크기(예를 들어, 다이-대-다이 비교의 결과들)를 결정하기 위해 사용될 수 있다. 따라서, 여기서 기술되는 실시예들은 설계 기반 중요도 기반 분석과 검사시의 결함 크기 사이의 연결을 구축할 수 있다. 추가적으로, 전술된 바와 같이, 로컬 속성은 임계 반경일 수 있다. 따라서, 여기서 기술된 실시예들은 결함 크기와 임계 반경을 조합시킬 수 있다. 다시 말해, 임계 반경이 본질적으로 여기서 기술된 바와 같은 결함 검출에 사용될 수 있으므로 임계 반경은 결함 크기와 조합될 수 있고, 결함 검출은 결함 크기를 임계화함으로써 수행될 수 있다. 그러나, 여기서 기술되는 다른 로컬 속성들 중 임의의 속성이 또한 유사한 방식으로 결함 크기와 조합될 수 있다. 이러한 방식으로, 여기서 기술된 실시예들은 결함 사이즈 정보에 의존하거나 결함 사이즈 정보를 사용하지 않을 수 있다.
결함들이 상대적으로 또는 실질적으로 작은 경우, 여기서 기술된 실시예들은, 문제가 되는 것이 결함 사이즈들이 아닌 결함 크기들일 수 있으므로 특히 유리할 수 있다. 예를 들어, 검사 시스템에 의해 보고되는 결함 사이즈는 검사 시스템의 이미징 서브시스템의 한계들(예를 들어, 해상도 및/또는 픽실레이션(pixilation)의 한계들) 및 검사 알고리즘의 한계들로 인해 신뢰가능하지 않을 수 있다. 따라서, (예를 들어, 스캐닝 전자 현미경(SEM) 리뷰에 의해 결정되는) "실제" 결함 사이즈는 검사(예를 들어, BF 검사)에 의해 결정되는 결함 사이즈와 실질적으로 상이할 수 있다. 결함 사이즈는 실질적으로 작은 결함들에 대해서 반드시 신뢰가능한 것은 아니다. 예를 들어, 1개 픽셀 내지 2개 픽셀의 결함 사이즈의 차이는 실제 결함 사이즈의 어떠한 차이가 아니라, 오직 픽셀화로 인한 것일 수 있다. 반면, 실질적으로 작은 결함들에 대한 결함 크기 또는 에너지가 보다 더 신뢰가능할 수 있다.
일부 실시예들에서, 방법은 설계 내에서의 상이한 위치들의 함수로써 로컬 속성들의 값들의 맵을 생성하는 단계를 포함한다. 예를 들어, 방법은 설계 내에서의 상이한 위치들의 함수로써 임계 반경 값들 또는 임의의 다른 로컬 속성 값들의 맵을 생성하는 단계를 포함할 수 있다. 일부 이러한 실시예들에서, 맵에서의 상이한 그레이 레벨들은 임계 반경 또는 다른 로컬 속성의 상이한 값들에 대응할 수 있다. 예를 들어, 각각의 그레이 레벨은 임계 반경의 1 nm에 대응할 수 있다. 다시 말해, 각각의 그레이 레벨 증분은 임계 반경에서의 1 nm 증분에 대응할 수 있다. 따라서, 맵은 설계의 디멘젼들에 대해 상이한 위치들의 디멘젼들에 의해 정의되는 해상도를 가지는 그레이 레벨 이미지일 수 있다. 그러나, 맵은 상이한 위치들의 함수로써 로컬 속성의 값들을 도시하는 2차원(2D) 플롯 또는 상이한 위치들의 함수로써 로컬 속성의 값들의 3차원(3D) 플롯과 같은 임의의 적절한 포맷을 가질 수 있다.
로컬 속성이 임계 반경인 예에서, 방법은 웨이퍼에 대한 설계 데이터로부터 웨이퍼의 검사 이전에 임계 반경 맵을 생성하는 단계를 포함할 수 있다. 임계 반경 맵은 임계 영역 맵 내의 각각의 값이 설계에서 오류를 야기할 수 있는 결함의 반경인 임계 영역 맵이다. 특히, 임계 반경 맵은 맵에서의 상이한 위치들에서 단락 또는 개방과 같은 오류를 야기할 수 있는 최소 결함 사이즈를 포함할 수 있다. 예를 들어, 방법의 실시간 구현에 있어서, 설계 데이터는 임계 반경 맵, 즉, 맵 내의 각각의 값이 설계에서 오류를 야기할 수 있는 결함 사이즈의 반경을 표시하는 임계 영역 맵의 3D 버전을 생성하기 위해 사전-프로세싱될 수 있다. 이러한 방식으로, 여기서 기술되는 실시예들은 임계 반경 맵을 생성하기 위해 설계를 사전프로세싱하는 단계를 포함할 수 있다는 점에서 유리하다. 설계 데이터로부터 임계 반경 맵을 생성하는 단계는 임의의 적절한 방법 또는 시스템을 사용하여 수행될 수 있다. 예를 들어, 임계 반경 맵을 생성하기 위한 하나의 효율적인 방법은 Satya 등에 공동 소유된 미국 특허 제 6,918,101호에서 기술되며, 이는 여기에 완전히 설명되는 것처럼 참조로 통합된다. 여기서 기술된 실시예들은 이 특허에서 기술되는 임의의 방법(들)의 임의의 단계(들)를 포함할 수 있다. 또한, 여기서 기술되는 임의의 다른 로컬 속성 값들의 맵은 (예를 들어, 웨이퍼의 검사 이전에 웨이퍼에 대한 설계 데이터를 사전 프로세싱함으로써) 유사한 방식으로 생성될 수 있다.
로컬 속성의 값들의 맵은 웨이퍼에 대한 설계 데이터를 포함하지 않을 수 있다. 이러한 방식으로, 생성된 맵은 웨이퍼에 대한 오리지널 설계를 포함하지 않을 수 있다. 따라서, 검사 프로세스가 검사 프로세스가 맵을 사용하도록 여기서 기술된 바와 같이 생성되는 경우, 이러한 맵을 포함하거나 사용하는 검사 프로세스에 대한 사양서(recipe)는 디바이스 설계의 공유와 관련된 임의의 지적 재산권 이슈 없이 휴대용일 수 있다.
한가지 이러한 실시예에서, 감도의 결정은 맵을 사용하여 수행된다. 예를 들어, 맵이 설계 내의 상이한 위치들에 대한 로컬 속성의 값들을 포함하므로, 맵은 설계 내의 상이한 위치들에 대응하는 웨이퍼 상의 상이한 위치들에 대해 여기서 기술되는 바와 같이 감도를 결정하기 위해 사용될 수 있다.
일 실시예에서, 감도의 결정은 설계 내의 상이한 위치들의 함수로써 웨이퍼 상의 상이한 위치들에 대해 결점들이 보고될 감도들의 맵을 생성하는 것을 포함한다. 이러한 방식으로, 여기서 기술되는 실시예들은 임계 반경 또는 여기서 기술되는 임의의 다른 로컬 속성들과 같은 로컬 임계 또는 설계 속성들을 사용하거나 이에 기초하여 설계 기반 감도 맵을 생성하는 단계를 포함할 수 있다. 예를 들어, 여기서 기술되는 실시예들은 검사 감도의 결정 및 설계 기반 감도 맵의 생성 시 설계 기반 중요도 분석을 이용하는 것을 포함할 수 있다. 전술된 바와 같이, 로컬 속성의 값은 감도에 대해 역 관계를 가질 수 있다. 예를 들어, 감도의 값은 본질적으로 임계 반경의 역일 수 있다. 이러한 방식으로 감도 맵은 본질적으로 임계 반경 맵의 역일 수 있다. 또한, 감도 맵에서의 그레이 레벨들은 상이한 감도 값들에 대응할 수 있다. 예를 들어, 각각의 그레이 레벨은 10 nm의 결함 사이즈에 대한 감도에 대응할 수 있다. 이러한 방식으로, 맵 내의 픽셀에서 맵이 더 높은 값일수록, 픽셀에서의 감도가 더 높아야 한다. 그러나, 여기서 기술된 바와 같이, 감도는 로컬 속성에 대해 임의의 관계를 가질 수 있고, 상기 관계는 로컬 속성에 따라 달라질 수 있다. 또한, 감도 맵은, 설계의 하나 이상의 피쳐들(예를 들어, 라인 폭 또는 라인 공간)의 적어도 하나의 디멘젼의 하나의 함수인, 임계 반경에 의해 정의될 수 있다. 또한, 감도 맵은 설계의 하나 이상의 피쳐들(예를 들어, 라인 폭 또는 라인 공간)의 적어도 하나의 디멘젼의 또 다른 함수에 의해 정의될 수 있다. 또한, 감도들의 맵이 로컬 속성들의 값들의 맵을 사용하여 생성될 수 있지만, 감도들의 맵은 여기서 기술되는 임의의 포맷을 가지는 로컬 속성의 값들을 사용하여 생성될 수 있다.
감도 맵은 여기서 기술되는 바와 같이 추가로 구성될 수 있다. 예를 들어, 감도 맵은 설계의 디멘젼들에 대해 상이한 위치들의 디멘젼들에 의해 정의되는 해상도를 가지는 그레이 레벨 이미지일 수 있다. 그러나, 맵은 상이한 위치들의 함수로써 감도의 값들을 도시하는 2D 플롯 또는 상이한 위치들에 대한 함수로써 감도의 값들의 3D 플롯과 같은 임의의 적절한 포맷을 가질 수 있다. 또한, 감도의 값들의 맵은 설계 데이터를 포함하지 않을 수 있다. 이러한 방식으로, 생성된 맵은 웨이퍼에 대한 오리지널 설계를 포함하지 않을 수도 있다. 따라서, 검사 프로세스가 맵을 사용하도록 여기서 추가로 설명된 바와 같이 검사 프로세스가 생성되는 경우, 이러한 맵을 포함하거나 사용할 수 있는 검사 프로세스에 대한 사양서는 디바이스 설계의 공유와 관련된 어떠한 지적 재산권 이슈들 없이 휴대가능할 수 있다.
일 실시예에서, 감도의 결정은 설계 내의 상이한 위치들을 로컬 속성의 값에 기초하여 상이한 그룹들에 할당하고, 이에 의해, 적어도 유사한 잡음 통계치들을 가질 설계 내의 상이한 위치들에 대응하는 웨이퍼 상의 상이한 위치들을 동일한 그룹에 할당하는 것을 포함한다. 예를 들어, 여기서 기술되는 로컬 설계 속성들 중 임의의 속성은 로컬 속성의 적어도 유사한 값들을 가지는 설계 내의 상이한 위치들의 세그먼트들, 영역들 또는 그룹들을 생성하기 위해 결함 검출 시 사용될 수 있다. 또한, 그룹에 대해 여기서 기술되는 로컬 설계 속성들을 사용하여, 설계 내에서의 상이한 위치들은 유사한 잡은 통계치들과 함께 설계에서 픽셀들을 그룹화시키려 한다. 이러한 방식으로 설계에서 상이한 위치들을 그룹화하는 것은 적어도 유사한 잡음 통계치들을 가질 웨이퍼 상의 대응하는 위치들을 동일한 그룹으로 효과적으로 그룹화시킨다. 이러한 방식으로 픽셀들을 그룹화하는 것은 세그먼트화된 자동-임계화(segmented auto-thresholding : SAT) 알고리즘 및 다중 다이 자동-임계화(multiple die auto-thresholding : MDAT) 알고리즘과 같은 결함 검출 알고리즘에 의해 수행되는 중요한 단계일 수 있다. 설계 내에서의 상이한 위치들을 로컬 속성의 값에 기초하여 상이한 그룹들에 할당하는 것은 여기서 추가로 기술되는 바와 같이 수행될 수 있다. 잡음 통계치들은 여기서 기술되는 잡음 통계치들 중 임의의 것을 포함할 수 있다.
또 다른 실시예에서, 감도의 결정은 설계 내에서의 상이한 위치들을 로컬 속성의 값에 기초하여 상이한 세그먼트들에 할당하는 것 및 상이한 세그먼트들에 대한 잡음 통계치들을 개별적으로 추정하는 것을 포함한다. 설계 내에서의 상이한 위치들을 로컬 속성의 값에 기초하여 상이한 세그먼트들에 할당하는 것은 여기서 추가로 기술되는 바와 같이 수행될 수 있다. 상이한 세그먼트들에 대한 잡음 통계치들을 추정하는 것은 임의의 적절한 방식으로 수행될 수 있다. 한 가지 이러한 실시예에서, 잡음 통계치들은 상이한 세그먼트들에 할당된 설계 내에서의 상이한 위치들에 대응하는 웨이퍼 상의 상이한 위치들에서 검사 프로세스 동안 생성될 출력에 대한 잡음 통계치들이다. 예를 들어, 잡음 통계치들은 설계에 관한 정보 및 검사 프로세스에서 사용될 검사 시스템의 하나 이상의 파라미터들에 관한 정보에 기초하여 시뮬레이션될 수 있다. 한가지 이러한 예에서, 웨이퍼 상의 대응하는 상이한 위치들에서 생성될 출력(예를 들어, 신호들)이 시뮬레이션될 수 있고, 하나의 세그먼트에 할당된 상이한 위치들에 대한 시뮬레이션된 출력은 해당 세그먼트에 대한 잡음 통계치들을 추정하기 위해 사용될 수 있다. 잡음 통계치들은 임의의 적절한 통계치들 또는 관심 있는 통계치들을 포함할 수 있다. 예를 들어, 잡음 통계치들은 평균(mean) 잡음, 평균(average) 잡음, 최대 잡음 등을 포함할 수 있다. 대안적으로, 하나 이상의 웨이퍼들에 대해 생성되는 출력은 상이한 세그먼트들에 대한 잡음 통계치들을 개별적으로 추정하는데 사용될 수 있다. 예를 들어, 하나의 세그먼트에 할당된 웨이퍼(또는 상이한 웨이퍼) 상의 대응하는 위치들에서 생성되는 출력은 상기 세그먼트에 대한 잡음 통계치들을 결정하기 위해 집합적으로 사용될 수 있다. 잡음 통계치들은 전술된 잡음 통계치들 중 임의의 것을 포함할 수 있다. 이러한 방식으로, 여기서 기술된 로컬 설계 속성들 중 임의의 속성은, 상이한 세그먼트들에 대해 보다 양호한 잡음 통계치 추정을 초래할 수 있는, 다른 세그먼트화 방법에 의해 생성된 보다 양호한 세그먼트화를 위한 결함 검출에 사용될 수 있다.
한가지 이러한 실시예에서, 감도의 결정은 잡음 통계치들에 기초하여 상이한 세그먼트들에 대한 감도를 결정하는 것을 포함한다. 예를 들어, 여기서 기술되는 로컬 설계 속성들 중 임의의 속성은, 상이한 세그먼트들에 대해 더 양호한 잡음 통계치 추정을 초래할 수 있는, 다른 세그먼트화 방법에 의해 생성되는 것보다 더 양호한 세그먼트화를 위한 결함 검출에 사용될 수 있다. 또한, 더 양호한 세그먼트화 또는 픽셀 그룹화는 세그먼트들 또는 그룹들에 대한 보다 신뢰가능한 잡음 통계치들을 초래할 수 있고, 따라서 세그먼트들 또는 그룹들에 대한 향상된 감도를 초래할 수 있다. 특히, 상이한 세그먼트들에 대해 사용될 감도는 잡음 통계치들에 기초하여 결정될 수 있다. 예를 들어, 감도(예를 들어, 임계치)와 관련된 결함 검출 알고리즘 및/또는 방법의 파라미터 또는 감도는 결함 검출 알고리즘 및/또는 감도가 잠재적인 결함으로서 최소량의 잡음을 검출하도록 잡음 통계치들에 기초하여 결정될 수 있다. 한가지 이러한 예에서, 잡음 통계치가 평균 잡음을 포함하는 경우, 세그먼트에 대한 임계치는 잠재적인 결함들로서 검출되는 잡음의 양을 감소시키기 위해 평균 잡음을 초과하도록 세팅될 수 있다. 따라서, 잡음 통계치들이 보다 신뢰가능하므로, 잡음 통계치들에 기초하여 상이한 세그먼트들에 대해 결정된 감도는 잡음 통계치들에 기초하여 감도를 결정하기 위한 다른 방법들에 비해 개선될 것이다.
또 다른 실시예에서, 감도의 결정은 로컬 속성의 전체 범위의 상이한 부분들을 상이한 세그먼트들에 할당하는 것 및 상이한 세그먼트들에 할당된 상이한 부분들 내의 로컬 속성의 값들에 기초하여 상이한 세그먼트들에 대한 상이한 감도들을 개별적으로 결정하는 것을 포함한다. 이러한 방식으로, 세그먼트화는 상이한 감도 레벨들에 대해 로컬 속성들의 각각의 값을 연관시킬 수 있다. 예를 들어, 로컬 속성의 값들의 전체 범위의 상이한 부분들을 상이한 세그먼트들에 할당하는 것은 히스토그램 기반 임계화를 포함할 수 있다. 특히, 로컬 속성의 값들의 전체 범위의 상이한 부분들을 상이한 세그먼트들에 할당하는 것은 상이한 위치들에 대해 결정되는 로컬 속성의 값들의 히스토그램을 생성하고 이후 (예를 들어, 임계화를 사용하여) 상기 히스토그램에 기초하여 세그먼트들을 결정하는 것을 포함할 수 있다. 그러나, 세그먼트들의 결정은 히스토그램을 생성하거나 사용하는 것을 포함하지 않을 수도 있다. 예를 들어, 로컬 속성의 값들이 임계 반경이 아닌 경우, 사용자는 약 45nm 미만의 임계 반경을 가지는 모든 픽셀들이 매우 핫(hot)해지기를(즉, "핫" 임계치와 같은 "핫" 결함 검출과 연관된 세그먼트에 할당되도록) 원할 수 있고, 200 nm를 초과하는 임계 반경을 가지는 모든 픽셀들이 매우 콜드(cold)해지기를(즉, "콜드" 임계치와 같은 "콜드" 결함 검출과 연관된 세그먼트에 할당되도록) 원할 수 있고, 모든 다른 픽셀들이 중간이 되도록(즉, "핫"과 "콜드" 사이의 결함 검출 파라미터들과 연관되는 세그먼트에 할당되기를) 원할 수 있다. 이후, 상이한 감도들은 여기서 기술되는 바와 같이 상이한 세그먼트들에 할당될 수 있다. 예를 들어, 세그먼트에 할당된 감도는 세그먼트의 중요도, 세그먼트와 연관된 로컬 속성의 값들, 또는 전술된 사용자-선택 파라미터들에 기초하여 결정될 수 있다. 특히, 세그먼트가 더 중요할수록, 검사 프로세스가 세그먼트에 대해 더 민감해져야 한다. 더욱이, 설계 기반 감도 맵은 세그먼트화 없이 사용될 수 있다.
일 실시예에서, 방법은 상이한 위치들에 대해 결정된 로컬 속성의 값들이 속하는 상이한 부분들에 기초하여 설계 내에서의 상이한 위치들을 상이한 세그먼트들에 개별적으로 할당하는 것을 포함한다. 예를 들어, 로컬 속성의 값들의 전체 범위의 일부분들이 상이한 세그먼트들에 할당되면, 상이한 위치에 대해 결정되는 로컬 속성의 각각의 값은 상기 부분들과 비교될 수 있다. 값이 속하는 부분에 대응하는 세그먼트는 이후 상기 값이 결정되는 상이한 위치가 할당될 세그먼트로서 결정된다. 이러한 방식으로, 상이한 위치들은 상이한 세그먼트들에 할당될 수 있다. 또한, 상이한 위치들을 세그먼트들에 할당하는 임의의 다른 방식은 여기서 기술되는 실시예들에서 사용될 수 있다.
또 다른 실시예에서, 방법은 상이한 위치들에 대한 로컬 속성의 값, 상이한 세그먼트들에 할당된 로컬 속성의 값들의 전체 범위의 상이한 부분들, 및 상이한 세그먼트들에 대해 결정된 상이한 감도들에 기초하여 설계 내에서의 상이한 위치들의 함수로써 웨이퍼 상의 상이한 위치들에 대해 결함들이 보고될 감도들의 맵을 생성하는 것을 포함한다. 이러한 방식으로, 방법은 세그먼트화된 설계 기반 감도 맵을 생성하는 단계를 포함할 수 있고, 상기 세그먼트화는 각각의 픽셀을 상이한 감도 레벨들에 연관시킨다. 예를 들어, 세그먼트화된 설계 기반 감도 맵은 상이한 세그먼트들(예를 들어, 핫 세그먼트 및 콜드 세그먼트)이 맵에서 시각적으로 식별될 수 있도록 상이한 세그먼트들에 대해 상이한 값들을 포함할 수 있다. 다시 말해, 여기서 기술될 바와 같이 수행될 수 있는, 위치가 세그먼트에 할당되면, 상기 세그먼트와 연관된 감도는 상기 위치에서 맵 내에 도시될 수 있다. 따라서, 세그먼트들에 할당되는 감도들만이 맵 내에 도시될 것이며, 이에 의해 세그먼트화된 설계 기반 감도 맵이 생성될 것이다. 세그먼트화된 설계 기반 감도 맵은 여기서 기술되는 바와 같이 추가로 구성될 수 있다.
일 실시예에서, 방법은 검사 프로세스 동안 검사 시스템에 의해 웨이퍼에 대해 생성되는 출력에 기초하여 웨이퍼 상의 상이한 위치들에 대한 로컬 이미지 속성의 값을 개별적으로 결정하는 단계를 포함한다. 예를 들어, 강도의 평균 및/또는 범위, 잡음 플로어(floor), 또는 이들의 일부 조합은 검사 감도를 결정하기 위해 사용되었다. 특히, 일부 결함 검출 알고리즘은 검사 프로세스 동안 생성된 출력의 강도의 평균 및/또는 범위, 잡음 플로어를 결정하고, 상기 평균 및/또는 범위 및 잡음 플로어에 기초하여 상기 출력에 대해 사용될 검사 감도를 결정하도록 구성된다. 이러한 알고리즘의 예들은 자동-임계화(AT), SAT, 및 MDAT 알고리즘을 포함하며, 이들은 California, San Jose, KLA-Tencor로부터 상업적으로 이용가능한 검사 시스템들에 의해 사용된다. 따라서, 상기 알고리즘 중 임의의 알고리즘은 여기서 기술되는 실시예들에서 웨이퍼 상의 상이한 위치들에 대한 로컬 이미지 속성의 값을 개별적으로 결정하기 위해 사용될 수 있다.
그러나, 이러한 알고리즘을 사용하는 현재 사용되는 검사 프로세스들과는 달리, 여기서 기술되는 실시예들에서, 로컬 이미지 속성의 값은 검사 감도를 결정하기 위해 단독으로 사용되지는 않는다. 예를 들어, 일 실시예에서, 감도의 결정은 로컬 속성 및 로컬 이미지 속성의 값들에 기초하여 수행된다. 한가지 이러한 예에서, 방법은 각각의 픽셀에서 검출 알고리즘의 감도를 결정하기 위해 설계 기반 로컬 임계 속성들 및 로컬 이미지 속성들(예를 들어, 평균 및/또는 범위) 또는 이미지로부터의 다른 정보를 조합하는 단계를 포함할 수 있다. 일부 현재 사용되는 결함 검출 알고리즘은 이미지 평균 및 범위에 기초하여 세그먼트들을 정의한다. 그러나, 상기 결함 검출 알고리즘에 비해, 여기서 기술되는 실시예들은 본질적으로 감도 세그먼트 결정(즉, 설계 기반 감도 맵)에 새로운 디멘젼을 가져온다. 이러한 방식으로, 중요도 정보는 검사 감도를 결정하기 위해 현재 사용되는 로컬 이미지 속성들/정보와 함께 사용될 수 있다. 예를 들어, 설계 내의 상이한 위치들에 대한 로컬 속성의 값들에 기초하여 감도가 결정되면, 감도는 웨이퍼 상의 대응하는 위치들에서 획득되는 이미지에 관한 정보 또는 속성들에 기초하여 조정될 수 있다. 예를 들어, 한 위치에서의 웨이퍼 상에서 획득되는 이미지가 상대적으로 잡음이 많은 경우(noisy), 로컬 속성의 값에 기초하여 설계 내에서의 대응하는 위치에 할당되는 감도는 잡음으로 인해 상기 위치에서 검출되는 오류 결함들 또는 잡음 또는 방해(nuisance) 이벤트들의 수를 줄이기 위해 감소할 수 있다. 반면, 한 위치에서의 웨이퍼 상에서 획득되는 이미지가 상대적으로 잡음이 없는(quiet) 경우, 로컬 속성의 값에 기초하여 설계 내에서의 대응하는 위치에 할당된 감도는, 결함들이 더욱 큰 감도로 상기 위치에서 검출될 수 있도록, 증가할 수 있다.
또 다른 실시예에서, 감도의 결정은 로컬 속성의 값, 로컬 이미지 속성의 값, 및 검사 시스템의 좌표 부정확성에 기초하여 수행된다. 예를 들어, 방법은 좌표 부정확성을 고려하여 전술된 바와 같이 각각의 픽셀에서의 검출 알고리즘의 감도를 결정하기 위해 설계 기반 로컬 임계 속성들 및 로컬 이미지 속성들(예를 들어, 평균 및/또는 범위) 또는 이미지로부터의 다른 정보를 조합하는 것을 포함할 수 있다. 한가지 이러한 예에서, 좌표 부정확성이 약 1 픽셀인 경우, 그리고 로컬 속성이 임계 반경인 경우, 설계에서 임의의 한 픽셀을 둘러싸는 3 픽셀 x 3 픽셀 이웃 내에서의 최소 임계 반경 및 검사 시스템에 의해 웨이퍼에 대해 생성된 출력에서의 대응하는 픽셀 주위의 3 픽셀 x 3 픽셀 이웃 내에서의 로컬 이미지 속성들이 상기 하나의 픽셀에 대한 감도를 결정하기 위해 사용될 수 있다. 이러한 방식으로, 각각의 픽셀에 대해 사용되는 감도가 반드시 사용되어야 하는 감도와 상이할 확률이 감소할 수 있다.
일 실시예에서, 감도의 결정은 설계시 핫 스폿들에 관한 정보와 로컬 속성의 값에 기초하여 수행된다. 예를 들어, 여기서 기술되는 방법들은 검사 감도를 결정하기 위해 설계 데이터(예를 들어, GDS)로부터 직접 결정되는 로컬 설계 속성들 및 고객으로부터의 핫 스폿 정보를 조합할 수 있다. 특히, 반도체 디바이스 설계는 IC들의 제조 이전에 상이한 프로시저들에 의해 검증된다. 예를 들어, 반도체 디바이스 설계는 모든 피쳐들이 제조시 리소그래피 이후에 정확하게 인쇄될 것임을 검증하기 위해 소프트웨어 시뮬레이션에 의해 체크될 수 있다. 이러한 체크는 공통적으로 설계 규칙 체크(DRC), 광학 규칙 체크(ORC)와 같은 단계들, 및 특정 제조(fab) 및 프로세스에 대해 교정된 프로세스 시뮬레이션을 포함하는 더욱 정교화된 소프트웨어 기반 검증 방식들을 포함한다. 물리적 설계 검증 단계들의 출력은, 설계에서 때때로 "핫 스폿들"로서도 참조되는, 잠재적으로 매우 많은 수의 임계 포인트들을 식별하기 위해 사용될 수 있다. "핫 스폿"은 킬러 결함(killer defect)이 존재할 수 있는 웨이퍼 상에 인쇄된 설계 데이터 내의 위치로서 일반적으로 식별될 수 있다. 따라서, 핫 스폿들은 종종 검사 시스템 제조자들의 고객 또는 검사 시스템 사용자의 고객인 설계의 창작자에 의해 종종 발견된다.
로컬 설계 속성들과 결합된 핫 스폿 정보는 검사 강도를 결정하기 위해 임의의 방식으로 사용될 수 있다. 예를 들어, 여기서 기술된 방법들은 감도 맵을 생성하기 위해 GDS로부터 직접 결정된 로컬 설계 속성들 및 고객으로부터의 핫 스폿 정보를 사용할 수 있다. 또한, 감도는 로컬 속성의 값들에 기초하여 여기서 설명되는 바와 같은 임의의 방식으로 결정될 수 있고, 이후, 결정된 감도는 설계시 핫 스폿들에 관한 정보에 기초하여 조정될 수 있다. 예를 들어, 설계에서의 특정 위치가 핫 스폿 정보에 기초하여 설계 내의 핫 스폿의 위치가 되도록 결정되는 경우, 상기 위치에 대해 결정되는 감도는 감도가 증가할 수 있는지 또는 증가해야 하는지의 여부를 결정하기 위해 평가될 수 있다. 반면, 설계에서의 특정 위치가 핫 스폿 정보에 기초하여 설계 내의 핫 스폿의 위치가 되지 않도록 결정되는 경우, 상기 위치에 대해 결정되는 감도는 감도가 감소할 수 있는지 또는 감소해야 하는지의 여부를 결정하기 위해 평가될 수 있다.
일부 실시예들에서, 로컬 속성의 값은 설계 내에서의 상이한 위치들이 설계 내에서의 핫 스폿들인지의 여부를 표시하지 않으며, 감도의 결정은 설계 내에서의 핫 스폿들에 관한 정보에 기초하여 수행되지 않는다. 예를 들어, 핫 스폿들이 검사 및/또는 감도의 결정을 위해 사용되어야 하는 경우, 핫 스폿들에 관한 정보는 고객으로부터 종종 획득되어야 한다. 그러나, 여기서 추가로 기술될 바와 같이, 로컬 속성의 값은 설계(그리고 상이한 위치들에서 적어도 하나의 타입의 오류 메커니즘을 야기할 수 있는 결함)로부터 직접 결정될 수 있다. 또한, 감도는 로컬 속성의 값에 기초하여 결정된다. 따라서, 이들 단계들은 핫 스폿들에 관한 정보에 기초하여 수행되지 않을 수 있고, 따라서 핫 스폿들에 관한 정보를 획득하지 않을 수 있다. 또한, 여기서 기술된 방법 실시예들 중 임의의 실시예의 단계들 중 어느 것도 핫 스폿들에 관한 정보에 기초하여 수행되지 않을 수 있으며, 따라서, 핫 스폿들에 관한 정보를 획득하지 않을 수 있다.
일 실시예에서, 웨이퍼 상에 인쇄된 설계는 검사 프로세스를 수행하는 검사 시스템에 의해 결정되지 못할 수 있다. 예를 들어, 설계 규칙들이 감소(shrink)하는 경우, 많은 패턴들이 검사 시스템들에 의해 결정되지 못할 수 있다. 이러한 방식으로, 이미지 기반 속성들 및/또는 정보는 감도를 결정하기에 충분하지 않을 수 있다. 그러나, 여기서 기술된 실시예들은 검사 감도를 향상시키기 위해 설계 기반 임계 속성들을 사용하며, 따라서, 감도를 결정하기 위해 어떠한 이미지 기반 속성들 및/또는 정보에도 의존할 필요가 없다. 예를 들어, 설계 기반 감도 맵은 맵과 로컬 이미지 속성들을 조합하지 않고도 사용될 수 있다. 또한, 평균 또는 범위와 같은 이미지 기반 속성들 또는 정보는 세그먼트들을 차별화하기에 충분하지 않을 수도 있다. 그러나, 여기서 기술되는 실시예들은 세그먼트를 차별화하기 위해 설계 내에서의 상이한 위치들에 대한 로컬 속성의 값들을 사용할 수 있고, 따라서, 세그먼트들을 차별화하기 위해 어떠한 이미지 기반 속성들 또는 정보에도 의존할 필요가 없다. 그러나, 여기서 추가로 기술될 바와 같이, 이미지 기반 속성들 및/또는 정보는 감도를 결정하기 위해 설계 내에서의 상이한 위치들에 대한 로컬 속성들의 값들과 관련하여 사용될 수 있다.
또 다른 실시예에서, 로컬 속성의 값을 개별적으로 결정하는 것 및 감도를 결정하는 것은 검사 프로세스에서 결함들이 검출되기 전에 수행된다. 예를 들어, 여기서 기술되는 실시예들은 검사 프로세스의 검출 부분에서 수행될 수 있다. 이러한 방식으로, 방법의 일부 단계(들)는 검사 프로세스 동안 또는 인시튜로(in-situ) 수행될 수 있다. 예를 들어, 방법의 일부 단계(들)는 기존의 검사 프로세스를 사용하여 웨이퍼의 스캐닝 동안 수행될 수 있고, 이후 단계(들)의 결과들은 기존 검사 프로세스의 하나 이상의 파라미터들(예를 들어, 감도)을 변경시키고 이에 의해 검사 프로세스를 효과적으로 생성하기 위해 사용될 수 있다.
추가적인 실시예에서, 로컬 속성의 값을 개별적으로 결정하는 것 및 감도를 결정하는 것은 오프라인으로 수행된다. 예를 들어, 여기서 기술되는 실시예들, 또는 여기서 기술되는 실시예들의 단계들 중 적어도 일부는 사전 프로세싱에서 오프라인으로 수행될 수 있다. 한가지 이러한 예에서, GDS의 핸들링, 임계 반경의 결정, 감도 맵의 생성, 및 감도 맵의 저장은 사전-프로세싱 동안 오프라인으로 수행될 수 있다. 온라인 프로세싱은 설계 데이터 공간에서 스캐닝하는 동안 웨이퍼에 대해 생성되는 출력의 위치를 결정하는 단계 및 실시간으로 감도 맵을 리트리브(retrieve)하는 단계를 포함할 수 있다. 설계 데이터 공간에서 출력의 위치를 결정하는 단계는 Kulkarni 등에 의한 위에서 참조된 특허 출원에서 기술된 바와 같이 수행될 수 있다. 또한, 온라인 프로세싱은 설계 기반 감도 맵 및 이미지 기반 감도 맵을 조합하는 단계를 포함할 수 있다. 또한, 여기서 기술된 실시예들은 검사 프로세스의 사후 프로세싱에서 수행될 수 있다.
방법은 결정된 감도에 기초하여 웨이퍼에 대한 검사 프로세스를 생성하는 단계를 더 포함한다. 검사 프로세스를 생성하는 단계는 여기서 기술되는 바와 같이 생성될 수 있는 감도들의 맵을 저장하는 단계 및 맵이 검사 프로세스 동안 리트리브되고 사용되도록 검사 프로세스 방안을 구성하는 단계를 포함할 수 있다. 일 실시예에서 검사 프로세스는 설계 내에서의 상이한 위치들에 대응하는 웨이퍼 상의 상이한 위치들에서 생성되는 출력이 식별될 수 있도록 설계 데이터 공간에서 검사 프로세스 동안 검사 시스템에 의해 웨이퍼에 대해 생성되는 출력의 위치를 결정하는 단계를 포함한다. 예를 들어, 검사 프로세스는 설계 데이터 공간에서의 상기 출력의 위치를 결정하는 단계 및 설계 내에서의 상이한 위치들에 할당된 감도들 및 설계 데이터 공간에서의 상이한 위치(location)들의 위치(position)들에 기초하여 출력에 감도를 할당하는 단계를 포함할 수 있다. 또한, 검사 프로세스 동안, 맵 내의 개별 감도들이 맵에 대해 정렬된 개별 출력에 적용될 수 있도록 맵이 검사 프로세스에서 생성된 출력들에 대해 리트리브 및 정렬될 수 있다. 감도들의 맵이 설계 내에서의 상이한 위치들의 함수로써 생성되므로, 맵을 출력에 대해 정렬하는 것은 본질적으로 설계 데이터 공간에서의 출력의 위치를 결정한다. 따라서, 감도들의 맵을 출력에 대해 정렬하는 것은 Kulkami 등에 의한 위에서 참조된 특허 출원에서 기술된 것과 같은 방법 및/또는 시스템을 사용하여 설계 데이터 공간에서의 출력의 위치를 결정함으로써 수행될 수 있다. 또한, 감도들의 맵을 출력에 대해 정렬하는 것은 설계 데이터를 그레이 레벨 이미지에 대해 정렬하기 위한 임의의 방법 또는 시스템을 사용함으로써 수행될 수 있다. 검사 프로세스는 또한 상이한 위치들에 대해 결함들이 보고될 감도들의 맵이 저장되어 검사 프로세스에서 사용되는 결함 검출 알고리즘에 의해 사용되도록 생성될 수 있다. 예를 들어, 감도들의 맵은 MDAT 알고리즘과 같은 결함 검출 알고리즘에서 피쳐 디멘젼으로서 사용될 수 있다.
일 실시예에서, 검사 프로세스를 사용하여, 결함들은 검사 프로세스 동안 웨이퍼에 대해 생성되는 출력에서의 개별 출력의 특성들의 크기에 기초하여 웨이퍼 상에서 검출되며, 결함들의 사이즈에 기초하여 검출되지는 않는다. 예를 들어, 전술된 바와 같이, 감도는 검사 프로세스 동안 웨이퍼에 대해 생성되는 출력에서의 개별 출력의 특성의 크기에 대한 감도일 수 있으며, 감도는 결함들이 검출되는 감도일 수 있다. 또한, 개별 출력의 특성의 크기는 결함에 대응하는 개별 출력의 크기 또는 "결함 크기"일 수 있다. 따라서, 검출 감도가 개별 출력의 특성의 크기의 견지에서 결정될 수 있으므로, 결함들은 결함 사이즈 대신 크기의 견지에서 검사 프로세스에서 검출될 수 있다. 예를 들어, 검사 프로세스는 개별 출력의 감도의 크기를 결정하기 위해 다이-대-다이 비교를 수행하는 결함 검출 알고리즘을 사용하도록 구성될 수 있고, 여기서 기술된 실시예들에 의해 결정되는 감도들에 기초하여 결정될 수 있거나, 여기서 기술되는 실시예들에 의해 결정되는 감도와 연관될 수 있는 임계치는 웨이퍼 상의 결함들을 검출하여 이에 의해 사이즈에 기초하는 것이 아니라 크기에 기초하여 웨이퍼 상의 결함들을 검출하기 위한 비교의 결과들에 적용될 수 있다.
또 다른 실시예에서, 검사 프로세스를 사용하여, 웨이퍼 상의 결함들은 검사 프로세스 동안 웨이퍼에 대해 생성되는 출력에서의 개별 출력의 특성의 크기에 기초하여 보고되며, 결함들의 사이즈에 기초하여 보고되지 않는다. 예를 들어, 전술된 바와 같이, 감도는 검사 프로세스 동안 웨이퍼에 대해 생성되는 출력에서의 개별 출력의 특성의 크기에 대한 감도일 수 있으며, 감도는 결함들이 보고되는 감도일 수 있다. 또한, 개별 출력의 특성의 크기는 결함에 대응하는 개별 출력의 크기 또는 "결함 크기"일 수 있다. 따라서, 결함들이 보고되는 감도가 개별 출력의 특성의 크기의 견지에서 결정될 수 있으므로, 결함들은 결함 사이즈 대신 크기에 기초하여 검사 프로세스에서 보고될 수 있다. 예를 들어, 검사 프로세스는 개별 출력의 강도의 크기를 결정하기 위해 다이-대-다이 비교를 수행하는 결함 검출 알고리즘을 사용하도록 구성될 수 있고, 여기서 기술되는 실시예들에 의해 결정되는 감도에 기초하여 결정될 수 있거나, 여기서 기술되는 실시예들에 의해 결정되는 감도와 연관될 수 있는 임계치는 웨이퍼 상의 결함들을 검출하고 이에 의해 사이즈에 기초하는 것이 아니라 크기에 기초하여 웨이퍼 상의 결함들을 검출하기 위해 비교의 결과들에 적용될 수 있다. 결함들이 검출되는 감도가 결함들이 보고되는 감도와 동일한 경우, 검출된 결함들이 보고될 수 있다. 예를 들어, 검출된 결함들 모두가 보고될 수 있다. 그러나, 결함들이 검출되는 감도가 결함들이 보고되는 감도와 상이한 경우, 결함들은 결함 크기에 기초할 수 있거나 기초하지 않을 수 있는 임의의 다른 방식으로, 또는 전술된 바와 같이 검출될 수 있고, 이후 검출된 결함들은 결함 크기에 기초하여 필터링될 수 있고 이에 의해 보고될 결함들을 생성할 수 있다. 이러한 방식으로, 결함들은 결함 사이즈 대신 결함 크기에 기초하여 보고될 수 있다.
여기서 기술되는 실시예들은 또한 웨이퍼 상에서 생성된 검사 프로세스를 실행하는 것을 포함할 수 있다. 생성된 검사 프로세스는 임의의 적절한 방식으로 웨이퍼 상에서 수행될 수 있다. 이러한 방식으로, 여기서 기술되는 실시예들은 웨이퍼 상에서 생성된 검사 프로세스를 수행함으로써 웨이퍼에 대한 검사 결과들을 생성하는 것을 포함할 수 있다. 검사 결과들은 검사 프로세스 동안 웨이퍼 상에서 검출되고, 보고되도록 결정되는(즉, 검사 결과들에 포함되도록 결정되는) 결함들에 관한 정보를 포함할 수 있다. 검사 결과들은 여기서 기술된 임의의 적절한 포맷을 가질 수 있다.
여기서 기술되는 실시예들은 검사 프로세스를 생성하기 위한 다른 방법들 및 시스템들에 대해 다수의 장점들을 가진다. 예를 들어, 과거에는, 웨이퍼 검사 툴들은 감도를 결정하기 위해 웨이퍼로부터 획득되는 이미지들만을 사용할 수 있었다. 그러나, 검사 시스템의 이미지 해상도 능력의 한계들로 인해, 기본(underlying) 회로 패턴들이 일반적으로 결정되지 않는다. 최근에서야, 해당 산업은 웨이퍼의 설계를 이용함으로써 검사 결과들을 개선하기 위한 방안들을 찾기 시작했다.
이러한 경향의 일 예는 컨텍스트 기반 검사(CBI)이다. CBI를 수행하기 위한 방법들 및 시스템들의 예들은 Kulkarni 등에 의한 위에서 참조된 특허 출원에서 기술된다. 또한, 설계 기반 검사를 위한 방법들 및 시스템들의 예들이 상기 출원에 기술된다. 본 특허 출원에 기술되는 방법들 및 시스템들은, 컨텍스트 맵이 다수의 상이한 설계 정보/속성일 수 있으므로, 설계 정보의 많은 양상들을 사용할 수 있다. 또한 본 특허 출원에서 기술되는 방법들 및 시스템들은 감도 결정, 장애물 필터링, 결함 분류, 및 결함 랭킹 또는 샘플링과 같은 검사의 많은 양상들과 연관된다. 본 특허 출원에서 기술되는 방법들 및 시스템들이 일반적으로 감도를 결정하기 위해 컨텍스트 정보를 사용하는 것과 관련되는 반면, 본 특허 출원에서 기술되는 방법들 및 시스템들은 여기서 기술되는 단계(들) 중 적어도 일부(예를 들어, 컨텍스트 정보를 추출하기 위한 방법 및, 여기서 기술되는 바와 같이 감도를 결정하기 위해 이를 사용하여)를 수행하기 위해 구성되지 않는다.
현재 사용되는 방법의 또 다른 예는 핫 스폿 기반 검사이다. 핫 스폿 기반 검사는 기본적으로 검사에서 고객들로부터의 핫 스폿 정보를 사용한다. 그러나, 핫 스폿 기반 검사는 고객들로부터의 핫 스폿 정보에 의존하기 때문에 불리하다. 핫 스폿 기반 검사에 비해, 여기서 기술되는 실시예들은 고객들로부터의 핫 스폿 정보에 의존하지 않을 수 있다. 예를 들어, 여기서 기술되는 실시예들은 로컬 설계 정보를 사용하여 감도를 결정하며, 고객들로부터의 핫 스폿 정보에는 의존하지 않을 수 있다.
현재 사용되는 방법의 추가적인 예는 웨이퍼들 상에서 검출되는 결함들에 대한 결함 중요도 지수(DCI)를 결정하는 단계를 포함하며, "리프" 컴퓨터들("리프 상의 DCI") 상에서 수행된다. 리프 상의 DCI는 결함 검출 이후, 주어진 결함 사이즈들에 대해 CAA를 사용함으로써 DCI를 결정한다. 이러한 방식으로, 리프 상의 DCI는 검사에 의해 보고되는 결함 사이즈와 임계 반경을 결합한다. 따라서, 리프 상의 DCI는 검사에 의해 보고되는 결함 사이즈 정보에 의존한다. 그러나, 결함들이 상대적으로 또는 실질적으로 작은 경우, 문제가 되는 것은 결함 사이즈가 아니라 결함 크기일 수 있다. 또한, 때때로 검사에 의해 보고되는 결함 사이즈들은 정확하지 않다. 웨이퍼들 상에서 결함들에 대해 DCI를 결정하기 위한 방법들 및 시스템들의 추가적인 예들은, 여기서 완전히 설명된 바와 같이 참조로써 통합되는, 2008년 4월 14일에 출원된, Chen 등에 의해 공동 소유된 미국 특허 출원 제 12/102,343 호 및 Zafar 등에 의한 위에서 참조된 특허 출원에서 예시된다.
따라서, 리프 상의 DCI에 비해, 여기서 기술되는 실시예들은 임계 반경 또는 다른 로컬 속성을 결함 크기와 조합한다. 이러한 방식으로, 여기서 기술되는 실시예들은 검사에 의해 보고되는 결함 사이즈 정보에 의존하지 않을 수 있다. 결함들이 상대적으로 또는 실질적으로 작은 경우, 여기서 기술되는 실시예들은 문제가 되는 것이 결함 사이즈들이 아닌 결함 크기일 수 있기 때문에 유리할 수 있다. 또한, 여기서 기술되는 실시예들이 임계 반경 또는 또 다른 로컬 속성을 사용할 수 있는 방식들은 리프 상의 DCI가 임계 반경을 사용하는 방식들과는 상이하다. 예를 들어, 리프 상의 DCI는 통상적인 방식(예를 들어, 주어진 결함 사이즈에 대한 임계 영역(CA)을 결정하는 것)으로 임계 반경을 사용한다. 반면, 여기서 기술되는 실시예들은 검출 감도를 결정하기 위해 신규한 방식으로 임계 반경 또는 또 다른 로컬 속성을 사용할 수 있다. 또한, 여기서 기술되는 실시예들 및 리프 상의 DCI는 알고리즘의 상이한 부분들에서 구현될 수 있다. 예를 들어, 리프 상의 DCI는 검사에 의해 보고되는 결함 사이즈에 의존하므로 검출 후에 그리고 사후-프로세싱에서 수행되어야 한다. 반면, 여기서 기술되는 실시예들은, 비록 이들이 사후 프로세싱에서 수행될 수 있다 할지라도, 검출 부분에서 수행될 수 있다.
전술된 방법의 실시예들 각각은 여기서 기술되는 임의의 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다. 또한, 전술된 방법의 실시예들 각각은 여기서 기술되는 임의의 시스템 실시예들에 의해 수행될 수 있다.
여기서 기술되는 방법들 중 임의의 방법은 여기서 기술되는 하나 이상의 방법들의 하나 이상의 단계들의 결과들을 저장 매체에 저장하는 단계를 포함할 수 있다. 결과들은 여기서 기술되는 결과들 중 임의의 결과를 포함할 수 있다. 결과들은 당해 기술분야에 공지된 임의의 방식으로 저장될 수 있다. 또한, 저장 매체는 여기서 기술되는 임의의 저장 매체 또는 당해 기술분야에 공지된 임의의 적절한 저장 매체를 포함할 수 있다. 결과들이 저장된 후, 결과들은 저장 매체에 액세스될 수 있으며 여기서 기술되는 방법 또는 시스템 실시예들 중 임의의 실시예 또는 임의의 다른 방법 또는 시스템에 의해 사용될 수 있다. 또한, 결과들은 "영구적으로", "반영구적으로", 일시적으로, 또는 소정 시간 기간 동안 저장될 수 있다. 예를 들어, 저장 매체는 랜덤 액세스 메모리(RAM)일 수 있고, 결과들은 반드시 저장 매체에 무한히 지속하지 않을 수 있다. 또한, 여기서 기술된 방법(들) 중 임의의 방법의 단계(들) 중 임의의 단계의 결과들은, 여기서 완전히 설명된 바와 같이 참조로 통합되는, 2008년 9월 19일에 출원된, Bhaskar 등에 의해 공동 소유되는 미국 특허 출원 제 12/234,201호에서 기술된 것과 같은 시스템들 및 방법들을 사용하여 저장될 수 있다.
또 다른 실시예는 웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법을 수행하기 위한 컴퓨터 시스템 상에서 실행가능한 프로그램 명령들을 포함하는 컴퓨터-판독가능한 매체에 관한 것이다. 한 가지 이러한 실시예는 도 3에 예시된다. 특히, 도 3에 도시된 바와 같이, 컴퓨터-판독가능한 매체(16)는 컴퓨터 시스템(20) 상에서 실행가능한 프로그램 명령들(18)을 포함한다. 컴퓨터-구현 방법은 상이한 위치들에서 적어도 한 가지 타입의 오류 메커니즘을 야기할 수 있는 결함에 기초하여 웨이퍼에 대한 설계 내에서의 상이한 위치들에 대한 로컬 속성의 값들 개별적으로 결정하는 단계를 포함한다. 로컬 속성의 값을 개별적으로 결정하는 단계는 여기서 기술된 실시예들 중 임의의 실시예에 따라 수행될 수 있다. 로컬 속성의 값은 여기서 기술되는 임의의 이러한 값들을 포함할 수 있다. 로컬 속성은 여기서 기술되는 로컬 속성들 중 임의의 속성을 포함할 수 있다. 설계 내에서의 상이한 위치들은 여기서 기술되는 상이한 위치들 중 임의의 위치를 포함할 수 있다. 설계는 여기서 기술되는 설계들 중 임의의 설계를 포함할 수 있다. 적어도 한 가지 타입의 오류 메커니즘은 여기서 기술되는 임의 타입(들)의 오류 메커니즘들을 포함할 수 있다.
또한, 컴퓨터-구현 방법은 로컬 속성의 값에 기초하여 설계 내에서의 상이한 위치들에 대응하는 웨이퍼 상의 상이한 위치들에 대해 결함들이 보고될 감도를 결정하는 단계를 포함한다. 감도의 결정은 여기서 기술되는 실시예들 중 임의의 실시예에 따라 수행될 수 있다. 감도는 여기서 기술되는 감도들 중 임의의 감도를 포함할 수 있다. 웨이퍼 상의 상이한 위치들은 여기서 기술되는 상이한 위치들 중 임의의 위치를 포함할 수 있다. 컴퓨터-구현 방법은 결정된 감도에 기초하여 웨이퍼에 대한 검사 프로세스를 생성하는 단계를 더 포함한다. 검사 프로세스의 생성은 여기서 기술되는 실시예들 중 임의의 실시예에 따라 수행될 수 있다. 검사 프로세스는 여기서 기술되는 검사 프로세스들 중 임의의 프로세스를 포함할 수 있다. 컴퓨터-구현 방법은 여기서 기술되는 임의의 다른 실시예(들)의 임의의 다른 단계(들)를 포함할 수 있다.
여기서 기술되는 것과 같은 방법들을 구현하는 프로그램 명령들(18)은 컴퓨터-판독가능한 매체(16) 상에 저장될 수 있다. 컴퓨터-판독가능한 매체는 판독-전용 메모리, 랜덤 액세스 메모리, 자기 또는 광학 디스크, 또는 자기 테이프와 같은 저장 매체일 수 있다. 또한, 컴퓨터-판독가능한 매체는 당해 기술분야에 공지된 임의의 다른 적절한 컴퓨터-판독가능한 매체를 포함할 수 있다.
컴퓨터 시스템(20)은 개인용 컴퓨터 시스템, 메인 프레임 컴퓨터 시스템, 워크 스테이션, 이미지 컴퓨터, 병렬 컴퓨터, 또는 당해 기술분야에 공지된 임의의 다른 디바이스를 포함하는 다양한 형태들을 취할 수 있다. 일반적으로, 용어 "컴퓨터 시스템"은 메모리 매체로부터의 명령들을 실행하는 하나 이상의 프로세스들을 가지는 임의의 디바이스를 포함하도록 넓게 정의될 수 있다.
여기서 기술되는 컴퓨터 시스템은 검사, 계측, 리뷰, 또는 다른 툴의 일부분을 형성하지 않는 독립형 시스템으로서 구성될 수 있다. 이러한 실시예에서, 컴퓨터 시스템은 "유선" 및/또는 "무선" 부분들을 포함할 수 있는 전송 매체에 의해 다른 시스템들(예를 들어, 검사 시스템에 대한 검사 프로세스)에 데이터 또는 정보를 송신하도록 구성될 수 있다. 이러한 방식으로, 전송 매체는 컴퓨터 시스템과 다른 시스템 사이에서 데이터 링크로서 역할을 할 수 있다. 또한, 컴퓨터 시스템은 전송 매체를 통해 다른 시스템으로부터 데이터를 수신 및/또는 획득할 수 있다. 그러나, 다른 실시예들에서, 컴퓨터 시스템은 검사 시스템에 포함된다. 검사 시스템은 여기서 기술된 바와 같이 구성될 수 있다.
추가적인 실시예는 웨이퍼 상에서 검사 프로세스를 생성하고 수행하도록 구성되는 시스템에 관한 것이다. 이러한 시스템의 일 실시예는 도 4에 도시된다. 도 4에 도시된 바와 같이, 시스템은 컴퓨터 서브시스템(24)을 포함한다. 컴퓨터 서브시스템은 상이한 위치들에서 적어도 한가지 타입의 오류 메커니즘을 야기할 수 있는 결함에 기초하여 웨이퍼에 대해 설계 내에서의 상이한 위치들에 대한 로컬 속성의 값을 개별적으로 결정하도록 구성된다. 컴퓨터 서브시스템은 여기서 기술되는 실시예들 중 임의의 실시예에 따라 로컬 속성의 값을 개별적으로 결정하도록 구성될 수 있다. 로컬 속성의 값은 여기서 기술되는 임의의 이러한 값들을 포함할 수 있다. 로컬 속성은 여기서 기술되는 로컬 속성들 중 임의의 속성을 포함할 수 있다. 설계 내에서의 상이한 위치들은 여기서 기술되는 상이한 위치들 중 임의의 위치를 포함할 수 있다. 설계는 여기서 기술되는 설계들 중 임의의 설계를 포함할 수 있다. 적어도 한가지 타입의 오류 메커니즘은 여기서 기술되는 타입(들)의 오류 메커니즘 중 임의의 타입의 오류 메커니즘을 포함할 수 있다.
또한 컴퓨터 서브시스템은 로컬 속성의 값에 기초하여 설계 내에서의 상이한 위치들에 대응하는 웨이퍼 상의 상이한 위치들에 대해 결함들이 보고될 감도를 결정하도록 구성된다. 컴퓨터 서브시스템은 여기서 기술되는 실시예들 중 임의의 실시예에 따라 감도를 결정하도록 구성될 수 있다. 감도는 여기서 기술되는 감도들 중 임의의 감도를 포함할 수 있다. 웨이퍼 상의 상이한 위치들은 여기서 기술되는 상이한 위치들 중 임의의 위치를 포함할 수 있다. 또한, 컴퓨터 서브시스템은 결정된 감도에 기초하여 웨이퍼에 대한 검사 프로세스를 생성하도록 구성된다. 컴퓨터 서브시스템은 여기서 기술되는 실시예들 중 임의의 실시예에 따라 검사 프로세스를 생성하도록 구성될 수 있다. 검사 프로세스는 여기서 기술되는 검사 프로세스들 중 임의의 프로세스를 포함할 수 있다. 또한, 컴퓨터 서브시스템은 여기서 기술되는 임의의 방법(들)의 임의의 단계(들)를 수행하도록 구성될 수 있다. 컴퓨터 서브시스템은 도 3에 도시된 컴퓨터 시스템(20)에 대해 전술된 바와 같이 추가로 구성될 수 있다.
시스템은 또한 웨이퍼 상에서 검사 프로세스를 수행하도록 구성되는 검사 서브시스템(22)을 포함한다. 검사 서브시스템(22)은 상업적으로 이용가능한 검사 시스템들에 포함된 것들과 같은 임의의 적절한 검사 서브시스템을 포함할 수 있다. 적절한 검사 서브시스템들을 포함하는 상업적으로 이용가능한 검사 시스템들의 예들은 KLA-Tencor로부터 상업적으로 이용가능한 2360, 2365, 2371 및 23xx 시스템들 및 Puma 90xx 및 91xx 시리즈 툴들을 포함한다. 또한, 검사 서브시스템은 웨이퍼의 DF 검사 및/또는 웨이퍼의 BF 검사를 위해 구성되는 검사 서브시스템일 수 있다. 또한, 검사 서브시스템은 패터닝된 웨이퍼 및/또는 패터닝되지 않은 웨이퍼 검사를 위해 구성될 수 있다. 또한, 기존의 검사 시스템은 자신의 검사 서브시스템을 포함하는 기존의 검사 시스템이 여기서 기술되는 시스템으로서 구성되고 이용될 수 있도록 수정될 수 있다(예를 들어, 검사 시스템의 컴퓨터 서브시스템이 수정될 수 있다). 검사 서브시스템은 임의의 적절한 방식으로 웨이퍼 상에서 검사 프로세스를 수행하도록 구성될 수 있다. 또한 시스템은 웨이퍼 상에서 수행되는 검사 프로세스의 결과들을 생성하도록 구성될 수 있다. 결과들은 임의의 적절한 방식으로 생성될 수 있고 임의의 적절한 포맷을 가질 수 있다. 또한, 검사 서브시스템은 여기서 기술되는 임의의 방법(들)의 임의의 단계(들)를 수행하도록 구성될 수 있다. 전술된 시스템의 실시예는 여기서 기술된 바와 같이 추가로 구성될 수 있다.
본 발명의 다양한 양상들의 추가적인 수정들 및 대안적인 실시예들은 본 설명을 고려하여 당업자에게 명백할 수 있다. 예를 들어, 웨이퍼에 대한 검사 프로세스를 생성하기 위한 방법들 및 시스템들이 제공된다. 따라서, 이러한 설명은 오직 예시적인 것으로 해석되어야 하며, 본 발명을 실행하는 일반적인 방법을 당업자에게 교시하는 것을 목적으로 한다. 여기서 도시되고 기술되는 발명의 형태들은 현재 선호되는 실시예들로서 취해져야 한다는 점이 이해되어야 한다. 엘리먼트들 및 물질들은 여기서 예시되고 설명된 것들로 대체될 수 있고, 부분들 및 프로세스들은 그 순서가 역행될 수 있으며(reverse), 본 발명의 특정 피쳐들은 독립적으로 이용될 수 있고, 이들 모두는 본 발명의 본 설명의 이점을 가진 이후 당업자에게 명백해질 것이다. 후속하는 청구항들에 기재되는 바와 같은 본 발명의 사상 및 범위에서 벗어남이 없이 여기서 기술된 엘리먼트들에서의 변경들이 이루어질 수 있다.
Claims (29)
- 웨이퍼(wafer)에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법으로서,
웨이퍼에 대한 설계 내에서의 상이한 위치들에서 적어도 한가지 타입의 오류(fault) 메커니즘을 야기할 수 있는 결함에 기초하여 상기 상이한 위치들에 대한 로컬 속성(local attribute)의 값을 개별적으로(separately) 결정하는 단계;
상기 로컬 속성의 값에 기초하여 상기 설계 내에서의 상기 상이한 위치들에 대응하는 상기 웨이퍼 상의 상이한 위치들에 대해 결함들이 보고될 감도(sensitivity)를 결정하는 단계; 및
결정된 감도에 기초하여 상기 웨이퍼에 대한 검사 프로세스를 생성하는 단계를 포함하고,
상기 검사 프로세스를 사용하여, 결함들은 상기 검사 프로세스 동안 상기 웨이퍼에 대해 생성되는 출력 내의 개별 출력 특성의 크기(magnitude)에 기초하여 검출되고, 상기 결함들의 사이즈(size)에 기초하여서는 검출되지 않는,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 로컬 속성의 값은 상기 상이한 위치들에서 적어도 한가지 타입의 오류 메커니즘을 야기할 수 있는 상기 결함의 임계 반경(critical radius)인,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 로컬 속성의 값은 상기 상이한 위치들에서의 상기 설계의 하나 이상의 피쳐들, 상기 상이한 위치들에 대해 근접한 상기 설계의 하나 이상의 피쳐들, 또는 이들의 일부 조합 중 적어도 하나의 디멘젼(dimension)의 함수로써 결정되는,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 로컬 속성의 값을 개별적으로 결정하는 단계는 상기 설계를 위한 설계 데이터를 사용하여 수행되는,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 로컬 속성의 값을 개별적으로 결정하는 단계는 상기 상이한 위치들에서 상기 적어도 한가지 타입의 오류 메커니즘을 야기할 수 있는 결함 및 상기 검사 프로세스를 수행할 검사 시스템의 하나 이상의 파라미터들에 기초하여 수행되는,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 상이한 위치들은 상기 설계의 전체에 걸쳐 있는(span),
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 로컬 속성의 값은 상기 감도에 대해 역 관계(inverse relationship)를 가지는,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 결정된 감도는 상기 웨이퍼 상에서의 상기 상이한 위치들에서 결함들이 검출될 감도와는 상이한,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 감도는 상기 웨이퍼 상의 상기 상이한 위치들에서 상기 결함들이 검출되고, 상기 웨이퍼 상의 상기 상이한 위치들에 대해 보고될 감도인,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 감도는 상기 검사 프로세스 동안 상기 웨이퍼에 대해 생성되는 상기 출력 내의 상기 개별 출력 특성의 크기에 대한 감도인,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 설계 내에서의 상기 상이한 위치들의 함수로써 상기 로컬 속성의 값들의 맵을 생성하는 단계를 더 포함하고, 상기 감도를 결정하는 단계는 상기 맵을 사용하여 수행되는,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 감도를 결정하는 단계는 상기 설계 내에서의 상기 상이한 위치들의 함수로써 상기 웨이퍼 상의 상기 상이한 위치들에 대해 상기 결함들이 보고될 감도들의 맵을 생성하는 단계를 포함하는,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 감도를 결정하는 단계는 상기 로컬 속성의 값에 기초하여 상이한 그룹들에 상기 설계 내에 상기 상이한 위치들을 할당하는 단계를 포함하며, 이에 의해 적어도 유사한 잡음 통계치들을 가질 상기 설계 내에서의 상기 상이한 위치들에 대응하는 상기 웨이퍼 상의 상기 상이한 위치들이 동일한 그룹에 할당되는,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 감도를 결정하는 단계는 상기 로컬 속성의 값에 기초하여 상이한 세그먼트들에 상기 설계 내에서의 상기 상이한 위치들을 할당하는 단계 및 상기 상이한 세그먼트들에 대한 잡음 통계치들을 개별적으로 추정하는 단계를 포함하고,
상기 잡음 통계치들은 상기 상이한 세그먼트들에 할당된 상기 설계 내의 상기 상이한 위치들에 대응하는 상기 웨이퍼 상의 상이한 위치들에서 상기 검사 프로세스 동안 생성될 출력에 대한 잡음 통계치들인,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 감도를 결정하는 단계는 상기 로컬 속성의 값에 기초하여 상이한 세그먼트들에 상기 설계 내에서의 상기 상이한 위치들을 할당하는 단계, 상기 상이한 세그먼트들에 대한 잡음 통계치들을 개별적으로 추정하는 단계, 및 상기 잡음 통계치들에 기초하여 상기 상이한 세그먼트들에 대한 상기 감도를 결정하는 단계를 포함하고,
상기 잡음 통계치들은 상기 상이한 세그먼트들에 할당된 상기 설계 내에서의 상기 상이한 위치들에 대응하는 상기 웨이퍼 상의 상기 상이한 위치들에서 상기 검사 프로세스 동안 생성될 상기 출력에 대한 잡음 통계치들인,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 감도를 결정하는 단계는 상기 로컬 속성의 값들의 전체 범위의 상이한 부분들을 상이한 세그먼트들에 할당하는 단계, 상기 상이한 세그먼트들에 할당된 상기 상이한 부분들 내의 상기 로컬 속성의 값들에 기초하여 상기 상이한 세그먼트들에 대한 상이한 감도들을 개별적으로 결정하는 단계, 및 상기 상이한 위치들에 대해 결정된 로컬 속성의 값들이 속하는 상기 상이한 부분들에 기초하여 상기 상이한 세그먼트들에 상기 설계 내에서의 상기 상이한 위치들을 개별적으로 할당하는 단계를 포함하는,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 감도를 결정하는 단계는 상기 로컬 속성의 값들의 전체 범위의 상이한 부분들을 상이한 세그먼트들에 할당하는 단계, 상기 상이한 세그먼트들에 할당된 상기 상이한 부분들 내의 상기 로컬 속성의 값들에 기초하여 상기 상이한 세그먼트들에 대한 상이한 감도들을 개별적으로 결정하는 단계, 및 상기 상이한 위치들에 대한 상기 로컬 속성의 값에 기초하는 상기 설계 내의 상기 상이한 위치들, 상기 상이한 세그먼트들에 할당된 상기 로컬 속성의 값들의 상기 전체 범위의 상기 상이한 부분들, 및 상기 상이한 세그먼트들에 대해 결정된 상기 상이한 감도들의 함수로써 상기 웨이퍼 상의 상이한 위치들에 대해 상기 결함들이 보고될 감도들의 맵을 생성하는 단계를 포함하는,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 검사 프로세스 동안 검사 시스템에 의해 상기 웨이퍼에 대해 생성된 출력에 기초하여 상기 웨이퍼 상의 상기 상이한 위치들에 대한 로컬 이미지 속성의 값을 개별적으로 결정하는 단계를 더 포함하고,
상기 감도를 결정하는 단계는 상기 이미지 속성 및 상기 로컬 속성의 값들에 기초하여 수행되는,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 검사 프로세스 동안 검사 시스템에 의해 상기 웨이퍼에 대해 생성된 상기 출력에 기초하여 상기 웨이퍼 상의 상기 상이한 위치들에 대한 로컬 이미지 속성의 값을 개별적으로 결정하는 단계를 더 포함하고,
상기 감도를 결정하는 단계는 상기 로컬 속성의 값, 상기 로컬 이미지 속성의 값, 및 상기 검사 시스템의 좌표 부정확성에 기초하여 수행되는,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 감도를 결정하는 단계는 상기 설계의 핫 스폿(hot spot)들에 관한 정보 및 상기 로컬 속성의 값에 기초하여 수행되는,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 로컬 속성의 값은 상기 설계 내의 상이한 위치들이 상기 설계의 핫 스폿들인지의 여부를 표시하지 않고,
상기 감도를 결정하는 단계는 상기 설계에서 상기 핫 스폿들에 관한 정보에 기초하여 수행되지 않는,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 웨이퍼 상에 인쇄된 설계는 상기 검사 프로세스를 수행하는 검사 시스템에 의해 결정(resolve)될 수 없는,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 로컬 속성의 값을 개별적으로 결정하는 단계 및 상기 감도를 결정하는 단계는 결함들이 상기 검사 프로세스에서 상기 웨이퍼 상에서 검출되기 전에 수행되는,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 로컬 속성의 값을 개별적으로 결정하는 단계 및 상기 감도를 결정하는 단계는 오프라인으로 수행되는,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 삭제
- 제1항에 있어서,
상기 검사 프로세스를 사용하여, 상기 결함들은 상기 검사 프로세스 동안 상기 웨이퍼에 대해 생성되는 상기 출력 내의 상기 개별 출력 특성의 크기에 기초하여 보고되고, 상기 결함들의 사이즈에 기초하여서는 보고되지 않는,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 검사 프로세스는, 상기 설계 내에서의 상기 상이한 위치들에 대응하는 상기 웨이퍼 상의 상기 상이한 위치들에서 생성되는 상기 출력이 식별될 수 있도록, 설계 데이터 공간에서 상기 검사 프로세스 동안 검사 시스템에 의해 상기 웨이퍼에 대해 생성되는 상기 출력의 위치를 결정하는 단계를 포함하는,
웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법. - 웨이퍼에 대한 검사 프로세스를 생성하기 위한 컴퓨터-구현 방법을 수행하기 위해 컴퓨터 시스템상에서 실행가능한 프로그램 명령들을 포함하는 컴퓨터-판독가능한 매체로서, 상기 컴퓨터-구현 방법은,
웨이퍼에 대한 설계 내에서의 상이한 위치들에서 적어도 한가지 타입의 오류 메커니즘을 야기할 수 있는 결함에 기초하여 상기 상이한 위치들에 대한 로컬 속성의 값을 개별적으로 결정하는 단계;
상기 로컬 속성의 값에 기초하여 상기 설계 내에서의 상기 상이한 위치들에 대응하는 상기 웨이퍼 상의 상이한 위치들에 대해 결함들이 보고될 감도를 결정하는 단계; 및
결정된 감도에 기초하여 상기 웨이퍼에 대한 검사 프로세스를 생성하는 단계를 포함하고,
상기 검사 프로세스를 사용하여, 결함들은 상기 검사 프로세스 동안 상기 웨이퍼에 대해 생성되는 출력 내의 개별 출력 특성의 크기에 기초하여 검출되고, 상기 결함들의 사이즈에 기초하여서는 검출되지 않는,
컴퓨터-판독가능한 매체. - 웨이퍼에 대한 검사 프로세스를 생성 및 수행하도록 구성되는 시스템으로서,
컴퓨터 서브시스템; 및
검사 서브시스템을 포함하고,
상기 컴퓨터 서브시스템은,
상기 웨이퍼에 대한 설계 내에서의 상이한 위치들에서 적어도 한가지 타입의 오류 메커니즘을 야기할 수 있는 결함에 기초하여 상기 상이한 위치들에 대한 로컬 속성의 값을 개별적으로 결정하고;
상기 로컬 속성의 값에 기초하여 상기 설계 내에서의 상이한 위치들에 대응하는 상기 웨이퍼 상의 상이한 위치들에 대해 결함들이 보고될 감도를 결정하고; 그리고
결정된 감도에 기초하여 상기 웨이퍼에 대한 검사 프로세스를 생성하도록 구성되고,
상기 검사 서브시스템은 상기 웨이퍼 상에서 상기 검사 프로세스를 수행하도록 구성되며,
상기 검사 프로세스를 사용하여, 결함들은 상기 검사 프로세스 동안 상기 웨이퍼에 대해 생성되는 출력 내의 개별 출력 특성의 크기에 기초하여 검출되고, 상기 결함들의 사이즈에 기초하여서는 검출되지 않는,
웨이퍼에 대한 검사 프로세스를 생성 및 수행하도록 구성되는 시스템.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/403,905 | 2009-03-13 | ||
| US12/403,905 US8112241B2 (en) | 2009-03-13 | 2009-03-13 | Methods and systems for generating an inspection process for a wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110139261A KR20110139261A (ko) | 2011-12-28 |
| KR101647008B1 true KR101647008B1 (ko) | 2016-08-10 |
Family
ID=42729039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020117024028A KR101647008B1 (ko) | 2009-03-13 | 2010-03-08 | 웨이퍼에 대한 검사 프로세스를 생성하기 위한 방법들 및 시스템들 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8112241B2 (ko) |
| EP (1) | EP2406819A4 (ko) |
| JP (2) | JP2012520570A (ko) |
| KR (1) | KR101647008B1 (ko) |
| CN (1) | CN102422405B (ko) |
| IL (1) | IL214932A (ko) |
| WO (1) | WO2010104800A2 (ko) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7570796B2 (en) | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| US8225252B2 (en) * | 2010-06-25 | 2012-07-17 | Intel Corporation | Systems, methods, apparatus and computer readable mediums for use in association with systems having interference |
| US9170211B2 (en) | 2011-03-25 | 2015-10-27 | Kla-Tencor Corp. | Design-based inspection using repeating structures |
| US9087367B2 (en) | 2011-09-13 | 2015-07-21 | Kla-Tencor Corp. | Determining design coordinates for wafer defects |
| US8831334B2 (en) | 2012-01-20 | 2014-09-09 | Kla-Tencor Corp. | Segmentation for wafer inspection |
| US10043264B2 (en) | 2012-04-19 | 2018-08-07 | Applied Materials Israel Ltd. | Integration of automatic and manual defect classification |
| US9858658B2 (en) | 2012-04-19 | 2018-01-02 | Applied Materials Israel Ltd | Defect classification using CAD-based context attributes |
| US9595091B2 (en) | 2012-04-19 | 2017-03-14 | Applied Materials Israel, Ltd. | Defect classification using topographical attributes |
| US9715723B2 (en) | 2012-04-19 | 2017-07-25 | Applied Materials Israel Ltd | Optimization of unknown defect rejection for automatic defect classification |
| US9607233B2 (en) | 2012-04-20 | 2017-03-28 | Applied Materials Israel Ltd. | Classifier readiness and maintenance in automatic defect classification |
| US8826200B2 (en) | 2012-05-25 | 2014-09-02 | Kla-Tencor Corp. | Alteration for wafer inspection |
| US9189844B2 (en) | 2012-10-15 | 2015-11-17 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific information |
| US9053527B2 (en) | 2013-01-02 | 2015-06-09 | Kla-Tencor Corp. | Detecting defects on a wafer |
| US9134254B2 (en) | 2013-01-07 | 2015-09-15 | Kla-Tencor Corp. | Determining a position of inspection system output in design data space |
| US9311698B2 (en) | 2013-01-09 | 2016-04-12 | Kla-Tencor Corp. | Detecting defects on a wafer using template image matching |
| KR102019534B1 (ko) | 2013-02-01 | 2019-09-09 | 케이엘에이 코포레이션 | 결함 특유의, 다중 채널 정보를 이용한 웨이퍼 상의 결함 검출 |
| US9865512B2 (en) | 2013-04-08 | 2018-01-09 | Kla-Tencor Corp. | Dynamic design attributes for wafer inspection |
| US9310320B2 (en) | 2013-04-15 | 2016-04-12 | Kla-Tencor Corp. | Based sampling and binning for yield critical defects |
| US9355208B2 (en) * | 2013-07-08 | 2016-05-31 | Kla-Tencor Corp. | Detecting defects on a wafer |
| US10114368B2 (en) | 2013-07-22 | 2018-10-30 | Applied Materials Israel Ltd. | Closed-loop automatic defect inspection and classification |
| US9395403B2 (en) * | 2013-10-28 | 2016-07-19 | International Business Machines Corporation | Optimization of integrated circuit reliability |
| US10410338B2 (en) * | 2013-11-04 | 2019-09-10 | Kla-Tencor Corporation | Method and system for correlating optical images with scanning electron microscopy images |
| CN103646887B (zh) * | 2013-11-26 | 2016-08-17 | 上海华力微电子有限公司 | 一种自动降低缺陷检测噪声的方法 |
| US9262821B2 (en) * | 2014-05-12 | 2016-02-16 | Kla-Tencor Corp. | Inspection recipe setup from reference image variation |
| US9400865B2 (en) * | 2014-06-13 | 2016-07-26 | Kla-Tencor Corp. | Extracting comprehensive design guidance for in-line process control tools and methods |
| US9286675B1 (en) | 2014-10-23 | 2016-03-15 | Applied Materials Israel Ltd. | Iterative defect filtering process |
| US9569834B2 (en) | 2015-06-22 | 2017-02-14 | Kla-Tencor Corporation | Automated image-based process monitoring and control |
| JP6779229B2 (ja) * | 2015-04-30 | 2020-11-04 | ケーエルエー コーポレイション | 自動イメージに基づくプロセスモニタリングおよび制御 |
| US10539612B2 (en) | 2015-05-20 | 2020-01-21 | Kla-Tencor Corporation | Voltage contrast based fault and defect inference in logic chips |
| US10018571B2 (en) | 2015-05-28 | 2018-07-10 | Kla-Tencor Corporation | System and method for dynamic care area generation on an inspection tool |
| US10416087B2 (en) | 2016-01-01 | 2019-09-17 | Kla-Tencor Corporation | Systems and methods for defect detection using image reconstruction |
| US10276346B1 (en) | 2016-03-09 | 2019-04-30 | Kla-Tencor Corporation | Particle beam inspector with independently-controllable beams |
| US10600177B2 (en) * | 2017-08-09 | 2020-03-24 | Kla-Tencor Corporation | Nuisance reduction using location-based attributes |
| US10290087B2 (en) * | 2017-09-11 | 2019-05-14 | Applied Materials Israel Ltd. | Method of generating an examination recipe and system thereof |
| CN108469437B (zh) * | 2018-03-16 | 2021-06-11 | 河北视窗玻璃有限公司 | 浮法玻璃的缺陷检测方法及装置 |
| US10872406B2 (en) | 2018-04-13 | 2020-12-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hot spot defect detecting method and hot spot defect detecting system |
| US10832396B2 (en) * | 2018-10-19 | 2020-11-10 | Kla-Tencor Corp. | And noise based care areas |
| US10853932B2 (en) * | 2019-01-16 | 2020-12-01 | Applied Material Israel, Ltd. | Method of defect detection on a specimen and system thereof |
| CN110299298A (zh) * | 2019-06-25 | 2019-10-01 | 德淮半导体有限公司 | 晶圆缺陷扫描方法及系统、缺陷检验机台 |
| US11619592B2 (en) * | 2019-07-09 | 2023-04-04 | KLA Corp. | Selecting defect detection methods for inspection of a specimen |
| CN115575411A (zh) * | 2022-09-28 | 2023-01-06 | 东方晶源微电子科技（北京）有限公司 | 晶片的缺陷检测方法、装置、设备及计算机可读存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005158780A (ja) | 2003-11-20 | 2005-06-16 | Hitachi Ltd | パターン欠陥検査方法及びその装置 |
| US20070156379A1 (en) * | 2005-11-18 | 2007-07-05 | Ashok Kulkarni | Methods and systems for utilizing design data in combination with inspection data |
Family Cites Families (329)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3495269A (en) * | 1966-12-19 | 1970-02-10 | Xerox Corp | Electrographic recording method and apparatus with inert gaseous discharge ionization and acceleration gaps |
| US3496352A (en) * | 1967-06-05 | 1970-02-17 | Xerox Corp | Self-cleaning corona generating apparatus |
| US3909602A (en) | 1973-09-27 | 1975-09-30 | California Inst Of Techn | Automatic visual inspection system for microelectronics |
| US4015203A (en) * | 1975-12-31 | 1977-03-29 | International Business Machines Corporation | Contactless LSI junction leakage testing method |
| US4347001A (en) | 1978-04-03 | 1982-08-31 | Kla Instruments Corporation | Automatic photomask inspection system and apparatus |
| US4247203A (en) * | 1978-04-03 | 1981-01-27 | Kla Instrument Corporation | Automatic photomask inspection system and apparatus |
| FR2473789A1 (fr) | 1980-01-09 | 1981-07-17 | Ibm France | Procedes et structures de test pour circuits integres a semi-conducteurs permettant la determination electrique de certaines tolerances lors des etapes photolithographiques. |
| US4378159A (en) * | 1981-03-30 | 1983-03-29 | Tencor Instruments | Scanning contaminant and defect detector |
| US4448532A (en) | 1981-03-31 | 1984-05-15 | Kla Instruments Corporation | Automatic photomask inspection method and system |
| US4926489A (en) | 1983-03-11 | 1990-05-15 | Kla Instruments Corporation | Reticle inspection system |
| US4579455A (en) * | 1983-05-09 | 1986-04-01 | Kla Instruments Corporation | Photomask inspection apparatus and method with improved defect detection |
| US4532650A (en) | 1983-05-12 | 1985-07-30 | Kla Instruments Corporation | Photomask inspection apparatus and method using corner comparator defect detection algorithm |
| US4555798A (en) | 1983-06-20 | 1985-11-26 | Kla Instruments Corporation | Automatic system and method for inspecting hole quality |
| US4578810A (en) * | 1983-08-08 | 1986-03-25 | Itek Corporation | System for printed circuit board defect detection |
| JPS6062122A (ja) * | 1983-09-16 | 1985-04-10 | Fujitsu Ltd | マスクパターンの露光方法 |
| US4599558A (en) | 1983-12-14 | 1986-07-08 | Ibm | Photovoltaic imaging for large area semiconductors |
| US4595289A (en) | 1984-01-25 | 1986-06-17 | At&T Bell Laboratories | Inspection system utilizing dark-field illumination |
| JPS60263807A (ja) * | 1984-06-12 | 1985-12-27 | Dainippon Screen Mfg Co Ltd | プリント配線板のパタ−ン欠陥検査装置 |
| US4633504A (en) | 1984-06-28 | 1986-12-30 | Kla Instruments Corporation | Automatic photomask inspection system having image enhancement means |
| US4817123A (en) * | 1984-09-21 | 1989-03-28 | Picker International | Digital radiography detector resolution improvement |
| JPH0648380B2 (ja) | 1985-06-13 | 1994-06-22 | 株式会社東芝 | マスク検査方法 |
| JPH0743323B2 (ja) * | 1985-08-26 | 1995-05-15 | 富士通株式会社 | 表面異物検査装置 |
| US4734721A (en) * | 1985-10-04 | 1988-03-29 | Markem Corporation | Electrostatic printer utilizing dehumidified air |
| US4641967A (en) * | 1985-10-11 | 1987-02-10 | Tencor Instruments | Particle position correlator and correlation method for a surface scanner |
| US4928313A (en) | 1985-10-25 | 1990-05-22 | Synthetic Vision Systems, Inc. | Method and system for automatically visually inspecting an article |
| US5046109A (en) | 1986-03-12 | 1991-09-03 | Nikon Corporation | Pattern inspection apparatus |
| US4814829A (en) * | 1986-06-12 | 1989-03-21 | Canon Kabushiki Kaisha | Projection exposure apparatus |
| US4805123B1 (en) * | 1986-07-14 | 1998-10-13 | Kla Instr Corp | Automatic photomask and reticle inspection method and apparatus including improved defect detector and alignment sub-systems |
| US4758094A (en) | 1987-05-15 | 1988-07-19 | Kla Instruments Corp. | Process and apparatus for in-situ qualification of master patterns used in patterning systems |
| US4766324A (en) | 1987-08-07 | 1988-08-23 | Tencor Instruments | Particle detection method including comparison between sequential scans |
| US4812756A (en) * | 1987-08-26 | 1989-03-14 | International Business Machines Corporation | Contactless technique for semicondutor wafer testing |
| US4845558A (en) | 1987-12-03 | 1989-07-04 | Kla Instruments Corporation | Method and apparatus for detecting defects in repeated microminiature patterns |
| US4877326A (en) | 1988-02-19 | 1989-10-31 | Kla Instruments Corporation | Method and apparatus for optical inspection of substrates |
| US5054097A (en) | 1988-11-23 | 1991-10-01 | Schlumberger Technologies, Inc. | Methods and apparatus for alignment of images |
| US5155336A (en) | 1990-01-19 | 1992-10-13 | Applied Materials, Inc. | Rapid thermal heating apparatus and method |
| US5124927A (en) | 1990-03-02 | 1992-06-23 | International Business Machines Corp. | Latent-image control of lithography tools |
| JP3707172B2 (ja) * | 1996-01-24 | 2005-10-19 | 富士ゼロックス株式会社 | 画像読取装置 |
| US5189481A (en) * | 1991-07-26 | 1993-02-23 | Tencor Instruments | Particle detector for rough surfaces |
| US5563702A (en) | 1991-08-22 | 1996-10-08 | Kla Instruments Corporation | Automated photomask inspection apparatus and method |
| DE69208413T2 (de) | 1991-08-22 | 1996-11-14 | Kla Instr Corp | Gerät zur automatischen Prüfung von Photomaske |
| EP0671920B1 (en) | 1992-03-09 | 2003-12-10 | San Diego Regional Cancer Center | An anti-idiotypic antibody and its use in diagnosis and in therapy in hiv-related disease |
| US6205259B1 (en) | 1992-04-09 | 2001-03-20 | Olympus Optical Co., Ltd. | Image processing apparatus |
| JP2667940B2 (ja) * | 1992-04-27 | 1997-10-27 | 三菱電機株式会社 | マスク検査方法およびマスク検出装置 |
| JP3730263B2 (ja) | 1992-05-27 | 2005-12-21 | ケーエルエー・インストルメンツ・コーポレーション | 荷電粒子ビームを用いた自動基板検査の装置及び方法 |
| JP3212389B2 (ja) | 1992-10-26 | 2001-09-25 | 株式会社キリンテクノシステム | 固体上の異物検査方法 |
| JPH06177706A (ja) | 1992-12-08 | 1994-06-24 | Sony Corp | 信号処理装置 |
| KR100300618B1 (ko) | 1992-12-25 | 2001-11-22 | 오노 시게오 | 노광방법,노광장치,및그장치를사용하는디바이스제조방법 |
| US5448053A (en) * | 1993-03-01 | 1995-09-05 | Rhoads; Geoffrey B. | Method and apparatus for wide field distortion-compensated imaging |
| US5355212A (en) | 1993-07-19 | 1994-10-11 | Tencor Instruments | Process for inspecting patterned wafers |
| US5453844A (en) | 1993-07-21 | 1995-09-26 | The University Of Rochester | Image data coding and compression system utilizing controlled blurring |
| US5497381A (en) | 1993-10-15 | 1996-03-05 | Analog Devices, Inc. | Bitstream defect analysis method for integrated circuits |
| US5544256A (en) | 1993-10-22 | 1996-08-06 | International Business Machines Corporation | Automated defect classification system |
| US5500607A (en) | 1993-12-22 | 1996-03-19 | International Business Machines Corporation | Probe-oxide-semiconductor method and apparatus for measuring oxide charge on a semiconductor wafer |
| US5553168A (en) | 1994-01-21 | 1996-09-03 | Texas Instruments Incorporated | System and method for recognizing visual indicia |
| US5696835A (en) | 1994-01-21 | 1997-12-09 | Texas Instruments Incorporated | Apparatus and method for aligning and measuring misregistration |
| US5608538A (en) * | 1994-08-24 | 1997-03-04 | International Business Machines Corporation | Scan line queuing for high performance image correction |
| US5572608A (en) | 1994-08-24 | 1996-11-05 | International Business Machines Corporation | Sinc filter in linear lumen space for scanner |
| US5528153A (en) | 1994-11-07 | 1996-06-18 | Texas Instruments Incorporated | Method for non-destructive, non-contact measurement of dielectric constant of thin films |
| US6014461A (en) * | 1994-11-30 | 2000-01-11 | Texas Instruments Incorporated | Apparatus and method for automatic knowlege-based object identification |
| US5694478A (en) | 1994-12-15 | 1997-12-02 | Minnesota Mining And Manufacturing Company | Method and apparatus for detecting and identifying microbial colonies |
| US5948972A (en) | 1994-12-22 | 1999-09-07 | Kla-Tencor Corporation | Dual stage instrument for scanning a specimen |
| CA2139182A1 (en) | 1994-12-28 | 1996-06-29 | Paul Chevrette | Method and system for fast microscanning |
| US5661408A (en) | 1995-03-01 | 1997-08-26 | Qc Solutions, Inc. | Real-time in-line testing of semiconductor wafers |
| US5991699A (en) | 1995-05-04 | 1999-11-23 | Kla Instruments Corporation | Detecting groups of defects in semiconductor feature space |
| TW341664B (en) | 1995-05-12 | 1998-10-01 | Ibm | Photovoltaic oxide charge measurement probe technique |
| US5485091A (en) * | 1995-05-12 | 1996-01-16 | International Business Machines Corporation | Contactless electrical thin oxide measurements |
| US5644223A (en) | 1995-05-12 | 1997-07-01 | International Business Machines Corporation | Uniform density charge deposit source |
| US6288780B1 (en) * | 1995-06-06 | 2001-09-11 | Kla-Tencor Technologies Corp. | High throughput brightfield/darkfield wafer inspection system using advanced optical techniques |
| US5649169A (en) | 1995-06-20 | 1997-07-15 | Advanced Micro Devices, Inc. | Method and system for declustering semiconductor defect data |
| US5594247A (en) * | 1995-07-07 | 1997-01-14 | Keithley Instruments, Inc. | Apparatus and method for depositing charge on a semiconductor wafer |
| US5773989A (en) | 1995-07-14 | 1998-06-30 | University Of South Florida | Measurement of the mobile ion concentration in the oxide layer of a semiconductor wafer |
| US5621519A (en) * | 1995-07-31 | 1997-04-15 | Neopath, Inc. | Imaging system transfer function control method and apparatus |
| US5619548A (en) * | 1995-08-11 | 1997-04-08 | Oryx Instruments And Materials Corp. | X-ray thickness gauge |
| WO1997013370A1 (en) | 1995-10-02 | 1997-04-10 | Kla Instruments Corporation | Alignment correction prior to image sampling in inspection systems |
| US5754678A (en) | 1996-01-17 | 1998-05-19 | Photon Dynamics, Inc. | Substrate inspection apparatus and method |
| JPH09320505A (ja) | 1996-03-29 | 1997-12-12 | Hitachi Ltd | 電子線式検査方法及びその装置並びに半導体の製造方法及びその製造ライン |
| US5673208A (en) * | 1996-04-11 | 1997-09-30 | Micron Technology, Inc. | Focus spot detection method and system |
| US5917332A (en) | 1996-05-09 | 1999-06-29 | Advanced Micro Devices, Inc. | Arrangement for improving defect scanner sensitivity and scanning defects on die of a semiconductor wafer |
| US5742658A (en) * | 1996-05-23 | 1998-04-21 | Advanced Micro Devices, Inc. | Apparatus and method for determining the elemental compositions and relative locations of particles on the surface of a semiconductor wafer |
| US6246787B1 (en) | 1996-05-31 | 2001-06-12 | Texas Instruments Incorporated | System and method for knowledgebase generation and management |
| US6205239B1 (en) * | 1996-05-31 | 2001-03-20 | Texas Instruments Incorporated | System and method for circuit repair |
| US6091846A (en) | 1996-05-31 | 2000-07-18 | Texas Instruments Incorporated | Method and system for anomaly detection |
| US6292582B1 (en) | 1996-05-31 | 2001-09-18 | Lin Youling | Method and system for identifying defects in a semiconductor |
| JP3646415B2 (ja) * | 1996-07-18 | 2005-05-11 | ソニー株式会社 | マスク欠陥の検出方法 |
| US5822218A (en) | 1996-08-27 | 1998-10-13 | Clemson University | Systems, methods and computer program products for prediction of defect-related failures in integrated circuits |
| US5767693A (en) | 1996-09-04 | 1998-06-16 | Smithley Instruments, Inc. | Method and apparatus for measurement of mobile charges with a corona screen gun |
| US6076465A (en) | 1996-09-20 | 2000-06-20 | Kla-Tencor Corporation | System and method for determining reticle defect printability |
| KR100200734B1 (ko) * | 1996-10-10 | 1999-06-15 | 윤종용 | 에어리얼 이미지 측정 장치 및 방법 |
| US5866806A (en) * | 1996-10-11 | 1999-02-02 | Kla-Tencor Corporation | System for locating a feature of a surface |
| US5928389A (en) | 1996-10-21 | 1999-07-27 | Applied Materials, Inc. | Method and apparatus for priority based scheduling of wafer processing within a multiple chamber semiconductor wafer processing tool |
| US6259960B1 (en) | 1996-11-01 | 2001-07-10 | Joel Ltd. | Part-inspecting system |
| US5852232A (en) | 1997-01-02 | 1998-12-22 | Kla-Tencor Corporation | Acoustic sensor as proximity detector |
| US5978501A (en) | 1997-01-03 | 1999-11-02 | International Business Machines Corporation | Adaptive inspection method and system |
| US5955661A (en) | 1997-01-06 | 1999-09-21 | Kla-Tencor Corporation | Optical profilometer combined with stylus probe measurement device |
| US5795685A (en) | 1997-01-14 | 1998-08-18 | International Business Machines Corporation | Simple repair method for phase shifting masks |
| US5889593A (en) * | 1997-02-26 | 1999-03-30 | Kla Instruments Corporation | Optical system and method for angle-dependent reflection or transmission measurement |
| US5980187A (en) | 1997-04-16 | 1999-11-09 | Kla-Tencor Corporation | Mechanism for transporting semiconductor-process masks |
| US6121783A (en) | 1997-04-22 | 2000-09-19 | Horner; Gregory S. | Method and apparatus for establishing electrical contact between a wafer and a chuck |
| US6097196A (en) * | 1997-04-23 | 2000-08-01 | Verkuil; Roger L. | Non-contact tunnelling field measurement for a semiconductor oxide layer |
| US6078738A (en) | 1997-05-08 | 2000-06-20 | Lsi Logic Corporation | Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization |
| KR100308811B1 (ko) | 1997-05-10 | 2001-12-15 | 박종섭 | Gps를이용한시간및주파수발생장치의시간오차개선방법 |
| US6201999B1 (en) * | 1997-06-09 | 2001-03-13 | Applied Materials, Inc. | Method and apparatus for automatically generating schedules for wafer processing within a multichamber semiconductor wafer processing tool |
| US6011404A (en) * | 1997-07-03 | 2000-01-04 | Lucent Technologies Inc. | System and method for determining near--surface lifetimes and the tunneling field of a dielectric in a semiconductor |
| US6072320A (en) | 1997-07-30 | 2000-06-06 | Verkuil; Roger L. | Product wafer junction leakage measurement using light and eddy current |
| US6104206A (en) | 1997-08-05 | 2000-08-15 | Verkuil; Roger L. | Product wafer junction leakage measurement using corona and a kelvin probe |
| US5834941A (en) | 1997-08-11 | 1998-11-10 | Keithley Instruments, Inc. | Mobile charge measurement using corona charge and ultraviolet light |
| US6191605B1 (en) * | 1997-08-18 | 2001-02-20 | Tom G. Miller | Contactless method for measuring total charge of an insulating layer on a substrate using corona charge |
| US6757645B2 (en) * | 1997-09-17 | 2004-06-29 | Numerical Technologies, Inc. | Visual inspection and verification system |
| US6470489B1 (en) | 1997-09-17 | 2002-10-22 | Numerical Technologies, Inc. | Design rule checking system and method |
| US6578188B1 (en) * | 1997-09-17 | 2003-06-10 | Numerical Technologies, Inc. | Method and apparatus for a network-based mask defect printability analysis system |
| US7107571B2 (en) * | 1997-09-17 | 2006-09-12 | Synopsys, Inc. | Visual analysis and verification system using advanced tools |
| US5965306A (en) | 1997-10-15 | 1999-10-12 | International Business Machines Corporation | Method of determining the printability of photomask defects |
| US5874733A (en) * | 1997-10-16 | 1999-02-23 | Raytheon Company | Convergent beam scanner linearizing method and apparatus |
| US6233719B1 (en) | 1997-10-27 | 2001-05-15 | Kla-Tencor Corporation | System and method for analyzing semiconductor production data |
| US6097887A (en) | 1997-10-27 | 2000-08-01 | Kla-Tencor Corporation | Software system and method for graphically building customized recipe flowcharts |
| US6104835A (en) | 1997-11-14 | 2000-08-15 | Kla-Tencor Corporation | Automatic knowledge database generation for classifying objects and systems therefor |
| JPH11162832A (ja) | 1997-11-25 | 1999-06-18 | Nikon Corp | 走査露光方法及び走査型露光装置 |
| US5999003A (en) | 1997-12-12 | 1999-12-07 | Advanced Micro Devices, Inc. | Intelligent usage of first pass defect data for improved statistical accuracy of wafer level classification |
| US6614520B1 (en) | 1997-12-18 | 2003-09-02 | Kla-Tencor Corporation | Method for inspecting a reticle |
| US6060709A (en) | 1997-12-31 | 2000-05-09 | Verkuil; Roger L. | Apparatus and method for depositing uniform charge on a thin oxide semiconductor wafer |
| US6122017A (en) | 1998-01-22 | 2000-09-19 | Hewlett-Packard Company | Method for providing motion-compensated multi-field enhancement of still images from video |
| US6175645B1 (en) * | 1998-01-22 | 2001-01-16 | Applied Materials, Inc. | Optical inspection method and apparatus |
| US6171737B1 (en) * | 1998-02-03 | 2001-01-09 | Advanced Micro Devices, Inc. | Low cost application of oxide test wafer for defect monitor in photolithography process |
| US5932377A (en) | 1998-02-24 | 1999-08-03 | International Business Machines Corporation | Exact transmission balanced alternating phase-shifting mask for photolithography |
| US6091845A (en) | 1998-02-24 | 2000-07-18 | Micron Technology, Inc. | Inspection technique of photomask |
| US6091257A (en) | 1998-02-26 | 2000-07-18 | Verkuil; Roger L. | Vacuum activated backside contact |
| US6282309B1 (en) | 1998-05-29 | 2001-08-28 | Kla-Tencor Corporation | Enhanced sensitivity automated photomask inspection system |
| US6137570A (en) | 1998-06-30 | 2000-10-24 | Kla-Tencor Corporation | System and method for analyzing topological features on a surface |
| US6324298B1 (en) | 1998-07-15 | 2001-11-27 | August Technology Corp. | Automated wafer defect inspection system and a process of performing such inspection |
| US6266437B1 (en) | 1998-09-04 | 2001-07-24 | Sandia Corporation | Sequential detection of web defects |
| US6466314B1 (en) | 1998-09-17 | 2002-10-15 | Applied Materials, Inc. | Reticle design inspection system |
| US6040912A (en) | 1998-09-30 | 2000-03-21 | Advanced Micro Devices, Inc. | Method and apparatus for detecting process sensitivity to integrated circuit layout using wafer to wafer defect inspection device |
| US6122046A (en) | 1998-10-02 | 2000-09-19 | Applied Materials, Inc. | Dual resolution combined laser spot scanning and area imaging inspection |
| US6535628B2 (en) * | 1998-10-15 | 2003-03-18 | Applied Materials, Inc. | Detection of wafer fragments in a wafer processing apparatus |
| US6393602B1 (en) | 1998-10-21 | 2002-05-21 | Texas Instruments Incorporated | Method of a comprehensive sequential analysis of the yield losses of semiconductor wafers |
| JP3860347B2 (ja) | 1998-10-30 | 2006-12-20 | 富士通株式会社 | リンク処理装置 |
| US6248486B1 (en) | 1998-11-23 | 2001-06-19 | U.S. Philips Corporation | Method of detecting aberrations of an optical imaging system |
| US6476913B1 (en) | 1998-11-30 | 2002-11-05 | Hitachi, Ltd. | Inspection method, apparatus and system for circuit pattern |
| US6529621B1 (en) * | 1998-12-17 | 2003-03-04 | Kla-Tencor | Mechanisms for making and inspecting reticles |
| US6539106B1 (en) | 1999-01-08 | 2003-03-25 | Applied Materials, Inc. | Feature-based defect detection |
| US6373975B1 (en) * | 1999-01-25 | 2002-04-16 | International Business Machines Corporation | Error checking of simulated printed images with process window effects included |
| US7106895B1 (en) | 1999-05-05 | 2006-09-12 | Kla-Tencor | Method and apparatus for inspecting reticles implementing parallel processing |
| AU3676500A (en) * | 1999-05-07 | 2000-11-21 | Nikon Corporation | Aligner, microdevice, photomask, exposure method, and method of manufacturing device |
| JP2002544555A (ja) * | 1999-05-18 | 2002-12-24 | アプライド マテリアルズ インコーポレイテッド | マスターとの比較による物品の検査方法および装置 |
| US6526164B1 (en) * | 1999-05-27 | 2003-02-25 | International Business Machines Corporation | Intelligent photomask disposition |
| US6407373B1 (en) | 1999-06-15 | 2002-06-18 | Applied Materials, Inc. | Apparatus and method for reviewing defects on an object |
| US6922482B1 (en) | 1999-06-15 | 2005-07-26 | Applied Materials, Inc. | Hybrid invariant adaptive automatic defect classification |
| EP1065567A3 (en) | 1999-06-29 | 2001-05-16 | Applied Materials, Inc. | Integrated critical dimension control |
| JP3816390B2 (ja) * | 1999-07-02 | 2006-08-30 | 富士通株式会社 | サービス割り当て装置 |
| US6776692B1 (en) | 1999-07-09 | 2004-08-17 | Applied Materials Inc. | Closed-loop control of wafer polishing in a chemical mechanical polishing system |
| US6466895B1 (en) | 1999-07-16 | 2002-10-15 | Applied Materials, Inc. | Defect reference system automatic pattern classification |
| US6248485B1 (en) | 1999-07-19 | 2001-06-19 | Lucent Technologies Inc. | Method for controlling a process for patterning a feature in a photoresist |
| US6466315B1 (en) | 1999-09-03 | 2002-10-15 | Applied Materials, Inc. | Method and system for reticle inspection by photolithography simulation |
| US20020144230A1 (en) | 1999-09-22 | 2002-10-03 | Dupont Photomasks, Inc. | System and method for correcting design rule violations in a mask layout file |
| US6268093B1 (en) | 1999-10-13 | 2001-07-31 | Applied Materials, Inc. | Method for reticle inspection using aerial imaging |
| JP3749107B2 (ja) * | 1999-11-05 | 2006-02-22 | ファブソリューション株式会社 | 半導体デバイス検査装置 |
| FR2801673B1 (fr) * | 1999-11-26 | 2001-12-28 | Pechiney Aluminium | Procede de mesure du degre et de l'homogeneite de calcination des alumines |
| US7190292B2 (en) | 1999-11-29 | 2007-03-13 | Bizjak Karl M | Input level adjust system and method |
| US6738954B1 (en) | 1999-12-08 | 2004-05-18 | International Business Machines Corporation | Method for prediction random defect yields of integrated circuits with accuracy and computation time controls |
| US6771806B1 (en) | 1999-12-14 | 2004-08-03 | Kla-Tencor | Multi-pixel methods and apparatus for analysis of defect information from test structures on semiconductor devices |
| US6445199B1 (en) | 1999-12-14 | 2002-09-03 | Kla-Tencor Corporation | Methods and apparatus for generating spatially resolved voltage contrast maps of semiconductor test structures |
| US6701004B1 (en) * | 1999-12-22 | 2004-03-02 | Intel Corporation | Detecting defects on photomasks |
| US6778695B1 (en) | 1999-12-23 | 2004-08-17 | Franklin M. Schellenberg | Design-based reticle defect prioritization |
| US7120285B1 (en) | 2000-02-29 | 2006-10-10 | Advanced Micro Devices, Inc. | Method for evaluation of reticle image using aerial image simulator |
| US6451690B1 (en) | 2000-03-13 | 2002-09-17 | Matsushita Electronics Corporation | Method of forming electrode structure and method of fabricating semiconductor device |
| US6482557B1 (en) | 2000-03-24 | 2002-11-19 | Dupont Photomasks, Inc. | Method and apparatus for evaluating the runability of a photomask inspection tool |
| US6569691B1 (en) | 2000-03-29 | 2003-05-27 | Semiconductor Diagnostics, Inc. | Measurement of different mobile ion concentrations in the oxide layer of a semiconductor wafer |
| US6759255B2 (en) | 2000-05-10 | 2004-07-06 | Kla-Tencor Technologies Corp. | Method and system for detecting metal contamination on a semiconductor wafer |
| US6425113B1 (en) | 2000-06-13 | 2002-07-23 | Leigh C. Anderson | Integrated verification and manufacturability tool |
| TWI297167B (en) * | 2000-06-27 | 2008-05-21 | Ebara Corp | Inspection apparatus and inspection method |
| US6636301B1 (en) | 2000-08-10 | 2003-10-21 | Kla-Tencor Corporation | Multiple beam inspection apparatus and method |
| US6634018B2 (en) * | 2000-08-24 | 2003-10-14 | Texas Instruments Incorporated | Optical proximity correction |
| JP2002071575A (ja) | 2000-09-04 | 2002-03-08 | Matsushita Electric Ind Co Ltd | 欠陥検査解析方法および欠陥検査解析システム |
| TW513772B (en) | 2000-09-05 | 2002-12-11 | Komatsu Denshi Kinzoku Kk | Apparatus for inspecting wafer surface, method for inspecting wafer surface, apparatus for judging defective wafer, method for judging defective wafer and information treatment apparatus of wafer surface |
| DE10044257A1 (de) | 2000-09-07 | 2002-04-11 | Infineon Technologies Ag | Verfahren zum Erzeugen von Masken-Layout-Daten für die Lithografiesimulation und von optimierten Masken-Layout-Daten sowie zugehörige Vorrichtung und Programme |
| US6513151B1 (en) * | 2000-09-14 | 2003-01-28 | Advanced Micro Devices, Inc. | Full flow focus exposure matrix analysis and electrical testing for new product mask evaluation |
| US6593152B2 (en) | 2000-11-02 | 2003-07-15 | Ebara Corporation | Electron beam apparatus and method of manufacturing semiconductor device using the apparatus |
| US6753954B2 (en) | 2000-12-06 | 2004-06-22 | Asml Masktools B.V. | Method and apparatus for detecting aberrations in a projection lens utilized for projection optics |
| US6602728B1 (en) | 2001-01-05 | 2003-08-05 | International Business Machines Corporation | Method for generating a proximity model based on proximity rules |
| US6597193B2 (en) | 2001-01-26 | 2003-07-22 | Semiconductor Diagnostics, Inc. | Steady state method for measuring the thickness and the capacitance of ultra thin dielectric in the presence of substantial leakage current |
| US6680621B2 (en) * | 2001-01-26 | 2004-01-20 | Semiconductor Diagnostics, Inc. | Steady state method for measuring the thickness and the capacitance of ultra thin dielectric in the presence of substantial leakage current |
| JP4014379B2 (ja) * | 2001-02-21 | 2007-11-28 | 株式会社日立製作所 | 欠陥レビュー装置及び方法 |
| WO2002073661A2 (en) | 2001-03-12 | 2002-09-19 | Pdf Solutions, Inc. | Extraction method of defect density and size distributions |
| US6873720B2 (en) | 2001-03-20 | 2005-03-29 | Synopsys, Inc. | System and method of providing mask defect printability analysis |
| JP3973372B2 (ja) | 2001-03-23 | 2007-09-12 | 株式会社日立製作所 | 荷電粒子線を用いた基板検査装置および基板検査方法 |
| US6605478B2 (en) | 2001-03-30 | 2003-08-12 | Appleid Materials, Inc, | Kill index analysis for automatic defect classification in semiconductor wafers |
| US6665065B1 (en) | 2001-04-09 | 2003-12-16 | Advanced Micro Devices, Inc. | Defect detection in pellicized reticles via exposure at short wavelengths |
| JP4038356B2 (ja) | 2001-04-10 | 2008-01-23 | 株式会社日立製作所 | 欠陥データ解析方法及びその装置並びにレビューシステム |
| JP4266082B2 (ja) | 2001-04-26 | 2009-05-20 | 株式会社東芝 | 露光用マスクパターンの検査方法 |
| JP4199939B2 (ja) | 2001-04-27 | 2008-12-24 | 株式会社日立製作所 | 半導体検査システム |
| JP2002353099A (ja) | 2001-05-22 | 2002-12-06 | Canon Inc | 位置検出方法及び装置及び露光装置及びデバイス製造方法 |
| US20020186878A1 (en) | 2001-06-07 | 2002-12-12 | Hoon Tan Seow | System and method for multiple image analysis |
| US6779159B2 (en) | 2001-06-08 | 2004-08-17 | Sumitomo Mitsubishi Silicon Corporation | Defect inspection method and defect inspection apparatus |
| JP3551163B2 (ja) | 2001-06-08 | 2004-08-04 | 三菱住友シリコン株式会社 | 欠陥検査方法及び欠陥検査装置 |
| US6581193B1 (en) | 2001-06-13 | 2003-06-17 | Kla-Tencor | Apparatus and methods for modeling process effects and imaging effects in scanning electron microscopy |
| US7382447B2 (en) * | 2001-06-26 | 2008-06-03 | Kla-Tencor Technologies Corporation | Method for determining lithographic focus and exposure |
| US20030014146A1 (en) * | 2001-07-12 | 2003-01-16 | Kabushiki Kaisha Toshiba | Dangerous process/pattern detection system and method, danger detection program, and semiconductor device manufacturing method |
| US6593748B1 (en) | 2001-07-12 | 2003-07-15 | Advanced Micro Devices, Inc. | Process integration of electrical thickness measurement of gate oxide and tunnel oxides by corona discharge technique |
| JP2003031477A (ja) * | 2001-07-17 | 2003-01-31 | Hitachi Ltd | 半導体装置の製造方法およびシステム |
| JP4122735B2 (ja) * | 2001-07-24 | 2008-07-23 | 株式会社日立製作所 | 半導体デバイスの検査方法および検査条件設定方法 |
| JP2003057193A (ja) * | 2001-08-17 | 2003-02-26 | Hitachi Electronics Eng Co Ltd | 異物検査装置 |
| US7030997B2 (en) | 2001-09-11 | 2006-04-18 | The Regents Of The University Of California | Characterizing aberrations in an imaging lens and applications to visual testing and integrated circuit mask analysis |
| EP2296382B1 (en) * | 2001-09-12 | 2012-01-04 | Panasonic Corporation | Picture decoding method |
| JP3870052B2 (ja) | 2001-09-20 | 2007-01-17 | 株式会社日立製作所 | 半導体装置の製造方法及び欠陥検査データ処理方法 |
| JP3955450B2 (ja) * | 2001-09-27 | 2007-08-08 | 株式会社ルネサステクノロジ | 試料検査方法 |
| US6670082B2 (en) | 2001-10-09 | 2003-12-30 | Numerical Technologies, Inc. | System and method for correcting 3D effects in an alternating phase-shifting mask |
| WO2003036549A1 (en) | 2001-10-25 | 2003-05-01 | Kla-Tencor Technologies Corporation | Apparatus and methods for managing reliability of semiconductor devices |
| US6918101B1 (en) | 2001-10-25 | 2005-07-12 | Kla -Tencor Technologies Corporation | Apparatus and methods for determining critical area of semiconductor design data |
| US6751519B1 (en) | 2001-10-25 | 2004-06-15 | Kla-Tencor Technologies Corporation | Methods and systems for predicting IC chip yield |
| US6948141B1 (en) | 2001-10-25 | 2005-09-20 | Kla-Tencor Technologies Corporation | Apparatus and methods for determining critical area of semiconductor design data |
| US6734696B2 (en) | 2001-11-01 | 2004-05-11 | Kla-Tencor Technologies Corp. | Non-contact hysteresis measurements of insulating films |
| JP2003151483A (ja) | 2001-11-19 | 2003-05-23 | Hitachi Ltd | 荷電粒子線を用いた回路パターン用基板検査装置および基板検査方法 |
| US6886153B1 (en) | 2001-12-21 | 2005-04-26 | Kla-Tencor Corporation | Design driven inspection or measurement for semiconductor using recipe |
| US6658640B2 (en) | 2001-12-26 | 2003-12-02 | Numerical Technologies, Inc. | Simulation-based feed forward process control |
| US6789032B2 (en) | 2001-12-26 | 2004-09-07 | International Business Machines Corporation | Method of statistical binning for reliability selection |
| US6906305B2 (en) | 2002-01-08 | 2005-06-14 | Brion Technologies, Inc. | System and method for aerial image sensing |
| US7236847B2 (en) | 2002-01-16 | 2007-06-26 | Kla-Tencor Technologies Corp. | Systems and methods for closed loop defect reduction |
| JP2003215060A (ja) * | 2002-01-22 | 2003-07-30 | Tokyo Seimitsu Co Ltd | パターン検査方法及び検査装置 |
| US6691052B1 (en) * | 2002-01-30 | 2004-02-10 | Kla-Tencor Corporation | Apparatus and methods for generating an inspection reference pattern |
| JP3629244B2 (ja) | 2002-02-19 | 2005-03-16 | 本多エレクトロン株式会社 | ウエーハ用検査装置 |
| US7257247B2 (en) | 2002-02-21 | 2007-08-14 | International Business Machines Corporation | Mask defect analysis system |
| US20030223639A1 (en) | 2002-03-05 | 2003-12-04 | Vladimir Shlain | Calibration and recognition of materials in technical images using specific and non-specific features |
| US20030192015A1 (en) | 2002-04-04 | 2003-10-09 | Numerical Technologies, Inc. | Method and apparatus to facilitate test pattern design for model calibration and proximity correction |
| US6966047B1 (en) | 2002-04-09 | 2005-11-15 | Kla-Tencor Technologies Corporation | Capturing designer intent in reticle inspection |
| US6642066B1 (en) | 2002-05-15 | 2003-11-04 | Advanced Micro Devices, Inc. | Integrated process for depositing layer of high-K dielectric with in-situ control of K value and thickness of high-K dielectric layer |
| US7363099B2 (en) | 2002-06-07 | 2008-04-22 | Cadence Design Systems, Inc. | Integrated circuit metrology |
| US6828542B2 (en) | 2002-06-07 | 2004-12-07 | Brion Technologies, Inc. | System and method for lithography process monitoring and control |
| US7393755B2 (en) | 2002-06-07 | 2008-07-01 | Cadence Design Systems, Inc. | Dummy fill for integrated circuits |
| WO2003104921A2 (en) | 2002-06-07 | 2003-12-18 | Praesagus, Inc. | Characterization adn reduction of variation for integrated circuits |
| US7152215B2 (en) | 2002-06-07 | 2006-12-19 | Praesagus, Inc. | Dummy fill for integrated circuits |
| US20030229875A1 (en) | 2002-06-07 | 2003-12-11 | Smith Taber H. | Use of models in integrated circuit fabrication |
| US7124386B2 (en) | 2002-06-07 | 2006-10-17 | Praesagus, Inc. | Dummy fill for integrated circuits |
| JP2004031709A (ja) * | 2002-06-27 | 2004-01-29 | Seiko Instruments Inc | ウエハレス測長レシピ生成装置 |
| US6777676B1 (en) | 2002-07-05 | 2004-08-17 | Kla-Tencor Technologies Corporation | Non-destructive root cause analysis on blocked contact or via |
| JP4073265B2 (ja) | 2002-07-09 | 2008-04-09 | 富士通株式会社 | 検査装置及び検査方法 |
| US7012438B1 (en) * | 2002-07-10 | 2006-03-14 | Kla-Tencor Technologies Corp. | Methods and systems for determining a property of an insulating film |
| EP1579274A4 (en) | 2002-07-12 | 2006-06-07 | Cadence Design Systems Inc | METHOD AND SYSTEM FOR CONTROLLING MASKS ACCORDING TO THE CONTEXT |
| US7249342B2 (en) | 2002-07-12 | 2007-07-24 | Cadence Design Systems, Inc. | Method and system for context-specific mask writing |
| US6902855B2 (en) | 2002-07-15 | 2005-06-07 | Kla-Tencor Technologies | Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns |
| WO2004008244A2 (en) | 2002-07-15 | 2004-01-22 | Kla-Tencor Technologies Corp. | Defect inspection methods that include acquiring aerial images of a reticle for different lithographic process variables |
| US6775818B2 (en) | 2002-08-20 | 2004-08-10 | Lsi Logic Corporation | Device parameter and gate performance simulation based on wafer image prediction |
| US6784446B1 (en) | 2002-08-29 | 2004-08-31 | Advanced Micro Devices, Inc. | Reticle defect printability verification by resist latent image comparison |
| US20040049722A1 (en) | 2002-09-09 | 2004-03-11 | Kabushiki Kaisha Toshiba | Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device |
| US7043071B2 (en) * | 2002-09-13 | 2006-05-09 | Synopsys, Inc. | Soft defect printability simulation and analysis for masks |
| KR100474571B1 (ko) * | 2002-09-23 | 2005-03-10 | 삼성전자주식회사 | 웨이퍼의 패턴 검사용 기준 이미지 설정 방법과 이 설정방법을 이용한 패턴 검사 방법 및 장치 |
| US7061625B1 (en) | 2002-09-27 | 2006-06-13 | Kla-Tencor Technologies Corporation | Method and apparatus using interferometric metrology for high aspect ratio inspection |
| US7379175B1 (en) | 2002-10-15 | 2008-05-27 | Kla-Tencor Technologies Corp. | Methods and systems for reticle inspection and defect review using aerial imaging |
| US7027143B1 (en) | 2002-10-15 | 2006-04-11 | Kla-Tencor Technologies Corp. | Methods and systems for inspecting reticles using aerial imaging at off-stepper wavelengths |
| US7123356B1 (en) | 2002-10-15 | 2006-10-17 | Kla-Tencor Technologies Corp. | Methods and systems for inspecting reticles using aerial imaging and die-to-database detection |
| US6807503B2 (en) | 2002-11-04 | 2004-10-19 | Brion Technologies, Inc. | Method and apparatus for monitoring integrated circuit fabrication |
| US7386839B1 (en) | 2002-11-06 | 2008-06-10 | Valery Golender | System and method for troubleshooting software configuration problems using application tracing |
| US7457736B2 (en) | 2002-11-21 | 2008-11-25 | Synopsys, Inc. | Automated creation of metrology recipes |
| WO2004055472A2 (en) * | 2002-12-13 | 2004-07-01 | Smith Bruce W | Method for aberration detection and measurement |
| US6882745B2 (en) | 2002-12-19 | 2005-04-19 | Freescale Semiconductor, Inc. | Method and apparatus for translating detected wafer defect coordinates to reticle coordinates using CAD data |
| US7162071B2 (en) | 2002-12-20 | 2007-01-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Progressive self-learning defect review and classification method |
| EP1592056B1 (en) * | 2003-02-03 | 2018-12-26 | Sumco Corporation | Method for inspection, process for making analytic piece, method for analysis, analyzer, process for producing soi wafer, and soi wafer |
| US6718526B1 (en) * | 2003-02-07 | 2004-04-06 | Kla-Tencor Corporation | Spatial signature analysis |
| US7030966B2 (en) | 2003-02-11 | 2006-04-18 | Asml Netherlands B.V. | Lithographic apparatus and method for optimizing an illumination source using photolithographic simulations |
| US7756320B2 (en) | 2003-03-12 | 2010-07-13 | Hitachi High-Technologies Corporation | Defect classification using a logical equation for high stage classification |
| JP3699960B2 (ja) | 2003-03-14 | 2005-09-28 | 株式会社東芝 | 検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法 |
| US7053355B2 (en) * | 2003-03-18 | 2006-05-30 | Brion Technologies, Inc. | System and method for lithography process monitoring and control |
| US7508973B2 (en) | 2003-03-28 | 2009-03-24 | Hitachi High-Technologies Corporation | Method of inspecting defects |
| US6859746B1 (en) * | 2003-05-01 | 2005-02-22 | Advanced Micro Devices, Inc. | Methods of using adaptive sampling techniques based upon categorization of process variations, and system for performing same |
| US7739064B1 (en) | 2003-05-09 | 2010-06-15 | Kla-Tencor Corporation | Inline clustered defect reduction |
| JP2004340652A (ja) | 2003-05-14 | 2004-12-02 | Hitachi Ltd | 欠陥検査装置および陽電子線応用装置 |
| US6777147B1 (en) | 2003-05-21 | 2004-08-17 | International Business Machines Corporation | Method for evaluating the effects of multiple exposure processes in lithography |
| US7346470B2 (en) | 2003-06-10 | 2008-03-18 | International Business Machines Corporation | System for identification of defects on circuits or other arrayed products |
| US9002497B2 (en) * | 2003-07-03 | 2015-04-07 | Kla-Tencor Technologies Corp. | Methods and systems for inspection of wafers and reticles using designer intent data |
| US7135344B2 (en) * | 2003-07-11 | 2006-11-14 | Applied Materials, Israel, Ltd. | Design-based monitoring |
| US6988045B2 (en) * | 2003-08-04 | 2006-01-17 | Advanced Micro Devices, Inc. | Dynamic metrology sampling methods, and system for performing same |
| US7003758B2 (en) | 2003-10-07 | 2006-02-21 | Brion Technologies, Inc. | System and method for lithography simulation |
| US7114143B2 (en) | 2003-10-29 | 2006-09-26 | Lsi Logic Corporation | Process yield learning |
| US7103484B1 (en) | 2003-10-31 | 2006-09-05 | Kla-Tencor Technologies Corp. | Non-contact methods for measuring electrical thickness and determining nitrogen content of insulating films |
| JP2005183907A (ja) | 2003-11-26 | 2005-07-07 | Matsushita Electric Ind Co Ltd | パターン解析方法及びパターン解析装置 |
| JP4351522B2 (ja) * | 2003-11-28 | 2009-10-28 | 株式会社日立ハイテクノロジーズ | パターン欠陥検査装置およびパターン欠陥検査方法 |
| US8151220B2 (en) * | 2003-12-04 | 2012-04-03 | Kla-Tencor Technologies Corp. | Methods for simulating reticle layout data, inspecting reticle layout data, and generating a process for inspecting reticle layout data |
| JP4758358B2 (ja) | 2004-01-29 | 2011-08-24 | ケーエルエー−テンカー コーポレイション | レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法 |
| JP4426871B2 (ja) | 2004-02-25 | 2010-03-03 | エスアイアイ・ナノテクノロジー株式会社 | Ｆｉｂ／ｓｅｍ複合装置の画像ノイズ除去 |
| US7194709B2 (en) * | 2004-03-05 | 2007-03-20 | Keith John Brankner | Automatic alignment of integrated circuit and design layout of integrated circuit to more accurately assess the impact of anomalies |
| US7171334B2 (en) * | 2004-06-01 | 2007-01-30 | Brion Technologies, Inc. | Method and apparatus for synchronizing data acquisition of a monitored IC fabrication process |
| JP4347751B2 (ja) | 2004-06-07 | 2009-10-21 | 株式会社アドバンテスト | 不良解析システム及び不良箇所表示方法 |
| US7207017B1 (en) | 2004-06-10 | 2007-04-17 | Advanced Micro Devices, Inc. | Method and system for metrology recipe generation and review and analysis of design, simulation and metrology results |
| WO2006019919A2 (en) | 2004-07-21 | 2006-02-23 | Kla-Tencor Technologies Corp. | Computer-implemented methods for generating input for a simulation program for generating a simulated image of a reticle |
| JP4705104B2 (ja) * | 2004-08-09 | 2011-06-22 | ブラッコ・シュイス・ソシエテ・アノニム | 複数のマスクに基づく医療画像処理のためのイメージ登録方法および装置 |
| US7310796B2 (en) * | 2004-08-27 | 2007-12-18 | Applied Materials, Israel, Ltd. | System and method for simulating an aerial image |
| TW200622275A (en) | 2004-09-06 | 2006-07-01 | Mentor Graphics Corp | Integrated circuit yield and quality analysis methods and systems |
| JP4904034B2 (ja) * | 2004-09-14 | 2012-03-28 | ケーエルエー−テンカー コーポレイション | レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体 |
| US7142992B1 (en) | 2004-09-30 | 2006-11-28 | Kla-Tencor Technologies Corp. | Flexible hybrid defect classification for semiconductor manufacturing |
| US8532949B2 (en) | 2004-10-12 | 2013-09-10 | Kla-Tencor Technologies Corp. | Computer-implemented methods and systems for classifying defects on a specimen |
| US7729529B2 (en) | 2004-12-07 | 2010-06-01 | Kla-Tencor Technologies Corp. | Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle |
| JP2006200972A (ja) | 2005-01-19 | 2006-08-03 | Tokyo Seimitsu Co Ltd | 画像欠陥検査方法、画像欠陥検査装置及び外観検査装置 |
| US7475382B2 (en) | 2005-02-24 | 2009-01-06 | Synopsys, Inc. | Method and apparatus for determining an improved assist feature configuration in a mask layout |
| US7804993B2 (en) | 2005-02-28 | 2010-09-28 | Applied Materials South East Asia Pte. Ltd. | Method and apparatus for detecting defects in wafers including alignment of the wafer images so as to induce the same smear in all images |
| US7813541B2 (en) | 2005-02-28 | 2010-10-12 | Applied Materials South East Asia Pte. Ltd. | Method and apparatus for detecting defects in wafers |
| US7496880B2 (en) | 2005-03-17 | 2009-02-24 | Synopsys, Inc. | Method and apparatus for assessing the quality of a process model |
| US7760347B2 (en) | 2005-05-13 | 2010-07-20 | Applied Materials, Inc. | Design-based method for grouping systematic defects in lithography pattern writing system |
| US7760929B2 (en) * | 2005-05-13 | 2010-07-20 | Applied Materials, Inc. | Grouping systematic defects with feedback from electrical inspection |
| US7444615B2 (en) | 2005-05-31 | 2008-10-28 | Invarium, Inc. | Calibration on wafer sweet spots |
| US7564017B2 (en) | 2005-06-03 | 2009-07-21 | Brion Technologies, Inc. | System and method for characterizing aerial image quality in a lithography system |
| US7853920B2 (en) | 2005-06-03 | 2010-12-14 | Asml Netherlands B.V. | Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing |
| US7501215B2 (en) | 2005-06-28 | 2009-03-10 | Asml Netherlands B.V. | Device manufacturing method and a calibration substrate |
| US20070002322A1 (en) * | 2005-06-30 | 2007-01-04 | Yan Borodovsky | Image inspection method |
| US7769225B2 (en) * | 2005-08-02 | 2010-08-03 | Kla-Tencor Technologies Corp. | Methods and systems for detecting defects in a reticle design pattern |
| US7488933B2 (en) * | 2005-08-05 | 2009-02-10 | Brion Technologies, Inc. | Method for lithography model calibration |
| US7747978B2 (en) * | 2005-08-08 | 2010-06-29 | Asml Netherlands B.V. | System and method for creating a focus-exposure model of a lithography process |
| US7749666B2 (en) * | 2005-08-09 | 2010-07-06 | Asml Netherlands B.V. | System and method for measuring and analyzing lithographic parameters and determining optimal process corrections |
| KR100909474B1 (ko) | 2005-08-10 | 2009-07-28 | 삼성전자주식회사 | 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들 |
| JP4203498B2 (ja) | 2005-09-22 | 2009-01-07 | アドバンスド・マスク・インスペクション・テクノロジー株式会社 | 画像補正装置、パターン検査装置、画像補正方法、及び、パターン欠陥検査方法 |
| US8041103B2 (en) | 2005-11-18 | 2011-10-18 | Kla-Tencor Technologies Corp. | Methods and systems for determining a position of inspection data in design data space |
| US7570796B2 (en) | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| US7570800B2 (en) | 2005-12-14 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for binning defects detected on a specimen |
| US7801353B2 (en) | 2006-02-01 | 2010-09-21 | Applied Materials Israel, Ltd. | Method for defect detection using computer aided design data |
| EP1982160A4 (en) * | 2006-02-09 | 2016-02-17 | Kla Tencor Tech Corp | METHOD AND SYSTEMS FOR DETERMINING A WAFER FEATURE |
| US8102408B2 (en) | 2006-06-29 | 2012-01-24 | Kla-Tencor Technologies Corp. | Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs |
| JP4950806B2 (ja) * | 2006-08-22 | 2012-06-13 | 株式会社東芝 | 欠陥検査装置、欠陥検査方法、半導体装置の製造システム及び半導体装置の製造方法 |
| US7904845B2 (en) | 2006-12-06 | 2011-03-08 | Kla-Tencor Corp. | Determining locations on a wafer to be reviewed during defect review |
| WO2008077100A2 (en) | 2006-12-19 | 2008-06-26 | Kla-Tencor Corporation | Systems and methods for creating inspection recipes |
| US8194968B2 (en) | 2007-01-05 | 2012-06-05 | Kla-Tencor Corp. | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
| US7962863B2 (en) * | 2007-05-07 | 2011-06-14 | Kla-Tencor Corp. | Computer-implemented methods, systems, and computer-readable media for determining a model for predicting printability of reticle features on a wafer |
| US7738093B2 (en) | 2007-05-07 | 2010-06-15 | Kla-Tencor Corp. | Methods for detecting and classifying defects on a reticle |
| US8213704B2 (en) * | 2007-05-09 | 2012-07-03 | Kla-Tencor Corp. | Methods and systems for detecting defects in a reticle design pattern |
| US7962864B2 (en) | 2007-05-24 | 2011-06-14 | Applied Materials, Inc. | Stage yield prediction |
| US7796804B2 (en) * | 2007-07-20 | 2010-09-14 | Kla-Tencor Corp. | Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer |
| US8611639B2 (en) * | 2007-07-30 | 2013-12-17 | Kla-Tencor Technologies Corp | Semiconductor device property extraction, generation, visualization, and monitoring methods |
| US7711514B2 (en) * | 2007-08-10 | 2010-05-04 | Kla-Tencor Technologies Corp. | Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan |
| KR101448971B1 (ko) * | 2007-08-20 | 2014-10-13 | 케이엘에이-텐코어 코오포레이션 | 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들 |
| US8126255B2 (en) * | 2007-09-20 | 2012-02-28 | Kla-Tencor Corp. | Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions |
| US8139844B2 (en) | 2008-04-14 | 2012-03-20 | Kla-Tencor Corp. | Methods and systems for determining a defect criticality index for defects on wafers |
| JP5570530B2 (ja) | 2009-02-13 | 2014-08-13 | ケーエルエー−テンカー コーポレイション | ウェハー上の欠陥検出 |
-
2009
- 2009-03-13 US US12/403,905 patent/US8112241B2/en active Active
-
2010
- 2010-03-08 EP EP10751248.5A patent/EP2406819A4/en not_active Withdrawn
- 2010-03-08 KR KR1020117024028A patent/KR101647008B1/ko active IP Right Grant
- 2010-03-08 CN CN201080021084.7A patent/CN102422405B/zh active Active
- 2010-03-08 JP JP2011554106A patent/JP2012520570A/ja not_active Withdrawn
- 2010-03-08 WO PCT/US2010/026559 patent/WO2010104800A2/en active Application Filing
-
2011
- 2011-09-01 IL IL214932A patent/IL214932A/en active IP Right Grant
-
2014
- 2014-12-22 JP JP2014258430A patent/JP6204336B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005158780A (ja) | 2003-11-20 | 2005-06-16 | Hitachi Ltd | パターン欠陥検査方法及びその装置 |
| US20070156379A1 (en) * | 2005-11-18 | 2007-07-05 | Ashok Kulkarni | Methods and systems for utilizing design data in combination with inspection data |
Also Published As
| Publication number | Publication date |
|---|---|
| IL214932A (en) | 2015-10-29 |
| EP2406819A2 (en) | 2012-01-18 |
| CN102422405A (zh) | 2012-04-18 |
| WO2010104800A3 (en) | 2011-01-27 |
| JP6204336B2 (ja) | 2017-09-27 |
| US8112241B2 (en) | 2012-02-07 |
| JP2015084443A (ja) | 2015-04-30 |
| EP2406819A4 (en) | 2017-05-03 |
| IL214932A0 (en) | 2011-11-30 |
| US20100235134A1 (en) | 2010-09-16 |
| KR20110139261A (ko) | 2011-12-28 |
| CN102422405B (zh) | 2014-09-03 |
| JP2012520570A (ja) | 2012-09-06 |
| WO2010104800A2 (en) | 2010-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101647008B1 (ko) | 웨이퍼에 대한 검사 프로세스를 생성하기 위한 방법들 및 시스템들 | |
| US7904845B2 (en) | Determining locations on a wafer to be reviewed during defect review | |
| CN111443094B (zh) | 样本检验的方法及其系统 | |
| KR102330735B1 (ko) | 패터닝된 웨이퍼들 상의 결함들의 서브-픽셀 및 서브-해상도 로컬리제이션 | |
| US7962863B2 (en) | Computer-implemented methods, systems, and computer-readable media for determining a model for predicting printability of reticle features on a wafer | |
| US8139844B2 (en) | Methods and systems for determining a defect criticality index for defects on wafers | |
| EP1646913B1 (en) | Methods for inspection of wafers and reticles using designer intent data | |
| US8194968B2 (en) | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions | |
| US10127653B2 (en) | Determining coordinates for an area of interest on a specimen | |
| KR102408848B1 (ko) | 웨이퍼 상의 뉴슨스 결함들의 소스 식별 | |
| US10922808B2 (en) | File selection for test image to design alignment | |
| US10818005B2 (en) | Previous layer nuisance reduction through oblique illumination | |
| KR102579578B1 (ko) | 반도체 적용을 위한 참조 이미지 생성 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20111012 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20150309 Comment text: Request for Examination of Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20151221 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20160512 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20160803 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20160804 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20190724 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190724 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200728 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210727 Start annual number: 6 End annual number: 6 |