CN116090404A - 半导体器件版图设计规则的检查方法 - Google Patents

半导体器件版图设计规则的检查方法 Download PDF

Info

Publication number
CN116090404A
CN116090404A CN202310177057.8A CN202310177057A CN116090404A CN 116090404 A CN116090404 A CN 116090404A CN 202310177057 A CN202310177057 A CN 202310177057A CN 116090404 A CN116090404 A CN 116090404A
Authority
CN
China
Prior art keywords
pattern
checked
graph
design rule
inspected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310177057.8A
Other languages
English (en)
Inventor
薛芳琦
许烨东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202310177057.8A priority Critical patent/CN116090404A/zh
Publication of CN116090404A publication Critical patent/CN116090404A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件版图设计规则的检查方法，先确定待检查图形所在区域的识别层，然后，根据待检查图形的设计规则在识别层中形成虚拟图形，以使虚拟图形符合待检查图形的设计规则，接着，将虚拟图形与待检查图形进行比对，以判断待检查图形是否符合设计规则，若不符合，标注不符合设计规则的待检查图形的修改区域。如此，通过将虚拟图形与待检查图形进行比对，即可快速准确的判断待检查图形是否符合设计规则，若不符合，则可以标注不符合设计规则的待检查图形的修改区域，可以根据标注的修改区域修改不符合设计规则的待检查图形，缩短了版图的修改时间，提高了版图设计的工作效率。

Description

半导体器件版图设计规则的检查方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件版图设计规则的检查方法。
背景技术
在集成电路制造中，晶圆工厂需要根据不同的工艺参数制定出满足芯片制造良率的同一工艺层及不同工艺层之间的几何尺寸约束，这些几何尺寸约束的集合就是版图设计规则手册(Design Rule Manual，简称DRM)。开发工程师负责把DRM中的每一条约束实现在版图设计规则检查文件(DRC rule deck)中，版图工程师拿到DRC rule deck后，需要使用对所设计的版图做版图设计规则检查(Design Rule Check，简称DRC)。
版图设计规则检查(DRC)是随着半导体器件的电路设计一同产生的，为了确保版图设计的工艺可靠，因此都需要进行半导体器件版图设计规则检查。然而，在现有的半导体器件版图设计规则的检查方法中，特别是针对固定尺寸(尺寸为一固定值)图形的检查，通常是先筛选出版图中待检查的图形中正确的某一边(或者说线段)，然后筛选出版图中无需检查的边，最后才能得到报出待检查的图形中错误的边(或者线段)。这种检查方法的步骤较为繁琐，尤其是在定义待检查图形中无需检查的边时，较容易出现报错的情况，导致检查中存在错误。
发明内容
本发明的目的在于提供一种半导体器件版图设计规则的检查方法，以快速准确的得到待检查图形中不符合设计规则的图形。
为实现上述目的，本发明提供一种半导体器件版图设计规则的检查方法，包括：
提供半导体器件版图，所述半导体器件版图包括多个待检查图形；
确定所述待检查图形所在区域的识别层；
根据所述待检查图形的设计规则在所述识别层中形成虚拟图形，以使所述虚拟图形符合所述待检查图形的设计规则；
将所述虚拟图形与所述待检查图形进行比对，以判断所述待检查图形是否符合设计规则，若不符合，并标注不符合设计规则的待检查图形的修改区域，并根据标注的所述修改区域对不符合设计规则的待检查图形进行修改。
可选的，在所述的半导体器件版图设计规则的检查方法中，所述识别层采用了所述待检查图形所在区域的边界尺寸。
可选的，在所述的半导体器件版图设计规则的检查方法中，根据所述待检查图形的设计规则在所述识别层中形成虚拟图形的方法包括：
根据所述识别层所采用的所述待检查图形所在区域的边界尺寸进行逻辑运算以得到虚拟图形，所述虚拟图形的边界尺寸小于所述待检查图形所在区域的边界尺寸；以及，
对所述虚拟图形进行修正，以使所述虚拟图形符合所述待检查图形的设计规则。
可选的，在所述的半导体器件版图设计规则的检查方法中，通过设计规则验证的方法对所述虚拟图形进行修正。
可选的，在所述的半导体器件版图设计规则的检查方法中，对所述虚拟图形进行修正的方法包括：对所述虚拟图形进行拆分、放大和缩小中的至少一种。
可选的，在所述的半导体器件版图设计规则的检查方法中，所述虚拟图形的形状与所述待检查图形的形状相同。
可选的，在所述的半导体器件版图设计规则的检查方法中，所述待检查图形和所述虚拟图形的形状为矩形或者L形。
可选的，在所述的半导体器件版图设计规则的检查方法中，所述设计规则包括待检查图形的尺寸。
可选的，在所述的半导体器件版图设计规则的检查方法中，所述设计规则还包括多个所述待检查图形之间的间距。
可选的，在所述的半导体器件版图设计规则的检查方法中，在根据标注的所述修改区域对不符合设计规则的待检查图形进行修改之后，所述半导体器件版图设计规则的检查方法还包括：
将所述虚拟图形与修改后的所述待检查图形进行比对，以判断修改后的所述待检查图形是否符合设计规则，若不符合，则标注不符合设计规则的待检查图形的修改区域，并根据标注的所述修改区域对不符合设计规则的待检查图形进行修改，重复上述步骤，直至所有的待检查图形符合所述设计规则，其中，对不符合设计规则的待检查图形进行修改包括修改待检查图形的尺寸以及修改多个待检查图形之间的间距。
在本发明提供的半导体器件版图设计规则的检查方法中，先确定待检查图形所在区域的识别层，然后，根据待检查图形的设计规则在识别层中形成虚拟图形，以使虚拟图形符合待检查图形的设计规则，接着，将虚拟图形与待检查图形进行比对，以判断待检查图形是否符合设计规则，若不符合，标注不符合设计规则的待检查图形的修改区域。如此，通过将虚拟图形与待检查图形进行比对，即可快速准确的判断待检查图形是否符合设计规则，若不符合，则可以标注不符合设计规则的待检查图形的修改区域，可以根据标注的修改区域修改不符合设计规则的待检查图形，缩短了版图的修改时间，提高了版图设计的工作效率。
附图说明
图1是本发明实施例的半导体器件版图设计规则的检查方法的流程示意图；
图2是本发明实施例的半导体器件版图设计规则的检查方法中的多个待检查图形的示意图；
图3～图4是本发明实施例的半导体器件版图设计规则的检查方法中所形成的虚拟图形的示意图；
图5是本发明实施例的半导体器件版图设计规则的检查方法中标注不符合设计规则的待检查图形的修改区域的示意图；
附图标记说明如下：
110-识别层；120-待检查图形；130a、130b-虚拟图形；140-修改区域。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件版图设计规则的检查方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1是本发明实施例的半导体器件版图设计规则的检查方法的流程示意图。如图1所示，本实施例提供一种半导体器件版图设计规则的检查方法，包括：
步骤S1：提供半导体器件版图，所述半导体器件版图包括多个待检查图形；
步骤S2：确定所述待检查图形所在区域的识别层；
步骤S3：根据所述待检查图形的设计规则在所述识别层中形成虚拟图形，以使所述虚拟图形符合所述待检查图形的设计规则；
步骤S4：将所述虚拟图形与所述待检查图形进行比对，以判断所述待检查图形是否符合设计规则，若不符合，则标注不符合设计规则的待检查图形的修改区域，并根据标注的所述修改区域对不符合设计规则的待检查图形进行修改。
图2是本发明实施例的半导体器件版图设计规则的检查方法中的多个待检查图形的示意图；图3～图4是本发明实施例的半导体器件版图设计规则的检查方法中所形成的虚拟图形的示意图；图5是本发明实施例的半导体器件版图设计规则的检查方法中标注不符合设计规则的待检查图形的修改区域的示意图。
下文将结合附图2～5对本实施例提供的半导体器件版图设计规则的检查方法进行更详细的描述。
首先，执行步骤S1中，如图1所示，提供半导体器件版图，所述半导体器件版图包括多个待检查图形120。
本实施例中，待检查图形可以为用于对准的图形，例如切割道中的对准图形，或者器件中用于与制造设备对准的图形等。所述待检查图形的形状可以为矩形或者L形。
然后，执行步骤S2中，确定所述待检查图形120所在区域的识别层110。所述识别层110采用了所述待检查图形120所在区域的边界设计规则，边界设计规则中包括待检查图形120所在区域的边界尺寸，以通过待检查图形120所在区域的边界的设计规则定义虚拟图形。在此，虚拟图形是指冗余的图形，用于检查待检查图形是否符合设计规则。
参考图3并结合图4所示，在步骤S3中，根据所述待检查图形120的设计规则在所述识别层110中形成虚拟图形130b，以使所述虚拟图形130b符合所述待检查图形120的设计规则。待检查图形120的设计规则包括待检查图形120的尺寸和多个所述待检查图形120之间的间距S1。待检查图形120的尺寸例如包括长度L1、线宽W1、周长和面积等。
具体的，形成所述虚拟图形130b的方法包括：首先，如图3所示，根据所述识别层110中的所述待检查图形120所在区域的边界的设计规则进行逻辑运算以得到虚拟图形130a，所述虚拟图形130a的边界尺寸小于所述待检查图形120所在区域的边界尺寸。
本实施例中，可以通过缩小待检查图形120所在区域的边界在第一方向和第二方向上的边界尺寸，来得到虚拟图形130a。例如，如图3所示，将待检查图形120所在区域的边界在第一方向上的尺寸缩小尺寸EN1和尺寸EN2，以及将待检查图形120所在区域的边界在第一方向上的尺寸缩小尺寸EN3和尺寸EN4，从而得到虚拟图形130a，其中，第一方向与第二方向相互垂直。
接着，如图4所示，对所述虚拟图形进130a行修正，以使所述虚拟图形130a符合所述待检查图形120的设计规则，即，根据待检查图形120的设计规则对虚拟图形130a进行修正。例如，对所述虚拟图形130a进行拆分、放大和缩小中的至少一种，以使得修正后的虚拟图形符合待检查图形120的设计规则。修正后的虚拟图形130b的尺寸(例如长度L2、线宽W2、周长和面积等)和虚拟图形之间的间距S2符合待检查图形的设计规则。
本实施例中，可以通过设计规则验证(DRC)的方法对所述虚拟图形130a进行修正。具体可通过EDA(Electronic Design Automation，电子设计自动化)物理验证工具(例如calibre)，编辑代码文件来实现。
接着，执行步骤S4，参考图5所示，将所述虚拟图形120b与所述待检查图形120进行比对，以判断所述待检查图形110是否符合设计规则，若不符合，则标注不符合设计规则的待检查图形的修改区域140，并根据标注的所述修改区域140对不符合设计规则的待检查图形110进行修改。由于虚拟图形120b符合待检查图形110的设计规则，因此，通过将所述虚拟图形120b与所述待检查图形120进行比对便可判断出待检查图形110是否符合设计规则。如此，可快速准确的得到待检查图形120中不符合设计规则的待检查图形，并且可以标注不符合设计规则的待检查图形120的修改区域140，缩短了版图的修改时间，提高了工作效率。
本实施例中，根据标注的修改区域140对不符合设计规则的待检查图形110进行修改之后，还包括将所述虚拟图形130b与修改后的所述待检查图形120进行比对，以判断修改后的所述待检查图形120是否符合设计规则，若不符合，则标注不符合设计规则的待检查图形的修改区域，并根据标注的所述修改区域对不符合设计规则的待检查图形进行修改，重复上述步骤，直至所有的待检查图形120符合所述设计规则。如此一来，可以对所有的待检查图形120或者修改后的待检查图形120进行充分的检查，保证待检查图形120或者修改后的待检查图形120符合设计规则。其中，不符合设计规则的待检查图形的修改包括修改待检查图形120的尺寸以及修改多个待检查图形120之间的间距。
如图5所示，如待检查图形120的图形尺寸不符合设计规则，那么将在待检查图形120内或者待检查图形120之外标注需要修改区域140。如待检查图形120的尺寸小于设计规则中的尺寸，则在待检查图形120外标注修改区域140，直接按照标注将需要修改的待检查图形120的尺寸进行放大即可。如待检查图形120的尺寸大于设计规则中的尺寸，则在待检查图形120内标注修改区域140，直接按照标注将需要修改的待检查图形120的尺寸进行缩小或者去掉待检查图形的部分区域即可。如多个待检查图形120之间的间距不符合设计规则，则标注需要移动的待检查图形，仅需移动所标注的待检查图形即可以实现修改多个待检查图形120的之间的间距。如此，使得图形的修改较为快捷、方便，节省了修改时间，提高了版图修改的工作效率。
此外，待检查图形的修改可通过自动化程序或者软件实现，即上述步骤可以作为标准化步骤而通过自动化程序或者软件实现。本实施例的半导体器件版图设计规则的检查方法可以用于，固定尺寸(尺寸为一固定值)图形的检查。
综上可见，在本发明实施例提供的半导体器件版图设计规则的检查方法中，先确定待检查图形所在区域的识别层，然后，根据待检查图形的设计规则在识别层中形成虚拟图形，以使虚拟图形符合待检查图形的设计规则，接着，将虚拟图形与待检查图形进行比对，以判断待检查图形是否符合设计规则，若不符合，标注不符合设计规则的待检查图形的修改区域。如此，通过将虚拟图形与待检查图形进行比对，即可快速准确的判断待检查图形是否符合设计规则，若不符合，则可以标注不符合设计规则的待检查图形的修改区域，可以根据标注的修改区域修改不符合设计规则的待检查图形，缩短了版图的修改时间，提高了版图设计的工作效率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件版图设计规则的检查方法，其特征在于，包括：
提供半导体器件版图，所述半导体器件版图包括多个待检查图形；
确定所述待检查图形所在区域的识别层；
根据所述待检查图形的设计规则在所述识别层中形成虚拟图形，以使所述虚拟图形符合所述待检查图形的设计规则；
将所述虚拟图形与所述待检查图形进行比对，以判断所述待检查图形是否符合设计规则，若不符合，则标注不符合设计规则的待检查图形的修改区域，并根据标注的所述修改区域对不符合设计规则的待检查图形进行修改。
2.如权利要求1所述的半导体器件版图设计规则的检查方法，其特征在于，所述识别层采用了所述待检查图形所在区域的边界的设计规则。
3.如权利要求2所述的半导体器件版图设计规则的检查方法，其特征在于，根据所述待检查图形的设计规则在所述识别层中形成虚拟图形的方法包括：
根据所述识别层所采用的所述待检查图形所在区域的边界的设计规则进行逻辑运算以得到虚拟图形，所述虚拟图形的边界尺寸小于所述待检查图形所在区域的边界尺寸；以及，
对所述虚拟图形进行修正，以使所述虚拟图形符合所述待检查图形的设计规则。
4.如权利要求3所述的半导体器件版图设计规则的检查方法，其特征在于，通过设计规则验证的方法对所述虚拟图形进行修正。
5.如权利要求2所述的半导体器件版图设计规则的检查方法，其特征在于，对所述虚拟图形进行修正的方法包括：对所述虚拟图形进行拆分、放大和缩小中的至少一种。
6.如权利要求1所述的半导体器件版图设计规则的检查方法，其特征在于，所述虚拟图形的形状与所述待检查图形的形状相同。
7.如权利要求6所述的半导体器件版图设计规则的检查方法，其特征在于，所述待检查图形和所述虚拟图形的形状为矩形或者L形。
8.如权利要求1所述的半导体器件版图设计规则的检查方法，其特征在于，所述待检查图形的设计规则包括待检查图形的尺寸。
9.如权利要求8所述的半导体器件版图设计规则的检查方法，其特征在于，所述待检查图形的设计规则还包括多个所述待检查图形之间的间距。
10.如权利要求1所述的半导体器件版图设计规则的检查方法，其特征在于，在根据标注的所述修改区域对不符合设计规则的待检查图形进行修改之后，所述半导体器件版图设计规则的检查方法还包括：
将所述虚拟图形与修改后的所述待检查图形进行比对，以判断修改后的所述待检查图形是否符合设计规则，若不符合，则标注不符合设计规则的待检查图形的修改区域，并根据标注的所述修改区域对不符合设计规则的待检查图形进行修改，重复上述步骤，直至所有的待检查图形符合所述设计规则，其中，对不符合设计规则的待检查图形进行修改包括修改待检查图形的尺寸以及修改多个待检查图形之间的间距。
CN202310177057.8A 2023-02-24 2023-02-24 半导体器件版图设计规则的检查方法 Pending CN116090404A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310177057.8A CN116090404A (zh) 2023-02-24 2023-02-24 半导体器件版图设计规则的检查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310177057.8A CN116090404A (zh) 2023-02-24 2023-02-24 半导体器件版图设计规则的检查方法

Publications (1)

Publication Number Publication Date
CN116090404A true CN116090404A (zh) 2023-05-09

Family

ID=86212095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310177057.8A Pending CN116090404A (zh) 2023-02-24 2023-02-24 半导体器件版图设计规则的检查方法

Country Status (1)

Country Link
CN (1) CN116090404A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117094280A (zh) * 2023-08-22 2023-11-21 合芯科技(苏州)有限公司 电源线地线接入点规则检测方法、装置、终端及介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117094280A (zh) * 2023-08-22 2023-11-21 合芯科技(苏州)有限公司 电源线地线接入点规则检测方法、装置、终端及介质

Similar Documents

Publication Publication Date Title
US7784020B2 (en) Semiconductor circuit pattern design method for manufacturing semiconductor device or liquid crystal display device
USRE44221E1 (en) Method for verifying mask pattern of semiconductor device
US7492940B2 (en) Mask defect analysis system
US8261217B2 (en) Pattern forming method and pattern verifying method
US7797656B2 (en) Method of checking and correcting mask pattern
US7010775B2 (en) Method for creating mask pattern for circuit fabrication and method for verifying mask pattern for circuit fabrication
US20150356232A1 (en) Method and System for Generating a Circuit Design, Method for Calibration of an Inspection Apparatus and Method for Process Control and Yield Management
JP2010127970A (ja) 半導体装置の製造不良箇所の予測方法、予測装置及び予測プログラム
CN108873604B (zh) 一种光刻工艺热点的检查方法
US20050172253A1 (en) Automatic placement and routing device, method for placement and routing of semiconductor device, semiconductor device and manufacturing method of the same
CN116090404A (zh) 半导体器件版图设计规则的检查方法
US20100122224A1 (en) Method and apparatus for designing an integrated circuit
JP4778685B2 (ja) 半導体デバイスのパターン形状評価方法及びその装置
CN109459911B (zh) 一种提高opc模型精度的方法
US10860774B2 (en) Methodology for pattern density optimization
CN114089607B (zh) 一种深度加速集成电路版图光刻工艺热点检查的方法
CN111429426B (zh) 一种检测对象缺陷图案的提取装置、提取方法及存储介质
CN107783369B (zh) 光学邻近校正的修复方法
JP2006237440A (ja) 半導体装置のダミーパターン配置方法、ダミーパターン配置プログラム及びダミーパターン配置装置
JP2004354919A (ja) 光近接効果補正の検証方法および検証装置
US20080209367A1 (en) Reliability design method
US20080270059A1 (en) Mask inspection dnir replacement based on location of tri-tone level database images - 2p shapes
JP2006113278A (ja) マスクの検査装置およびその方法
CN116402014A (zh) 半导体器件版图设计规则的检查方法
KR20070078291A (ko) 자동화된 툴을 이용한 포토마스크 라이팅 도면설계지원시스템 및 그 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination