KR20020077199A - 반도체 집적 회로의 불량 검출 방법 및 불량 검출 장치 - Google Patents

반도체 집적 회로의 불량 검출 방법 및 불량 검출 장치 Download PDF

Info

Publication number
KR20020077199A
KR20020077199A KR1020020017082A KR20020017082A KR20020077199A KR 20020077199 A KR20020077199 A KR 20020077199A KR 1020020017082 A KR1020020017082 A KR 1020020017082A KR 20020017082 A KR20020017082 A KR 20020017082A KR 20020077199 A KR20020077199 A KR 20020077199A
Authority
KR
South Korea
Prior art keywords
defect
feature amount
exposure
defective
pattern
Prior art date
Application number
KR1020020017082A
Other languages
English (en)
Other versions
KR100515865B1 (ko
Inventor
마쯔시따히로시
미쯔따께구니히로
우시꾸유끼히로
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20020077199A publication Critical patent/KR20020077199A/ko
Application granted granted Critical
Publication of KR100515865B1 publication Critical patent/KR100515865B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • G01N21/95607Inspecting patterns on the surface of objects using a comparative method
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Abstract

불량 패턴 및 사전에 상정하지 않은 불량 패턴을 고감도로 자동 검출하는 불량 패턴의 검출 방법 및 불량 패턴의 검출 장치를 제공한다. 반도체 집적 회로의 불량 패턴을, 그 대칭성 혹은 주기성을 나타내는 반복 단위로 중첩시킴으로써 강조한 후, 특징량화하여 자동 검출한다. 또한 공간적으로 편향되어 존재하는 불량의 편향 정도를 나타내는 특징량과, 사전에 상정한 불량 패턴의 존재를 나타내는 특징량을 대조함으로써, 사전에 상정하지 않은 불량 패턴의 존재를 자동 검출한다. 또한, 2개 이상의 특징량을 성분으로 하는 벡터로 구성되는 수 벡터 공간에서, 상기 수 벡터 공간 내에 1개의 불량 모드에 대하여 영역을 설정하고, 상기 영역과 상기 특징량을 성분으로 하는 벡터를 대조함으로써, 상기 불량 모드의 존재를 판정하여도 된다.

Description

반도체 집적 회로의 불량 검출 방법 및 불량 검출 장치{METHOD AND APPARATUS FOR DETECTING FAILURE IN SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}
본 발명은 반도체 집적 회로의 불량 해석에 관한 것으로, 특히 테스터 정보로부터 불량 패턴을 자동 분류하는 불량 검출 방법 및 불량 검출 장치에 관한 것이다.
최근 반도체 장치의 미세화에 따라, 다양한 프로세스에 기인한 불량이 현재화되고 있다. 프로세스 개선 방책으로서, 웨이퍼 프로세스 공정 종료 직후에 행해지는 웨이퍼 테스트 결과가 이용된다. DRAM 등의 경우, 불량 비트의 위치를 나타내는 테스터 정보를 웨이퍼 면 상의 맵핑 표시(페일 비트 맵)로 나타낸다. 불량 비트의 배열(패턴)로부터 문제 프로세스 장치 고유의 패턴 존재 여부에 대한 판단을 행한다. 종래에는, 이러한 판단은, 작업자가 직접 페일 비트 맵을 눈으로 확인면서 행해 왔다. 이 경우, 객관성 및 정량성에 문제가 있을 뿐만 아니라, 양산 제품을 전부 체크하는 것도 곤란하였다. 그래서, 이 판단을 계산기를 이용하여 자동적으로 행하는 것이 시도되게 되었다. 페일 비트 맵을 화상 혹은 수치 데이터로서계산기 내로 불러들여, 비트의 배열이 단독(단일 비트 불량)인지, 라인 형상(컬럼, 로우 불량)인지, 혹은 십자 형상이나 면 형상으로 되어 있는지를 자동으로 판정한다. 혹은 면내 분포(중앙, 배향판측 등)를 판정하는 것도 행해지고 있다.
상기한 바와 같이, 종래에는, 자동 판별된 불량 패턴은 불량의 기본 요소인 경우가 많아, 문제 프로세스 장치를 특정하기 위해서는, 그 기본 요소를 더욱 과거의 데이터베이스와 대조하거나, 혹은 인간의 판단을 개재시켜, 장치에 기인하는 패턴과 대응시킬 필요가 있었다. 그러나, 문제 프로세스 장치 특정의 견지에서 보면, 불량 패턴의 기본 요소의 추출로서는 감도가 낮아, 수율이 저하될 수록 현재화한 불량 패턴이 아니라고 검출할 수 없다는 문제가 있었다.
또한, 자동 추출 시스템을 구성할 때, 사전에 상정하지 않은 패턴은 자동 검출할 수 없는 문제가 있었다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 불량 패턴 및 사전에 상정하지 않은 불량 패턴을 고감도로 자동 검출하는 불량 패턴의 검출 방법 및 불량 패턴의 검출 장치를 제공하는 것을 목적으로 한다.
도 1은 노광 기인 불량의 자동 검출 흐름도.
도 2는 노광 프로세스 기인의 불량이 존재하는 웨이퍼의 불량 비트 분포도.
도 3은 불량수 정보의 노광 단위에서의 중첩 방법을 설명하는 웨이퍼 평면도.
도 4는 노광 단위로 중첩시킨 불량 분포도 및 1차원 프로파일화한 도면.
도 5는 특징량을 산출하기 위한 하중 평균 계수를 나타내는 도면.
도 6은 검출하고자 하는 불량 패턴의 반복 단위에 대하여 이상이라고 판정되는 패턴을 설명하는 웨이퍼 평면도.
도 7은 불량 비트 분포 패턴과 노광 기인 불량 특징량을 나타내는 분포도.
도 8은 노광 프로세스 기인 불량 패턴의 자동 검출 장치의 블록도.
도 9는 외주 불량의 자동 검출 흐름도.
도 10은 외주 불량이 존재하는 웨이퍼의 불량 비트 분포도.
도 11은 불량수 정보의 동심원 단위에서의 중첩 방법을 설명하는 웨이퍼 평면도.
도 12는 불량수의 웨이퍼 면내 반경 방향 분포도.
도 13은 불량 비트 분포 패턴과 외주 불량 특징량을 나타내는 분포도.
도 14는 노광 기인 및 외주 불량 패턴의 자동 검출 장치의 블록도.
도 15는 사전에 상정하지 않은 불량 패턴의 자동 검출 흐름도.
도 16은 사전에 상정하지 않은 불량 패턴이 존재하는 웨이퍼의 불량 비트 분포도.
도 17은 사전에 상정하지 않은 불량 패턴의 자동 검출 장치의 블록도.
도 18은 도 17의 장치에 따른 불량 패턴의 판정 결과를 나타내는 분포도.
도 19는 노광 단위의 반복 단위 정보를 도 17의 장치에 입력하는 형식을 나타낸 도면.
도 20은 노광 단위로 중첩시킨 데이터를 도 17의 장치가 출력하는 형식을 나타낸 도면.
도 21은 동심원 단위의 반복 단위 정보를 도 17의 장치에 입력하는 형식을 나타낸 도면.
도 22는 동심원 단위로 중첩시킨 데이터를 도 17의 장치가 출력하는 형식을 나타낸 도면.
도 23은 불량 패턴의 수율에 대한 영향도의 산출 수순을 나타내는 흐름도.
도 24는 불량 패턴의 수율에 대한 영향도를 산출하는 장치의 블록도.
도 25는 불량 패턴의 발생 원인을 특정하는 수순을 나타내는 흐름도.
도 26은 불량 패턴의 발생 원인을 특정하는 장치의 블록도.
도 27은 장치 이력과 특징량을 대조하여 구한 도수 분포도.
도 28은 QC 데이터와 특징량을 대조하여 구한 분포도.
도 29는 웨이퍼 중앙 노광 기인 불량의 불량 비트의 분포도.
도 30은 노광 기인 불량의 웨이퍼 면내 분포와 특징량을 나타내는 도면.
도 31은 특징량 공간에서의 노광 기인 불량의 면내 분포에 의한 분류도.
도 32는 특징량 공간에서의 면내 분포에 의한 노광 기인 불량의 판정 임계값을 보정하는 도면.
도 33은 노광 기인 불량과 칩성 불량의 불량 비트의 분포도.
도 34는 칩성 불량의 특징량의 정의 방법을 나타내는 도면.
도 35는 특징량에 의한 칩성 불량의 검출을 설명하는 도면.
도 36은 노광 기인 불량 및 칩성 불량에 대한 노광 기인 불량의 특징량의 분포도.
도 37은 특징량 공간에서의 노광 기인 불량의 칩성 불량이 없는 경우의 검출 방법을 설명하는 도면.
도 38은 특징량 공간에서의 노광 기인 불량의 일부 칩성 불량이 존재하는 영역을 포함하는 경우의 검출 방법을 설명하는 도면.
도 39는 특징량 공간 내의 거리에 관한 선형 보간에 의해 격자점 상의 스칼라화 특징량을 결정하는 방법을 설명하는 도면.
도 40은 특징량 공간에서의 쇼트성 불량 전체를 나타내는 영역을 나타내는 도면.
도 41은 특징량 공간 내에 설정한 격자점을 나타내는 도면.
도 42는 보간을 행하기 위한 격자점의 설정 방법을 설명하는 도면.
도 43은 특징량 공간에 정의한 쇼트성 불량 전체를 나타내는 스칼라량 특징량의 등고선 도면.
도 44는 면내 균일한 노광 기인 불량을 나타내는 스칼라화 특징량을 산출하기 위한 격자점의 설정 방법을 설명하는 도면.
제1 발명에서는, 상기 목적을 달성하기 위해, 반도체 웨이퍼 상에 형성된 집적 회로의 불량의 위치 정보를 추출하는 제1 공정과, 상기 위치 정보를 상기 반도체 웨이퍼 면내의 공간적 반복 단위로 중첩시키는 제2 공정과, 이 중첩에 의해 산출된 데이터로부터 공간적 반복성 불량의 정도를 나타내는 특징량을 산출하는 제3공정을 포함하는 것을 특징으로 하는 반도체 집적 회로의 불량 검출 방법을 제공한다. 불량 패턴 및 사전에 상정하지 않은 불량 패턴을 고감도로 자동 검출할 수 있다. 제1 발명은, 2개 이상의 특징량을 성분으로 하는 벡터로 구성되는 수 벡터 공간에서, 상기 수 벡터 공간 내에 1개의 불량 모드에 대하여 영역을 설정하고, 상기 영역과 상기 특징량을 성분으로 하는 벡터를 조회함으로써, 상기 불량 모드의 존재를 판정하여도 된다.
제2 발명에서는, 상기 목적을 달성하기 위해, 반도체 웨이퍼 상에 형성된 집적 회로의 불량의 위치 정보를 추출하는 제1 계산부와, 상기 위치 정보를 상기 반도체 웨이퍼 면내의 공간적 반복 단위로 중첩시키는 제2 계산부와, 이 중첩에 의해 산출된 데이터로부터 공간적 반복성 불량의 정도를 나타내는 특징량을 산출하는 제3 계산부를 포함하는 것을 특징으로 하는 반도체 집적 회로의 불량 검출 장치를 제공한다. 불량 패턴 및 사전에 상정하지 않은 불량 패턴을 고감도로 자동 검출할 수 있다.
이하, 도면을 참조하여 발명의 실시 형태를 설명한다.
우선, 도 1 내지 도 8을 참조하여 제1 실시예를 설명한다.
제1 실시예는, 반도체 집적 회로 제작 시에 노광 프로세스에 기인한 불량을 자동 검출하는 것이다. 도 1은, 그 수순을 나타내는 흐름도이다. 도 2는, DRAM의 웨이퍼 프로세스 종료 후에 반도체 웨이퍼(이하, 웨이퍼라 함) 상의 각 칩 내의 각 비트를 테스트한 웨이퍼의 평면도이다. 흑점이 찍혀 있는 부분이 불량 비트를 나타낸다. 점의 농담이 규칙적인 줄무늬 형상으로 되어 있는 것을 알 수 있다. 도2에 도시한 A 영역은, 노광 패턴의 노광 단위를 나타낸다. 불량 비트는, 노광 단위를 주기로 하여 농담을 반복하고 있으며, 노광 기인의 불량이라는 것을 알 수 있다. 도 2는, 웨이퍼 전면에서 1비트 단위의 정보를 포함하고 있지만, 노광 기인 불량 패턴은, 칩 사이즈 지정대로 존재하고 있어, 패턴 형상이 손상받지 않을 정도로 정보를 저감시켜도 문제없다고 판단된다. 그래서, 본 발명에서는, 도 2에 도시한 C영역과 같이, 1칩 내를 작은 분할 단위로 나누고, 각 분할 단위마다의 불량수의 합을 구하고, 이 불량수 정보로부터 노광 기인의 패턴을 자동 추출하도록 하였다.
다음에, 노광 단위의 주기성을 강조하기 위해, 웨이퍼 전면의 불량수 정보를 노광 단위로 중첩시키는 처리를 행하였다. 도 3은, 이 모습을 나타내는 웨이퍼의 평면도이다. 각 노광 단위에 대하여 대응하는 분할 단위, 즉 상호 병진으로 중첩되는 위치에 있는 분할 단위의 불량수를 가산해 간다. 또한 각 노광 단위 내의 분할 단위마다 불량수 정보가 존재한 개수를 카운트해 간다. 이 조작을 모든 노광 단위에 대하여 행한 후, 분할 단위마다 가산한 불량수를 불량수 정보가 존재한 개수로 제산하여, 평균 불량수를 구하였다. 이 중첩 처리에 의해, 불량수 정보가 부족한 칩, 웨이퍼단에서 존재하지 않는 칩을 제외한 집계를 행할 수 있다. 얻어진 중첩 데이터를 도 4에 도시한다. 도 4는, 불량 비트 위치의 중첩으로 표시하고 있지만, 분할 단위당 평균 불량수가 얻어진다.
다음에 중첩한 데이터를 도 4에 도시한 상호 수직인 x, y 각 방향으로 1차원 프로파일화하였다. y 방향의 1차원 프로파일 yi(i=1, 2, …, ny, ny는 노광 단위의 y 방향의 분할수)는, 이하에 나타내는 수학식 1로 구하였다.
f(x, y)는, 노광 단위 내의 (x, y) 위치에 있는 분할 단위의 평균 불량수, nx는 노광 단위의 x 방향 분할수이다. x 방향의 1차원 프로파일도 마찬가지이다.
얻어진 1차원 프로파일을 도 4에 도시한다. 노광 단위의 주기성이 있으면, 각 프로파일에 어떠한 규칙성이 나타나게 된다. 그래서, 이하의 4개의 파라미터를 구하였다.
(a) 자기 상관 함수 Rac(k)
(b) 래그 폭 L0
(c) 횡단 횟수
(d) cos 상관 계수
(a)는 변이량(즉 래그) k의 함수로서 구하였다. 즉, 프로파일을 시계열 {t1, t2, tN}이라 간주하여 다음 식에 의해 산출하였다.
평균은, 이하의 수학식 2로 나타낸다.
자기 공분산은, 이하의 수학식 3으로 나타낸다.
자기 상관 함수는, 이하의 수학식 4로 나타낸다.
(b)는 Rac(k)의 일부를 1차식으로 근사하여 구하였다. 구체적으로는, Rac(0)(=1)의 점과 Rac=0.5로 되는 점을 외삽하여 Rac=0이 되는 래그를 L0으로 하였다. (c)는 프로파일의 평균값 μ로부터, 프로파일이 μ를 횡단하는 횟수를 카운트하였다. (d)는 우선 1차원 프로파일을 1차식으로 근사화하고, 1차원 프로파일을 1차식과 남은 성분과의 합으로 나타내었다. 이것은, 1차원 프로파일을 트랜드 성분과 주기 성분으로 나누는 것에 대응한다. 다음에 1차원 프로파일의 주기 성분을 근사화하는 것에 충족되는 최소 차수의 다항식을 구하고, 다항식에 가장 가까운 cos 함수와 프로파일의 주기 성분의 상관 계수로 구하였다. 다항식의 차수는 10차, 9차, 8차의 순으로 차수를 줄여갈 때, 다항식과 프로파일의 주기 성분과의 상대적인 상관 계수(10차 다항식의 상관 계수를 1로 함)의 감소율이 10%를 비로소 초과하는 차수로 하였다.
또 (b)로서, Rac(k)가 비로소 0으로 되는 k를 래그 폭으로 하여도 된다. 혹은 Rac(k)를 다항식으로 근사하여, 다항식이 0으로 되는 점으로부터 래그 폭을 구하여도 된다. 또한 (c)로서 프로파일의 메디안이나 최대값과 최소값의 중간값을 횡단하는 횟수를 구하여도 된다.
다음에, 각 파라미터를 O부터 1로 규격화하며, 또한 1에 가까울수록 노광 기인의 불량이 많이 발생하고 있는 상태에 대응되도록 하였다. 이하, 규격화의 수순을 설명한다. (a)는, (b)에 포함되기 때문에, 특징량에는 이용하지 않았다. (b)는, 값이 클수록 프로파일에 규칙성이 존재하는, 즉 노광 기인의 불량이 많이 존재하고 있는 것을 나타낸다. 그래서 L0이 노광 단위의 x, y 각 방향의 분할수의 40% 이상인 경우를 1로 하고, L0≤1인 경우를 0으로 하여, 그 사이를 선형 보간하였다. (c)는, 값이 클수록 프로파일이 불규칙, 즉 노광 기인의 불량의 존재가 적은 것을 나타낸다. 그래서 횡단 횟수가 노광 단위의 x, y 각 방향의 분할수의 30% 이상인 경우를 0으로 하고, 횡단 횟수가 1 이하인 경우를 1로 하여, 그 사이를 선형 보간하였다. (d)는, 1에 가까울수록 프로파일에 규칙성이 존재하는, 즉 노광 기인의 불량이 많이 존재하고 있는 것을 나타낸다. 그래서 O 이상 1 이하는 그 상태 그대로의 값을 이용하고, O 미만인 경우에는 O으로 치환하였다.
또 규격화는, O부터 1로 한정할 필요는 없고, 수직선 상의 연속된 폐 구간에 대응시키면 된다. 또한 노광 기인의 불량 패턴이 많이 존재할수록, 값이 작아지도록 취하여도 된다. 그 경우는 이하에 기술되는 불량 패턴 존재의 유무 판정 조건을 반전시키면 된다.
다음에 규격화된 파라미터의 하중 평균을 취하여, 노광 단위의 x, y 각 방향의 특징량을 구하였다. 하중 평균의 계수는 노광 방식을 고려하여 결정하였다. 제1 실시예의 노광 프로세스에는, 레티클과 웨이퍼가 동기하여 이동하면서 노광하는 스캔 노광이 이용되고, 도 4에서 x 방향이 스캔 방향에 대응하고 있다. 스캔 방향에서는 스캔 중의 안정성에 의한 불량수 변동이 고려되고, 그 변화는 cos 함수로 근사할 수 있다고 생각된다. 한편, 스캔에 수직인 방향(슬릿 방향)에서는 광학계의 왜곡 등에 의한 편향이 고려되고, 횡단 횟수가 그 상태를 나타낸다고 생각된다. 이상의 점으로부터 도 5에 도시한 계수를 이용하여 특징량을 산출하였다.
그런데, 도 6에 도시한 B 영역과 같이 특정한 1칩만 불량수가 주위의 칩에 비교하여 돌출되어 있는 경우가 존재하였다. 이것은, 제1 실시예에서 검지하고자 하는 노광 기인의 패턴으로부터 일탈하고 있어, 자동 검출의 장해가 된다고 생각된다. 그래서 이러한 칩(이하, 고립 칩이라 함)을 검출하고, 그 칩은 중첩 처리 전에 계산으로부터 제외하도록 하였다. 웨이퍼 전면의 각 칩마다의 불량수를 Ci (i=1, 2, …, n, n은 칩수)로 한다. Ci의 최대값을 Cmax로 한다. 또한 Ci의 메디안을 Cmed로 한다. 또한 Cmax의 주위 8칩의 불량수를 cj(j=1, 2, …, 8)로 한다. 여기서, 수학식 5를 충족하는 경우, Cmax는 고립 칩이라고 판정하고, 그 영역은 계산에서 제외하였다.
또, 이러한 공간적 반복 단위에 대하여 이상이라고 판정되는 영역은 고립 칩에 한정되지 않고, 일반적으로 검출하고자 하는 불량 패턴의 주기성을 교란시키는 영역이라고 생각하면 된다. 그와 같은 영역의 존재가 확인될 때마다, 그 영역을 제외하는 처리를 추가해 가면 된다.
이상의 수순에 의해 노광 기인의 불량 패턴의 존재 정도를 나타내는 특징량을 구하였다. 몇몇 불량 패턴이 존재하는 웨이퍼에 대하여, 본 특징량을 구한 결과를 도 7에 도시한다. 노광 기인의 불량 패턴이 명확하게 존재하고 있는 웨이퍼에서는 특징량이 1에 가까운 큰 값으로 되어 있는 것을 알 수 있다. 불량 패턴이 랜덤한 웨이퍼에서는 특징량은 0 부근의 작은 값으로 되어 있다. 약 0.4를 임계값으로 하여, 노광 기인의 불량 패턴의 유무를 판정할 수 있는 것을 알 수 있다. 또한 스캔 방향, 슬릿 방향의 불량 패턴의 차이에 의해, 각 방향의 특징량의 값의 대소가 다른 것도 알 수 있다.
도 8은, 제1 실시예의 방법으로 구성한 장치의 블록도이다. 입력으로서, 웨이퍼 ID 정보, 테스터 정보 및 반복 단위 정보를 이용한다. 웨이퍼 ID 정보는 웨이퍼를 식별하기 위한 번호가 포함된다. 테스터 정보에는 웨이퍼면 상의 칩 좌표, 및 각 칩 내에서 사전에 설정한 분할 단위마다의 불량수 정보가 포함된다. 반복 단위 정보에는, 웨이퍼면 상의 칩을 노광 단위로 중첩시키기 위해 필요한 노광 단위, 즉 쇼트 정보가 포함된다. 계산기①에는, 도 1의 수순에 따라서 특징량을 계산하는 프로그램이 내장되어 있다. 그리고 그 결과를 데이터베이스 A로 출력한다. 데이터베이스 A에는 웨이퍼 정보, 특징량 및 노광 기인 불량 패턴 유무의 판정 결과가 기입되어 있다.
또한, 테스터 정보로서 불량 비트의 칩 좌표 및 어드레스 정보를 이용한 경우, 반복 단위의 중첩 처리로서, 논리합을 이용하면 된다. 한편, 논리곱을 취하면 마스크의 공통 결함을 검출할 수 있다.
이상 설명한 바와 같이, 제1 실시예의 방법을 이용함으로써 노광 기인의 불량 패턴의 존재를 자동 검출할 수 있다.
다음에, 도 9 내지 도 14를 참조하여 제2 실시예를 설명한다.
제2 실시예는, 반도체 집적 회로의 불량 면내 분포에서, 특히 웨이퍼 외주 부근에 불량이 많아지고 있는 패턴을 자동 추출하는 것이다. 도 9는, 그 수순을 나타내는 흐름도이다. 도 10은, DRAM의 웨이퍼 프로세스 종료 후에 웨이퍼 상의 각 칩 중의 각 비트를 테스트한 것이다. 이 웨이퍼의 경우, 특히 외주 부근에 불량이 많이 발생하고 있어, 제1 실시예와는 다른 불량 원인이 존재하고 있는 것이 추측된다. 그래서, 제1 실시예와 마찬가지의 분할 단위마다의 불량수 정보를 이용하여, 이러한 외주 불량을 자동 추출하도록 하였다.
먼저 자동 검출의 장해가 되는 패턴으로서, 고립 칩의 불량 정보를 삭제하였다. 다음에, 도 11에 도시한 바와 같이, 동심원 형상의 반복 패턴을 설정하였다. 각 동심원으로 둘러싸인 링형상 영역 내의 불량수 정보의 평균값을 구하였다. 이 조작에 의해 도 12에 도시한 바와 같이, 불량수의 반경 방향 분포가 얻어진다.
다음에, 불량수의 반경 방향 분포를 파라미터화하였다. 도 12에 도시한 바와 같이, 웨이퍼 반경을 r로 하면, 반경 위치가 0 이상 r/2 미만의 영역의 평균 불량수를 m1, r/2 이상 r 미만의 영역의 평균 불량수를 m2으로 하면, 파라미터 k는,k=m2/m1로 구하였다.
다음에, 파라미터 k를 규격화하고, 외주 불량의 특징량으로 하였다. k<1인 경우 특징량은 0으로 하고, k> 2.0인 경우 특징량은 1로 하여, 그 사이를 선형 보간하였다.
이상의 수순에 의해 외주 불량을 자동 추출하기 위한 특징량을 구하였다. 몇몇 불량 패턴이 존재하는 웨이퍼에 대하여, 본 특징량을 구한 결과를 도 13에 도시한다. 외주에서 불량수가 명확하게 많아지고 있는 웨이퍼에서는 특징량이 1에 가까운 큰 값으로 되어 있는 것을 알 수 있다. 한편, 불량 패턴이 랜덤한 웨이퍼에서는 특징량은 O 부근의 작은 값으로 되어 있다.
도 14는, 제2 실시예의 방법을 도 8의 장치에 추가한 장치의 블록도이다. 입력으로서 외주 불량 패턴 추출을 위한 동심원 패턴 정보를 추가하고 있다. 계산기①에는, 도 1의 수순 이외에도 9에 도시한 수순의 프로그램이 추가로 내장되어 있다. 출력으로서 데이터베이스 A에 판정 결과가 출력되도록 되어 있다.
이상 설명한 바와 같이, 본 실시예의 방법을 이용함으로써 외주 불량 패턴의 존재를 자동 검출하는 것이 가능하게 된다.
다음에, 도 15 내지 도 22를 참조하여 제3 실시예를 설명한다.
제3 실시예는, 반도체 집적 회로의 불량 면내 분포에서, 사전에 상정하지 않은 패턴을 자동 검출하는 것이다. 또한 신규 패턴을 등록하는 방법에 대해서도 설명한다.
도 15는, 그 수순을 나타내는 흐름도이다. 도 16은 DRAM의 웨이퍼 프로세스종료 후에 웨이퍼 상의 각 칩의 각 비트를 테스트한 웨이퍼의 평면도이다. 이 웨이퍼의 경우, 불량 비트가 세로로 배열되어 있는 패턴이 눈에 띈다. 이 불량 패턴은 제1 실시예 및 제2 실시예에서 자동 검출 대상으로 한 패턴에는 대응하지 않는다. 이러한 경우, 미지의 패턴이 출현한 것을 자동 검출하는 것이 시도되었다.
특원2000-249718에는 공간적으로 편향되어 존재하는 불량의 존재를 나타내는 특징량(이하, 클러스터링 팩터라고 함)이 구해져 있다. 불량수의 분포를, 공간적으로 랜덤한 것을 나타내는 포아슨 분포와, 편향이 발생되어 있는 것을 나타내는 음의 이항 분포의 중첩으로 나타내며, 음의 이항 분포의 성분이 많을수록 편향이 많이 생기고 있는 것을 나타낸다. 이 방법에 따라, 칩 단위의 불량수를 구하고, 그 도수 분포를 구하였다. 도수 분포를 포아슨 분포와 음의 이항 분포의 중첩으로 근사하여, 각 분포의 가중치 Wp, Wnb를 구하고, Wnb를 클러스터링 팩터로 하였다. Wp+Wnb=1OO%이고, Wnb가 클수록, 공간적 편향이 큰 것을 나타내고 있다. 도 16의 경우, Wnb는 14%로, 매우 큰 값으로 되었다. 따라서, 어떠한 패턴인지는 판정할 수 없지만, 어떠한 미지의 패턴이 존재하고 있는지를 검출할 수 있다는 것을 알 수 있다.
제1 및 제2 실시예 및 상기에서 설명한 수순으로 구성한 장치의 블록도를 도 17에 도시한다. 이것은, 도 14의 장치를 기초로 이하의 기능이 추가 및 개조되어 있다. 계산기①에서는, 입력된 테스터 정보로부터 클러스터링 팩터 Wnb가 계산된다. Wnb는, 데이터베이스화됨과 함께 피드백되어, 제1 및 제2 실시예에서 설명한 바와 같은 사전에 등록되어 있는 패턴의 존재를 나타내는 특징량에서의 판정 결과와 대비된다. 만일 사전에 등록되어 있는 패턴의 특징량이 모두 임계값 이하이고, 또한 클러스터링 팩터가 임계값 이상인 경우, 계산기①는 미지의 패턴이 존재하고 있다고 판단하여, 데이터베이스 O으로 그 정보가 출력된다.
몇몇의 불량 패턴이 존재하는 웨이퍼에 대하여, 도 17의 장치에 의한 판정 결과를 도 18에 도시한다. 계산기①는, 클러스터링 팩터 Wnb, 노광 기인 불량의 특징량 S(S는 스캔 방향과 슬릿 방향의 특징량이 큰 쪽을 가리킴), 및 외주 불량의 특징량 P를 계산한다. 도 18의 A항은 세로 형상 패턴으로 미등록이다. S, P는 작지만, Wnb는 커서, 미지 패턴이라고 판정되었다.
도 18의 B항은 랜덤한 불량 분포로서, Wnb, S, P 모두 작아, 랜덤한 분포라고 판정되었다. 도 18의 C항 및 D항은 각각 노광 기인, 외주 불량 패턴으로 등록되며, Wnb가 크게 되어 있을 뿐만 아니라, 해당하는 개개의 패턴의 특징량도 크게 되어 패턴의 판정이 이루어진다.
데이터베이스 O에 미지 패턴의 출현이 기록되면, 그 패턴을 검출하기 위한, 반복 패턴 정보 및 특징량 계산 프로그램을 도 17의 D와 같이 장치에 추가해 가면 된다. 이러한 조작의 반복에 의해 자동 판정되는 불량 패턴을 늘려 갈 수 있다.
또한, 신규 패턴의 등록을 간편하게 행하기 위해, 도 17의 장치에서는, 이하의 기능을 갖도록 하였다. 계산기①에 입력하는 반복 단위 정보의 서식을 이하의 수학식 6과 같이 통일하였다.
여기서, 반복 단위 A는, 웨이퍼 전면을 덮는 반복 단위 전체의 집합을 나타낸다. Ai는 그 요소이며, 중첩 처리를 행하는 웨이퍼 상의 분할 단위의 집합을 나타낸다. Jij는, Ai에 속하는 j번째의 웨이퍼 상의 분할 단위의 위치를 나타낸다. 예를 들면, 테스터 정보가 칩 좌표 및 칩내 좌표에 대한 불량수 정보로 주어져 있는 경우, Jij도 동일한 형식의 칩 좌표 및 칩내 좌표에서 구성되어 있다.
Cal은, 중첩 처리 시의 연산 지정이다. 연산에는 가산, 평균, 논리합, 논리곱을 지정할 수 있다. 계산기①은 {A, Cal}을 참조하여, Ai에 속하는 모든 웨이퍼 상의 분할 단위의 불량 정보에 연산 Cal을 실시하고, 그 결과를 Di로서 출력한다. 이것을 모든 Ai에 대하여 행한다. 즉, 중첩 처리의 결과가 이하의 수학식 7의 형식으로 출력된다.
또, 계산기①은 중첩 처리를 행하기 전에, 사전에 등록한 이상 데이터(제3 실시예에서는 고립 칩)를 제거한다.
계산기①에 내장되는 프로그램은 중첩 처리, 데이터베이스 처리 및 클러스터링 팩터 계산 기능을 메인 프로그램 내에 배치하고, 개별 불량 패턴의 특징량을 계산시키는 처리는 서브루틴으로 하여 독립시키고 있다. 사용자는 계산기①에 대하여, 메인 프로그램이 생성한 D로부터 특징량을 산출하는 프로그램을 서브루틴의 형식으로 기술해 둔다. 즉, D를 입력으로 하여, 이하의 수학식 8로 나타내는 특징량의 집합 C를 출력하도록 한다.
특징량은, 스칼라량이어도 되고, L차원 벡터이어도 된다. 또한 패턴 유무의 판정 결과도 복귀값에 가산해 둔다.
계산기①의 메인 프로그램에서는, 사용자가 작성한 서브루틴으로부터의 복귀값 C 및 패턴 유무의 판정 결과를 자동적으로 데이터베이스화한다.
구체예로 설명하면, 제1 실시예의 경우, 도 19에 도시한 바와 같이, 노광 단위의 병진으로 상호 중첩되는 분할 단위를 Ai로 하고, 연산 처리로서 평균을 지정한다. 그렇게 하면 계산기①은, 도 20에 도시한 바와 같이, 노광 단위 내의 각 분할 단위마다의 평균 불량수 Di를 출력한다. 그리고, 제1 실시예의 수순에 따라서, 계산기①에 내장한 서브루틴 상에서 Di로부터 특징량 Ci를 계산하고, 그 결과가 데이터베이스 A에 기입된다.
제2 실시예의 경우, 도 21에 도시한 바와 같이, 링형상의 각 영역을 Ai로 하고, 연산 처리로서 평균을 지정한다. 그렇게 하면 계산기①은 도 22에 도시한 바와 같이, 링형상의 각 영역마다의 평균 불량수 Di를 출력한다. 이하의 처리는 상기와 마찬가지이다.
제3 실시예에서 새롭게 발견한 도 16의 불량 패턴의 경우, 현 단계에서는 미지 패턴으로서 분류된다. 이 일례만으로는 판단이 어렵지만, 어떠한 장치 기인의 요인이 존재하면, 면내 대칭성이 존재하게 된다. 대칭성을 보이기 시작하여, 그것을 반복 단위로 하여 A={A1, A2, …, An}을 정의하고, 특징량 계산의 서브루틴을 추가하면, 이후 기지 패턴으로서 자동 분류가 가능하게 된다.
즉, 본 발명은 대칭성을 중첩 처리에서 강조하고 있다고 말할 수 있다. 대칭성이 존재하지 않는 불량 패턴, 예를 들면, 인위적 미스에 의해 웨이퍼 상에 불규칙 형상의 흠결이 발생된 경우, 대칭성이 없기 때문에 중첩에 의한 강조 처리를 행할 수 없어, 특징량 계산의 대상이 되는 데이터는 웨이퍼 전면의 불량수 정보 그 자체로 된다. 그러나, 기계적인 문제점에 의해 어떤 특정한 방향으로 흠결이 발생된 경우에는, 그 방향을 강조하는 중첩 처리가 가능하여, 본 발명은 유효하게 된다. 또한, 예를 들면, 화학적 기계적 연마(CMP)의 문제점에 의해 발생된 흠결도, 처리 프로세스의 특징에 대응한 대칭성이 존재하여, 본 발명에 따른 방법이 유효하다고 생각된다. 혹은 2종류 이상의 불량 패턴이 동시에 존재한 경우에도, 그 대칭성을 나타내는 중첩 영역을 설정하면 된다.
또한, 웨이퍼 면 상을 임의의 영역마다 구획하여 처리해 가는 프로세스 장치가 있다. 제1 실시예의 노광 장치는 그의 전형적인 것이지만, 이 밖에도 레이저 어닐링 장치를 예로 들 수 있다. 레이저 빔 형상 및 x-y 스테이지의 움직임에 따라서 처리 단위가 결정된다. 예를 들면, 수 칩 단위로 레이저 어닐링을 행하는 장치의 경우, 이 장치 기인의 불량 패턴은 레이저 조사 단위인 수 칩을 주기로 하여 나타난다고 생각된다. 이 경우, 이 수 칩을 반복 단위로 하여 중첩 처리를 행하면 된다. 혹은 점 형상의 레이저 빔으로 웨이퍼면 상을 스캔해 가는 경우도 있다. 이 경우, 스캔의 진행 방향(혹은 복귀 방향)에 해당하는 영역을 반복 단위로 하는 것이 고려된다. 또한 선 형상의 빔을 한 방향으로 스캔해 가는 경우가 있다. 이 경우에는 선 형상 빔의 1스캔 영역을 반복 단위로 하면 된다. 이와 같이 프로세스 장치의 웨이퍼 면내 처리 단위를 반복 단위로 함으로써, 장치 기인의 불량 패턴을 강조할 수 있다.
즉, 반도체 집적 회로의 불량 패턴은 대부분의 경우, 어떠한 대칭성·주기성이 존재하고 있는 경우가 많기 때문에 본 발명의 방법이 유효하다고 할 수 있다.
이상 설명한 바와 같이, 제3 실시예의 방법을 이용함으로써, 미등록된 패턴의 자동 검출이 가능하여, 그 등록을 용이하게 행할 수 있다.
다음에, 도 23 및 도 24를 참조하여 제4 실시예를 설명한다.
제4 실시예는, 제1 내지 제3 실시예의 방법을 이용하여 자동 분류된 반도체 집적 회로의 불량 패턴과 수율 정보를 대조함으로써, 각 불량 패턴의 수율에 대한 영향도를 산출하는 것이다.
도 23은, 제4 실시예의 수순을 나타내는 흐름도이다. 또한, 제4 실시예에따른 기능을 실현하는 장치의 블록도를 도 24에 도시한다. 도 24의 장치는, 데이터베이스 A, 데이터베이스 0 및 클러스터링 팩터 데이터베이스를 통해 도 17의 장치에 접속한다. 도 17의 장치에서, 불량 패턴이 패턴 1로부터 패턴 N까지 N 종류가 등록되어 있다고 하자. 계산기②는, 데이터베이스 A를 참조하여, 패턴 i의 발생 빈도 L을 카운트한다. 또한 수율 정보를 참조하여 패턴 i가 존재한다고 판정된 모든 웨이퍼의 평균 수율 Yi를 산출한다. 또한 클러스터링 팩터 데이터베이스를 참조하여, 불량 패턴에 편향이 없는 웨이퍼의 빈도 fR, 및 평균 수율 YR을 산출한다. 또한 데이터베이스 O를 참조하여, 미지 패턴이 존재한 웨이퍼에 대해서도 빈도 fx, 평균 수율 Yx를 산출한다.
계산기②는, 패턴 i가 존재함에 따른 수율 저하량 ΔYi를, 이하의 수학식 9로 산출한다.
마찬가지로, 미지 패턴에 의한 수율 저하량 ΔYx를 이하의 수학식 1O으로 구한다.
그리고, 패턴 i가 없어지게 됨으로써 기대할 수 있는 전체의 수율 개선 효과ΔEi는, 이하의 수학식 11로 표현된다.
마찬가지로 미지 패턴이 없어지게 됨으로써 기대할 수 있는 전체의 수율 개선 효과 ΔEx는, 이하의 수학식 12로 산출된다.
로 산출한다. 이하의 수학식 13은, 모든 웨이퍼 수를 나타낸다.
각 집계 결과는 데이터베이스 B에 기입된다. 사용자는 데이터베이스 B를 참조함으로써, 수율에 영향을 주는 불량 패턴을 용이하게 발견할 수 있다.
실제 노광 기인의 불량 패턴은, 수율 저하량이 크고, 빈도도 많기 때문에, 수율 개선 효과가 높은 것으로 판명되었다.
이상 설명한 바와 같이, 제4 실시예의 방법을 이용함으로써, 수율에 영향을 주는 불량 패턴을 용이하게 발견할 수 있다.
다음에, 도 25 내지 도 28을 참조하여 제5 실시예를 설명한다.
제5 실시예는, 제1 내지 제3 실시예의 방법을 이용하여 자동 분류된 반도체집적 회로의 불량 패턴과 장치 이력 정보 혹은 QC 데이터 정보를 대조함으로써, 각불량 패턴의 발생 원인을 특정하는 것이다.
도 25는, 제5 실시예의 수순을 나타내는 흐름도이다. 또한, 도 26은 제5 실시예의 기능을 실현하는 장치의 블록도이다. 도 26의 장치는 데이터베이스 A를 통해 도 17의 장치에 접속되어 있다.
계산기③은, 데이터베이스 A의 특징량과 장치 이력 데이터를 대조하여, 각 공정의 각 장치마다 도 27에 도시한 바와 같은 도수 분포를 작성하며, 또한 각 장치마다의 특징량의 평균값을 산출한다. 또한, QC 데이터와 특징량을 대조하여, 도 28에 도시한 바와 같은 분포도를 작성하며, 또한 각 QC 데이터와 특징량의 상관 계수를 산출한다. 각 집계 결과는, 데이터베이스 C로 출력된다.
이들 집계 결과를 기초로, 장치 이력과의 대조로 구한 평균값에 대하여, 장치간의 평균값의 차가 설정된 임계값을 상회한 장치에 대하여, 그 공정과 장치명을 데이터베이스 C로 출력한다. 또한 QC 데이터와의 대조로 구한 상관 계수에 대하여, 설정된 임계값을 상회한 경우, QC 데이터명을 데이터베이스 C로 출력한다.
실제 노광 기인 불량 패턴의 특징량에서, 특정한 노광 공정의 노광 장치로 평균값이 높은 것이 검출되었다. 또 그 노광 공정에 관련된 QC 데이터와 강한 상관이 있는 것이 판명되어, 불량의 원인을 해명할 수 있었다.
이상 설명한 바와 같이, 본 실시 형태의 방법에 의해, 불량 패턴의 발생 원인을 특정하는 것이 가능하다.
다음에, 도 29 내지 도 32를 참조하여 제6 실시예를 설명한다.
제6 실시예는, 복수의 특징량을 성분으로 하는 벡터를 고려하고, 상기 벡터로 구성되는 공간에서 불량 패턴의 식별을 행하는 것으로, 특히 웨이퍼 면내 분포의 판정을 행하는 것이다. 도 29는, DRAM의 웨이퍼 프로세스 종료 후에 웨이퍼 상의 각 칩 중의 각 비트를 테스트한 것이다. 이 웨이퍼의 경우, 제1 실시예에서 설명한 노광 기인의 불량 패턴이 발생된다. 또한, 그 불량 패턴이 웨이퍼 중앙부에 국부적으로 존재하고 있는 것을 알 수 있다. 불량 발생 장치 특정의 관점에서는, 제1 실시예에서 설명한 웨이퍼 전면에서 발생하고 있는 패턴과, 제6 실시예에서 나타내는 면내에서 편향된 분포를 보이고 있는 패턴은, 동일한 노광 기인 불량이라도 구별할 필요가 있다. 그래서 불량 패턴의 검출과 그 면내 분포의 판정을 동시에 행하도록 한다.
우선적으로, 제1 실시예의 방법으로 노광 기인의 불량 패턴의 특징량을 구하였다. 이 특징량은, 스캔 노광의 방향별로 구하고 있으며, 스캔 방향·슬릿 방향의 특징량을 통합하여 (Sx, Sy)의 2차원 벡터로 나타낸다.
다음에, 면내 분포의 판정을 행하는 특징량을 정의한다. 제2 실시예와 마찬가지로 링형상 영역을 설정하고, 웨이퍼 반경 r에 대하여 r/2 미만의 영역의 평균 불량수 m1, r/2 이상의 영역의 평균 불량수 m2로부터, 이 특징량 Pr을 다음의 수학식 14로 정의한다.
Pr은, 불량수가 웨이퍼 중앙으로 편향될수록 O으로 되고, 반대로, 외주로 편향될수록 1로 된다. 웨이퍼 전면에서 균등하게 존재하는 경우에는 0.5로 된다.
몇몇의 불량 패턴이 존재하는 웨이퍼에 대하여, 이 특징량 Pr을 구한 결과를 도 30에 도시한다. 특징량(Sx, Sy)에 의해 노광 기인 불량이 발생하고 있는 것을 알 수 있다. 또한, 특징량 Pr에 의해, 노광 기인 불량이 웨이퍼 중앙, 전면, 외주에 각각 존재하고 있는 것을 알 수 있다.
이 모습을 특징량(Sx, Sy, Pr)으로 이루어지는 3차원의 공간(특징량 공간) 으로 나타낸 결과를 도 31에 도시한다. Sx, Sy, Pr에 각각 임계값을 설정하고, 각 임계값으로 구획된 영역이 면내 분포로 분류한 노광 기인 불량의 각 모드(웨이퍼 중앙 노광 기인 불량, 전면 노광 기인 불량, 외주 노광 기인 불량)를 나타낸다.
특징량 공간에서의 불량 분류는, 판정 조건을 복잡화했을 때에 유효하다. 불량 패턴이 웨이퍼 면내의 일부에만 존재하는 경우, 특징량의 검출 감도가 둔화되는 경우가 있다. 웨이퍼의 중앙부에만 노광 기인 불량이 존재하는 경우, 특징량은, 웨이퍼 전면에 존재하는 경우에 비해 작은 값이 되는 경향이 있다. 웨이퍼의 외주에만 존재하는 경우도 마찬가지이다. 그래서 (Sx, Sy)의 임계값을 Pr에서 변화시킴에 따라, 오판정을 저감시킬 수 있다. 즉 특징량 공간에서 도 31의 직방체의 변을 Pr이 0 및 1 부근에서 좁혀, 도 32에 도시한 영역을 노광 기인 불량의 판정 영역으로 하면 된다.
또, 면내 분포를 판정하는 방법으로서, 특징량을 산출하기 위한 중첩 영역 자체를, 면내 분포를 판정하고자 하는 영역에 한정하는 것도 고려된다. 이 실시예의 경우, r/2 링의 내측과 외측의 영역에서 각각 쇼트 단위의 중첩을 행하면 된다.특징량이 선형, 즉 중첩 원리가 성립하는 경우에는, 이 방법으로 면내 분포의 판정을 행할 수 있다. 그러나, 특징량이 비선형인 경우, 불량 패턴의 농담과 특징량의 대소가 반드시 일치하지 않는다. 노광 기인 불량의 특징량은 선형이 아니라, 어떤 영역 내에서 불량 패턴이 옅은 경우, 값이 약간 작아지는 경향은 있지만, 정량성이 부족하여, 면내 분포의 판정에는 적합하지 않다. 특징량은, 반드시 선형으로 한정하지 않기 때문에, 이 실시예에서 나타낸 바와 같이, 면내 분포를 판정하는 선형적인 특징량을 별도로 정하여, 특징량 공간에서 판정을 행하는 방법이 유효하다.
이상 설명한 바와 같이, 이 실시예의 방법에 따르면, 노광 기인 불량과 그 면내 분포를 고정밀도로 구할 수 있다.
다음에, 도 33 내지 도 38을 참조하여 제7 실시예를 설명한다.
제7 실시예는, 상호 유사한 불량 패턴을 특징량 공간에서의 판별을 행함으로써, 오판정을 저감시키는 것이다. 도 33은, DRAM의 웨이퍼 프로세스 종료 후에 웨이퍼 상의 각 칩 중의 각 비트를 테스트한 것이다. E의 웨이퍼는, 쇼트 주기의 불량 패턴이 발생하고 있어, 노광 기인의 불량 발생 원인이 있다고 추정된다. 한편 F의 웨이퍼는, 불량 비트의 농담이 칩 주기로 반복하고 있고, 웨이퍼 E는, 다른 패턴이다. 웨이퍼 F의 불량 패턴은, 웨이퍼 E와는 다른 원인으로 발생하였다고 고려된다. 그러나, 웨이퍼 F의 불량 패턴을 제1 실시예의 방법에 따라 쇼트 단위로 중첩시키면, 중첩된 결과는 쇼트보다 작은 칩의 주기로 규칙성을 갖게 되어, 노광 기인 불량의 특징량(Sx, Sy)은 큰 값으로 된다고 판단된다. 이 경우 웨이퍼 F를 노광 기인 불량 패턴이라 오판정하게 된다.
이것을 피하기 위해, F를「칩성 불량」이라 부르도록 하고, 칩성 불량의 특징량을 정의하였다. 정의 방법을 도 34에 도시한다. 칩성 불량은 제1 실시예에서 행한 쇼트 단위의 중첩 데이터가, 칩의 주기를 갖고 있는지에 대한 여부를 판정하였다. 즉, 스캔 노광의 스캔 및 슬릿 방향으로 사영한 1차원 프로파일을 이용하여, 1차원 프로파일의 주기성을 구하였다. 주기성은, 1차원 프로파일의 자기 상관 함수에서, 그 첫번째의 극소점이 반주기(역 위상)에 대응하고 있는 것으로부터 산출하였다. 예를 들면, 스캔 방향(x 방향)의 1차원 프로파일의 자기 상관 함수의 제1 극소점이 래그=Lx인 경우, x 방향의 주기 Px=2·Lx로 구하였다. x 방향의 칩성 불량 특징량 Cx는, Px가 칩 주기와 일치하는 경우에 최대값 1, 쇼트 주기 및 주기=O인 경우에 O을 취하도록 하여, 그 사이를 선형 보간하여 산출하였다. 또한, 주기성 자체의 존재를 검지하기 위해 임계값을 설정하고, 자기 상관 함수의 제1 극소값(마이너스값)이 임계값보다 큰 경우에는 주기성 없음으로 하여 Cx=O으로 하였다. 슬릿 방향(y 방향)도 마찬가지이다. 이와 같이 하여 칩성 불량의 특징량(Cx, Cy)을 정의하였다.
몇몇 칩성 불량이 존재하는 웨이퍼와 존재하지 않은 웨이퍼에서 (Cx, Cy)를 구한 결과를 도 35에 도시한다. Cx, Cy가 모두 임의의 임계값 이상인 경우, 칩성 불량이 존재하고 있는 것을 알 수 있다. 따라서, 도 35에 도시한 영역 G1 내에 (Cx, Cy)가 들어가 있는지에 대한 여부로 칩성 불량의 유무를 판정할 수 있다.
다음에, 노광 기인 불량의 웨이퍼와 칩성 불량의 웨이퍼에 대하여 노광 기인 불량의 특징량 (Sx, Sy)을 구한 결과를 도 36에 도시한다. 칩성 불량은, 노광 기인 불량에 대한 임계값의 바로 윗쪽 영역 H1에 분포하고 있는 것을 알 수 있다. 반대로 노광 기인 불량이면 칩성 불량의 특징량이 임계값을 상회하지 않는다. 따라서, 노광 기인 불량과 칩성 불량의 판별을 다음과 같이 하여 행할 수 있다.
노광 기인 불량의 조건: (Sx, Sy)가 영역 H1 또는 H2에 있고, 또한 H1의 경우 (Cx, Cy)가 영역 G1에 없다.
칩성 불량의 조건: (Cx, Cy)가 영역 G1에 있다.
이 판별을 벡터 (Sx, Sy, Cx, Cy)로 이루어지는 특징량 공간에서 고려하면 도 37 및 도 38과 같이 된다. 우선, 도 35에 도시한 바와 같이, Cy가 임계값 이하의 영역 I0과, 임계값 이상의 영역 I1로 나눈다. Cy가 임계값 이하의 I0의 영역인 경우(도 37), Cx에 따르지 않고 (Sx, Sy)가 H1 또는 H2의 영역이면 노광 기인 불량이라고 판정한다.
한편 Cy가 임계값 이상인 I1의 영역인 경우(도 38), Cx가 임계값 이하이면 H 1과 H2가 노광 기인 불량이라고 판정되지만, Cx가 임계값 이상이면 H2만이 노광 기인 불량의 영역이 된다. 이와 같이 (Sx, Sy, Cx, Cy)로 이루어지는 특징량 공간에서 영역 판정을 행함으로써, 서로 의존하는 노광 기인 불량과 칩성 불량의 혼동을 피할 수 있다.
이상 설명한 바와 같이, 복수의 특징량으로 구성되는 특징량 공간에서 영역 판정을 행함으로써, 상호 독립이 아닌 불량 모드를 명확하게 식별하여, 오판정을 피할 수 있다.
다음에, 도 39 내지 도 44를 참조하여 제8 실시예를 설명한다.
제8 실시예는, 특징량 공간에서 정의되는 불량 모드에 대하여, 스칼라량의 특징량을 부여하는 것이다. 제6 및 제7 실시예 6에서 설명한 바와 같이, n개의 특징량으로 구성되는 n차원 특징량 공간 내에 영역을 설정하고, 특징량을 성분으로 하는 벡터가 영역 내에 오는지에 대한 여부로 모드를 특정할 수 있다. 경우에 따라서는 도 32 혹은 도 38과 같이 복잡한 영역을 설정함으로써, 모드 특정 정밀도를 향상시킬 수 있다. 여기서 판명되는 것은, 그 불량 모드의 있음/없음이다. 그러나, 특징량 벡터가 판정 영역의 임계값 부근에 있는 경우와, 영역의 중앙에 위치하는 경우에는, 불량 모드의「정도」가 다르다고 생각된다 (즉 임계값 부근이면 정도가 가볍다). 또한, 불량 모드의 발생 상황에 대하여 통계적인 검정을 행하는 경우가 있다. 이 때 불량 모드의 존재를 하나의 수치로 나타내고 있으면 바람직하다. 따라서, 불량 모드는, 그 정도도 포함시켜 연속값을 취하는 스칼라량으로 특징량화하는 것이 바람직하다.
특징량(C1, C2, …, Cn)으로 나타내는 특징량 공간 C를 고려한다. C 내의 어떤 영역에서 정의되는 불량 모드 A가 있다고 하자. A를 하나의 연속된 수치(스칼라화 특징량 f)로 나타내도록 한다. 우선, 스칼라화 특징량은, 규격화된 것으로 한다. 즉, 불량 모드 A가 완전하게 존재하지 않는 경우에는 f=0, 가장 강하게 존재하는 경우에는 f=1, 임계값 상에 위치하는 경우에는 f=0.5를 취하며, 그 사이는 보간되는 것으로 한다. 보간을 행하기 위해, C 내에 격자점을 설정하고, 다음의 3 종류의 집합을 생각한다.
L: A가 완전하게 존재하지 않는 상태를 나타내는 격자점의 집합
T: A를 판정하는 임계값 상에 위치하는 격자점의 집합
U: A가 가장 강하게 존재하는 상태를 나타내는 격자점의 집합
f의 규격화 조건으로부터, L 상의 격자점에는 0, T 상의 격자점에는 0.5, U 상의 격자점에는 1을 각각 할당한다. 다음에, 임의의 격자점 Pi에서의 스칼라화 특징량 f(Pi)를 결정한다. 결정 방법으로서는, 예를 들면, 특징량 공간 내의 거리에 관하여 선형 보간을 행하면 된다. 즉, 우선 Pi가 불량 모드 A에 속해 있는지에 대한 여부의 판정을 행한다. 만일 A에 속해 있는 경우에는, 다음의 수학식 15로 구하고, A에 속해 있지 않는 경우에는, 다음의 수학식 16으로 구하면 된다.
여기서 L1, Tk, Uj는, 각각 Pi에 가장 가까운 L, T, U 상의 격자점이고, /[Tk Pi], /[Pi Uj], /[L1 Pi], /[Pi Tk]는 각각 Tk·Pi 사이, Pi·Uj 사이, L1·Pi 사이, Pi·Tk 사이의 거리를 나타낸다. 이 모습을 도 39에 도시한다. L1→Pi→Tk 혹은 Tk→Pi→Uj로 이르는 절선을 고려하여, 각 선분의 길이에 관하여 보간을 행하게 된다. 또 임의의 점 P(C1, C2, …, Cn)에 대한 f(P)는, 각 격자점에 관하여 구한 f(Pi)를 더 보간하여 구하면 된다. 보간 방법으로서는, 예를 들면, f를 C1, C2, …, Cn에 관한 다음의 P차 다항식(수학식 17)으로 근사하고, 계수 a1, a2, …, am은, 최소 2승법을 적용하여 다음의 수학식 18로 구하여도 된다.
K1=C1p, K2=C1p-1C2, Λ, Km=1이며, (C1, C2, …, Cn)에 관한 P차 이하의 모든 항이다. 혹은 인접 격자점의 값으로부터 보간하여도 된다.
간단한 예로서, 제1 실시예에서 설명한 노광 기인 불량 패턴에 본 실시예의 방법을 적용한 경우에 대하여 설명한다. 제1 실시예에서는 스캔 노광의 각 방향(스캔 방향, 슬릿 방향)에 대하여 특징량을 구하고 있었다. 여기서는, 그것을 (C1, C2)로 둔다. C1, C2에 대하여, 각각 임계값을 설정하여 판정을 행하면 스캔 노광의 각 방향에 대한 편향으로 패턴 분류를 할 수 있다.
한편, 노광 기인 불량 전체를 고려하여, 그것에 통계적인 검정을 적용하고 자 하는 경우가 존재한다. 이 경우 노광 기인 불량의 존재가 (C1, C2)의 2차원 벡터로 표현되는 것보다도, 예를 들면, f라고 하는 스칼라량으로 기술되어 있으면 바람직한 경우가 많다. 예를 들면 수율(=스칼라량)에 대하여, 어떤 통계적인 검정을 행하는 프로그램이 있는 경우, 수율을 스칼라화 특징량 f로 치환하면, 동일한 프로그램을 사용하여 노광 기인 불량 전체의 검정을 행할 수 있다.
이 경우의 특징량 공간의 모습을 도 40에 도시한다. C1, C2의 임계값은 모두 0.4이고, 적어도 한쪽이 0.4를 넘은 경우 노광 기인 불량 있음이라고 판정된다. 따라서, 도 40의 사선부가 노광 기인 불량 전체를 나타낸다. 이 특징량 공간에 도 41에 도시된 바와 같이 0.1 간격으로 격자점을 설정하였다. 다음에, 앞에서 설명한 보간을 행하기 위한 L, T, U에 속하는 격자점을 결정한다. L은, C1, C2가 모두 0인 상태에 대응시켰다. U로서는 다양한 대응 방법이 고려되지만, 스캔 방향의 편향이 단독으로 가장 강하게 존재하는 경우(C1=1, C2는 임의), 슬릿 방향의 편향이 단독으로 가장 강하게 존재하는 경우(C2=1, C1은 임의)에는, 상호 대등하고 가장 강하게 노광 기인 불량이 존재하고 있는 상태라고 생각된다. 따라서, 이들에 속하는 격자점을 U로 하였다. T는, 노광 기인 불량 있음/없음의 경계 상에 위치하는 격자점으로 하면 된다. 이들을 도 42에 도시한다.
격자점을 설정하면, 기계적으로 (수학식 15)∼(수학식 18)을 적용하여, 특징량 공간 내에 스칼라화 특징량 f(C1, C2)를 정의할 수 있다. 그 결과를 도 42에도시한다. L 상에서 f=0, U 상에서 f=1, T 부근에서 f=0.5로 되고, 그 사이는 연속적으로 보간되어 있다. 또, 도 42는 C1, C2에 관한 4차 다항식으로 나타내었다. 이러한 점으로부터 2차원 벡터(C1, C2)로 표현되어 있던 노광 기인 불량 전체의 존재가, 그 정도도 포함시켜, f(C1, C2)라고 하는 스칼라량으로 정량화할 수 있었다.
이 실시예의 방법은, 영역 설정을 복잡화했을 때에 특히 유효하다. 도 32에 도시한 바와 같이, 면내 분포에 대응하여 임계값을 보정한 경우에도, 기계적으로 스칼라화 특징량 f(Sx, Sy, Pr)를 정하는 것이 가능하다. 즉,
L: (Sx, Sy, Pr)=(0, 0, t), 0≤t≤1로 되는 직선 상의 격자점
U: Sx=1 또는 Sy=1이 되는 평면 상의 격자점
T: 보정된 임계값 곡면 상의 격자점
으로 취하면 된다. 도 37 및 도 38에 도시한 바와 같이 4차원 공간(Sx, Sy, Cx, Cy) 내에 영역 설정된 불량 모드에서도 완전히 마찬가지이다.
특징량 공간을 조합함으로써, 더욱 복잡한 모드 분류를 생각할 수 있다. 예를 들면 도 32, 도 37 및 도 38을 조합하여 (Sx, Sy, Cx, Cy, Pr)로 나타내는 5차원 특징량 공간을 생각한다. 이 공간의 영역 설정에서는,
·노광 기인 불량
·노광 기인 불량의 면내 분포
·면내 분포에 의한 노광 기인 불량의 판정 임계값 보정
·칩성 불량
·칩성 불량에 의한 노광 기인 불량의 판정 임계값 보정
이 고려되어 있다. 또, Pr에 의한 임계값 보정은, 어떤 일정 비율로 감소시키는 조작으로 하고, (Cx, Cy)에 의한 임계값 보정에 대해서도, 동일한 비율로 행하도록 한다. 이 영역 설정을 이용하여, 예를 들면, 이하와 같은 불량 모드 분류를 고려할 수 있다.
·노광 기인 불량 전체
·면내 균일한 노광 기인 불량
·면내 불균일한 노광 기인 불량
·웨이퍼 중앙 편향형 노광 기인 불량
·웨이퍼 외주 편향형 노광 기인 불량
·스캔 방향 편향형 노광 기인 불량
·슬릿 방향 편향형 노광 기인 불량
·칩성 불량
이 밖에도 정밀한 모드 분류(예를 들면, 웨이퍼 중앙 편향형 스캔 방향 편향형 노광 기인 불량 등)를 고려할 수도 된다. 각 불량 모드에 대하여 U, T, L을 설정하면, 기계적으로 스칼라화 특징량을 정의할 수 있다. 예를 들면, 면내 균일한 노광 기인 불량의 경우를 도 44에 도시한다. 또, 도 44는, (Cx, Cy)를 임계값 이하의 영역으로 하고, (Sx, Sy, Pr)의 3축에 대하여 나타낸다. 일반적으로, U 및 L은, 그 모드를 기술하는 특징량을 취할 수 있는 범위에서 용이하게 결정된다. 도 44의 경우 U는 Sx=1 또는 Sy=1의 평면 상에서, 또한 Pr= 0.5의 직선 상의 격자점에 취하면 된다. L은, (Sx, Sy)=0의 직선 상에 취하면 된다. T는 주위의 격자점의모드 판정 결과를 참조하여, 판정이 변화하고 있는 위치의 격자점에 할당하면 된다.
이와 같이 하여 각 불량 모드에 대하여 기계적으로 스칼라화 특징량을 정의할 수 있었다. 스칼라화 특징량은, 제4 및 제5 실시예에 나타내는 스칼라량을 대상으로 하는 통계 처리 시스템 내에 용이하게 내장할 수 있다. 그 결과, 각 불량 모드의 수율 개선 효과 및 불량 발생 장치를 특정할 수 있었다. 이와 같이 특징량 공간을 도입함으로써, 불량 패턴을 수 벡터 공간으로 환원하여, 정량화 및 통계 처리를 용이하게 행할 수 있다.
이상 설명한 바와 같이 특징량 공간 내에 스칼라량의 특징량을 새롭게 정의하여, 복잡한 모드 분류에 대하여 정량화를 기계적으로 행할 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 반도체 집적 회로의 불량 패턴을, 그 대칭성 혹은 주기성을 나타내는 반복 단위로 중첩함으로써 강조한 후, 특징량화함으로써 고감도로 자동 검출할 수 있다. 또한, 공간적으로 편향되어 존재하는 불량의 편향 정도를 나타내는 특징량과 사전에 상정한 불량 패턴의 존재를 나타내는 특징량을 대조함으로써, 사전에 상정하지 않은 불량 패턴의 존재를 자동 검출할 수 있다. 또한, 복수의 특징량의 조합으로 나타내는 특징량 공간에서의 영역에서 불량 모드를 판정함으로써, 불량 모드의 상세한 분류를 고정밀도로 행할 수 있고, 더욱 복잡한 조건 설정이 된 불량 모드에 대하여, 스칼라량의 특징량을 기계적으로 정의할 수 있기 때문에, 정량화 및 통계 처리를 용이하게 행할 수 있다.

Claims (15)

  1. 반도체 집적 회로의 불량 검출 방법에 있어서,
    반도체 웨이퍼 상에 형성된 집적 회로의 불량의 위치 정보를 추출하는 제1 공정과,
    상기 위치 정보를 상기 반도체 웨이퍼 면내의 공간적 반복 단위로 중첩시키는 제2 공정과,
    상기 중첩에 의해 산출된 데이터로부터 공간적 반복성 불량의 정도를 나타내는 특징량을 산출하는 제3 공정
    을 포함하는 것을 특징으로 하는 반도체 집적 회로의 불량 검출 방법.
  2. 제1항에 있어서,
    상기 제2 공정을 실시하기 전에, 상기 제1 공정에 의해 추출된 상기 위치 정보로부터, 이상 위치 정보를 제외하는 공정을 포함하는 것을 특징으로 하는 반도체 집적 회로의 불량 검출 방법.
  3. 제2항에 있어서,
    상기 제1 공정에 의해 추출된 상기 위치 정보의 합계가 주위의 위치 정보에 대하여 큰 경우에, 상기 이상 위치 정보로 하는 것을 특징으로 하는 반도체 집적 회로의 불량 검출 방법.
  4. 제1항에 있어서,
    임계값을 설정하는 공정을 포함하며, 상기 제3 공정이 상기 임계값과 상기 특징량을 대조하여 상기 공간적 반복성 불량을 판정하는 것을 특징으로 하는 반도체 집적 회로의 불량 검출 방법.
  5. 제1항에 있어서,
    상기 공간적 반복성 불량을 사전에 설정하는 공정과,
    공간적으로 편향되어 존재하는 불량의 편향 정도를 나타내는 특징량을 산출하는 공정과,
    상기 사전에 설정한 공간적 반복성 불량의 존재를 나타내는 특징량으로서는 검지되지 않으며, 상기 공간적으로 편향되어 존재하는 불량의 편향 정도를 나타내는 특징량으로 검출되는 불량이 존재한 경우, 상기 사전에 설정한 공간적 반복성 불량 이외의 불량이라고 판정하는 공정
    을 포함하는 것을 특징으로 하는 반도체 집적 회로의 불량 검출 방법.
  6. 제1항에 있어서,
    2개 이상의 특징량을 성분으로 하는 벡터로 구성되는 수 벡터 공간에 있어서, 상기 수 벡터 공간 내에 1개의 불량 모드에 대하여 영역을 설정하고, 상기 영역과 상기 특징량을 성분으로 하는 벡터를 조회함으로써, 상기 불량 모드의 존재를판정하는 것을 특징으로 하는 반도체 집적 회로의 불량 검출 방법.
  7. 제6항에 있어서,
    상기 수 벡터 공간 내에 설정된 영역으로 나타내는 불량 모드에 대하여, 스칼라량의 특징량을 산출하는 것을 특징으로 하는 반도체 집적 회로의 불량 검출 방법.
  8. 제7항에 있어서,
    상기 스칼라량의 특징량 산출 방법은, 상기 수 벡터 공간 내에 상기 불량 모드의 정도의 상한, 하한 및 임계값 영역을 설정하고, 상기 상한, 하한 및 임계값 영역에 스칼라량을 할당하고, 상기 상한, 하한 및 임계값 영역 사이를 보간함으로써 임의의 점에서의 특징량을 산출하는 것을 특징으로 하는 반도체 집적 회로의 불량 검출 방법.
  9. 제8항에 있어서,
    상기 보간하는 방법은, 상기 수 벡터 공간 내에에서의 거리에 관하여 선형 보간하는 것을 특징으로 하는 반도체 집적 회로의 불량 검출 방법.
  10. 제6항에 있어서,
    상기 2개 이상의 특징량은, 적어도 불량 모드의 종류를 표현하는 특징량과,웨이퍼 면내의 출현 위치를 표현하는 특징량을 포함하는 것을 특징으로 하는 반도체 집적 회로의 불량 검출 방법.
  11. 반도체 집적 회로의 불량 검출 장치에 있어서,
    반도체 웨이퍼 상에 형성된 집적 회로의 불량의 위치 정보를 추출하는 제1 계산부와,
    상기 위치 정보를 상기 반도체 웨이퍼 면내의 공간적 반복 단위로 중첩시키는 제2 계산부와,
    상기 중첩에 의해 산출된 데이터로부터 공간적 반복성 불량의 정도를 나타내는 특징량을 산출하는 제3 계산부
    를 포함하는 것을 특징으로 하는 반도체 집적 회로의 불량 검출 장치.
  12. 제11항에 있어서,
    상기 제1 계산부에 의해 추출된 상기 위치 정보로부터, 이상 위치 정보를 제외하는 제4 계산부를 포함하는 것을 특징으로 하는 반도체 집적 회로의 불량 검출 장치.
  13. 제11항에 있어서,
    상기 제1 계산부에 의해 추출된 상기 위치 정보의 합계가 상기 위치 정보의 주위의 위치 정보에 대하여 큰 경우에, 상기 이상 위치 정보라고 판정하는 제5 계산부를 포함하는 것을 특징으로 하는 반도체 집적 회로의 불량 검출 장치.
  14. 제11항에 있어서,
    임계값을 설정하는 제6 계산부를 포함하며, 상기 제3 계산부가 상기 임계값과 상기 특징량을 대조하여 상기 공간적 반복성 불량을 판정하는 것을 특징으로 하는 반도체 집적 회로 장치의 불량 검출 장치.
  15. 제11항에 있어서,
    상기 공간적 반복성 불량을 사전에 설정하는 제7 계산부와,
    공간적으로 편향되어 존재하는 불량의 편향 정도를 나타내는 특징량을 산출하는 제8 계산부와,
    상기 제7 계산부에서 설정한 상기 공간적 반복성 불량의 존재를 나타내는 특징량으로서는 검지되지 않으며, 상기 제8 계산부에서 산출한 공간적으로 편향되어 존재하는 불량의 편향 정도를 나타내는 특징량으로 검출되는 불량이 존재한 경우, 상기 제7 계산부에서 설정한 상기 공간적 반복성 불량 이외의 불량이라고 판정하는 제9 계산부
    를 포함하는 것을 특징으로 하는 반도체 집적 회로의 불량 검출 장치.
KR10-2002-0017082A 2001-03-29 2002-03-28 반도체 집적 회로의 불량 검출 방법 및 불량 검출 장치 KR100515865B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00095479 2001-03-29
JP2001095479 2001-03-29
JPJP-P-2001-00278194 2001-09-13
JP2001278194A JP4170611B2 (ja) 2001-03-29 2001-09-13 半導体集積回路の不良検出方法及び不良検出装置

Publications (2)

Publication Number Publication Date
KR20020077199A true KR20020077199A (ko) 2002-10-11
KR100515865B1 KR100515865B1 (ko) 2005-09-21

Family

ID=26612519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0017082A KR100515865B1 (ko) 2001-03-29 2002-03-28 반도체 집적 회로의 불량 검출 방법 및 불량 검출 장치

Country Status (5)

Country Link
US (1) US7222026B2 (ko)
JP (1) JP4170611B2 (ko)
KR (1) KR100515865B1 (ko)
CN (1) CN1224089C (ko)
TW (1) TW550720B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687870B1 (ko) * 2005-04-04 2007-02-27 주식회사 하이닉스반도체 웨이퍼의 불량 검사 방법
KR20150110314A (ko) * 2014-03-20 2015-10-02 가부시끼가이샤 도시바 제조 장치 관리 시스템 및 제조 장치 관리 방법

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8417477B2 (en) * 2001-05-24 2013-04-09 Test Acuity Solutions, Inc. Methods and apparatus for local outlier detection
US7225256B2 (en) * 2001-11-30 2007-05-29 Oracle International Corporation Impersonation in an access system
US20070219741A1 (en) * 2005-05-20 2007-09-20 Emilio Miguelanez Methods and apparatus for hybrid outlier detection
JP4489777B2 (ja) * 2003-06-10 2010-06-23 ケーエルエー−テンコール コーポレイション マルチチャネルデータのグラフィック表現を用いて基板の表面において生じる欠陥を分類するための方法及びシステム
JP3913715B2 (ja) 2003-06-18 2007-05-09 株式会社東芝 不良検出方法
JP3742087B2 (ja) 2003-11-07 2006-02-01 株式会社東芝 不良検出システム、不良検出方法及び不良検出プログラム
JP4649837B2 (ja) * 2003-12-12 2011-03-16 株式会社ニコン データ分析方法、及び、デバイス製造方法とそのシステム
US7019835B2 (en) * 2004-02-19 2006-03-28 Molecular Imprints, Inc. Method and system to measure characteristics of a film disposed on a substrate
JP4250552B2 (ja) 2004-03-03 2009-04-08 株式会社東芝 製造装置管理システム、製造装置管理方法及びプログラム
JP4413673B2 (ja) * 2004-03-29 2010-02-10 株式会社東芝 不良原因装置特定システム及び不良原因装置特定方法
US7340359B2 (en) * 2005-05-02 2008-03-04 Optimaltest Ltd Augmenting semiconductor's devices quality and reliability
JP4874580B2 (ja) 2005-06-14 2012-02-15 株式会社東芝 異常原因特定方法および異常原因特定システム
WO2007125941A1 (ja) * 2006-04-27 2007-11-08 Sharp Kabushiki Kaisha 欠陥分布分類方法およびシステム、原因設備特定方法およびシステム、コンピュータプログラム、並びに記録媒体
US20080010531A1 (en) * 2006-06-12 2008-01-10 Mks Instruments, Inc. Classifying faults associated with a manufacturing process
JP2008004641A (ja) 2006-06-20 2008-01-10 Toshiba Corp 不良検出システム、不良検出方法及びプログラム
JP4786505B2 (ja) * 2006-11-13 2011-10-05 株式会社東芝 不良検出方法
WO2008137544A1 (en) 2007-05-02 2008-11-13 Mks Instruments, Inc. Automated model building and model updating
US7916275B2 (en) * 2007-09-19 2011-03-29 Asml Netherlands B.V. Methods of characterizing similarity or consistency in a set of entities
US7983859B2 (en) * 2007-09-26 2011-07-19 Kabushiki Kaisha Toshiba System and method for analyzing defects on a wafer
JP4997069B2 (ja) * 2007-10-30 2012-08-08 株式会社東芝 不良検出方法及び不良検出装置
JP4799574B2 (ja) * 2008-02-29 2011-10-26 株式会社東芝 線状パターンの検知方法および装置
US8494798B2 (en) * 2008-09-02 2013-07-23 Mks Instruments, Inc. Automated model building and batch model building for a manufacturing process, process monitoring, and fault detection
JP2010087459A (ja) * 2008-09-08 2010-04-15 Toshiba Corp 故障原因特定装置および方法
US9069345B2 (en) * 2009-01-23 2015-06-30 Mks Instruments, Inc. Controlling a manufacturing process with a multivariate model
KR101201860B1 (ko) * 2010-10-29 2012-11-15 에스케이하이닉스 주식회사 반도체 장치와 그 테스트 방법 및 제조방법
US8838408B2 (en) 2010-11-11 2014-09-16 Optimal Plus Ltd Misalignment indication decision system and method
US8855804B2 (en) 2010-11-16 2014-10-07 Mks Instruments, Inc. Controlling a discrete-type manufacturing process with a multivariate model
JP2012199338A (ja) * 2011-03-18 2012-10-18 Fujitsu Ltd 故障診断支援方法、プログラム及び装置
US9541471B2 (en) 2012-04-06 2017-01-10 Mks Instruments, Inc. Multivariate prediction of a batch manufacturing process
US9429939B2 (en) 2012-04-06 2016-08-30 Mks Instruments, Inc. Multivariate monitoring of a batch manufacturing process
JP2014063914A (ja) * 2012-09-21 2014-04-10 Renesas Electronics Corp 半導体検査装置、半導体検査方法およびプログラム
CN103280414B (zh) * 2013-04-28 2015-03-11 合肥京东方光电科技有限公司 一种异物不良点监控方法及监控装置
US9891267B2 (en) 2016-06-14 2018-02-13 Nxp Usa, Inc. Kernel based cluster fault analysis
JP2022022500A (ja) * 2020-06-24 2022-02-07 東京エレクトロン株式会社 基板処理システム、基板処理方法、およびマップ作成装置
WO2023166585A1 (ja) * 2022-03-02 2023-09-07 株式会社アドバンテスト 半導体試験結果分析装置、半導体試験結果分析方法およびコンピュータプログラム
CN116880438B (zh) * 2023-04-03 2024-04-26 材谷金带(佛山)金属复合材料有限公司 退火设备控制系统的故障检测方法及系统

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604231A (ja) * 1983-06-22 1985-01-10 Nec Corp 半導体装置の検査方法
US5991699A (en) * 1995-05-04 1999-11-23 Kla Instruments Corporation Detecting groups of defects in semiconductor feature space
US6172363B1 (en) * 1996-03-05 2001-01-09 Hitachi, Ltd. Method and apparatus for inspecting integrated circuit pattern
JPH10213422A (ja) * 1997-01-29 1998-08-11 Hitachi Ltd パタ−ン検査装置
JP3995768B2 (ja) 1997-10-02 2007-10-24 株式会社ルネサステクノロジ 不良解析方法及びその装置
US6446021B1 (en) * 1998-02-27 2002-09-03 Micron Technology, Inc. Method and apparatus to display processing parameter
JP4220595B2 (ja) * 1998-08-10 2009-02-04 株式会社日立製作所 欠陥の分類方法並びに教示用データ作成方法
US6324481B1 (en) * 1998-10-21 2001-11-27 Texas Instruments Incorporated Method for the calculation of wafer probe yield limits from in-line defect monitor data
JP4080087B2 (ja) * 1999-02-01 2008-04-23 株式会社日立製作所 分析方法,分析システム及び分析装置
JP3492226B2 (ja) * 1999-02-03 2004-02-03 株式会社日立製作所 半導体不良原因絞込み方法
JP3556509B2 (ja) * 1999-03-16 2004-08-18 株式会社東芝 欠陥解析システムおよびその方法
JP2000269275A (ja) * 1999-03-18 2000-09-29 Iwate Toshiba Electronics Kk マスク共通欠陥判定の方法および装置ならびにマスク共通欠陥チップ測定除外の方法および装置
US6507933B1 (en) * 1999-07-12 2003-01-14 Advanced Micro Devices, Inc. Automatic defect source classification
US6466895B1 (en) * 1999-07-16 2002-10-15 Applied Materials, Inc. Defect reference system automatic pattern classification
JP3678133B2 (ja) * 2000-10-30 2005-08-03 株式会社日立製作所 検査システムおよび半導体デバイスの製造方法
JP3823073B2 (ja) * 2002-06-21 2006-09-20 株式会社日立ハイテクノロジーズ 電子線を用いた検査方法及び検査装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687870B1 (ko) * 2005-04-04 2007-02-27 주식회사 하이닉스반도체 웨이퍼의 불량 검사 방법
KR20150110314A (ko) * 2014-03-20 2015-10-02 가부시끼가이샤 도시바 제조 장치 관리 시스템 및 제조 장치 관리 방법

Also Published As

Publication number Publication date
KR100515865B1 (ko) 2005-09-21
CN1384538A (zh) 2002-12-11
JP2002359266A (ja) 2002-12-13
CN1224089C (zh) 2005-10-19
TW550720B (en) 2003-09-01
JP4170611B2 (ja) 2008-10-22
US20030011376A1 (en) 2003-01-16
US7222026B2 (en) 2007-05-22

Similar Documents

Publication Publication Date Title
KR100515865B1 (ko) 반도체 집적 회로의 불량 검출 방법 및 불량 검출 장치
CN104718428B (zh) 图案的检查、测量装置及程序
US5917332A (en) Arrangement for improving defect scanner sensitivity and scanning defects on die of a semiconductor wafer
JP6204336B2 (ja) ウェーハ用検査工程を生成するための方法及びシステム
US8422761B2 (en) Defect and critical dimension analysis systems and methods for a semiconductor lithographic process
US8115169B2 (en) Method and apparatus of pattern inspection and semiconductor inspection system using the same
US8150140B2 (en) System and method for a semiconductor lithographic process control using statistical information in defect identification
TWI614721B (zh) 在半導體製造中用於檢測之雜訊中所內嵌之缺陷之偵測
TWI607213B (zh) 用於包含區塊與區塊比較的缺陷偵測之裝置與方法
US8170707B2 (en) Failure detecting method, failure detecting apparatus, and semiconductor device manufacturing method
CN109285791B (zh) 设计布局为主的快速在线缺陷诊断、分类及取样方法及系统
US6985626B2 (en) Pattern evaluation method, pattern evaluation system and computer-readable recorded medium
JP5202110B2 (ja) パターン形状評価方法,パターン形状評価装置,パターン形状評価データ生成装置およびそれを用いた半導体形状評価システム
KR20130065717A (ko) 화상 처리 장치 및 기록 매체
CN110892516B (zh) 识别晶片上的干扰缺陷的来源
CN112908874B (zh) 半导体结构的量测方法及量测装置
US20020180468A1 (en) Adaptive tolerance reference inspection system
KR102611427B1 (ko) 패턴의 임계 치수 변동의 결정
CN112582292A (zh) 用于芯片生产机台的零部件异常自动侦测方法、存储介质、终端
CN117518747B (zh) 一种光刻量测强度的生成方法、装置、设备及存储介质
CN110741466B (zh) 基于扰乱点图的宽带等离子检验
JPH0381602A (ja) 縁面距離評価装置および方法
CN115619761A (zh) 一种缺口覆盖异常的检测方法、系统、设备及存储介质
CN110889822A (zh) 晶圆设计影像分析方法、系统与非暂态计算机可读取媒体
JP2003115198A (ja) メモリlsiの不良解析装置及び不良解析方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090827

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee