CN110741466B - 基于扰乱点图的宽带等离子检验 - Google Patents
基于扰乱点图的宽带等离子检验 Download PDFInfo
- Publication number
- CN110741466B CN110741466B CN201880038770.1A CN201880038770A CN110741466B CN 110741466 B CN110741466 B CN 110741466B CN 201880038770 A CN201880038770 A CN 201880038770A CN 110741466 B CN110741466 B CN 110741466B
- Authority
- CN
- China
- Prior art keywords
- intensity
- wafer
- regions
- interest
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012795 verification Methods 0.000 title description 3
- 238000007689 inspection Methods 0.000 claims abstract description 62
- 230000007547 defect Effects 0.000 claims abstract description 24
- 238000005259 measurement Methods 0.000 claims abstract description 23
- 230000011218 segmentation Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 53
- 238000013461 design Methods 0.000 claims description 32
- 238000003384 imaging method Methods 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 5
- 238000004590 computer program Methods 0.000 claims description 2
- 230000002596 correlated effect Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 abstract description 8
- 235000012431 wafers Nutrition 0.000 description 59
- 239000004065 semiconductor Substances 0.000 description 29
- 238000013500 data storage Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 230000035945 sensitivity Effects 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000012552 review Methods 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 235000006719 Cassia obtusifolia Nutrition 0.000 description 1
- 235000014552 Cassia tora Nutrition 0.000 description 1
- 244000201986 Cassia tora Species 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000009940 knitting Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/70—Denoising; Smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Quality & Reliability (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Golf Clubs (AREA)
- Plasma Technology (AREA)
Abstract
噪声图用于缺陷检测。接收一或多个像素处的强度的一或多个测量且确定每一测量的强度统计。所述强度统计分组为至少一个区域且与至少一个对准目标一起存储。可由晶片检验工具使用所述噪声图来检验晶片。所述噪声图可用作抑制噪声的分割掩码。
Description
相关申请案的交叉参考
本申请案主张2017年6月29日申请且转让的第62/526,916号美国申请案的临时专利申请案的优先权，所述案的揭示内容以引用的方式并入本文中。
技术领域
本发明涉及半导体检验方法，且更特定来说，本发明涉及检验敏感度改进。
背景技术
半导体制造业的发展对良率管理且尤其是计量及检验系统提出越来越多要求。临界尺寸不断收缩。经济效益促使产业缩短实现高良率、高价值生产的时间。最小化从检测到良率问题到将其修复的总时间决定半导体制造商的投资回报率。
制造例如逻辑及存储器装置的半导体装置通常包含使用大量制造工艺来处理半导体晶片以形成半导体装置的各种特征及多个层级。例如，光刻是涉及将图案从光罩转印到布置于半导体晶片上的抗蚀剂的半导体制造工艺。半导体制造工艺的额外实例包含(但不限于)化学机械抛光(CMP)、蚀刻、沉积及离子植入。多个半导体装置可以一布置制造于单个半导体晶片上且接着被分成个别半导体装置。
在半导体制造工艺期间的各个步骤中使用检验过程来检测晶片上的缺陷以促成制造工艺的较高良率且因此促成较高利润。检验已成为制造例如集成电路(IC)的半导体装置的重要部分。然而，随着半导体装置的尺寸减小，检验对成功制造可接受半导体装置来说变得更加重要，这是因为较小缺陷会引起装置失效。例如，随着半导体装置的尺寸减小，检测减小大小的缺陷已变得必要，这是因为甚至相对小的缺陷也可引起半导体装置中的无用像差。
然而，随着设计规则收紧，半导体制造工艺会较接近于工艺的性能能力限制操作。另外，随着设计规则收紧，较小缺陷会对装置的电参数产生影响，这促使更敏感检验。随着设计规则收紧，由检验检测的潜在良率相关缺陷的群体急剧增长，且由检验检测的扰乱点缺陷的群体也急剧增加。因此，可在晶片上检测到更多缺陷，且校正工艺以消除所有缺陷会困难且昂贵。确定哪些缺陷实际上对装置的电参数及良率产生影响可允许工艺控制方法聚焦于所述缺陷，同时在很大程度上忽略其它缺陷。此外，在较紧设计规则下，工艺诱发失效在一些情况中趋向于为系统性的。即，工艺诱发失效趋向于在设计内经常重复多次的预定设计模式下失效。消除空间系统性、电相关缺陷是很重要的，这是因为消除此类缺陷会对良率产生影响。
以前，检验区域是由半导体制造商以可潜在地避免噪声的方式选择。半导体制造商凭借操作者经验或设计信息来臆断存在噪声的位置。然而，这些技术通常因主观性而不准确。
关注区域(CA)还可用于避免噪声。图1描绘全裸片的关注区域设置。框301到305是可用于宽带等离子(BBP)检验的不同区域(关注区域)。然而，用于使用BBP检验的检测的噪声统计既不是最佳也不是动态的。在传统检验中，BBP检验使用由半导体制造商提供的关注区域或用户基于半导体制造商要求(例如小芯片、SRAM、输入/输出(I/O))所产生的传统关注区域。在基于背景的检验(CBI)中，基于从半导体制造商接收的计算机辅助几何设计(CAGD)来产生关注区域或基于规则或热点来产生纳米点设计关注区域(NPDCA)。使用不同区域来分离噪声底限。
在每一区域内臆断噪声行为，这是既有技术的缺点。噪声特性在裸片的不同部分中且甚至在相同区域内可不同，这限制较少噪声区域的敏感度。
裸片之间的图像相减产生噪声底限识别。裸片之间的图像相减可提供噪声统计，其又可用于使较高噪声区域与较低噪声区域分离。此信息可基于噪声底限来馈送到关注区域的另一层中。例如，如果工作中存在8个帧，那么像素差描述噪声。可在所有帧上的3×3或预定窗内确定局部统计且可指派噪声统计。噪声统计可分组以形成区域。
先前技术具有其它缺点。首先，区域不是基于噪声来产生，而是基于模式重复性、区域优先、模式唯一性或半导体制造商输入来绘制。参数化输入损及工具敏感度，这是因为噪声信息无法优先获知。其次，产生传统关注区域或NDPCA是涉及半导体制造商资源及时间的单调乏味过程，且在自动方案设置期间困难重重。无法保证所产生的关注区域将具有相同噪声统计。
因此，需要新检验系统及方法。
发明内容
在第一实施例中，提供一种系统。所述系统包含晶片检验工具及与成像系统电子通信的处理器。所述晶片检验工具包含成像系统及经配置以固持晶片的卡盘。所述处理器经配置以产生噪声图且将指令发送到所述晶片检验工具以使用所述噪声图来检验所述晶片。所述噪声图用作抑制噪声的分割掩码。产生所述噪声图包含：确定一或多个像素处的强度的一或多个测量中的每一者的强度统计；将所述强度统计分组为一或多个区域；及存储所述强度统计。
所述处理器可安置于所述晶片检验工具中。
所述强度统计可为强度的所述一或多个测量的范围。所述强度统计还可为强度的所述一或多个测量的方差。
所述处理器可经配置以使所述噪声图与设计信息相关。所述处理器还可经配置以使所述噪声图与关注区域相关。所述关注区域可来自所述晶片上的不同层。
所述处理器可经配置以在方案设置期间产生自动区域。
所述处理器可经配置以将所述噪声图应用于所述晶片上的对准目标。
在第二实施例中，提供一种检验晶片的方法。使用处理器来产生噪声图。产生所述噪声图包含：在所述处理器处接收一或多个像素处的强度的一或多个测量；确定每一测量的强度统计；将所述强度统计分组为一或多个区域；及存储所述强度统计。由晶片检验工具使用所述噪声图来检验晶片，借此所述噪声图用作抑制噪声的分割掩码。
所述强度统计可为强度的所述一或多个测量的范围。所述强度统计还可为强度的所述一或多个测量的方差。
操作者可选择所述一或多个区域。
所述噪声图可与设计信息相关。所述噪声图还可与关注区域相关。所述关注区域可来自所述晶片上的不同层。
可在方案设置期间产生自动区域。
所述噪声图可应用于所述晶片上的对准目标。
所述噪声图可用于单个裸片。在例子中，所述检验是裸片对裸片检验。
可提供一种计算机程序产品，其包括具有由其体现的计算机可读程序的非暂时性计算机可读存储媒体。所述计算机可读程序可经配置以实施本文所揭示的方法实施例的任何变体的产生步骤。
附图说明
为较完全理解本发明的性质及目的，应参考结合附图的以下详细描述，其中：
图1描绘传统关注区域设置；
图2描绘经分割以产生区域的噪声图，其中每一框指示噪声图上的区段；
图3是根据本发明的方法的实施例的流程图；及
图4是根据本发明的系统的框图。
具体实施方式
尽管将根据特定实施例来描述主张标的物，但其它实施例(其包含未提供本文所阐述的所有益处及特征的实施例)也在本发明的范围内。可在不背离本发明的范围的情况下作出各种结构、逻辑、工艺步骤及电子改变。因此，仅通过参考所附权利要求书来界定本发明的范围。
本文所揭示的实施例可通过使噪声图包含于缺陷检测中来改进检验敏感度。可产生这些噪声图来改进检验敏感度，这是因为可分离出带噪声像素。为使检验方案设置更容易，本文所揭示的实施例可包含基于更敏感方案的检验。
噪声图可表示依据裸片位置或晶片位置而变化的统计性质。可基于跨裸片统计的空间变动来产生噪声图以产生分割图。噪声图可与所保存的对准目标一起应用以改进敏感度。可在方案设置期间产生自动区域且可使用传统检验来调谐能力。噪声统计可用作滤波后及并像的属性。
图3是用于检验晶片的方法100的实施例的流程图。由处理器使用步骤101到104来产生噪声图。在101中，在处理器处接收一或多个像素处的强度的一或多个测量。测量可包含跨若干裸片的强度的标准偏差及范围。测量可具有或可基于3×3的空间窗。
在102中，确定每一测量的强度统计。强度统计可为强度的一或多个测量的范围或方差，例如跨像素的空间窗(例如3×3窗)。例如，可产生噪声图作为局部方差。可在像素处确定强度的范围或变动。强度统计还可为具有相同强度的所有像素的多裸片自动阈值(MDAT)噪声。
在103中，将强度统计分组为一或多个区域。在例子中，操作者选择一或多个区域。在例子中，操作者可设置将噪声图分成若干区域的噪声域。在另一例子中，使用直方图来查找带噪声像素丛以产生区域。这可由操作者或使用算法执行。例如，可使用多高斯(Gaussian)算法来查找带噪声像素丛。在另一例子中，使用集群算法来对具有类似统计的像素分组。
在另一例子中，可基于噪声来查找关注区域中的区域。
在104中，独立于一或多个对准目标而存储强度统计。对准目标可用于从设置裸片到运行时间裸片且跨晶片对准强度统计。
在104中，还可使强度统计与一或多个对准目标一起存储。例如，强度统计可与一个或若干对准目标一起保存。因此，噪声图可应用于晶片上的对准目标。
在105中，由晶片检验工具使用由101到104产生的噪声图来检验晶片。噪声图可用作抑制噪声的分割掩码。在实例中，使用噪声图来产生不同关注区域且可将算法单独应用于每一关注区域，这将使较高噪声区域与较低噪声区域分离。
在特定实例中，使两个裸片相减且产生噪声图。
噪声图可与关注区域相关。关注区域可来自晶片上的相同层或不同层。
噪声图可与设计信息相关。组合噪声图与设计信息可提供模式及噪声行为的更稳健相关性以最终将噪声图及设计信息分组为不同区域。例如，设计信息可有助于分离噪声图的顶部上的扰乱点缺陷。噪声图可有助于检测异常值。设计信息可基于设计背景来分离扰乱点缺陷。
既有传统关注区域或NPDCA可与由噪声图产生的区域一起添加在方案中的不同层或优先级处。可使用重叠来添加此信息。例如，传统关注区域或NPDCA可用于指导噪声图的产生。这些可在集群分组像素之前形成超区域。仅属于相同传统关注区域的像素可分组在一起。
另外，基于MDAT的检测中的噪声图可用作参考轴。
可在方案设置期间产生自动区域，这可减少得到结果的时间。噪声图区域可充当自动区域。例如，噪声图可充当自动区域且在半导体制造商不具有关于晶片噪声条件的诸多信息时在研究环境中简化方案设置过程。
在例子中，噪声图用于单个裸片且检验晶片是裸片对裸片检验。因此，噪声图可与一个或若干晶片上的多个裸片一起使用。
在实施例中，产生噪声图作为裸片对裸片强度变动。
在实施例中，通过执行具有零阈值的固定扫描来产生噪声图。可基于值范围来分组差值像素。
尽管相对于检验来揭示方法，但此方法的实施例可适用于不同噪声特性或预处理步骤。
图2描绘经分割以产生区域的噪声图。每一框306到311是使用图3的方法所产生的噪声图中的区域。每一框306到311可为不同区域，例如逻辑、SRAM、I/O等等。区域306到311中的每一者可经独立优化且可具有不同阈值参数。在图2的实例中，噪声图具有8个裸片的中位/平均差异图像。基于噪声图来形成区域306到311中的每一者。区域可为检验的焦点或在检验期间被跳过。例如，检验图2的框306到311中所展示的区域可避免带噪声区域。
先前关注区域技术是基于噪声将在SRAM、I/O、逻辑等等中不同的假设。本文所揭示的实施例可计算晶片上的噪声且接着分离噪声。对准目标可用于提高基于分离噪声所产生的关注区域的准确度，这改进检测。
在实施例中，基于范围来分组差值像素。例如，将差值像素分组为范围以基于噪声图来产生区域。
在另一实施例中，使用8个裸片来产生噪声图。可使用更多或更少裸片来产生噪声图。例如，可使用1个到10个之间的裸片来产生噪声图。
此方法的实施例可与经编程缺陷阵列(PDA)或标准参考裸片(SRD)共存以能够对准噪声图且将噪声图用于区域内的分割。
方法100的实施例具有用于宽带等离子(BBP)检验或其它类型的半导体晶片检验的至少两个优点。首先，方法100使用基于区域的多阈值化来改进敏感度。裸片内的不同区域分组在一起且根据其噪声电平来检验以提供更好阈值放置、降低噪声率及改进缺陷检测。这可通过较热运行较低噪声区域且使一个或若干较高噪声区域的效应与一个或若干较低噪声区域分离来改进工具的敏感度。还可促进学习晶片上的工艺变动且使检测算法准备设置阈值。因此，可更容易检测到埋藏噪声的缺陷。
其次，方法100可添加到既有像素点或SRD能力，其可以缺陷位置为目标。像素点可使用关注区域的半导体设计。方法100可通过将基于噪声图的区域添加到所述检验类型来改进这些能力的敏感度。
此外，方法100的实施例在检验期间有效使用噪声图以产生区段及抑制噪声。这可实现具有较高效率的纳米点检验的敏感度。方法100可与超紫外线光刻(EUV)印刷检查资格的SRD一起使用以较热运行方案。另外，噪声图可经周期性更新且应对工艺变动。
图4是晶片检验工具200的实施例的框图。晶片检验工具200包含经配置以固持晶片205或其它工件的卡盘204。卡盘204可经配置以在一个、两个或三个轴上移动或旋转。卡盘204还可经配置以(例如)围绕Z轴自旋。
晶片检验工具200还包含经配置以成像或测量晶片205的表面的成像系统201。成像系统201可产生光束、电子束、BBP或可使用其它技术来测量晶片205的表面。在一个实例中，成像系统201包含激光。在另一实例中，晶片检验工具200是BBP检验工具。成像系统201可提供晶片205上的裸片的图像或可提供用于形成晶片205上的裸片的图像的信息。
包含成像系统201的晶片检验工具200与处理器202及电子数据存储单元203通信，电子数据存储单元203与处理器202电子通信。处理器202可包含微处理器、微控制器或其它装置。晶片检验工具200(其可为SEM或BBP工具)可产生由处理器202使用的信息。处理器202及/或电子数据存储单元203可视情况与晶片计量工具或晶片重检工具(图中未说明)电子通信以接收额外信息。
处理器202及电子数据存储单元203可为晶片检验工具200或另一装置的部分。在实例中，处理器202及电子数据存储单元203可为独立控制单元的部分或位于集中质量控制单元中。可使用多个处理器202或电子数据存储单元203。
实际上，处理器202可由硬件、软件及固件的任何组合实施。另外，其功能(如本文所描述)可由一个单元执行或分配于不同组件之间，每一组件又可由硬件、软件及固件的任何组合实施。用于实施各种方法及功能的处理器202的程序代码或指令可存储于可读存储媒体(例如电子数据存储单元203中的存储器或其它存储器)中。
处理器202可以任何适合方式(例如，经由一或多个传输媒体，其可包含有线及/或无线传输媒体)耦合到晶片检验工具200的组件，使得处理器202可接收输出。处理器202可经配置以使用输出来执行若干功能。
本文所描述的处理器202、(若干)其它系统或(若干)其它子系统可为各种系统(其包含个人计算机系统、图像计算机、主计算机系统、工作站、网络设备、因特网设备或其它装置)的部分。(若干)子系统或系统还可包含本技术中已知的任何适合处理器，例如并行处理器。另外，(若干)子系统或系统可包含高速处理平台及软件作为独立或网络工具。
如果系统包含一个以上子系统，那么不同子系统可彼此耦合，使得图像、数据、信息、指令等等可在子系统之间发送。例如，子系统可通过任何适合传输媒体(其可包含本技术中已知的任何适合有线及/或无线传输媒体)来耦合到(若干)额外子系统。此类子系统中的两者或两者以上还可由共享计算机可读存储媒体(图中未展示)有效耦合。
处理器202可经配置以使用成像系统201的输出或其它输出来执行若干功能。例如，处理器202可经配置以发送指令来执行晶片205的检验。在另一实例中，处理器202可经配置以将输出发送到电子数据存储单元203或另一存储媒体。处理器202可进一步如本文所描述那样配置。
处理器202可为缺陷重检系统、检验系统、计量系统或一些其它类型的系统的部分。因此，本文所揭示的实施例描述可以针对具有大致适合于不同应用的不同能力的系统的若干方式调适的一些配置。
处理器202可根据本文所描述的实施例中的任何者来配置。处理器202还可经配置以使用成像系统201的输出或使用来自其它来源的图像或数据来执行其它功能或额外步骤。
在另一实施例中，处理器202可以本技术中已知的任何方式通信地耦合到晶片检验工具200的各种组件或子系统中的任何者。此外，处理器202可经配置以通过可包含有线及/或无线部分的传输媒体来从其它系统接收及/或获取数据或信息(例如来自检验系统(例如重检工具、包含设计数据的远程数据库及其类似者)的检验结果)。以此方式，传输媒体可充当处理器202与晶片检验工具200的其它子系统或晶片检验工具200外的系统之间的数据链路。
在一些实施例中，晶片检验工具200的各种步骤、功能及/或操作及本文所揭示的方法由以下一或多者实施：电子电路、逻辑门、多路复用器、可编程逻辑装置、ASIC、模拟或数字控制/开关、微控制器或运算系统。实施方法(例如本文所描述的方法)的程序指令可通过载体媒体传输或存储于载体媒体上。载体媒体可包含存储媒体，例如只读存储器、随机存取存储器、磁盘或光盘、非易失性存储器、固态存储器、磁带及类似者。载体媒体可包含传输媒体，例如导线、电缆或无线传输链路。例如，本发明中所描述的各种步骤可由单个处理器202(或计算机系统)或替代地，多个处理器202(或多个计算机系统)实施。此外，晶片检验工具200的不同子系统可包含一或多个运算或逻辑系统。因此，以上描述不应被解释为本发明的限制，而是仅为说明。
在实施例中，处理器202经配置以产生噪声图且将指令发送到晶片检验工具200以使用噪声图来检验晶片205。噪声图用作抑制噪声的分割掩码。产生噪声图包含：确定一或多个像素处的强度的一或多个测量中的每一者的强度统计；将强度统计分组为一或多个区域；及存储强度统计以及一或多个对准目标。
在实施例中，处理器202可安置于晶片检验工具200中或可为晶片检验工具200的部分。
强度统计可为强度的一或多个测量的范围或方差。
处理器202可经配置以执行额外功能。处理器202可经配置以使噪声图与设计信息或关注区域(例如来自晶片205上的不同层的关注区域)相关。处理器202可经进一步配置以在方案设置期间产生自动区域。处理器202可经进一步配置以将噪声图应用于晶片205上的对准目标。
额外实施例涉及一种非暂时性计算机可读媒体，其存储可在用于检验晶片的处理器上执行的程序指令，如本文所揭示。特定来说，处理器(例如处理器202)可耦合到电子数据存储媒体(例如电子数据存储单元203)中的存储器及包含可执行程序指令的非暂时性计算机可读媒体。计算机实施方法可包含本文所描述的任何(若干)方法的任何(若干)步骤。例如，处理器202可经编程以执行图3的一些或所有步骤。电子数据存储媒体中的存储器可为存储媒体，例如磁盘或光盘、磁带或本技术中已知的任何其它适合非暂时性计算机可读媒体。
可以任何各种方式(其尤其包含基于程序的技术、基于组件的技术及/或面向对象技术)实施程序指令。例如，可根据期望使用ActiveX控件、C++对象、JavaBeans、微软基础类别(MFC)、流式SIMD扩展(SSE)或其它技术或方法来实施程序指令。
可如本文所描述那样执行方法的每一步骤。方法还可包含可由本文所描述的处理器及/或(若干)计算机子系统或系统执行的(若干)任何其它步骤。步骤可由可根据本文所描述的任何实施例来配置的一或多个计算机系统执行。另外，上述方法可由本文所描述的任何系统实施例执行。
尽管已相对于一或多个特定实施例来描述本发明，但应了解，可在不背离本发明的范围的情况下实施本发明的其它实施例。因此，可认为本发明仅受限于所附权利要求书及其合理解释。
Claims (19)
1.一种检验晶片的系统，其包括：
晶片检验工具，其包含：
成像系统；及
卡盘，其经配置以固持晶片；及
处理器，其与所述成像系统电子通信，其中所述处理器经配置以产生表示依据位置的强度统计的噪声图，且其中产生所述噪声图包含：
确定一或多个像素处的强度的一或多个测量中的每一者的所述强度统计；
使用直方图、多高斯算法或集群算法中的一者将所述强度统计分组为两个或更多个区域；
评估所述晶片在所述两个或更多个区域的设计；
将传统关注区域或设计关注区域与所述设计重叠；
将至少两个强度统计门限应用到所述两个或更多个区域，其中所述至少两个强度统计门限是基于所述晶片在所述两个或更多个区域的所述设计而被应用，且其中所述至少两个强度统计门限在所述晶片的存储区域和所述晶片的逻辑区域是不同的；以及
存储所述强度统计；
其中所述处理器进一步经配置以：
使用所述噪声图产生关注区域，其中当产生所述关注区域时，所述噪声图用作抑制噪声的分割掩码，且其中所述强度统计在所述关注区域中的两者是不同的；
基于噪声电平及在所述关注区域的所述强度统计是否超过所述强度统计门限中的各者而分离所述关注区域；以及
将指令发送到所述晶片检验工具以使用所述关注区域检验所述晶片。
2.根据权利要求1所述的系统，其中所述处理器安置于所述晶片检验工具中。
3.根据权利要求1所述的系统，其中所述强度统计是强度的所述一或多个测量的范围。
4.根据权利要求1所述的系统，其中所述强度统计是强度的所述一或多个测量的方差。
5.根据权利要求1所述的系统，其中所述处理器经进一步配置以使所述噪声图与设计信息相关且以使用所述设计信息分离扰乱点缺陷。
6.根据权利要求1所述的系统，其中所述处理器经进一步配置以使所述噪声图与所述关注区域相关，使得仅属于所述关注区域中的一者的像素被分组在一起。
7.根据权利要求6所述的系统，其中所述关注区域来自所述晶片上的不同层。
8.根据权利要求1所述的系统，其中所述处理器经进一步配置以在方案设置期间产生自动区域。
9.根据权利要求1所述的系统，其中所述处理器经进一步配置以将所述噪声图应用于所述晶片上的对准目标。
10.一种检验晶片的方法，其包括：
使用处理器来产生表示依据位置的强度统计的噪声图，其中所述产生所述噪声图包含：
在所述处理器处接收一或多个像素处的强度的一或多个测量；
确定每一测量的所述强度统计；
使用直方图、多高斯算法或集群算法中的一者将所述强度统计分组为两个或多个区域；
评估所述晶片在所述两个或更多个区域的设计；
将传统关注区域或设计关注区域与所述设计重叠；
将至少两个强度统计门限应用到所述两个或更多个区域，其中所述至少两个强度统计门限是基于所述晶片在所述两个或更多个区域的所述设计而被应用，且其中所述至少两个强度统计门限在所述晶片的存储区域和所述晶片的逻辑区域是不同的；以及
存储所述强度统计；
使用所述噪声图产生关注区域，其中当产生所述关注区域时，所述噪声图用作抑制噪声的分割掩码，且其中所述强度统计在所述关注区域中的两者是不同的；
基于噪声电平及在所述关注区域的所述强度统计是否超过所述强度统计门限中的各者而分离所述关注区域；以及
借助晶片检验工具来检验晶片的所述关注区域。
11.根据权利要求10所述的方法，其中所述强度统计是强度的所述一或多个测量的范围。
12.根据权利要求10所述的方法，其中所述强度统计是强度的所述一或多个测量的方差。
13.根据权利要求10所述的方法，其进一步包括：使所述噪声图与设计信息相关以及使用所述设计信息分离扰乱点缺陷。
14.根据权利要求10所述的方法，其进一步包括：使所述噪声图与所述关注区域相关，使得仅属于所述关注区域中的一者的像素被分组在一起。
15.根据权利要求14所述的方法，其中所述关注区域来自所述晶片上的不同层。
16.根据权利要求10所述的方法，其进一步包括：在方案设置期间产生自动区域。
17.根据权利要求10所述的方法，其进一步包括：将所述噪声图应用于所述晶片上的对准目标。
18.根据权利要求10所述的方法，其中所述噪声图用于单个裸片，且其中所述检验是裸片对裸片检验。
19.一种计算机程序产品，其包括具有由其体现的计算机可读程序的非暂时性计算机可读存储媒体，所述计算机可读程序经配置以实施权利要求10所述产生所述噪声图的步骤、产生所述关注区域的步骤以及分离步骤并发送指令以执行权利要求10所述的检验步骤。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201762526916P | 2017-06-29 | 2017-06-29 | |
| US62/526,916 | 2017-06-29 | ||
| US15/969,229 US11295432B2 (en) | 2017-06-29 | 2018-05-02 | Broad band plasma inspection based on a nuisance map |
| US15/969,229 | 2018-05-02 | ||
| PCT/US2018/040175 WO2019006230A1 (en) | 2017-06-29 | 2018-06-29 | INSPECTION OF WIDEBAND PLASMA BASED ON A NUISANCE CARD |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110741466A CN110741466A (zh) | 2020-01-31 |
| CN110741466B true CN110741466B (zh) | 2023-10-31 |
Family
ID=64738994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880038770.1A Active CN110741466B (zh) | 2017-06-29 | 2018-06-29 | 基于扰乱点图的宽带等离子检验 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11295432B2 (zh) |
| KR (1) | KR102589631B1 (zh) |
| CN (1) | CN110741466B (zh) |
| TW (1) | TWI785065B (zh) |
| WO (1) | WO2019006230A1 (zh) |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781688B2 (en) | 2002-10-02 | 2004-08-24 | Kla-Tencor Technologies Corporation | Process for identifying defects in a substrate having non-uniform surface properties |
| US9002497B2 (en) | 2003-07-03 | 2015-04-07 | Kla-Tencor Technologies Corp. | Methods and systems for inspection of wafers and reticles using designer intent data |
| US6828571B1 (en) | 2003-09-17 | 2004-12-07 | Kla-Tencor Technologies Corporation | Apparatus and methods of controlling surface charge and focus |
| WO2008077100A2 (en) * | 2006-12-19 | 2008-06-26 | Kla-Tencor Corporation | Systems and methods for creating inspection recipes |
| US8611639B2 (en) * | 2007-07-30 | 2013-12-17 | Kla-Tencor Technologies Corp | Semiconductor device property extraction, generation, visualization, and monitoring methods |
| US8126255B2 (en) | 2007-09-20 | 2012-02-28 | Kla-Tencor Corp. | Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions |
| US7756658B2 (en) | 2008-05-14 | 2010-07-13 | Kla-Tencor Corp. | Systems and methods for detecting defects on a wafer and generating inspection results for the wafer |
| US8000922B2 (en) | 2008-05-29 | 2011-08-16 | Kla-Tencor Corp. | Methods and systems for generating information to be used for selecting values for one or more parameters of a detection algorithm |
| US8559001B2 (en) * | 2010-01-11 | 2013-10-15 | Kla-Tencor Corporation | Inspection guided overlay metrology |
| US8831334B2 (en) | 2012-01-20 | 2014-09-09 | Kla-Tencor Corp. | Segmentation for wafer inspection |
| US10127652B2 (en) | 2014-02-06 | 2018-11-13 | Kla-Tencor Corp. | Defect detection and classification based on attributes determined from a standard reference image |
| US9262821B2 (en) | 2014-05-12 | 2016-02-16 | Kla-Tencor Corp. | Inspection recipe setup from reference image variation |
| WO2016118915A1 (en) * | 2015-01-22 | 2016-07-28 | Becton, Dickinson And Company | Devices and systems for molecular barcoding of nucleic acid targets in single cells |
-
2018
- 2018-05-02 US US15/969,229 patent/US11295432B2/en active Active
- 2018-06-28 TW TW107122221A patent/TWI785065B/zh active
- 2018-06-29 WO PCT/US2018/040175 patent/WO2019006230A1/en active Application Filing
- 2018-06-29 KR KR1020207002659A patent/KR102589631B1/ko active IP Right Grant
- 2018-06-29 CN CN201880038770.1A patent/CN110741466B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20190005638A1 (en) | 2019-01-03 |
| WO2019006230A1 (en) | 2019-01-03 |
| KR20200014443A (ko) | 2020-02-10 |
| TWI785065B (zh) | 2022-12-01 |
| KR102589631B1 (ko) | 2023-10-13 |
| US11295432B2 (en) | 2022-04-05 |
| TW201905476A (zh) | 2019-02-01 |
| CN110741466A (zh) | 2020-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7216822B2 (ja) | 画素レベル画像定量のための深層学習式欠陥検出及び分類方式の使用 | |
| US10365639B2 (en) | Feature selection and automated process window monitoring through outlier detection | |
| CN110770886B (zh) | 用于使用半导体制造工艺中的深度学习预测缺陷及临界尺寸的系统及方法 | |
| US10628935B2 (en) | Method and system for identifying defects of integrated circuits | |
| KR102352701B1 (ko) | 투명 또는 반투명 웨이퍼 상에서의 결함 검출 | |
| CN109923654B (zh) | 通过跨层图像相减的晶片噪声减少 | |
| US10133838B2 (en) | Guided defect detection of integrated circuits | |
| CN110582842B (zh) | 依据光学检验结果进行计量导引检验样品成形 | |
| US10957033B2 (en) | Repeater defect detection | |
| WO2019006222A1 (en) | SYSTEMS AND METHODS FOR PREDICTING DEFECTS AND CRITICAL DIMENSION USING DEEP LEARNING IN A SEMICONDUCTOR MANUFACTURING PROCESS | |
| CN110741466B (zh) | 基于扰乱点图的宽带等离子检验 | |
| KR102719204B1 (ko) | 노이즈 특성에 기초한 서브케어 영역의 클러스터링 | |
| JP2018518829A (ja) | 自動イメージに基づくプロセスモニタリングおよび制御 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |