KR102589631B1 - 뉴슨스 맵에 기반한 광대역 플라즈마 검사 - Google Patents
뉴슨스 맵에 기반한 광대역 플라즈마 검사 Download PDFInfo
- Publication number
- KR102589631B1 KR102589631B1 KR1020207002659A KR20207002659A KR102589631B1 KR 102589631 B1 KR102589631 B1 KR 102589631B1 KR 1020207002659 A KR1020207002659 A KR 1020207002659A KR 20207002659 A KR20207002659 A KR 20207002659A KR 102589631 B1 KR102589631 B1 KR 102589631B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- intensity
- noise
- noise map
- processor
- Prior art date
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 67
- 230000007547 defect Effects 0.000 claims abstract description 25
- 238000005259 measurement Methods 0.000 claims abstract description 23
- 230000011218 segmentation Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 54
- 238000013461 design Methods 0.000 claims description 33
- 238000003384 imaging method Methods 0.000 claims description 12
- 230000006870 function Effects 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 abstract description 8
- 235000012431 wafers Nutrition 0.000 description 59
- 239000004065 semiconductor Substances 0.000 description 29
- 238000007726 management method Methods 0.000 description 25
- 238000013500 data storage Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000035945 sensitivity Effects 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 8
- 238000012360 testing method Methods 0.000 description 7
- 230000002596 correlated effect Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000012552 review Methods 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 235000006719 Cassia obtusifolia Nutrition 0.000 description 1
- 235000014552 Cassia tora Nutrition 0.000 description 1
- 244000201986 Cassia tora Species 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/70—Denoising; Smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Quality & Reliability (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Golf Clubs (AREA)
- Plasma Technology (AREA)
Abstract
결함 탐지를 위하여 노이즈 맵이 사용된다. 하나 이상의 픽셀에서의 하나 이상의 강도 측정값이 수신되고 각 측정값에 대하여 강도 통계가 결정된다. 강도 통계는 적어도 하나의 영역으로 그룹화되고 적어도 하나의 정렬 타겟과 함께 저장된다. 웨이퍼는 노이즈 맵을 사용하여 웨이퍼 검사 툴로 검사될 수 있다. 노이즈 맵은 노이즈를 억제하기 위하여 세그멘테이션 마스크로서 사용될 수 있다.
Description
관련 출원에 대한 상호 참조
본 출원은 2017년 6월 29일에 출원되고 미국 출원 번호 제62/526,916호로 지정된 임시 특허 출원에 대하여 우선권을 주장하며, 이에 의해 그 개시가 참조로 포함된다.
본 개시는 반도체 검사 방법, 그리고, 보다 구체적으로는, 검사 감도 개선에 관한 것이다.
반도체 제조 산업의 발전으로 수율 관리, 특히 계측 및 검사 시스템에 대한 요구가 더욱 높아지고 있다. 임계 치수(critical dimensions)는 계속해서 줄어들고 있다. 경제는 업계가 고수율, 고부가가치 생산의 달성 시간을 단축시키도록 만들고 있다. 수율 문제의 탐지에서 이를 고치기까지의 총 시간을 최소화하는 것은 반도체 제조업체의 투자 수익률을 결정한다.
로직 및 메모리 디바이스와 같은 반도체 디바이스를 제조하는 것은, 일반적으로 반도체 디바이스의 다양한 피처(feature) 및 다중의 레벨을 형성하기 위해 다수의 제조 공정을 사용하여 반도체 웨이퍼를 처리하는 것을 포함한다. 예를 들어, 리소그래피(lithography)는 레티클(reticle)로부터 반도체 웨이퍼 상에 배열된 포토레지스트로 패턴을 전사하는 것을 포함하는 반도체 제조 공정이다. 반도체 제조 공정의 추가적인 예시는 화학기계적 연마(CMP; Chemical-Mechanical Polishing), 에칭, 증착 및 이온 주입을 포함하지만 이들로 제한되지는 않는다. 다수의 반도체 디바이스는 단일 반도체 웨이퍼 상에 배열로 제조된 후 개별 반도체 디바이스로 분리될 수 있다.
검사 공정은 반도체 제조 공정 동안 다양한 단계에서 웨이퍼 상의 결함을 탐지하는 데 사용되어, 더 높은 수율을 촉진하여 더 높은 수익을 얻는다. 검사는 집적 회로(IC; Integrated Circuit)와 같은 반도체 디바이스를 제조하는 데 있어 항상 중요한 부분이었다. 그러나, 반도체 디바이스의 치수가 감소함에 따라, 더 작은 결함일수록 디바이스의 고장을 유발할 수 있기 때문에 허용 가능한 반도체 디바이스의 성공적인 제조에 있어 검사는 훨씬 더 중요해지고 있다. 예를 들어, 반도체 디바이스의 치수가 감소함에 따라, 상대적으로 작은 결함조차도 반도체 디바이스에서 원치 않는 수차(aberration)를 야기할 수 있기 때문에 감소하는 크기의 결함의 탐지가 필요하게 되었다.
그러나, 설계 룰이 줄어듦에 따라, 반도체 제조 공정은 공정의 성능에 대한 한계에 더 근접하여 동작할 수 있다. 또한, 설계 룰이 줄어듦에 따라 더 작은 결함일수록 디바이스의 전기적 매개변수에 영향을 줄 수 있어, 이는 보다 세심한 검사를 하도록 만든다. 설계 룰이 줄어듦에 따라, 검사로 탐지되는 잠재적 수율 관련 결함의 수가 급격히 증가하고, 검사에 의해 탐지되는 뉴슨스(nuisance) 결함의 수 또한 급격히 증가한다. 따라서, 웨이퍼 상에서 더 많은 결함이 탐지될 수 있고, 모든 결함을 제거하도록 공정을 바로잡는 것은 어렵고 많은 비용이 들 수 있다. 어떠한 결함이 디바이스의 전기적 매개변수와 수율에 실질적으로 영향을 미치는지 결정하는 것은 공정 제어 방법이 다른 결함들은 대체로 무시하면서 이러한 결함에 초점을 맞출 수 있게 한다. 또한, 더 작은 설계 룰에서, 공정 유도 장애(process-induced failure)는, 경우에 따라서는, 체계적인 경향이 있다. 즉, 공정 유도 장애는 설계 내에서 종종 여러 번 반복되는 미리 결정된 설계 패턴 내에서 실패하는 경향이 있다. 공간적으로 체계적이고 전기적으로 관련된 결함의 제거는 이러한 결함을 제거하는 것이 수율에 영항을 줄 수 있기 때문에 중요하다.
이전에는, 반도체 제조업체에 의해 잠재적으로 노이즈를 피할 수 있는 방식으로 검사 영역이 선택되었다. 반도체 제조업체들은 노이즈가 존재하는 곳을 추정하기 위해 조작자의 경험이나 설계 정보를 사용했다. 그러나, 이러한 기술은 주관성 때문에 종종 부정확했다.
노이즈를 피하기 위해 또한 관리 영역(CA; Care Area)이 사용될 수 있다. 도 1은 완전한 다이에 대한 관리 영역 설정을 도시한다. 박스(301-305)는 광대역 플라즈마(BBP; Broadband Plasma) 검사에 사용될 수 있는 상이한 영역(관리 영역)이다. 그러나, BBP 검사를 사용한 탐지에 사용되는 노이즈 통계는 최적의 것이 아니며 동적인 것이 아니다. 레거시(legacy) 검사에서, BBP 검사는 반도체 제조업체의 요구사항(예를 들어, 칩릿(chiplets), SRAM, 입출력(I/O))에 기반하여 반도체 제조업체에 의해 제공되는 관리 영역이나 사용자 생성 레거시 관리 영역을 사용했다. 상황 기반 검사(CBI; Context-Based Inspection)에서, 관리 영역은 반도체 제조업체로부터 수신된 컴퓨터 보조 형상 설계(CAGD; Computer-Aided Geometrical Design) 또는 룰 또는 핫스팟에 기반하여 생성된 나노 포인트 설계 관리 영역(NPDCA; Nano Point Design Care Area)에 기반하여 생성되었다. 노이즈 층(noise floor)은 상이한 영역을 사용하여 분리되었다.
노이즈 동작은 각 지역 내에서 추정되었으며, 이는 기존 기술의 결점이다. 노이즈 특성은 다이의 서로 다른 부분 내에서 그리고 심지어 동일한 영역 내에서 조차도 달라질 수 있으며, 이는 노이즈가 더 적은 영역에서의 감도를 제한한다.
다이 간의 이미지 차감(image subtraction)은 노이즈 층 식별을 가능하게 한다. 다이 간의 이미지 차감은 노이즈 통계를 제공할 수 있고, 이는 결국 더 높은 노이즈 영역을 더 낮은 노이즈 영역으로부터 분리하는 데 사용될 수 있다. 이 정보는 노이즈 층에 기반을 둔 관리 영역의 다른 레이어로 제공될 수 있다. 예를 들어, 작업 내에 여덟 개의 프레임이 있는 경우, 픽셀 차이는 노이즈를 나타낸다. 로컬 통계는 모든 프레임에서 3x3 또는 미리 결정된 창을 통하여 결정될 수 있으며 노이즈 통계가 할당될 수 있다. 노이즈 통계는 영역의 생성을 위해 그룹화될 수 있다.
종래의 기술은 다른 결점을 가지고 있다. 첫째로, 영역은 노이즈를 기반으로 생성되지 않지만, 패턴 반복성, 영역 우선순위, 패턴 고유성(uniqueness), 또는 반도체 제조업체의 입력을 기반으로 그려진다. 노이즈 정보를 우선순위로 알 수 없으므로 매개변수화된 입력은 툴 감도를 낮춘다. 둘째로, 레거시 관리 영역이나 NDPCA를 생성하는 것은 반도체 제조업체의 자원과 시간을 수반하는 지루한 공정이며, 자동 레시피 설정(recipe setup) 도중의 장애물이다. 생성된 관리 영역이 동일한 노이즈 통계를 가질 것이라는 보장은 없다.
따라서 새로운 검사 시스템 및 방법이 필요하다.
제1 실시예에서는, 시스템이 제공된다. 시스템은 웨이퍼 검사 툴 및 이미징 시스템과 전자 통신하는 프로세서를 포함한다. 웨이퍼 검사 툴은 이미징 시스템 및 웨이퍼를 고정하도록 구성된 척(chuck)을 포함한다. 프로세서는 노이즈 맵을 생성하고 노이즈 맵을 사용하여 웨이퍼를 검사하기 위해 웨이퍼 검사 툴에 명령어를 전송하도록 구성된다. 노이즈 맵은 노이즈를 억제하기 위해 세그멘테이션 마스크(segmentation mask)로서 사용된다. 노이즈 맵을 생성하는 것은 하나 이상의 픽셀에서의 하나 이상의 강도 측정값 각각에 대한 강도 통계를 결정하는 단계; 강도 통계를 하나 이상의 영역으로 그룹화하는 단계; 및 강도 통계를 저장하는 단계를 포함한다.
프로세서는 웨이퍼 검사 툴 내에 배치될 수 있다.
강도 통계는 하나 이상의 강도 측정값의 범위일 수 있다. 강도 통계는 또한 하나 이상의 강도 측정값의 분산(variance)일 수 있다.
프로세서는 노이즈 맵을 설계 정보와 상관시키도록 구성될 수 있다. 프로세서는 또한 노이즈 맵을 관리 영역과 상관시키도록 구성될 수도 있다. 관리 영역은 웨이퍼 상의 상이한 레이어로부터의 것일 수 있다.
프로세서는 레시피 설정 도중에 자동 영역(automatic region)을 생성하도록 구성될 수 있다.
프로세서는 노이즈 맵을 웨이퍼 상의 정렬 타겟(alignment target)에 적용하도록 구성될 수 있다.
제2 실시예에서는, 웨이퍼를 검사하는 방법이 제공된다. 노이즈 맵은 프로세서를 사용하여 생성된다. 노이즈 맵을 생성하는 것은 프로세서에서 하나 이상의 픽셀에서의 하나 이상의 강도 측정값을 수신하는 단계; 각각의 측정값에 대한 강도 통계를 결정하는 단계; 강도 통계를 하나 이상의 영역으로 그룹화하는 단계; 및 강도 통계를 저장하는 단계를 포함한다. 웨이퍼는 노이즈 맵을 사용하여 웨이퍼 검사 툴로 검사되고 이에 의해 노이즈 맵은 노이즈를 억제하기 위해 세그멘테이션 마스크로서 사용된다.
강도 통계는 하나 이상의 강도 측정값의 범위일 수 있다. 강도 통계는 또한 하나 이상의 강도 측정값의 분산일 수 있다.
조작자는 하나 이상의 영역을 선택할 수 있다.
노이즈 맵은 설계 정보와 상관될 수 있다. 노이즈 맵은 또한 관리 영역과 상관될 수도 있다. 관리 영역은 웨이퍼 상의 상이한 레이어로부터의 것일 수 있다.
레시피 설정 도중에 자동 영역이 생성될 수 있다.
노이즈 맵은 웨이퍼 상의 정렬 타겟에 적용될 수 있다.
노이즈 맵은 단일 다이를 위한 것일 수 있다. 하나의 예에서 검사는 다이 대 다이(die-to-die) 검사이다.
내부에 구현된 컴퓨터 판독 가능 프로그램을 가지는 비일시적 컴퓨터 판독 가능 저장 매체를 포함하는 컴퓨터 프로그램 제품이 제공될 수 있다. 컴퓨터 판독 가능 프로그램은 본 명세서에서 개시된 방법 실시예의 임의의 변형의 생성 단계를 수행하도록 구성될 수 있다.
본 개시의 본질 및 목적에 대한 보다 완전한 이해를 위하여, 첨부된 도면과 관련하여 취해진 다음의 상세한 설명을 참조하여야 한다:
도 1은 전통적인 관리 영역 설정을 도시한다.
도 2는 영역을 생성하기 위해 분할된(segmented) 노이즈 맵을 도시하며, 각 박스는 노이즈 맵 상의 세그먼트를 나타낸다.
도 3은 본 개시에 따른 방법의 실시예의 순서도이다.
도 4는 본 개시에 따른 시스템의 블록 다이어그램이다.
도 1은 전통적인 관리 영역 설정을 도시한다.
도 2는 영역을 생성하기 위해 분할된(segmented) 노이즈 맵을 도시하며, 각 박스는 노이즈 맵 상의 세그먼트를 나타낸다.
도 3은 본 개시에 따른 방법의 실시예의 순서도이다.
도 4는 본 개시에 따른 시스템의 블록 다이어그램이다.
비록 청구된 주제는 특정한 실시예와 관련하여 설명될 것이지만, 본 명세서에 제시된 모든 이점 및 특징을 제공하지 않는 실시예들을 포함하는 다른 실시예들 또한 본 개시의 범위 내에 있다. 본 개시의 범위를 벗어나지 않으면서 다양한 구조적, 논리적, 공정 단계 및 전자적인 변경이 이루어질 수 있다. 따라서, 본 개시의 범위는 오직 첨부된 청구범위를 참조하여서만 정의된다.
본 명세서에 개시된 실시예들은 결함 탐지에 노이즈 맵을 포함시킴으로써 검사 감도를 향상시킬 수 있다. 노이즈 픽셀이 분리될 수 있기 때문에 이러한 노이즈 맵은 검사 감도를 향상시키기 위하여 생성될 수 있다. 검사 레시피 설정을 보다 쉽게 하기 위하여, 본 명세서에 개시된 실시예들은 보다 세심한 레시피 기반 검사를 포함할 수 있다.
노이즈 맵은 다이 위치 또는 웨이퍼 위치의 함수로서 통계적 특성을 나타낼 수 있다. 노이즈 맵은 세그멘테이션 맵의 생성을 위하여 다이 통계에 따른 공간 변화에 기초하여 생성될 수 있다. 노이즈 맵은 감도의 향상을 위하여 저장된 정렬 타겟과 함께 적용될 수 있다. 레시피 설정 도중 자동 영역이 생성될 수 있으며 레거시 검사로 성능이 조절될 수 있다. 노이즈 통계는 후 필터링(post-filtering) 및 비닝(binning) 속성으로서 사용될 수 있다.
도 3은 웨이퍼 검사 방법(100)의 실시예의 순서도이다. 노이즈 맵은 단계(101-104)에 의해 프로세서를 사용하여 생성된다. 단계(101)에서, 하나 이상의 픽셀에서의 하나 이상의 강도 측정값이 프로세서에서 수신된다. 측정 값은 표준 편차와 여러 다이에 걸친 강도 범위를 포함할 수 있다. 측정값은 3x3의 공간 창(spatial window)을 갖거나 이를 기반으로 할 수 있다.
각 측정값에 대한 강도 통계는 단계(102)에서 결정된다. 강도 통계는 픽셀의 공간 창(예를 들어, 3x3 창) 전체에 걸친 것과 같은, 하나 이상의 강도 측정값의 범위 또는 분산일 수 있다. 예를 들어, 노이즈 맵은 로컬 분산으로서 생성될 수 있다. 강도의 범위 또는 분산은 픽셀에서 결정될 수 있다. 강도 통계는 또한 동일한 강도를 가진 모든 픽셀의 멀티 다이 자동 임계값(MDAT; Multi-Die Auto Threshold) 노이즈일 수도 있다.
강도 통계는 단계(103)에서 하나 이상의 영역으로 그룹화된다. 하나의 예에서, 조작자는 하나 이상의 영역을 선택한다. 하나의 예에서, 조작자는 노이즈 맵을 영역들로 나누는 노이즈 도메인을 설정할 수 있다. 다른 예에서, 영역의 생성을 위해 노이즈 픽셀의 덩어리(clump)를 찾는 데에 히스토그램이 사용된다. 이는 조작자에 의하여 또는 알고리즘을 사용하여 수행될 수 있다. 예를 들어, 다중 가우스 알고리즘(multi-Gaussian algorithm)이 노이즈 픽셀의 덩어리를 찾는 데 사용될 수 있다. 다른 예에서, 클러스터링 알고리즘이 유사한 통계를 갖는 픽셀을 그룹화하는 데 사용된다.
다른 예에서, 영역은 노이즈에 기반한 관리 영역에서 발견될 수 있다.
강도 통계는 하나 이상의 정렬 타겟과는 독립적으로 단계(104)에서 저장된다. 정렬 타겟은 설정(setup) 다이에서 런타임 다이까지 그리고 웨이퍼 전체에 걸쳐 강도 통계를 정렬하는 데 사용될 수 있다.
강도 통계는 또한 단계(104)에서 하나 이상의 정렬 타겟과 함께 저장될 수 있다. 예를 들어, 강도 통계는 정렬 타겟 또는 타겟들과 함께 저장될 수 있다. 이에 따라, 노이즈 맵은 웨이퍼 상의 정렬 타겟에 적용될 수 있다.
단계(105)에서, 웨이퍼는 단계(101-104)에 의해 생성된 노이즈 맵을 사용하여 웨이퍼 검사 툴로 검사된다. 노이즈 맵은 노이즈를 억제하기 위해 세그멘테이션 마스크로서 사용될 수 있다. 하나의 예에서, 노이즈 맵을 사용하여 상이한 관리 영역들이 생성되고 알고리즘이 각각의 관리 영역에 개별적으로 적용될 수 있으며, 이는 더 높은 노이즈 영역을 더 낮은 노이즈 영역으로부터 분리할 것이다.
특정한 예에서, 두 개의 다이가 감산되고 노이즈 맵이 생성된다.
노이즈 맵은 관리 영역과 상관될 수 있다. 관리 영역은 웨이퍼 상의 동일한 레이어 또는 상이한 레이어로부터의 것일 수 있다.
노이즈 맵은 설계 정보와 상관될 수 있다. 노이즈 맵을 설계 정보와 결합하는 것은 패턴과 노이즈 동작의 보다 강한 상관 관계를 제공하여, 궁극적으로 이들을 서로 다른 영역으로 그룹화할 수 있다. 예를 들어, 설계 정보는 노이즈 맵 상에서 뉴슨스 결함을 분리하는 데 도움이 될 수 있다. 노이즈 맵은 이상치(outliers)를 탐지하는 데 도움이 될 수 있다. 설계 정보는 설계 문맥에 기초하여 뉴슨스 결함을 분리할 수 있다.
기존의 레거시 관리 영역 또는 NPDCA는 노이즈 맵에 의해 생성된 영역과 함께 레시피의 상이한 레이어 또는 우선순위에 추가될 수 있다. 이러한 정보는 오버레이를 사용하여 추가될 수 있다. 예를 들어 레거시 관리 영역 또는 NPDCA는 노이즈 맵의 생성을 인도하는 데 사용될 수 있다. 이들은 클러스터링을 위해 픽셀이 그룹화되기 전에 슈퍼 영역(super regions)을 형성할 수 있다. 동일한 레거시 관리 영역에 속하는 픽셀만이 함께 그룹화될 수 있다.
또한, MDAT 기반 탐지에서의 노이즈 맵은 기준 축으로서 사용될 수 있다.
레시피 설정 도중 자동 영역이 생성될 수 있으며, 이는 결과에 이르는 시간을 줄일 수 있다. 노이즈 맵 영역은 자동 영역의 역할을 할 수 있다. 예를 들어, 노이즈 맵은 자동 영역의 역할을 하고 반도체 제조업자가 웨이퍼 노이즈 조건에 대한 많은 정보를 가지고 있지 않을 때 연구 환경에서 레시피 설정 프로세스를 용이하게 할 수 있다.
하나의 예에서, 노이즈 맵은 단일 다이를 위한 것이고 웨이퍼의 검사는 다이 대 다이(die-to-die) 검사이다. 이에 따라, 노이즈 맵은 웨이퍼 또는 웨이퍼들 상의 다수의 다이와 함께 사용될 수 있다.
하나의 실시예에서, 노이즈 맵은 다이 대 다이 강도 분산으로서 생성된다.
하나의 실시예에서, 노이즈 맵은 임계값(threshold)이 0인 고정 스캔(fixed scan)을 수행함으로써 생성된다. 차이 값 픽셀은 값 범위에 기반하여 그룹화될 수 있다.
검사와 관련하여 개시되기는 했지만, 이 방법의 실시예는 상이한 노이즈 특성 또는 전처리(pre-processing) 단계에 적용될 수 있다.
도 2는 영역을 생성하기 위해 분할된 노이즈 맵을 도시한다. 각 박스(306-311)는 도 3의 방법을 사용하여 생성된 노이즈 맵 내의 영역이다. 각 박스(306-311)는 로직, SRAM, I/O 등과 같은 상이한 영역일 수 있다. 각각의 영역(306-311)은 독립적으로 최적화될 수 있고 상이한 임계값 매개변수를 가질 수 있다. 도 2의 예에서, 노이즈 맵은 여덟 개의 다이의 중앙(median)/평균(mean) 차이 이미지이다. 각각의 영역(306-311)은 노이즈 맵에 기반하여 형성된다. 영역은 검사의 초점이 되거나 검사 도중 건너뛰어질 수 있다. 예를 들어, 도 2의 박스(306-311)에 도시된 영역의 검사는 노이즈 영역을 회피할 수 있다.
종래의 관리 영역 기술은 노이즈가 SRAM, I/O, 로직 등에서 상이할 것이라는 가정에 기반하였다. 본 명세서에서 개시된 실시예들은 웨이퍼 상에서의 노이즈를 계산하여 이를 분리할 수 있다. 정렬 타겟은 분리된 노이즈에 기반하여 생성된 관리 영역의 더 높은 정확도를 위해 사용될 수 있으며, 이는 탐지를 향상시킨다.
하나의 실시예에서, 차이 값 픽셀은 범위에 기반하여 그룹화된다. 예를 들어, 차이 값 픽셀은 노이즈 맵에 기반하여 영역을 생성하기 위해 범위들로 그룹화된다.
다른 예에서, 여덟 개의 다이가 노이즈 맵을 생성하기 위하여 사용된다. 더 많거나 적은 다이가 노이즈 맵의 생성에 사용될 수 있다. 예를 들어, 한 개에서 열 개 사이의 다이가 노이즈 맵의 생성에 사용될 수 있다.
이 방법의 실시예는 노이즈 맵의 정렬을 가능하게 하고 이를 영역 내에서 분할에 사용하기 위하여 프로그래밍된 결함 어레이(PDA; Programmed Defect Array) 또는 표준 참조 다이(SRD; Standard Reference Die)와 공존할 수 있다.
방법(100)의 실시예는 광대역 플라즈마(BBP) 검사 또는 다른 종류의 반도체 웨이퍼 검사에 대한 적어도 두 개의 이점을 갖는다. 첫째로, 방법(100)은 영역 기반 다중 임계화(multi-thresholding)를 사용하여 감도를 향상시킨다. 다이 내의 상이한 영역들이 그들의 노이즈 레벨에 따라 함께 그룹화되고 검사되어, 임계값의 더 나은 배치를 제공하고, 노이즈율을 감소시키고, 결함 탐지를 향상시킨다. 이는 더 낮은 노이즈 영역을 훨씬 빠르게(much hotter) 동작시킴으로써 그리고 더 높은 노이즈 영역 또는 영역들의 효과를 더 낮은 노이즈 영역 또는 영역들로부터 분리함으로써 툴의 감도를 향상시킬 수 있다. 이는 또한 웨이퍼 상의 공정 변동 학습을 향상시키고 임계값 설정을 위한 탐지 알고리즘을 준비할 수 있다. 이에 따라, 노이즈에 묻힌 결함이 더 쉽게 탐지될 수 있다.
둘째로, 방법(100)은 결함 위치를 타겟팅할 수 있는 기존의 픽셀 포인트(Pixel Point) 또는 SRD 기능에 추가될 수 있다. 픽셀 포인트는 관리 영역에 대한 반도체 설계를 사용할 수 있다. 방법(100)은 노이즈 맵 기반 영역을 이러한 검사 유형에 추가함으로써 이들 기능의 감도를 향상시킬 수 있다.
또한, 방법(100)의 실시예는 세그먼트를 생성하고 노이즈를 억제하기 위하여 검사 도중 노이즈 맵을 효과적으로 사용한다. 이는 더 높은 효율로 나노 포인트(Nano Point) 검사의 감도를 달성할 수 있다. 방법(100)은 레시피를 더 빠르게 실행하기 위한 극자외선 리소그래피(EUV; Extreme Ultraviolet Lithography) 인쇄 체크 검증(Print Check Qualification)을 위해 SRD와 함께 사용될 수 있다. 또한, 노이즈 맵은 주기적으로 업데이트되어 공정 변동에 대처할 수 있다.
도 4는 웨이퍼 검사 툴(200)의 실시예의 블록 다이어그램이다. 웨이퍼 검사 툴(200)은 웨이퍼(205) 또는 다른 워크피스(workpiece)를 고정하도록 구성된 척(204)을 포함한다. 척(204)은 한 개, 두 개, 또는 세 개의 축으로 이동하거나 회전하도록 구성될 수 있다. 척(204)은 또한 Z축 중심의 회전과 같이 회전하도록 구성될 수도 있다.
웨이퍼 검사 툴(200)은 또한 웨이퍼(205)의 표면을 이미징 또는 측정하도록 구성된 이미징 시스템(201)을 포함한다. 이미징 시스템(201)은 광선, 전자 빔, BBP를 생성하거나 웨이퍼(205)의 표면을 측정하기 위한 다른 기술을 사용할 수 있다. 하나의 예에서, 이미징 시스템(201)은 레이저를 포함한다. 다른 예에서, 웨이퍼 검사 툴(200)은 BBP 검사 툴이다. 이미징 시스템(201)은 웨이퍼(205) 상에 다이의 이미지를 제공할 수 있거나 웨이퍼(205) 상에 다이의 이미지를 형성하는 데 사용되는 정보를 제공할 수 있다.
이미징 시스템(201)을 포함하는 웨이퍼 검사 툴(200)은 프로세서(202) 및 프로세서(202)와 전자 통신하는 전자 데이터 저장 유닛(203)과 통신한다. 프로세서(202)는 마이크로프로세서, 마이크로컨트롤러 또는 다른 디바이스를 포함할 수 있다. SEM 또는 BBP 툴일 수 있는 웨이퍼 검사 툴(200)은 프로세서(202)에 의해 사용되는 정보를 생성할 수 있다. 프로세서(202) 및/또는 전자 데이터 저장 유닛(203)은 추가적인 정보를 수신하기 위하여 선택적으로 웨이퍼 계측 툴 또는 웨이퍼 리뷰 툴(도시되지 않음)과 전자 통신할 수 있다.
프로세서(202) 및 전자 데이터 저장 유닛(203)은 웨이퍼 검사 툴(200) 또는 다른 디바이스의 일부일 수 있다. 하나의 예에서, 프로세서(202) 및 전자 데이터 저장 유닛(203)은 독립형의 제어 유닛의 일부이거나 중앙집중 품질 제어 유닛(centralized quality control unit)의 일부일 수 있다. 다수의 프로세서(202) 또는 전자 데이터 저장 유닛(203)이 사용될 수 있다.
프로세서(202)는 실제로 하드웨어, 소프트웨어 및 펌웨어의 임의의 조합에 의하여 구현될 수 있다. 또한, 본 명세서에서 설명된 그 기능은 하나의 유닛에 의하여 수행되거나, 상이한 컴포넌트들 간에 나누어질 수 있으며, 이들 각각은 하드웨어, 소프트웨어 및 펌웨어의 임의의 조합에 의하여 차례로 구현될 수 있다. 다양한 방법 및 기능을 구현하기 위한 프로세서(202)를 위한 프로그램 코드 또는 명령어는, 전자 데이터 저장 유닛(203) 내의 메모리 또는 다른 메모리와 같은 판독 가능한 저장 매체에 저장될 수 있다.
프로세서(202)는 프로세서(202)가 출력을 수신할 수 있도록 임의의 적절한 방식으로(예를 들어, 유선 및/또는 무선 전송 매체를 포함할 수 있는 하나 이상의 전송 매체를 통하여) 웨이퍼 검사 툴(200)의 컴포넌트에 결합될(coupled) 수 있다. 프로세서(202)는 출력을 사용하여 다수의 기능을 수행하도록 구성될 수 있다.
본 명세서에서 설명된 프로세서(202), 다른 시스템(들), 또는 다른 서브시스템(들)은 개인용 컴퓨터 시스템, 이미지 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 네트워크 기기, 인터넷 기기, 또는 다른 디바이스를 포함하는 다양한 시스템의 일부일 수 있다. 서브시스템(들) 또는 시스템(들)은 또한 병렬 프로세서와 같은 당해 기술 분야에 알려진 임의의 적합한 프로세서를 포함할 수 있다. 또한, 서브시스템(들) 및 시스템(들)은 독립형의 또는 네트워크화된 툴로서 고속 프로세싱 및 소프트웨어를 갖춘 플랫폼을 포함할 수 있다.
만약 시스템이 하나가 넘는 서브시스템을 포함한다면, 이미지, 데이터, 정보, 명령어 등이 서브시스템 간에 전송될 수 있도록 상이한 서브시스템들이 서로 결합될 수 있다. 예를 들어, 하나의 서브시스템은 당해 기술 분야에 알려진 임의의 적합한 유선 및/또는 무선 전송 매체를 포함할 수 있는 임의의 적합한 전송 매체에 의하여 추가적인 서브시스템(들)에 결합될 수 있다. 둘 이상의 이러한 서브시스템은 또한 공유 컴퓨터 판독 가능 저장 매체(도시되지 않음)에 의하여 효과적으로 결합될 수 있다.
프로세서(202)는 이미징 시스템(201)의 출력 또는 다른 출력을 사용하여 다수의 기능을 수행하도록 구성될 수 있다. 예를 들어, 프로세서(202)는 웨이퍼(205)의 검사를 수행하기 위한 명령어를 전송하도록 구성될 수 있다. 다른 예에서, 프로세서(202)는 전자 데이터 저장 유닛(203) 또는 다른 저장 매체로 출력을 전송하도록 구성될 수 있다. 프로세서(202)는 본 명세서에서 설명된 바와 같이 추가로 구성될 수도 있다.
프로세서(202)는 결함 리뷰 시스템, 검사 시스템, 계측 시스템, 또는 다른 유형의 시스템의 일부일 수 있다. 이에 따라, 본 명세서에 개시된 실시예는 상이한 어플리케이션에 대하여 다소간 적합한 상이한 기능을 가지는 시스템에 대하여 다수의 방식으로 맞추어질 수 있는 몇몇의 구성을 설명한다.
프로세서(202)는 본 명세서에서 설명된 실시예들 중 임의의 것에 따라 구성될 수 있다. 프로세서(202)는 또한 이미징 시스템(201)의 출력을 사용하거나 다른 소스로부터의 이미지 또는 데이터를 사용하여 다른 기능 또는 추가적인 단계를 수행하도록 구성될 수 있다.
다른 실시예에서, 프로세서(202)는 당해 기술 분야에 알려진 임의의 방식으로 웨이퍼 검사 툴(200)의 다양한 컴포넌트 또는 서브시스템들 중 임의의 것에 통신 가능하게 결합될 수 있다. 또한, 프로세서(202)는 유선 및/또는 무선 부분을 포함할 수 있는 전송 매체에 의하여 다른 시스템으로부터 데이터 또는 정보(예를 들어, 리뷰 툴과 같은 검사 시스템, 설계 데이터 등을 포함하는 원격 데이터베이스로부터의 검사 결과)를 수신하고/수신하거나 획득하도록 구성될 수 있다. 이러한 방식으로, 전송 매체는 프로세서(202)와 웨이퍼 검사 툴(200)의 다른 서브시스템 또는 웨이퍼 검사 툴(200) 외부의 시스템 간의 데이터 링크의 역할을 할 수 있다.
일부 실시예에서, 웨이퍼 검사 툴(200)의 다양한 단계, 기능 및/또는 동작과 본 명세서에 개시된 방법은 전자 회로, 로직 게이트, 멀티플렉서, 프로그램 가능 로직 디바이스, 주문형 집적 회로(ASIC; Application Specific Integrated Circuit), 아날로그 또는 디지털 제어 장치/스위치, 마이크로컨트롤러 또는 컴퓨팅 시스템 중 하나 이상에 의하여 수행된다. 본 명세서에서 설명된 바와 같은 방법을 구현하는 프로그램 명령어는 캐리어 매체를 통하여 전송되거나 캐리어 매체에 저장될 수 있다. 캐리어 매체는 판독 전용 메모리(read-only memory), 랜덤 액세스 메모리, 자기 또는 광 디스크, 비휘발성 메모리, 솔리드 스테이트 메모리, 자기 테이프 등과 같은 저장 매체를 포함할 수 있다. 캐리어 매체는 유선, 케이블 또는 무선 전송 링크와 같은 전송 매체를 포함할 수 있다. 예를 들어, 본 개시 전반에 걸쳐 설명된 다양한 단계들은 단일 프로세서(202)(또는 컴퓨터 시스템) 또는, 대안적으로, 다수의 프로세서(202)(또는 다수의 컴퓨터 시스템)에 의하여 수행될 수 있다. 또한, 웨이퍼 검사 툴(200)의 상이한 서브시스템들은 하나 이상의 컴퓨팅 또는 로직 시스템을 포함할 수 있다. 그러므로, 상술한 내용은 본 개시에 대한 제한이 아니라 단지 예시적인 것으로 해석되어야 한다.
하나의 실시예에서, 프로세서(202)는 노이즈 맵을 생성하고 노이즈 맵을 사용하여 웨이퍼(205)를 검사하기 위하여 웨이퍼 검사 툴(200)에 명령어를 전송하도록 구성된다. 노이즈 맵은 노이즈를 억제하기 위해 세그멘테이션 마스크로서 사용된다. 노이즈 맵을 생성하는 것은 하나 이상의 픽셀에서의 하나 이상의 강도 측정값 각각에 대한 강도 통계를 결정하는 단계; 강도 통계를 하나 이상의 영역으로 그룹화하는 단계; 및 강도 통계를 하나 이상의 정렬 타겟과 함께 저장하는 단계를 포함한다.
하나의 실시예에서, 프로세서(202)는 웨이퍼 검사 툴(200) 내에 배치되거나 웨이퍼 검사 툴(200)의 일부일 수 있다.
강도 통계는 하나 이상의 강도 측정값의 범위 또는 분산일 수 있다.
프로세서(202)는 추가적인 기능을 수행하도록 구성될 수 있다. 프로세서(202)는 노이즈 맵을 설계 정보 또는 웨이퍼(205) 상의 다른 레이어로부터의 관리 영역과 같은 관리 영역과 상관시키도록 구성될 수 있다. 프로세서(202)는 또한 레시피 설정 도중 자동 영역을 생성하도록 구성될 수도 있다. 프로세서(202)는 또한 노이즈 맵을 웨이퍼(205) 상의 정렬 타겟에 적용하도록 구성될 수도 있다.
추가적인 실시예는 본 명세서에 개시된 바와 같이 웨이퍼의 검사를 위하여 프로세서에서 실행 가능한 프로그램 명령어를 저장하는 비일시적 컴퓨터 판독 가능 매체에 관한 것이다. 특히, 프로세서(202)와 같은 프로세서는 실행 가능한 프로그램 명령어를 포함하는 비일시적 컴퓨터 판독 가능 매체로 전자 데이터 저장 유닛(203)과 같은 전자 데이터 저장 매체 내의 메모리에 결합될 수 있다. 컴퓨터로 구현되는 방법은 본 명세서에 기재된 임의의 방법(들)의 임의의 단계(들)를 포함할 수 있다. 예를 들어, 프로세서(202)는 도 3의 단계 중 일부 또는 전부를 수행하도록 프로그래밍될 수 있다. 전자 데이터 저장 매체 내의 메모리는 자기 또는 광 디스크, 자기 테이프, 또는 당해 기술 분야에 알려진 임의의 다른 적절한 비일시적 컴퓨터 판독 가능 매체와 같은 저장 매체일 수 있다.
프로그램 명령어는 특히 절차 기반(procedure-based) 기술, 컴포넌트 기반 기술 및/또는 객체 지향 기술을 포함하는 임의의 다양한 방식으로 구현될 수 있다. 예를 들어, 프로그램 명령어는 액티브X(ActiveX) 컨트롤, C++ 객체, 자바빈(JavaBeans), 마이크로소프트 파운데이션 클래스(MFC; Microsoft Foundation Classes), 스트리밍 SIMD(Single Instruction Multiple Data; 단일 명령 다중 데이터 처리) 확장 또는 다른 원하는 기술이나 방법을 사용하여 구현될 수 있다.
방법의 각 단계는 본 명세서에서 설명된 바와 같이 수행될 수 있다. 방법은 또한 본 명세서에서 설명된 프로세서 및/또는 컴퓨터 서브시스템(들) 또는 시스템(들)에 의하여 수행될 수 있는 임의의 다른 단계(들)를 포함할 수 있다. 단계들은 하나 이상의 컴퓨터 시스템에 의하여 수행될 수 있으며, 이는 본 명세서에서 설명된 임의의 실시예에 따라 구성될 수 있다. 또한, 상술한 방법은 본 명세서에서 설명된 임의의 시스템 실시예에 의하여 수행될 수 있다.
비록 본 개시가 하나 이상의 특정한 실시예와 관련하여 설명되었을지라도, 본 개시의 범위를 벗어나지 않고 본 개시의 다른 실시예들이 만들어질 수 있다는 것이 이해될 것이다. 따라서, 본 개시는 첨부된 청구범위 및 이의 합리적인 해석에 의하여만 제한되는 것으로 간주된다.
Claims (20)
- 시스템에 있어서,
웨이퍼 검사 툴로서,
이미징 시스템; 및
웨이퍼를 고정하도록 구성된 척
을 포함하는, 상기 웨이퍼 검사 툴; 및
상기 이미징 시스템과 전자 통신하는 프로세서로서, 상기 프로세서는 노이즈 맵 - 상기 노이즈 맵은 강도 통계들을 위치의 함수로서 나타냄 - 을 생성하도록 구성되고, 상기 노이즈 맵을 생성하는 것은,
하나 이상의 픽셀에서의 하나 이상의 강도 측정값 각각에 대해 강도 통계들을 결정하고;
히스토그램, 다중 가우스 알고리즘(multi-Gaussian algorithm), 또는 클러스터링 알고리즘 중 하나를 사용하여, 상기 강도 통계들을 두 개 이상의 영역들로 그룹화하고;
상기 두 개 이상의 영역들에서의 상기 웨이퍼의 설계(design)를 평가하고;
레거시 관리 영역 또는 설계 관리 영역을 상기 설계로 오버레이하고;
상기 두 개의 이상의 영역들에 적어도 두 개의 강도 통계 임계값(threshold)들을 적용하고 - 상기 적어도 두 개의 강도 통계 임계값들은 상기 두 개 이상의 영역들에서의 상기 웨이퍼의 설계에 기초하여 적용되고, 상기 적어도 두 개의 강도 통계 임계값들은 상기 웨이퍼 상의 메모리 영역과 상기 웨이퍼 상의 로직 영역 간에 구별됨 - ;
상기 강도 통계들을 저장하는 것
을 포함하는, 상기 프로세서
를 포함하고,
상기 프로세서는 또한,
상기 노이즈 맵을 사용하여 관리 영역들을 생성하고 - 상기 노이즈 맵은 상기 관리 영역들을 생성할 때 노이즈를 억제하기 위해 세그멘테이션 마스크로서 사용되며, 상기 관리 영역들 중 두 개에서의 강도 통계들은 서로 다름 - ;
노이즈 레벨에 기초하여 그리고 상기 관리 영역들에서의 강도 통계들이 상기 강도 통계 임계값들 중 각각의 것을 초과하는지 여부에 기초하여, 상기 관리 영역들을 분리하며;
상기 관리 영역들을 사용하여 상기 웨이퍼를 검사하도록 상기 웨이퍼 검사 툴에 명령어를 전송하도록
구성되는 것인 시스템. - 제1항에 있어서, 상기 프로세서는 상기 웨이퍼 검사 툴 내에 배치되는 것인 시스템.
- 제1항에 있어서, 상기 강도 통계들은 상기 하나 이상의 강도 측정값의 범위인 것인 시스템.
- 제1항에 있어서, 상기 강도 통계들은 상기 하나 이상의 강도 측정값의 분산인 것인 시스템.
- 제1항에 있어서, 상기 프로세서는 또한, 상기 노이즈 맵을 설계 정보와 상관시키고, 상기 설계 정보를 사용하여 뉴슨스(nuisance) 결함들을 분리하도록 구성되는 것인 시스템.
- 제1항에 있어서, 상기 프로세서는 또한, 상기 관리 영역들 중 하나에 속한 픽셀들만이 함께 그룹화되도록 상기 노이즈 맵을 상기 관리 영역들과 상관시키도록 구성되는 것인 시스템.
- 제6항에 있어서, 상기 관리 영역은 상기 웨이퍼 상의 상이한 레이어로부터의 것인 시스템.
- 제1항에 있어서, 상기 프로세서는 또한, 레시피 설정 도중에 자동 영역을 생성하도록 구성되는 것인 시스템.
- 제1항에 있어서, 상기 프로세서는 또한, 상기 노이즈 맵을 상기 웨이퍼 상의 정렬 타겟에 적용하도록 구성되는 것인 시스템.
- 웨이퍼를 검사하는 방법에 있어서,
프로세서를 사용하여 노이즈 맵 - 상기 노이즈 맵은 강도 통계들을 위치의 함수로서 나타냄 - 을 생성하는 단계로서, 상기 노이즈 맵을 생성하는 단계는,
상기 프로세서에서 하나 이상의 픽셀에서의 하나 이상의 강도 측정값을 수신하는 단계;
각각의 측정값에 대해 강도 통계들을 결정하는 단계;
히스토그램, 다중 가우스 알고리즘(multi-Gaussian algorithm), 또는 클러스터링 알고리즘 중 하나를 사용하여, 상기 강도 통계들을 두 개 이상의 영역들로 그룹화하는 단계;
상기 두 개 이상의 영역들에서의 상기 웨이퍼의 설계(design)를 평가하는 단계;
레거시 관리 영역 또는 설계 관리 영역을 상기 설계로 오버레이하는 단계;
상기 두 개의 이상의 영역들에 적어도 두 개의 강도 통계 임계값(threshold)들을 적용하는 단계 - 상기 적어도 두 개의 강도 통계 임계값들은 상기 두 개 이상의 영역들에서의 상기 웨이퍼의 설계에 기초하여 적용되고, 상기 적어도 두 개의 강도 통계 임계값들은 상기 웨이퍼 상의 메모리 영역과 상기 웨이퍼 상의 로직 영역 간에 구별됨 - ;
상기 강도 통계들을 저장하는 단계
를 포함하는 것인, 상기 노이즈 맵을 생성하는 단계;
상기 노이즈 맵을 사용하여 관리 영역들을 생성하는 단계 - 상기 노이즈 맵은 상기 관리 영역들을 생성할 때 노이즈를 억제하기 위해 세그멘테이션 마스크로서 사용되며, 상기 관리 영역들 중 두 개에서의 강도 통계들은 서로 다름 - ;
노이즈 레벨에 기초하여 그리고 상기 관리 영역들에서의 강도 통계들이 상기 강도 통계 임계값들 중 각각의 것을 초과하는지 여부에 기초하여, 상기 관리 영역들을 분리하는 단계; 및
웨이퍼 검사 툴로 상기 웨이퍼의 상기 관리 영역들을 검사하는 단계
를 포함하는, 웨이퍼 검사 방법. - 제10항에 있어서, 상기 강도 통계들은 상기 하나 이상의 강도 측정값의 범위인 것인 웨이퍼 검사 방법.
- 제10항에 있어서, 상기 강도 통계들은 상기 하나 이상의 강도 측정값의 분산인 것인 웨이퍼 검사 방법.
- 제10항에 있어서, 상기 노이즈 맵을 설계 정보와 상관시키고, 상기 설계 정보를 사용하여 뉴슨스(nuisance) 결함들을 분리하는 단계를 더 포함하는 웨이퍼 검사 방법.
- 제10항에 있어서, 상기 관리 영역들 중 하나에 속한 픽셀들만이 함께 그룹화되도록 상기 노이즈 맵을 관리 영역과 상관시키는 단계를 더 포함하는 웨이퍼 검사 방법.
- 제14항에 있어서, 상기 관리 영역은 상기 웨이퍼 상의 상이한 레이어로부터의 것인 웨이퍼 검사 방법.
- 제10항에 있어서, 레시피 설정 도중 자동 영역을 생성하는 단계를 더 포함하는 웨이퍼 검사 방법.
- 제10항에 있어서, 상기 노이즈 맵을 상기 웨이퍼 상의 정렬 타겟에 적용하는 단계를 더 포함하는 웨이퍼 검사 방법.
- 제10항에 있어서, 상기 노이즈 맵은 단일 다이를 위한 것이고,
상기 검사 단계는 다이 대 다이(die-to-die) 검사인 것인 웨이퍼 검사 방법. - 컴퓨터 판독 가능 프로그램이 저장되어 있는 비일시적 컴퓨터 판독 가능 저장 매체에 있어서,
상기 컴퓨터 판독 가능 프로그램은 제10항의 단계들을 수행하도록 구성되는 것인 컴퓨터 판독 가능 저장 매체. - 삭제
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201762526916P | 2017-06-29 | 2017-06-29 | |
| US62/526,916 | 2017-06-29 | ||
| US15/969,229 US11295432B2 (en) | 2017-06-29 | 2018-05-02 | Broad band plasma inspection based on a nuisance map |
| US15/969,229 | 2018-05-02 | ||
| PCT/US2018/040175 WO2019006230A1 (en) | 2017-06-29 | 2018-06-29 | INSPECTION OF WIDEBAND PLASMA BASED ON A NUISANCE CARD |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200014443A KR20200014443A (ko) | 2020-02-10 |
| KR102589631B1 true KR102589631B1 (ko) | 2023-10-13 |
Family
ID=64738994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207002659A KR102589631B1 (ko) | 2017-06-29 | 2018-06-29 | 뉴슨스 맵에 기반한 광대역 플라즈마 검사 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11295432B2 (ko) |
| KR (1) | KR102589631B1 (ko) |
| CN (1) | CN110741466B (ko) |
| TW (1) | TWI785065B (ko) |
| WO (1) | WO2019006230A1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080250384A1 (en) * | 2006-12-19 | 2008-10-09 | Brian Duffy | Systems and methods for creating inspection recipes |
| US20090037134A1 (en) * | 2007-07-30 | 2009-02-05 | Ashok Kulkarni | Semiconductor device property extraction, generation, visualization, and monitoring methods |
| US20130188859A1 (en) * | 2012-01-20 | 2013-07-25 | Kla-Tencor Corporation | Segmentation for Wafer Inspection |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781688B2 (en) | 2002-10-02 | 2004-08-24 | Kla-Tencor Technologies Corporation | Process for identifying defects in a substrate having non-uniform surface properties |
| US9002497B2 (en) | 2003-07-03 | 2015-04-07 | Kla-Tencor Technologies Corp. | Methods and systems for inspection of wafers and reticles using designer intent data |
| US6828571B1 (en) | 2003-09-17 | 2004-12-07 | Kla-Tencor Technologies Corporation | Apparatus and methods of controlling surface charge and focus |
| US8126255B2 (en) | 2007-09-20 | 2012-02-28 | Kla-Tencor Corp. | Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions |
| US7756658B2 (en) | 2008-05-14 | 2010-07-13 | Kla-Tencor Corp. | Systems and methods for detecting defects on a wafer and generating inspection results for the wafer |
| US8000922B2 (en) | 2008-05-29 | 2011-08-16 | Kla-Tencor Corp. | Methods and systems for generating information to be used for selecting values for one or more parameters of a detection algorithm |
| US8559001B2 (en) * | 2010-01-11 | 2013-10-15 | Kla-Tencor Corporation | Inspection guided overlay metrology |
| US10127652B2 (en) | 2014-02-06 | 2018-11-13 | Kla-Tencor Corp. | Defect detection and classification based on attributes determined from a standard reference image |
| US9262821B2 (en) | 2014-05-12 | 2016-02-16 | Kla-Tencor Corp. | Inspection recipe setup from reference image variation |
| CN107407691B (zh) * | 2015-01-22 | 2021-07-27 | 贝克顿迪金森公司 | 用于单细胞中核酸靶标的分子条码化的装置和系统 |
-
2018
- 2018-05-02 US US15/969,229 patent/US11295432B2/en active Active
- 2018-06-28 TW TW107122221A patent/TWI785065B/zh active
- 2018-06-29 KR KR1020207002659A patent/KR102589631B1/ko active IP Right Grant
- 2018-06-29 CN CN201880038770.1A patent/CN110741466B/zh active Active
- 2018-06-29 WO PCT/US2018/040175 patent/WO2019006230A1/en active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080250384A1 (en) * | 2006-12-19 | 2008-10-09 | Brian Duffy | Systems and methods for creating inspection recipes |
| US20090037134A1 (en) * | 2007-07-30 | 2009-02-05 | Ashok Kulkarni | Semiconductor device property extraction, generation, visualization, and monitoring methods |
| US20130188859A1 (en) * | 2012-01-20 | 2013-07-25 | Kla-Tencor Corporation | Segmentation for Wafer Inspection |
Also Published As
| Publication number | Publication date |
|---|---|
| US11295432B2 (en) | 2022-04-05 |
| TW201905476A (zh) | 2019-02-01 |
| CN110741466A (zh) | 2020-01-31 |
| US20190005638A1 (en) | 2019-01-03 |
| WO2019006230A1 (en) | 2019-01-03 |
| KR20200014443A (ko) | 2020-02-10 |
| TWI785065B (zh) | 2022-12-01 |
| CN110741466B (zh) | 2023-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11275361B2 (en) | Systems and methods for predicting defects and critical dimension using deep learning in the semiconductor manufacturing process | |
| JP2022507543A (ja) | 画素レベル画像定量のための深層学習式欠陥検出及び分類方式の使用 | |
| JP2017523390A (ja) | 検査のための高解像度フルダイイメージデータの使用 | |
| US10504213B2 (en) | Wafer noise reduction by image subtraction across layers | |
| US10402963B2 (en) | Defect detection on transparent or translucent wafers | |
| US10692690B2 (en) | Care areas for improved electron beam defect detection | |
| TWI617816B (zh) | 晶圓的可適性電性測試 | |
| WO2019006222A1 (en) | SYSTEMS AND METHODS FOR PREDICTING DEFECTS AND CRITICAL DIMENSION USING DEEP LEARNING IN A SEMICONDUCTOR MANUFACTURING PROCESS | |
| KR102719204B1 (ko) | 노이즈 특성에 기초한 서브케어 영역의 클러스터링 | |
| KR102201122B1 (ko) | 민감도 개선 및 뉴슨스 억제를 위해 로직 및 핫스팟 검사에서 z-층 컨텍스트를 사용하는 시스템 및 방법 | |
| KR102589631B1 (ko) | 뉴슨스 맵에 기반한 광대역 플라즈마 검사 | |
| US12165306B2 (en) | Segmentation of design care areas with a rendered design image | |
| CN109690750B (zh) | 用于散焦检测的方法、非暂时性计算机可读媒体和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20200128 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20210526 Comment text: Request for Examination of Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20221230 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20230710 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20231011 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20231011 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration |