CN1384538A - 半导体集成电路的不良检测方法和不良检测装置 - Google Patents
半导体集成电路的不良检测方法和不良检测装置 Download PDFInfo
- Publication number
- CN1384538A CN1384538A CN02123333A CN02123333A CN1384538A CN 1384538 A CN1384538 A CN 1384538A CN 02123333 A CN02123333 A CN 02123333A CN 02123333 A CN02123333 A CN 02123333A CN 1384538 A CN1384538 A CN 1384538A
- Authority
- CN
- China
- Prior art keywords
- bad
- mentioned
- characteristic quantity
- pattern
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
Landscapes
- Immunology (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Pathology (AREA)
- Health & Medical Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
一种不良图案检测方法和不良图案检测装置,高灵敏度地自动检测出不良图案以及预先未假定的不良图案。通过将半导体集成电路的不良图案重叠在表示其对称性或周期性的重复单位上来进行强调后,作为特征量自动检测出。通过对照表示空间地偏开存在的不良的偏离程度的特征量和表示预先假定的存在不良图案的特征量,自动检测出预先未假定的不良图案的存在。在由以2个以上的特征量为分量的矢量构成的多矢量空间中,在上述多矢量空间内设定针对1个不良模式的区域。通过对照上述区域和以上述特征量为分量的矢量,可判断上述不良模式的存在。
Description
技术领域
本发明涉及半导体集成电路的不良分析,尤其涉及从测试信息自动分类不良图案的不良检测方法和不良检测装置。
背景技术
随着近年来半导体器件的微型化,各种处理引起的不良显著起来。作为改善处理的对策,使用在晶片处理工序之后立即进行的晶片测试结果。在DRAM等的情况下,用晶片面上的映射显示(文件位图)表示表示不良比特的未知的测试信息。从不良比特的排布(图案)判断是否存在问题处理装置固有的图案。以往,该判断由人通过直接目测文件位图来进行。此时,不仅缺乏客观性、定量性,而且难以对批量产品作前面检查。因此,尝试由计算机自动进行该判断。将文件位图作为图像或数值数据读入计算机内,自动判定比特的排布是单独的(单比特不良)、线状(成组成行不良)的、还是十字或面状的。或者也可判断面内分布(中央、定向板(oriention flat)侧等)。
如上那样,原来自动判别的不良图案是不良的基本要素的情况居多,在特定问题处理装置时,将该基本要素与过去的数据库对照或介入人类的判断,需要与装置引起的图案对应。但是,从特定问题处理装置的立场看,通过提取不良图案的基本要素使得灵敏度降低,成品率越降低,越出现不能检测出并非明显化的不良图案的问题。
构成自动提取系统时,有不能自动检测出预先未假定的图案的问题出现。
发明内容
本发明鉴于上述问题作出,目的是提供一种不良图案检测方法和不良图案的检测装置,可高灵敏度地自动检测出不良图案以及预先未假定的不良图案。
第一发明中,为达到上述目的,提供一种半导体集成电路的不良检测方法,其特征在于具有:提取半导体晶片上形成的集成电路的不良的位置信息的第一工序;按上述半导体晶片面内的空间重复单位重叠上述位置信息的第二工序;从通过该重叠计算出的数据算出表示空间重复性不良的程度的特征量的第三工序。可高灵敏度地自动检测出不良图案以及预先未假定的不良图案。第一发明在以2个以上的特征量为分量的矢量构成的多矢量空间中,在上述多矢量空间内设定针对1个不良模式的区域,通过对照上述区域和以上述特征量为分量的矢量,可判断上述不良模式的存在。
第二发明中,为达到上述目的,提供一种半导体集成电路的不良检测装置,其特征在于具有:提取半导体晶片上形成的集成电路的不良的位置信息的第一计算部;按上述半导体晶片面内的空间重复单位重叠上述位置信息的第二计算部;从通过该重叠计算出的数据算出表示空间重复性不良的程度的特征量的第三计算部。可高灵敏度地自动检测出不良图案以及预先未假定的不良图案。
附图说明
图1是曝光引起不良的自动检测流程图;
图2是存在曝光处理引起的不良的晶片的不良比特分布图;
图3是说明按不良数目信息的曝光单位重叠的方法的晶片平面图;
图4是按曝光单位重叠的不良数目分布图和和1维曲线化的图;
图5是表示计算出特征量的加权平均系数的图;
图6是说明对想检测出的不良图案的重复单位判断为异常的图案的晶片平面图;
图7是表示不良比特分布图案和曝光引起不良特征量的分布图;
图8是曝光处理引起不良图案的自动检测装置的框图;
图9是外周不良的自动检测流程图;
图10是外周不良存在的晶片的不良比特分布图;
图11是说明按不良数目信息的同心圆单位的重叠方法的晶片平面图;
图12是不良数目的晶片面内半径方向分布图;
图13是表示不良比特分布图案和外周不良特征量的分布图
图14是曝光引起和外周不良图案的自动检测装置的框图;
图15是自动检测出预先未假定的不良图案的流程图;
图16是存在预先未假定的不良图案的晶片的不良比特分布图;
图17是预先未假定的不良图案的自动检测装置的框图;
图18是表示图17的装置的不良图案的判定结果的分布图;
图19是表示将曝光单位的重复单位信息输入到图17的装置的形式的图;
图20是图17的装置将按曝光单位重叠的数据输出的形式的图;
图21是表示将按同心圆单位的重复单位信息输入到图17的装置的形式的图;
图22是图17的装置将按同心圆单位重叠的数据输出的形式的图;
图23是表示不良图案对成品率的影响度的计算程序的流程图;
图24是表示计算不良图案对成品率的影响度的装置的框图;
图25是表示特定不良图案的发生原因的程序的流程图;
图26是表示特定不良图案的发生原因的装置的框图;
图27是对照装置履历和特征量求出的度数分布图;
图28是对照QC数据和特征量求出的散布图;
图29是晶片中央曝光引起不良的不良比特的分布图;
图30是表示曝光引起不良的晶片面内分布和特征量的图;
图31是特征量空间的曝光引起不良的面内分布的分类图;
图32是校正因特征量空间的面内分布引起的曝光引起不良的判定阈值的图;
图33是曝光引起不良和芯片性不良的不良比特的分布图;
图34是表示芯片性不良的特征量的定义方法的图;
图35是说明通过特征量对芯片性不良作检测的图;
图36是曝光引起不良和曝光引起不良对芯片性不良的特征量的分布图;
图37是说明没有特征量空间的曝光引起不良的芯片性不良时的检测方法的图;
图38是说明包含存在特征量空间的曝光引起不良的部分芯片性不良的区域时的检测方法的图;
图39是说明通过与特征量空间内的距离相关的线性插值来决定格点上的标量化特征量的方法的图;
图40是表示表示特征量空间的发射(shot)性不良整体的区域的图;
图41是表示特征量空间内设定的格点的图;
图42是说明进行插值的格点的设定方法的图;
图43是表示特征量空间中定义的发射性不良整体的标量特征量的等高线图;
图44是说明计算出表示面内均匀的曝光引起不良的标量化特征量的格点的设定方法的图。
具体实施方式
下面参考附图说明发明的实施例。
首先,参考图1到图8说明第一实施例。
该实施例自动检测半导体集成电路制作中的曝光处理引起的不良。图1是表示其程序的流程图。图2是DRAM的晶片处理结束后测试半导体晶片(下面叫做晶片)上的各芯片中的各比特的晶片的平面图。打黑点的位置表示不良比特。为点的浓淡规则的带状。图2所示的A区域表示曝光图案的烧灼单位。不良比特以曝光单位作为周期重复浓淡,是曝光引起的不良。认为图2是晶片整个面上包含1比特单位的信息,但曝光引起不良图案按芯片大小的数量级存在,以不损失图案形状的程度减少信息也不会有问题。因此,本发明中,如图2所示的C区域那样,将1个芯片内分割为小的分割单位,求出每个分割单位的不良数目之和,从该不良数目信息自动提取曝光引起的图案。
接着,为强调曝光单位的周期性,进行按曝光单位重叠晶片整个面的不良数目信息的处理。图3是表示该状态的晶片的平面图。对于各曝光单位,相加对应的分割单位,即位于相互排布重叠的位置处的分割单位的不良数目。计算在各曝光单位内的分割单位中存在不良信息数目的个数。对所有曝光单位进行该操作后,将对每个分割单位相加得到的不良数目除以存在不良数目信息的个数,求出平均不良数目。通过该重叠处理,可进行不良数目信息欠缺的芯片、除去晶片端不存在的芯片的总计。得到的重叠数据如图4所示。图4通过不良比特位置的重叠来显示,但可得到每个分割单位的平均不良数目。
接着,将重叠的数据在图4所示的相互垂直的x,y方向上进行1维曲线化。Y方向的1维曲线yi(i=1,2,….ny,ny是曝光单位的y方向的分割数)按下面的式(公式1)求出。
(公式1)
f(x,y)是位于曝光单位内的(x,y)位置处的分割单位的平均不良数目,nx是曝光单位的x方向分割数。同样也是x方向的1维分布曲线。
得到的1维曲线如图4所示。曝光单位有周期性,则各曲线中应出现几个规律性。因此,求出下面的4个参数。
(a)自相关函数Rac(k)
(b)突起宽度L0
(c)横穿次数
(d)cos相关函数
(a)作为挪动量(即突起)k的函数求出。即,将曲线看作时间序列{t1,t2,…,tN}由下式算出。平均用下面的式(公式2)表示。(公式2) 自己共分散用下面的式(公式3)表示。(公式3) 自相关函数用下面的式(公式4)表示。
(公式4)
Rac(k)Ck/C0
(b)用1次式近似求出部分Rac(k)。具体说,在Rac(0)(=1)的点与Rac=0.5的点之间外插来将Rac=0的突起作为L0。(c)是从曲线的平均值μ计算曲线横穿μ的次数。(d)是首先用1次式近似1维曲线并用1次式和剩余成分的和表示1维曲线。这对应于将1维曲线分割为方向(trend)分量和周期分量。接着,求出在近似1维曲线的周期分量中相加的最小次数的多项式,作为多项式中最相近的cos函数和曲线的周期分量的相关函数求出。多项式的次数为10次、9次、8次和减去次数时多项式和曲线的周期分量的相对相关系数(10次多项式的相关系数为1)的减少率初次超出10%这前的次数。
作为(b),Rac(k)初次为0的k可作为突起宽度。或者用多项式近似Rac(k),可从多项式为0的点求出突起宽度。作为(c),求出曲线的中值和横穿最大值与最小值的中间值的次数。
接着,将各参数在0到1之间规格化,并且对应于越近似1,曝光引起不良越多地产生的状态。下面说明规格化的程序。(a)包含于(b)中,因此在特征量中不使用。(b)表示值越大曲线中越存在规则性,即曝光引起不良越多地存在。因此,L0在曝光单位的x,y各方向的分割数的40%以上时为1,在L0≤1时为0,其间进行线性插值。(c)表示值越大曲线越不规则,即曝光引起不良的存在越少。因此,横穿次数在曝光单位的x,y各方向的分割数的30%以上时为0,横穿次数在1以下时为1,其间进行线性插值。(d)表示越近似1,曲线中越存在规则性,即曝光引起不良越多地存在。因此,原样使用0以上1以下的值,在小于0是置换为0。
规格化不必要限于从0到1,可对应于多个直线上的连续的封闭区间。按曝光引起的不良图案越多地存在值越小来采用。该情况下,可对判定有无下面记述的不良图案存在的条件进行反转。
接着取规格化的参数的加权平均,求出曝光单位的x,y方向的特征量。加权平均的系数考虑曝光方式决定。该实施例的曝光处理中,边使十字线(reticule)和晶片同步移动边使用曝光的扫描曝光,在图4中x方向对应扫描方向。扫描方向上考虑扫描中的稳定性引起的不良数目变动,考虑该变化可按cos函数近似。另一方面,与扫描垂直的缝隙方向(slit方向)中考虑光学系统的畸变等引起的偏差,认为横穿次数表示其状态。以上使用图5所示的系数算出特征量。
但是,如图6所示B区域,存在仅特定的1个芯片的不良数目比周围芯片突出的情况。这背离了该实施例中检测的曝光引起的图案,成为自动检测的障碍。因此,检测这样的芯片(下面叫做孤立芯片),在重叠处理之前从计算中去除该芯片。晶片整个面的每个芯片的不良数目为Ci(i=1,2,…n,n是芯片数)。Ci的最大值为Cmax。Ci的中值为Cmed。Cmax的周围的8个芯片的不良数目为Cj(j=1,2,…8)。这里,满足式(公式5)时,将Cmax判断为孤立芯片,该区域从计算出去除。
(公式5)
Cmax/Cmed>100且
Cmax/Cj>10(j=1,2,…,8)
对这样的空间重复单位判断为异常的区域不限于孤立芯片,一般地也可考虑想检测出的不良图案的周期性紊乱的区域。每次确认这种区域的存在时,追加去除该区域的处理。
通过以上程序求出表示曝光引起的不良图案存在的程度的特征量。对于几个不同图案存在的晶片,图7表示求出本特征量的结果。可知在曝光引起的不良图案确实存在的晶片中,特征量为接近1的大值。不良图案随机的晶片中,特征量为0附近的小值。以约0.4座位阈值,判断有无曝光引起的不良图案。由于扫描方向、缝隙方向的不良图案不同,各方向的特征量的值大小不同。
图8是该实施例的方法构成的装置的框图。作为输入,使用晶片ID信息、测试信息和重复单位信息。晶片ID信息包含用于识别晶片的序号。测试信息包含晶片面上的芯片坐标和各芯片内预先设定的每个分割单位的不良数目信息。重复单位信息包含按曝光单位重叠晶片面上的芯片所需的曝光单位,即发射的信息。计算机①中提供根据图1的程序计算特征量的程序。之后结果输出到数据库A中。数据库A中写入晶片信息、特征量和有无曝光引起不良图案的判断结果。
作为测试信息使用不良比特的芯片坐标和地址信息时,作为重复单位的重叠处理,可使用逻辑和。另一方面,若采取逻辑积,则可检测出掩膜的公共缺陷。
如上所述,通过使用该实施例的方法可自动检测出曝光引起不良图案的存在。
接着,参考图9到图14说明第二实施例。
该实施例自动提取在半导体集成电路的不良面内分布中,尤其晶片外周附近不良增多的图案。图9是表示该程序的流程图。图10是在DRAM的晶片处理结束后测试晶片上的各芯片中的各比特。该晶片的情况下,尤其是外周附近产生很多不良,推测存在与第一实施例不同的不良原因。因此,使用与第一实施例相同的每个分割单位的不良数目信息,自动提取这样的外周不良。
首先,作为成为自动检测的障碍的图案,删除孤立芯片的不良信息。接着,如图11所示,设定同心圆状的重复图案。求出各同心圆包围的环状区域内的不良数目信息的平均值。通过该操作,如图12所示,得到不良数目的半径方向分布。
接着,将不良数目的半径方向分布参数化。如图12所示,设晶片半径为r时,半径位置在0以上r/2以下的区域的平均不良数目为m1、在r/2以上r以下的区域的平均不良数目为m2时,参数k按k=m2/m1求出。
接着,将参数k规格化,作为外周不良的特征量。k<1时的特征量为0、k>2.0时特征量为1,其间进行线性插值。
通过以上程序求出用于自动提取外周不良的特征量。对于几个不同图案存在的晶片,图13表示求出本特征量的结果。在外周不良数目确实增多的晶片中,特征量为接近1的大值。另一方面,不良图案随机的晶片中,特征量为0附近的小值。
图14是将该实施例的方法追加到图8的装置的装置的框图。作为输入追加用于提取外周不良图案的同心圆图案信息。计算机①中除图1的程序外,追加图9所示的程序。作为输出将判断结果输出到数据库A。
如上所述,通过使用该实施例的方法可自动检测出外周不良图案的存在。
接着参考图15到图22说明第三实施例。
该实施例自动提取在半导体集成电路的不良面内分布中,自动检测出预先未假定的图案。也说明登录新的图案的方法。
图15是表示该程序的流程图。图16是在DRAM的晶片处理结束后测试晶片上的各芯片中的各比特的平面图。该晶片的情况下,不良比特纵向并排的图案显著。该不良图案与第一实施例和第二实施例中作为自动检测对象的图案不对应。这种情况下,尝试自动检测未知图案的出现。
特愿2000-249718中求出表示空间地偏开存在的不良的存在的特征量(下面叫做分组因子)。用表示空间上随机的泊松分布和表示产生偏差的负的二项分布的重叠来表示不良数目的分布,负的二项分布的成分越多表示越多地产生偏差。根据该方法,求出芯片单位的不良数目,求出其度数分布。用泊松分布和负的二项分布的重叠来近似度数分布,求出各分布的加权Wp,Wnb,将Wnb作为分组因子。Wp+Wnb=100%,Wnb越大,表示空间偏差越大。图16的情况下,Wnb为14%,变为相当大的值。因此,不能判断是怎样的图案,但可检测出存在几个未知的图案。
第一和第二实施例以及按上述的程序构成的装置的框图如图17所示。其以图14的装置为基础追加并改造下面的功能。计算机①中从输入的测试信息计算分组因子Wnb。Wnb进行数据库化并且进行反馈,与如第一和第二实施例所述的表示预先登录的图案的存在的特征量的判断结果进行对照。预先登录的图案的特征量全部在阈值以下并且分组因子在阈值以上时,计算机①判断为存在未知图案,将该信息输出到数据库0中。
对于存在几个不良图案的晶片,图18表示图17的装置进行判断的结果。计算机①计算分组因子Wnb、曝光引起不良的特征量S(S指示扫描方向和缝隙方向的特征量中大的一个)以及外周不良的特征量P。图18的A项是纵向型图案未登录。S,P小,但Wnb大,判断为未知图案。图18的B项是随机的不良分布。Wnb,S,P全部都小,判断为随机分布。图18的C项和D项是各曝光引起、外周不良图案登录完成,Wnb增大的同时,对应的各个图案的特征量也增大,对图案进行判断。
数据库0中记录未知图案的出现,则如图17的D所示,向装置追加用于检测出该图案的重复图案信息和特征量计算程序。也可增加通过该操作的重复进行自动判断的不良图案。
为简便地进行新的图案登录,图17的装置中,具有下面的功能。输入计算机①的重复单位的形式如下面的式(公式6)那样统一。
(公式6)
重复单位信息={A,Ca1}
单位信息A={A1,A2…An}
A1={J11,J12,…A1m1}
A2={J21,J22,…A2m2}
.
.
An={Jn1,Jn2,…Anmn}
这里,重复单位A表示覆盖晶片整个面的重复单位整体的集合。Ai是其要素,表示进行重叠处理的晶片上的分割单位的集合。Jij表示属于Ai的第j个晶片上的分割单位的位置。例如,测试信息用芯片坐标和与芯片内坐标相对的不良数目信息提供时,Jij也用相同形式的芯片坐标和芯片内坐标构成。
Ca1是重叠处理时的运算指定。运算中可指定相加、平均、逻辑和、逻辑积。计算机①参考{A,Ca1}对属于Ai的所有晶片上的分割单位的不良信息实施运算Ca1,将其结果作为Di输出。对所有Ai都进行这个过程。即,重叠处理的结果用下面的式(公式7)的形式输出。
(公式7)
D={D1,D2,…Dn}
计算机①在进行重叠处理之前,去除预先登录的异常数据(该实施例中是孤立芯片)。
提供给计算机①的程序在主程序中配置重叠处理、数据库处理和分组因子计算功能,将计算个别的不良图案的特征量的处理作为子程序独立出来。用户对于计算机①按子程序的形式记述从主程序生成的D算出特征量的程序。即,将D作为输入,输出下面的式(公式8)表示的特征量的集合C。
(公式8)
C={C1,C2,…,CL}
特征量可以是标量,可以是L维的矢量。图案有无的判断结果也施加到返回值。
计算机①的主程序中,自动将来自用户制作的子程序的返回值C和有无图案的判断结果数据库化。
按具体例子说明时,在第一实施例的情况下,如图19所示,通过曝光单位的排布而相互重叠的分割单位为Ai,作为运算处理指定平均。这样,计算机①如图20所示,输出曝光单位内的每个分割单位的平均不良数目Di。之后,根据第一实施例的程序,用计算机①中内置的子程序从Di计算特征量Ci,结果写入数据库A中。
第二实施例的情况下,如图21所示,环状的各区域为Ai,作为运算处理指定平均。这样,计算机①如图22所示,输出每个环状的区域的平均不良数目Di。下面的处理与上述相同。
第三实施例中新看到的图16的不良图案的情况下,现阶段分类为未知图案。仅该例难以判断,但若存在几个装置引起的原因,应存在面内对称性。观察对称性,将其作为重复单位定义A={A1,A2,…An},追加特征量计算的子程序,以后可作为已知图案进行自动分类。
即,可以说本发明用重叠处理强调对称性。对称性不存在的不良图案,例如因人为的失误在晶片上产生不规则的形状的伤痕时,因没有对称性,不进行重叠的强调处理,成为特征量计算对象的数据是晶片整个面的不良数目信息本身。但是,因机械的不恰当在某特定方向产生伤痕时,可进行在该方向重叠的处理,本发明有效。例如,因化学机械研磨(CMP)的不恰当而产生的伤痕也存在与处理的处理特征对应的对称性,本发明的方法有效。或者说,2种以上的不良图案同时存在时,也可设定表示该对称性的重叠区域。
另外具有按每个区域划分处理晶片面的处理装置。第一实施例的曝光装置是典型的装置,但此外可举出激光退火装置。通过激光束形状和x-y台(stage)的移动决定处理单位。例如,按数个芯片单位进行激光退火的装置的情况下,该装置引起的不良图案将作为激光照射单位的数个芯片作为周期出现。此时,可将该数个芯片作为重复单位进行重叠处理。或者,也有用点状的激光束扫描晶片面的情况。此时,将扫描的行进方向(或返回方向)上的区域作为重复单位。另外,有时单向扫描线状射束。此时,线状射束的1个扫描区域可作为重复单位。这样,通过将处理装置的晶片面内处理单位作为重复单位可强调装置引起的不良图案。
即,半导体集成电路的不良图案多的情况下,由于存在几个对称性、周期性的情况居多,本发明的方法也有效。
如上所述,通过使用该实施例的方法,可自动检测出未登录的图案,可容易地进行该登录。
接着,参考图23和图24说明第四实施例。
该实施例通过对照使用第一到第三实施例的方法自动分类的半导体集成电路的不良图案和成品率信息算出各不良图案对成品率的影响度。
图23是表示该实施例的程序的流程图。实现该实施例的功能的装置的框图如图24所示。图24的装置通过数据库A、数据库0和分组因子数据库连接于图17的装置。图17的装置中,登录不良图案从图案1到图案N的N种。计算机②参考数据库A,计算图案i的发生频度fi。参考成品率信息算出判断为存在图案i的所有晶片的平均成品率Yi。另外参考分组因子数据库,算出不良图案中没有偏差的晶片的频度fR和平均成品率YR。参考数据库0对于存在未知图案的晶片算出频度fx、平均成品率Yx。
计算机②用下面的式(公式9)算出因为图案i存在产生的成品率降低量ΔYi。
(公式9)
ΔYi=ΔYR-ΔYi
同样,用下面的式(公式10)算出因为图案产生的成品率降低量ΔYx。
(公式10)
ΔYx=ΔYR-ΔYx
并且,用下面的式(公式11)表示由于没有图案i而可期待的整体的成品率改善效果ΔEi。
(公式11)
ΔEi=(fi/fa11)ΔYi
同样,用下面的式(公式12)表示由于没有图案而可期待的整体的成品率改善效果ΔEx。
(公式12)
ΔEx=(fx/fa11)ΔYx
下面的式(公式13)表示全部晶片数。
(公式13)
各总计结果写入数据库B中。用户参考数据库B容易见到影响成品率的不良图案。
实际曝光引起的不良图案因为成品率降低量增大,频度也多,而判断为成品率改善效果高。
如上所述,通过使用该实施例的方法,容易见到影响成品率的不良图案。
接着,参考图25到图28说明第五实施例。
该实施例通过对照使用第一到第三实施例的方法自动分类的半导体集成电路的不良图案和装置履历信息或QC数据信息特定各不良图案的产生原因。
图25是表示该实施例的程序的流程图。图26是实现该实施例的功能的装置的框图。图26的装置通过数据库A连接于图17的装置。
计算机③对照数据库A的特征量和装置履历数据,在各工序的每个装置中制作图27所示的度数分布,并且计算每个装置的特征量的平均值。另外,对照QC数据和特征量,制作图28所示的分布图,并且算出各QC数据和特征量的相关系数。各总计结果输出到数据库C中。
以这些总计结果为基础,对于通过与装置履历的对照求出的平均值超出设定了装置间的平均值的差的阈值的装置,将该工序和装置名输出到数据库C中。通过与QC数据的对照求出的相关系数超出设定的阈值的情况下,将QC数据名输出到数据库C中。
在实际曝光引起不良图案的特征量中,特定的曝光工序的曝光装置检测出平均值高。判断为与该曝光工序相关的QC数据有强相关,可分析不良原因。
如上所属,通过本实施例的方法,可特定不良图案的发生原因。
接着,参考图29到图32说明第六实施例。
该实施例考虑以多个特征量为分量的矢量,在上述矢量构成的空间中进行不良图案的识别,尤其在晶片面内进行分布的判断。图29是在DRAM的晶片处理结束后测试晶片上的各芯片中的各比特。该晶片的情况下,产生第一实施例所述的曝光引起的不良图案。另外,该不良图案布置在晶片中央部位。在特定不良产生装置的观点上,第一实施例所述的晶片整个面上产生的图案和该实施例所示的面内偏开的分布的图案即便是相同的曝光引起不良也需要进行区分。因此,可同时进行不良图案的检测和其面内分布的判断。
首先,用第一实施例的分哈求出曝光引起的不良图案的特征量。该特征量按每个扫描曝光方向求出,汇总扫描方向、缝隙方向的特征量用(Sx,Sy)的2维矢量表示。
接着,定义进行面内分布的判定的特征量。与第二实施例同样,设定环状区域,由相对晶片半径r在r/2以下的区域的平均不良数目为m1、在r/2以上的区域的平均不良数目为m2,用下面的式(公式14)定义该特征量Pr。
(公式14)
Pr=m2/(m1+m2)
Pr为不良数目偏开晶片中央的程度0,相反,越偏向外周,越为1。在晶片整个面上均等地存在的情况下,为0.5。
对于存在几个不良图案的晶片,将求出该特征量Pr的结果示于图30中。根据特征量(Sx,Sy)产生曝光引起不良。另外,根据特征量Pr已知曝光引起不良分别存在于晶片中央、整个面、外周上。
用特征量(Sx,Sy,Pr)构成的3维空间(特征量空间)表示该状态的结果示于图31中。对Sx,Sy,Pr设定各个阈值,用各阈值划分的区域表示面内分布分类的曝光引起不良的各模式(晶片中央曝光引起不良、全面曝光引起不良、外周曝光引起不良)。
特征量空间的不良分类在判定条件复杂化时有效。不良图案仅存在于晶片面内的一部分上时,特征量的检测灵敏度变差。仅在晶片中央部分存在曝光引起不良时,特征量与在晶片整个面上存在时相比有值减小的倾向。仅存在在晶片外周的情况也同样。因此,(Sx,Sy)的阈值按Pr变化,使得可降低误判定。即,特征量空间中,图31的长方体的边在Pr为0和1附近变窄,将图32所示的区域作为曝光引起不良的判定区域。
作为判定面内分布的方法,考虑将计算特征量的重叠区域自身限定在想判定面内分布的区域。该实施例的情况下,在r/2环的内侧和外侧的区域分别进行发射单位的重叠。特征量为线性,即重叠原理成立时,通过该方法可进行面内分布的判定。但是,特征量为非线状时,不良图案的浓淡和特征量的大小不必一致。曝光引起不良的特征量不是线状,在某区域内不良图案淡的情况下,值也有变小的倾向,但缺乏定量性,不适用于面内分布的判定。特征量未必限于线状,因此如本实施例所示,另外设定判断面内分布的线状特征量,在特征量空间进行判定的方法有效。
如上所述,根据该实施例的方法,可高精度地求出曝光引起不良和其面内分布。
接着参考图33到图38说明第七实施例。
该实施例对彼此相似的不良图案进行特征量空间的判定,降低误判定。图33是在DRAM的晶片处理结束后测定晶片上的各芯片中的各比特。E的晶片产生发射周期的不良图案,推定有曝光引起的不良产生原因。另一方面,F的晶片中,不良比特的浓淡按芯片周期重复,晶片E是另外的图案。认为晶片F的不良图案因与晶片E不同的原因产生。但是,晶片F的不良图案根据第一实施例的方法按发射单位重叠时,将重叠的结果按比发射小的芯片周期维持规则性,认为曝光引起不良的特征量(Sx,Sy)为大的值。此时,晶片F误判断为曝光引起不良图案。
为避免这一点,将F叫做“芯片性不良”,定义芯片性不良的特征量。定义方法如图34所示。芯片性不良判断第一实施例进行的发射单位的重叠数据是否具有芯片的周期。即,使用对扫描曝光的扫描和缝隙方向投射的1维曲线,求出1维曲线的周期性。周期性在1维曲线的自相关函数中通过其第一极小点对应半周期(反相位)来求出。例如扫描方向(x方向)的1维曲线的自相关函数的第一极小点为突起=Lx时,按x方向的周期Px=2Lx求出。x方向的芯片性不良特征量Cx在Px与芯片周期一致时为最大值1、在发射周期和周期=0时取0,其间线状插值来计算。另外,设定用于检测周期性本身的存在的阈值,在自相关函数的第一极小值(负值)比阈值大时,没有周期性Cx=0。缝隙方向(y方向)也同样。这样,定义芯片性不良的特征量(Cx,Cy)。
在存在几个芯片性不良的晶片和不存在的晶片中求(Cx,Cy)的结果表示于图35中。Cx,Cy都在阈值以上时存在芯片性不良。因此,图35所示区域G1内通过是否引入(Cx,Cy)判断有无芯片性不良。
接着,对于曝光引起不良的晶片和芯片性不良的晶片球曝光引起不良的特征量(Sx,Sy)的结果示于图36中。芯片性不良分布在对于曝光引起不良的阈值以上的区域H1中。相反,若是曝光引起不良,芯片性不良的特征量不超出阈值。因此,曝光引起不良和芯片性不良的判别可如下进行。
曝光引起不良的条件:(Sx,Sy)在区域H1或H2中,并且H1的情况下,(Cx,Cy)不在区域G1中。
芯片性不良的条件:(Cx,Cy)在区域G1中。
在矢量(Sx,Sy,Cx,Cy)构成的特征量空间中考虑该判别,则为图37和图38那样。首先,如图35所示,Cy分为在阈值以下的区域IO和阈值以上的区域I1。Cy为阈值以下的I0的区域的情况下(图37),不管Cx如何,(Sx,Sy)在H1或H2区域中,则判断为曝光引起不良。
另一方面,Cy在阈值以上的I1区域的情况下(图38),若Cx在与支以下,则判断为H1和H2为曝光引起不良,但Cx在阈值以上,则仅H2位曝光引起不良区域。这样,通过在(Sx,Sy,Cx,Cy)构成的特征量空间中进行领域判定,可避免相互依赖的曝光引起不良和芯片性不良的混同。
如上所述,通过在多个特征量构成的特征量空间中进行领域判定,确实识别彼此不独立的不良模式,避免误判定。
接着,参考图39到图44说明第八实施例。
该实施例对特征量空间中定义的不良模式提供标量的特征量。如第六和第七实施例所述,n个特征量构成的n维特征量空间中设定区域,可通过以特征量为分量的矢量是否在区域内来特定模式。通过根据情况如图32或图38所示设定复杂的区域,可提高模式特定精度。这里判明的是该不良模式的有无。但是,特征量矢量在判定区域的阈值附近和位于区域中央的情况下,认为不良模式的“程度”不同(即若在阈值附近,则程度轻)。另外,有时对不良模式的发生状况进行统计检测。此时,不良模式的存在用1个数值表示时,情况良好。因此,不良模式用还包含该程度来获取连续值的标量来特征量化。
考虑特征量(C1,C2,….Cn)表示的特征量空间C。设有用C内某区域定义的不良模式A。用1个连续的数值(标量化特征量f)表示A。首先,标量化特征量被规格化。即,不良模式A完全不存在的情况下,f=0,最强烈地存在时,f=1,位于阈值以上时,f=0.5,其间进行插值。为进行插值,在C内设定格点,考虑下面的3种集合。
L;表示A完全不存在的状态的格点的集合
T:位于判定A的阈值以上的格点的集合
U:表示A最强烈地存在的状态的格点的集合
通过f的规格化条件,L以上的格点分配0、T以上的格点分配0.5、U以上的格点分配1。接着,决定任意格点Pi的标量化特征量f(Pi)。作为决定方法,例如关于特征量空间内的距离进行线状插值。即,首先判断Pi是否属于不良模式A。在属于A的情况下,按下面的式(公式15)求出,不属于A的情况下,用下面的式(公式16)求出。
(公式15)
f(Pi)=0.5×(1+/[Tk Pi]/(/[Tk Pi]+/[Pi Uj]))
(公式16)
f(Pi)=0.5×/[L1 Pi]/(/[L1 Pi]+/[Pi Tk])
这里,L1,Tk,Uj是最接近Pi的L、T、U上的格点,/[Tk Pi]、/[Pi Uj]、/[L1 Pi]、/[Pi Tk]分别表示Tk·Pi之间、Pi·Uj之间、L1·Pi之间、Pi·Tk之间的距离。图39表示该状态。考虑到L1→Pi→Tk或Tk→Pi→Uj的折线,与各线段的长度相关进行插值。对于任意点P(C1,C2,…Cn)的f(P)还对关于各格点求出的f(Pi)进行插值来求出。作为插值方法,例如用与C1,C2,…Cn相关的下面的P次多项式(公式17)近似f,系数a1,a2,….am采用最小二乘法用下面的式(公式18)求出。
(公式17)
f(C1,C2,Λ,Cn)=a1C1p+a2C1p-1C2+A+am
(公式18) …………
K1=C1p,K2=C1p-1 C2,Λ,Km=1,是与(C1,C2,…Cn)相关的P次以下的所有项。或者从相邻的格点的值来插值。
作为简单的例子,说明在第一实施例所述的曝光引起不良图案中采用该实施例的情况。第一实施例中,对扫描曝光的各方向(扫描方向、缝隙方向)求出特征量。这里,将其设为(C1,C2)。对于C1,C2,设定各阈值并进行判定,则可按对扫描曝光的各方向的偏差对图案分类。
另一方面,考虑曝光引起不良整体,存在对其使用统计检测的情况。此时,与曝光引起不良的存在用(C1,C2)的2维矢量表示相比,例如用称为f的标量记述时,状态好的情况居多。例如,对于成品率(=标量),有进行统计的检测的程序时,将成品率置换为标量化特征量f,则可使用相同的程序进行曝光引起不良整体的检测。
此时的特征量空间的状态如图40所示。C1,C2的阈值都为0.4,至少之一超出0.4时,判断为有曝光引起不良。因此,图40的斜线部分表示曝光引起不良整体。该特征量空间中如图41所示按0.1的间隔设定格点。接着,决定属于用于进行上述的插值的L,T,U的格点。L对应C1,C2都为0的状态。作为U考虑各种对应方法,但扫描方向的偏差单独最强烈地存在时(C1=1,C2为任意)、方向的偏差单独最强烈地存在时(C2=1,C1为任意)认为是存在彼此对等地最强烈的曝光引起不良的状态。因此,属于它们的格点为U。T可偏开位于曝光引起不良有/无边界上的格点。这些表示于图42中。
设定格点,则机械地采用(公式15)~(公式18)公式,在特征量空间内定义标量化特征量f(C1,C2)。将该结果表示于图42中。在L上f=0、在U上f=1、在T附近f=0.5,其间连续进行插值。图42用关于C1,C2的4次多项式表示。由此,2维矢量(C1,C2)表示的曝光引起不良整体的存在也包含该程度用叫做f(C1,C2)的标量定量化。
该实施例的方法在使区域设定复杂化时尤其有效。如图32所示,对应面内分布校正阈值时,可机械稳定标量化特征量f(Sx,Sy,Pr)。即如下采用:
L:(Sx,Sy,Pr)=(0,0,t),为0≤t≤1的直线上的格点
U:为Sx=1或Sy=1的平面上的格点
T:校正的阈值曲面上的格点
如图37和图38所示,4维空间(Sx,Sy,Cx,Cy)内设定区域的不良模式全部同样。
通过组合特征量空间,可考虑复杂模式分类。例如,组合图32,图37和图38考虑用(Sx,Sy,Cx,Cy.Pr)表示的5维特征量空间。该空间的区域设定中考虑:
● 曝光引起不良
● 曝光引起不良的面内分布
● 面内分布产生的曝光引起不良的判定阈值校正
● 芯片性不良
● 芯片性不良产生的曝光引起不良的判定阈值校正
Pr产生的阈值校正作为按某一定比例减少的操作,对于(Cx,Cy)的阈值校正也按同样比率进行。利用该区域设定,例如可考虑下面的不良模式分类:
● 曝光引起不良整体
● 面内均匀的曝光引起不良
● 面内不均匀的曝光引起不良
● 晶片中央偏开型曝光引起不良
● 晶片外周偏开型曝光引起不良
● 扫描方向偏开型曝光引起不良
● 缝隙方向偏开型曝光引起不良
● 芯片性不良
此外,可考虑细致的模式分类(例如晶片中央偏开型扫描方向偏开型曝光引起不良等)。对各不良模式设定U,T,L,则可机械定义标量化特征量。例如,图44表示面内均匀曝光引起不良的情况。图44作为(Cx,Cy)在阈值以下的区域表示出(Sx,Sy,Pr)的3个轴。一般地,U和L容易在记述该模式的特征量的取值范围内决定。图44的情况下,采用Sx=1或Sy=1的平面上,以及Pr=0.5的直线上的格点。L也可在(Sx,Sy)=0的直线上选取。T可参考周围格点的模式判定结果,分配给判定改变的位置的格点。
这样,可对各不良模式机械地定义标量化特征量。标量化特征量容易组装到将第四和第五实施例所示的标量作为对象的统计处理系统中。其结果,可特定各不良模式的成品率改善效果和不良发生装置。这样,通过导入特征量空间,在多矢量空间中还原不良图案,容易进行定量化及统计处理。
如上所述,特征量空间内新定义标量的特征量,可对复杂的模式分类机械地进行定量化。
如上说明那样,根据本发明,通过将半导体集成电路的不良图案重叠在表示其对称性或周期性的重复单位上进行强调后,通过特征量化可高灵敏度地自动检测到该不良图案。另外,通过对照表示空间地偏开存在的不良的偏离程度的特征量和表示存在预先假定的不良图案的特征量,自动检测出预先未假定的不良图案的存在。通过在用多个特征量的组合表示的特征量空间的区域中判定不良模式,可高精度地进行不良图案的详细分类,另外,对于进行了复杂的条件设定的不良图案,由于可机械地定义标量的特征量,因此可容易地进行定量化和统计处理。
Claims (15)
1.一种半导体集成电路的不良检测方法,其特征在于具有:
提取半导体晶片上形成的集成电路的不良的位置信息的第一工序;
按上述半导体晶片面内的空间重复单位重叠上述位置信息的第二工序;
从通过该重叠计算出的数据算出表示空间重复性不良的程度的特征量的第三工序。
2.根据权利要求1所述的半导体集成电路的不良检测方法,其特征在于具有在实施上述第二工序之前从上述第一工序提取的上述位置信息去除异常位置信息的工序。
3.根据权利要求2所述的半导体集成电路的不良检测方法,其特征在于由上述第一工序提取的上述位置信息的总计相对周围的位置信息大时,作为上述异常位置信息。
4.根据权利要求1所述的半导体集成电路的不良检测方法,其特征在于具有设定阈值的工序,对照上述阈值和上述特征量判断上述空间重复性不良。
5.根据权利要求1所述的半导体集成电路的不良检测方法,其特征在于具有预先设定上述空间重复性不良的工序、算出表示空间地偏开存在的不良的偏离程度的特征量的工序,未检测到表示上述预先设定的空间重复性不良的存在的特征量并且存在按表示上述空间地偏开存在的不良的偏离程度的特征量检测出的不良的情况下,判断为上述预先设定的空间重复性不良以外的不良。
6.根据权利要求1所述的半导体集成电路的不良检测方法,其特征在于在由以2个以上的特征量作为分量的矢量构成的多矢量空间中,上述多矢量空间内,设定针对1个不良模式的区域,通过对照上述区域和以上述特征量为分量的矢量,判断存在上述不良模式。
7.根据权利要求6所述的半导体集成电路的不良检测方法,其特征在于对于用设定在上述多矢量空间内的区域表示的不良模式,计算出标量的特征量。
8.根据权利要求7所述的半导体集成电路的不良检测方法,其特征在于上述标量的特征量的计算方法是在上述多矢量空间内设定上述不良模式的程度上限、下限和阈值区域,将标量分配给上述上限、下限和阈值区域,通过对上述上限、下限和阈值区域插值来算出任意点的特征量。
9.根据权利要求8所述的半导体集成电路的不良检测方法,其特征在于上述插值方法是关于上述多矢量空间内的距离进行线性插值。
10.根据权利要求6所述的半导体集成电路的不良检测方法,其特征在于上述2个以上的特征量至少包含表现不良模式的种类的特征量和表现晶片面内的出现位置的特征量。
11.一种半导体集成电路的不良检测装置,其特征在于具有:
提取半导体晶片上形成的集成电路的不良的位置信息的第一计算部;
按上述半导体晶片面内的空间重复单位重叠上述位置信息的第二计算部;
从通过该重叠计算出的数据算出表示空间重复性不良的程度的特征量的第三计算部。
12.根据权利要求11所述的半导体集成电路的不良检测装置,其特征在于具有从上述第一计算部提取的上述位置信息去除异常位置信息的第四计算部。
13.根据权利要求11所述的半导体集成电路的不良检测装置,其特征在于具有由上述第一计算部提取的上述位置信息的总计相对上述位置信息周围的位置信息大时,判定为上述异常位置信息的第五计算部。
14.根据权利要求11所述的半导体集成电路的不良检测装置,其特征在于具有设定阈值的第六计算部,上述第三计算部对照上述阈值和上述特征量判断上述空间重复性不良。
15.根据权利要求11所述的半导体集成电路的不良检测装置,其特征在于具有预先设定上述空间重复性不良的第七计算部;算出表示空间地偏开存在的不良的偏离程度的特征量的第八计算部;第九计算部,在未检测到上述第七计算部设定的表示上述空间重复性不良的存在的特征量并且存在按表示上述第八计算部算出的空间地偏开存在的不良的偏离程度的特征量检测出的不良的情况下,判断为上述第七计算部设定的上述空间重复性不良以外的不良。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001095479 | 2001-03-29 | ||
JP095479/2001 | 2001-03-29 | ||
JP2001278194A JP4170611B2 (ja) | 2001-03-29 | 2001-09-13 | 半導体集積回路の不良検出方法及び不良検出装置 |
JP278194/2001 | 2001-09-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1384538A true CN1384538A (zh) | 2002-12-11 |
CN1224089C CN1224089C (zh) | 2005-10-19 |
Family
ID=26612519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021233330A Expired - Fee Related CN1224089C (zh) | 2001-03-29 | 2002-03-29 | 半导体集成电路的不良检测方法和不良检测装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7222026B2 (zh) |
JP (1) | JP4170611B2 (zh) |
KR (1) | KR100515865B1 (zh) |
CN (1) | CN1224089C (zh) |
TW (1) | TW550720B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103280414A (zh) * | 2013-04-28 | 2013-09-04 | 合肥京东方光电科技有限公司 | 一种异物不良点监控方法及监控装置 |
TWI833488B (zh) * | 2022-03-02 | 2024-02-21 | 日商愛德萬測試股份有限公司 | 半導體試驗結果分析裝置、半導體試驗結果分析方法及電腦程式 |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8417477B2 (en) * | 2001-05-24 | 2013-04-09 | Test Acuity Solutions, Inc. | Methods and apparatus for local outlier detection |
US7225256B2 (en) * | 2001-11-30 | 2007-05-29 | Oracle International Corporation | Impersonation in an access system |
US20070219741A1 (en) * | 2005-05-20 | 2007-09-20 | Emilio Miguelanez | Methods and apparatus for hybrid outlier detection |
WO2004111618A2 (en) * | 2003-06-10 | 2004-12-23 | Ade Corporation | Method and system for classifiying defects occurring at a surface of a substrate using graphical representation of multi-channel data |
JP3913715B2 (ja) | 2003-06-18 | 2007-05-09 | 株式会社東芝 | 不良検出方法 |
JP3742087B2 (ja) | 2003-11-07 | 2006-02-01 | 株式会社東芝 | 不良検出システム、不良検出方法及び不良検出プログラム |
JP4649837B2 (ja) * | 2003-12-12 | 2011-03-16 | 株式会社ニコン | データ分析方法、及び、デバイス製造方法とそのシステム |
US7019835B2 (en) * | 2004-02-19 | 2006-03-28 | Molecular Imprints, Inc. | Method and system to measure characteristics of a film disposed on a substrate |
JP4250552B2 (ja) | 2004-03-03 | 2009-04-08 | 株式会社東芝 | 製造装置管理システム、製造装置管理方法及びプログラム |
JP4413673B2 (ja) * | 2004-03-29 | 2010-02-10 | 株式会社東芝 | 不良原因装置特定システム及び不良原因装置特定方法 |
KR100687870B1 (ko) * | 2005-04-04 | 2007-02-27 | 주식회사 하이닉스반도체 | 웨이퍼의 불량 검사 방법 |
US7340359B2 (en) * | 2005-05-02 | 2008-03-04 | Optimaltest Ltd | Augmenting semiconductor's devices quality and reliability |
JP4874580B2 (ja) | 2005-06-14 | 2012-02-15 | 株式会社東芝 | 異常原因特定方法および異常原因特定システム |
CN101432864B (zh) * | 2006-04-27 | 2012-05-30 | 夏普株式会社 | 缺陷分布分类方法及系统、故障源设备确定方法及系统 |
US20080010531A1 (en) * | 2006-06-12 | 2008-01-10 | Mks Instruments, Inc. | Classifying faults associated with a manufacturing process |
JP2008004641A (ja) | 2006-06-20 | 2008-01-10 | Toshiba Corp | 不良検出システム、不良検出方法及びプログラム |
JP4786505B2 (ja) * | 2006-11-13 | 2011-10-05 | 株式会社東芝 | 不良検出方法 |
WO2008137544A1 (en) | 2007-05-02 | 2008-11-13 | Mks Instruments, Inc. | Automated model building and model updating |
US7916275B2 (en) * | 2007-09-19 | 2011-03-29 | Asml Netherlands B.V. | Methods of characterizing similarity or consistency in a set of entities |
US7983859B2 (en) * | 2007-09-26 | 2011-07-19 | Kabushiki Kaisha Toshiba | System and method for analyzing defects on a wafer |
JP4997069B2 (ja) * | 2007-10-30 | 2012-08-08 | 株式会社東芝 | 不良検出方法及び不良検出装置 |
JP4799574B2 (ja) * | 2008-02-29 | 2011-10-26 | 株式会社東芝 | 線状パターンの検知方法および装置 |
US8494798B2 (en) * | 2008-09-02 | 2013-07-23 | Mks Instruments, Inc. | Automated model building and batch model building for a manufacturing process, process monitoring, and fault detection |
JP2010087459A (ja) * | 2008-09-08 | 2010-04-15 | Toshiba Corp | 故障原因特定装置および方法 |
US9069345B2 (en) * | 2009-01-23 | 2015-06-30 | Mks Instruments, Inc. | Controlling a manufacturing process with a multivariate model |
KR101201860B1 (ko) * | 2010-10-29 | 2012-11-15 | 에스케이하이닉스 주식회사 | 반도체 장치와 그 테스트 방법 및 제조방법 |
US8838408B2 (en) | 2010-11-11 | 2014-09-16 | Optimal Plus Ltd | Misalignment indication decision system and method |
US8855804B2 (en) | 2010-11-16 | 2014-10-07 | Mks Instruments, Inc. | Controlling a discrete-type manufacturing process with a multivariate model |
JP2012199338A (ja) * | 2011-03-18 | 2012-10-18 | Fujitsu Ltd | 故障診断支援方法、プログラム及び装置 |
US9429939B2 (en) | 2012-04-06 | 2016-08-30 | Mks Instruments, Inc. | Multivariate monitoring of a batch manufacturing process |
US9541471B2 (en) | 2012-04-06 | 2017-01-10 | Mks Instruments, Inc. | Multivariate prediction of a batch manufacturing process |
JP2014063914A (ja) * | 2012-09-21 | 2014-04-10 | Renesas Electronics Corp | 半導体検査装置、半導体検査方法およびプログラム |
JP6165658B2 (ja) * | 2014-03-20 | 2017-07-19 | 株式会社東芝 | 製造装置管理システム及び製造装置管理方法 |
US9891267B2 (en) | 2016-06-14 | 2018-02-13 | Nxp Usa, Inc. | Kernel based cluster fault analysis |
JP2022022500A (ja) * | 2020-06-24 | 2022-02-07 | 東京エレクトロン株式会社 | 基板処理システム、基板処理方法、およびマップ作成装置 |
CN116880438B (zh) * | 2023-04-03 | 2024-04-26 | 材谷金带(佛山)金属复合材料有限公司 | 退火设备控制系统的故障检测方法及系统 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS604231A (ja) * | 1983-06-22 | 1985-01-10 | Nec Corp | 半導体装置の検査方法 |
US5991699A (en) | 1995-05-04 | 1999-11-23 | Kla Instruments Corporation | Detecting groups of defects in semiconductor feature space |
US6172363B1 (en) * | 1996-03-05 | 2001-01-09 | Hitachi, Ltd. | Method and apparatus for inspecting integrated circuit pattern |
JPH10213422A (ja) * | 1997-01-29 | 1998-08-11 | Hitachi Ltd | パタ−ン検査装置 |
JP3995768B2 (ja) | 1997-10-02 | 2007-10-24 | 株式会社ルネサステクノロジ | 不良解析方法及びその装置 |
US6446021B1 (en) * | 1998-02-27 | 2002-09-03 | Micron Technology, Inc. | Method and apparatus to display processing parameter |
JP4220595B2 (ja) * | 1998-08-10 | 2009-02-04 | 株式会社日立製作所 | 欠陥の分類方法並びに教示用データ作成方法 |
US6324481B1 (en) * | 1998-10-21 | 2001-11-27 | Texas Instruments Incorporated | Method for the calculation of wafer probe yield limits from in-line defect monitor data |
JP4080087B2 (ja) * | 1999-02-01 | 2008-04-23 | 株式会社日立製作所 | 分析方法,分析システム及び分析装置 |
JP3492226B2 (ja) * | 1999-02-03 | 2004-02-03 | 株式会社日立製作所 | 半導体不良原因絞込み方法 |
JP3556509B2 (ja) * | 1999-03-16 | 2004-08-18 | 株式会社東芝 | 欠陥解析システムおよびその方法 |
JP2000269275A (ja) * | 1999-03-18 | 2000-09-29 | Iwate Toshiba Electronics Kk | マスク共通欠陥判定の方法および装置ならびにマスク共通欠陥チップ測定除外の方法および装置 |
US6507933B1 (en) * | 1999-07-12 | 2003-01-14 | Advanced Micro Devices, Inc. | Automatic defect source classification |
US6466895B1 (en) * | 1999-07-16 | 2002-10-15 | Applied Materials, Inc. | Defect reference system automatic pattern classification |
JP3678133B2 (ja) * | 2000-10-30 | 2005-08-03 | 株式会社日立製作所 | 検査システムおよび半導体デバイスの製造方法 |
JP3823073B2 (ja) * | 2002-06-21 | 2006-09-20 | 株式会社日立ハイテクノロジーズ | 電子線を用いた検査方法及び検査装置 |
-
2001
- 2001-09-13 JP JP2001278194A patent/JP4170611B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-20 TW TW091105326A patent/TW550720B/zh active
- 2002-03-28 US US10/107,297 patent/US7222026B2/en not_active Expired - Fee Related
- 2002-03-28 KR KR10-2002-0017082A patent/KR100515865B1/ko not_active IP Right Cessation
- 2002-03-29 CN CNB021233330A patent/CN1224089C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103280414A (zh) * | 2013-04-28 | 2013-09-04 | 合肥京东方光电科技有限公司 | 一种异物不良点监控方法及监控装置 |
WO2014176816A1 (zh) * | 2013-04-28 | 2014-11-06 | 合肥京东方光电科技有限公司 | 一种异物不良点监控方法及监控装置 |
CN103280414B (zh) * | 2013-04-28 | 2015-03-11 | 合肥京东方光电科技有限公司 | 一种异物不良点监控方法及监控装置 |
TWI833488B (zh) * | 2022-03-02 | 2024-02-21 | 日商愛德萬測試股份有限公司 | 半導體試驗結果分析裝置、半導體試驗結果分析方法及電腦程式 |
Also Published As
Publication number | Publication date |
---|---|
TW550720B (en) | 2003-09-01 |
KR100515865B1 (ko) | 2005-09-21 |
KR20020077199A (ko) | 2002-10-11 |
US20030011376A1 (en) | 2003-01-16 |
JP4170611B2 (ja) | 2008-10-22 |
US7222026B2 (en) | 2007-05-22 |
CN1224089C (zh) | 2005-10-19 |
JP2002359266A (ja) | 2002-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1224089C (zh) | 半导体集成电路的不良检测方法和不良检测装置 | |
CN1199235C (zh) | 半导体装置制造中瑕疵聚集的检索方法及装置 | |
CN1488933A (zh) | 良否判定装置、判定程序、方法以及多变量统计解析装置 | |
CN1574269A (zh) | 不合格检测方法和不合格检测装置 | |
CN1261908C (zh) | 检测印刷电路板缺陷的方法和系统 | |
CN1244958C (zh) | 掩模缺陷检查方法及其应用 | |
CN1212642C (zh) | 掩模图形制成方法及半导体装置的制造方法 | |
CN1535435A (zh) | 用于分析制造数据的方法和装置 | |
CN1510732A (zh) | 晶片平坦度评价方法、实行该评价方法的装置及其应用 | |
CN1188808C (zh) | 纸券类的真假判断方法及纸券类的投入方向判别方法 | |
CN101038670A (zh) | 试样尺寸测定方法及试样尺寸测定装置 | |
CN1628271A (zh) | 制造设计和生产过程分析系统 | |
CN1818927A (zh) | 指纹识别方法与系统 | |
CN1794266A (zh) | 生物特征融合的身份识别和认证方法 | |
US10719655B2 (en) | Method and system for quickly diagnosing, classifying, and sampling in-line defects based on CAA pre-diagnosis database | |
CN1924734A (zh) | 一种在线质量检测的控制方法 | |
CN1314702A (zh) | 半导体存储器生产系统和半导体存储器生产方法 | |
CN1701430A (zh) | 用于数据分析的专家知识方法和系统 | |
CN1317566C (zh) | 位置计算方法与位置计算装置以及位置信息提供方法 | |
CN1945602A (zh) | 一种基于人工神经网络的特征选择方法 | |
CN1747648A (zh) | 部件安装质量分析方法和部件安装质量分析装置 | |
CN1251130C (zh) | 多字体多字号印刷体藏文字符识别方法 | |
US6973390B2 (en) | Method and system for analyzing wafer yield against uses of a semiconductor tool | |
CN1681085A (zh) | 电子束描绘系统、方法、程序及直接描绘制造半导体器件方法 | |
JP2016213430A (ja) | 半導体装置の製造方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20051019 Termination date: 20110329 |