JPH0661314A - 半導体ウェーハ上の欠陥集積回路の特徴付け方法 - Google Patents

半導体ウェーハ上の欠陥集積回路の特徴付け方法

Info

Publication number
JPH0661314A
JPH0661314A JP5033948A JP3394893A JPH0661314A JP H0661314 A JPH0661314 A JP H0661314A JP 5033948 A JP5033948 A JP 5033948A JP 3394893 A JP3394893 A JP 3394893A JP H0661314 A JPH0661314 A JP H0661314A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
defect
defects
integrated circuits
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5033948A
Other languages
English (en)
Inventor
J David Friedman
デヴィッド フリードマン ユダ
Mark H Hansen
ヘンリー ハンセン マーク
James R Hoyer
リチャード ホイヤー ジェームス
Vijayan N Nair
ナラヤナ ネア ヴィジャヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH0661314A publication Critical patent/JPH0661314A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

(57)【要約】 【目的】 半導体ウェーハ上に欠陥を持つ集積回路の原
因を特徴付けて、それら欠陥を生じさせた処理ステップ
及び欠陥モードを識別する技術を提供する。 【構成】 本発明の方法は、各ウェーハ１０と関連する
前記マップ化された欠陥が空間的にクラスタ化している
かどうかを判定し、クラスタ化している場合には、空間
的にクラスタ化している欠陥を持つ各マップ化された欠
陥をそれら欠陥がクラスタ化している様子に従ってグル
ープに分類するステップと、各グループ内でそれらウェ
ーハ１０と関連する各欠陥とそのグループ内のそれらウ
ェーハ１０に実施された処理操作との間に何らかの関係
が存在するかを判定するステップと、もしそのような何
らかの関係が存在する場合には、各グループ内の各ウェ
ーハ１０と関連する欠陥を生じさせた処理操作を識別す
るステップとを有する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体ウェーハ上に欠
陥を持つ集積回路（欠陥）が存在する場合に、それらの
原因を特徴付けて、それら欠陥を生じさせた処理ステッ
プ及び欠陥モードの何れか一方または双方を識別する技
術に関する。
【０００２】
【従来の技術】今日、集積回路を製造するための最も一
般的な技術は、個々の集積回路を半導体基盤（即ち、半
導体ウェーハ）の表面下に形成するプレーナ技術であ
る。このプレーナ技法は、通例、最初に実質的に純粋な
半導体材料から成るインゴットが製造され、薄片に切り
分け（ｓｌｉｃｅ）られて個別の半導体ウェーハが生産
される。次に、各半導体ウェーハの上面に他の導電型を
持つ少なくとも一層の半導体材料が形成（即ち、エピタ
キシャル成長）される。その後に、各半導体ウェーハの
上面に形成されたエピタキシャル層の面をパシベーショ
ン処理し、続いてフォト・リソグラフィ技術によって選
択的にエッチングして半導体接合を形成するための開口
が作成される。半導体接合を形成した後、アルミニュー
ムのような金属を析出することによって各半導体ウェー
ハにおける接合部間に相互接続が形成される。
【０００３】各半導体ウェーハ上に個々の集積回路が作
成されると、これらの集積回路が専用に設計された通例
のプローブを使用して探測することにより検査される。
探測実行中に欠陥を持つことが見いだされた集積回路
は、半導体ウェーハ上のそれらの位置が記録される。探
測された後、各半導体ウェーハが集積回路チップに分割
（ｄｉｃｅ）され、その後、それら集積回路チップのう
ち欠陥が無いものが個々にパッケージに封装されて、個
別の集積回路が生産される。
【０００４】容易に理解できるように、上述した方法に
よる集積回路の製造は複雑で多くの異なる処理工程を含
んでいる。一群の半導体ウェーハの中で、一枚以上の半
導体ウェーハで実施される一つ以上の処理工程が正しく
実行されないと、各半導体ウェーハ上の一つ以上の集積
回路に欠陥が起こりがちであり、そのような集積回路欠
陥は単に欠陥と呼ばれる。更に、欠陥（集積回路欠陥）
が発生するときは、それらがランダムに発生する。通常
は、ランダムな欠陥を回避するために施すことができる
ことは殆ど無い。しかし、しばしば、欠陥は一つ以上の
処理工程が不適切に実施された結果として空間的にクラ
スタ化する。それら処理工程のうちで適切に実施されな
かった処理工程を見つけることによって、処理を修正
し、改善された性能に結び付けることが可能である。
【０００５】現在、そのような欠陥の原因である処理工
程及びもし欠陥モードが有ればこれら欠陥モードとの双
方もしくはそれらの一方を識別するために、欠陥を持つ
集積回路及びこれら集積回路の半導体ウェーハ上におけ
る空間的な位置に関するデータを使用する自動化された
技術は、未だ知られていない。むしろ、欠陥の特徴付け
は、代表的には、時間が掛かり且つ費用の高い欠陥モー
ド解析によって行なわれている（一つのロットのそのよ
うな欠陥モード解析には三日にも亘る日にちを要するこ
とがある）。
【０００６】
【発明が解決しようとする課題】従って、半導体ウェー
ハ上の集積回路の欠陥を自動的に特徴付けることができ
る技術が求められている。
【０００７】
【課題を解決するための手段】本発明によれば、一群の
半導体ウェーハと関連する欠陥（即ち、欠陥が有る集積
回路）の原因を特徴付ける技術が開示される。本発明の
技術では、先ず、各半導体ウェーハと関連する各欠陥を
持つ集積回路を探索（即ち、マップ化）することによっ
て得られたデータを使用し、そのようなマップ化をそれ
ら集積回路のうちどの集積回路が欠陥（即ち、欠陥）で
あるかを確定する通例の探測技術を使用して各半導体ウ
ェーハを探測することによって実行する。欠陥のマップ
化が完了すると、本発明の方法が、各半導体ウェーハに
関して欠陥を持つ集積回路が顕著なクラスタリングを示
しているかを判定することによって開始される。この判
定は統計検査手順を使用して為される。顕著なクラスタ
リングを示している半導体ウェーハは、欠陥がランダム
であるとする通常の想定を覆すものである。もし、空間
的なクラスタリングが見いだされれば、それらの半導体
ウェーハが空間的にクラスタ化した欠陥を持つ集積回路
を識別するために処理される。実際には、空間的にクラ
スタ化した欠陥を持つ集積回路の識別は、以下のステッ
プを使用して為される。先ず、各個の半導体ウェーハを
包囲している欠陥（欠陥を持つ集積回路）の数の加重平
均が求められる。続いて、それら加重平均が変換され
る。それら変換された値がプリセットされた限度を超え
ると、その集積回路が空間的のクラスタリングの一部で
あると考えられる。
【０００８】空間的にクラスタ化した欠陥を持つ集積回
路を有することが見いだされた半導体ウェーハは、続い
て、クラスタ・パターンに従ってグループに分類され
る。続いて、各グループ内の半導体ウェーハと関連する
クラスタ・パターンについて、及びそれらの半導体ウェ
ーハが経た処理工程について、それらの間に何らかの関
係が存在するかどうかを判定するために解析が為され
る。なお、代表的には所定のバッチ（ｂａｔｃｈ）中の
半導体ウェーハの全てが同一の各処理工程を経るが、し
かし必ずしも同一の順序で処理される訳ではない。もし
そのような関係が存在することが見いだされると、続い
て恐らく特殊なクラスタ・パターンの欠陥の原因である
と思われる一つまたは複数の処理工程を識別することが
可能である。各グループ内のクラスタ・パターンが、同
様に欠陥のパターンの類似性を識別するために、既知の
欠陥原因から生成されたマップ化と対比される。
【０００９】
【作用】本発明による技術は、半導体ウェーハ上の欠陥
（欠陥を持つ集積回路）の特徴付けを行ない、もし有る
とすれば、処理工程及び欠陥モードの双方または一方の
うち何れがそのような欠陥を生じるかを確立する。
【００１０】
【実施例】図１は、従来技術による、複数の個別集積回
路１２1、１２2、１２3・・・１２n（ｎは整数を表わ
す）を作成するための処理が既に為されている半導体ウ
ェーハ１０の斜視図である。代表的にはそれらの集積回
路１２1乃至１２nは、必須ではないが、周知のプレーナ
技術プロセスによって半導体ウェーハ１０中に作成され
る。このプレーナ技術プロセスは、先ず実質的に純粋な
半導体材料のインゴット（図示せず）から個別の半導体
ウェーハ１０を得ることによって実施される。その後、
少なくとも一層の別の種類の半導体材料が、各半導体ウ
ェーハ１０の上面にエピタキシャル成長法によって形成
される。各半導体ウェーハ１０の最上層のエピタキシャ
ル成長層がパシベーション処理され、続いてエッチング
される。エッチング処理に続いて、エッチング処理後に
露光され上記パシベーション処理をされている領域間
に、相互接続が各半導体ウェーハ１０上に上記集積回路
１２1乃至１２nを作成するために作成される。
【００１１】実際上、特定の種類またはコードの集積回
路１２1乃至１２nが生産されるこれらの半導体ウェーハ
１０は、約５０枚の半導体ウェーハを一バッチとして処
理される。このバッチ内の各半導体ウェーハ１０は、そ
のバッチ内の他の半導体ウェーハ１０と同じバッチの諸
処理操作を受ける。所定のバッチ内のこれら半導体ウェ
ーハ１０は同じ処理操作を受けるが、そのバッチ内のそ
れら半導体ウェーハ１０の元の順序は、通常、それがそ
のまま処理工程間で維持されることはない。例えば、エ
ッチング処理中におけるそのバッチ中の最初の半導体ウ
ェーハが、パシベーション処理中におけるそのバッチ中
の最初の半導体ウェーハでなくても差し支えない。
【００１２】図２において、各半導体ウェーハ１０中に
上記集積回路１２1乃至１２nが作成された後、代表的に
はそのバッチ中の各半導体ウェーハ１０が、各集積回路
と接触するように動かされる二個以上のプローブ１４に
よって探測される。これらのプローブ１４は、上記集積
回路１２1乃至１２nの各々に信号を印加し、それら集積
回路が正常に動作するかどうかを検査するためにそれら
集積回路から信号を取り戻すように作用する周知な種類
の試験装置（図示せず）に接続されている。それらの集
積回路１２1乃至１２nのうちの一つ以上で欠陥（即ち、
検査での不合格）が見いだされることは稀なことではな
い。説明を簡単にするために、集積回路１２1乃至１２n
のうちの欠陥を持つ集積回路をここ以降では簡単に「欠
陥」と呼ぶ。各半導体ウェーハ１０を探測した後、欠陥
の総計と位置が確立される。図３乃至図５の各々は、三
枚の半導体ウェーハ１０のうちの個々の半導体ウェーハ
と関連する欠陥のパターンのマップを図示している。
【００１３】欠陥が発生するときはランダムに発生す
る。しかし、往々にして欠陥は一つ以上の処理工程が不
適切に実施されたときその結果として発生する。例え
ば、或る欠陥は酸化物が厚く成りすぎた酸化物成長に帰
因する。このことは拡散ステップでの不均一な加熱によ
って引き起こされる確率が最も高いので、多数の隣接す
る集積回路に同じ理由で欠陥が生じ、空間的なクラスタ
を持つ欠陥集積回路の原因となる。もし各半導体ウェー
ハ１０内に作られた無欠陥集積回路のパーセントとして
定義される生産の改善を行なおうとすれば、どの処理工
程が不適切に実施されたかを知ることが極めて切実なこ
とである。しかし、現在、所定のパターンの欠陥に責任
が有る処理工程や欠陥モードがある場合、それらの双方
もしくは一方の判定を容易にするために、半導体ウェー
ハ１０中の欠陥を特徴付けることができる既知の自動化
技術は存在していない。
【００１４】図６において、特殊なパターンの欠陥を引
き起こした処理工程または欠陥モードを判定するため
に、上記欠陥、即ち一つのバッチの半導体ウェーハ１０
中の上記集積回路１２1乃至１２nを特徴付けるための本
発明による方法が、フロー・チャートの形ちで示されて
いる。
【００１５】本発明の技術では、図２に関連して先に説
明した方法で一バッチ中の各半導体ウェーハ１０を探測
し、且つ、欠陥をマップ化する（ステップ１６）ことに
よって得られた集積回路欠陥のデータが使用される。関
連する欠陥（即ち、欠陥を持つ集積回路）を含有する各
半導体ウェーハ１０に関して欠陥パターン・マップが生
成された後、本発明の技術自体が開始される。最初に、
各半導体ウェーハ１０と関連する上記欠陥パターン・マ
ップが、上記欠陥によって顕著なクラスタリングが示さ
れているかどうかを判定する（ステップ２０）ための前
処理を行なう（ステップ１８）。そのようなクラスタリ
ングは、各無欠陥集積回路１２ｉ（なお、ｉ≦ｎ）を包
囲している特定の近傍を検査することによって判定され
る。説明のために、この値を表わすためにＧＧの項を当
てがう。この判定は、全ての無欠陥集積回路について為
され、それらの結果得られた各比率が足し合わされる。
【００１６】欠陥を持つ各集積回路１２ｉについて、そ
の集積回路１２ｉを特定の近傍内に包囲している他の欠
陥を持つ集積回路の比率が同様にして計算され、その結
果得られた比率が足し合わされる。説明のために、この
値を表わすためにＢＢの項を当てがう。ＢＢ及びＧＧの
双方を計算する方法は、「王立統計学会誌（Ｒｏｙａｌ
Ｓｔａｔｉｓｔｉｃａｌ Ｓｏｃｉｅｔｙ）」Ｂ集、１
９４８年、１０巻、第２４３乃至第２５１頁に掲載され
ている、Ｐ．Ａ．Ｐ．モラン（Ｍｏｒａｎ）氏の論文
「統計的マップの解説（Ｉｎｔｅｒｐｒｅｔａｔｉｏｎ
ｏｆ Ｓｔａｔｉｓｔｉｃａｌ Ｍａｐｓ）」、及び、
１９８１年にロンドンのパイオン（Ｐｉｏｎ）社から発
行されたＡ．Ｄ．クリフ（Ｃｌｉｆｆ）氏らの著書「空
間的処理モデル及び応用（Ｓｐａｔｉａｌ Ｐｒｏｃｅ
ｓｓ Ｍｏｄｅｌｓ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎ
ｓ）」に記載されている計算と類似の方法である。
【００１７】ＢＢ及びＧＧの双方の、連結計算統計（ｊ
ｏｉｎ ｃｏｕｎｔ ｓｔａｔｉｓｔｉｃｓ）として知ら
れている計算に続いて、空間的クラスタリングを持たな
い平均半導体ウェーハを求めるために、それら二個の統
計値がＢＢ及びＧＧの確率分布に対して評価される。も
しＢＢ及びＧＧについて計算されたそれらの値が、確率
分布から導出された臨界値を充分に超えている場合に
は、欠陥は顕著に空間的にクラスタ化していると見なさ
れ、続いてステップ２２が履行される。
【００１８】ステップ２２中に、続いて顕著にクラスタ
化していると見なされた欠陥を持つ各半導体ウェーハ１
０と関連する半導体ウェーハ欠陥パターン・マップが、
ランダム欠陥を除くために処理される。代表的には、こ
のような処理は、図７に最も良く示されている処理によ
って各欠陥パターン・マップを「平滑化（ｓｍｏｏｔｈ
ｉｎｇ）」及び「しきい値処理（ｔｈｒｅｓｈｏｌｄｉ
ｎｇ）」することにより実行される。図７において、上
記平滑化及びしきい値処理の第一ステップ（ステップ２
４）で、各集積回路１２ｉの近傍で起きる欠陥の数の加
重平均が計算される。次にこの加重平均は逆正弦二乗根
変換を適用することによって変換される（ステップ２
６）。続いて、この変換された値はその期待値を減算し
且つその標準偏差で除算することによって規格化される
（ステップ２８）。なお、上記期待値及び標準偏差は、
上記欠陥がクラスタ化していないとする帰無仮説（ｎｕ
ｌｌｈｙｐｏｔｈｅｓｉｓ）の下で計算される。この規
格化された値は、続いて正規確率積分変換（ｎｏｒｍａ
ｌ ｐｒｏｂａｂｉｌｉｔｙ ｉｎｔｅｇｒａｌ ｔｒａ
ｎｓｆｏｒｍａｔｉｏｎ）を使用して、［０，１］にマ
ップ化される（ステップ３０）。最後に、このマップ化
された値は、２進値分類（ｂｉｎａｒｙ ｃｌａｓｓｉ
ｆｉｃａｔｉｏｎ）を得るために所定のしきい値と比較
され、もし上記マップ化された値がそのしきい値を超え
ている場合にはその集積回路に２進値“１”が当てがわ
れ、そのしきい値を超えていない場合には２進値“０”
が当てがわれる（ステップ３２）。この処理は、上記半
導体ウェーハ１０内の集積回路１２1乃至１２nの各々に
ついて実行される。その結果得られた三例の半導体ウェ
ーハ１０の各々に関するそれら集積回路１２1乃至１２n
のパターン・マップが、２進値“１”及び“０”をそれ
ぞれ白領域と黒領域とで表わし、図８乃至図１０に示さ
れる。このような各パターン・マップは、以下で述べる
ように、後続する処理に対する入力として使用される。
【００１９】図６において、ステップ２２（もしそれら
欠陥がクラスタ化していないことが見いだされた場合に
は、ステップ２０）に続いて、ステップ３４で、そのバ
ッチ内に残っている半導体ウェーハのうちでまだ検査さ
れなければならないものが更に存在しているかどうかを
判定するための検査が為される。もしそのような半導体
ウェーハが存在していれば、続いてステップ３６が履行
され、そのバッチ内の次の半導体ウェーハ１０が検査さ
れる。その後、ステップ１８が再度履行される。
【００２０】全ての半導体ウェーハ１０の検査が完了す
ると、顕著にクラスタ化した欠陥を持つことが見いださ
れた半導体ウェーハが、クラスタ化した欠陥を持たない
ものから区別される（ステップ３８）。次に、それら半
導体ウェーハ１０と関連する２進値“１”、“０”のパ
ターン・マップが同質的パターンにグループ化される
（ステップ４０）。このようなグループ化は周知な階層
構造クラスタリング技術によって達成される。この階層
構造クラスタリング技術を使用するために、そのバッチ
内での各半導体ウェーハ対間の距離を計算しなければな
らない。本発明によれば、その距離は或る対のうちの一
枚の半導体ウェーハ１０内の各集積回路１２ｉを、その
対のうちの他方の半導体ウェーハ上の対応する集積回路
と比較することによって計算される。もし、各集積回路
に関連する２進値がその対のうちの他方の半導体ウェー
ハと調和している（即ち、両方集積回路が共に良品であ
るか、または共に不適格品である）場合にはそれら集積
回路間の距離は“０”であり、そうでない場合にはその
値は“１”であると見なされる。この比較は、各対のう
ちの各半導体ウェーハ上の集積回路１２1乃至１２nの全
てについて為され、各距離が累積される。この処置は上
記各半導体ウェーハ欠陥パターンのグループ化を確立す
るために使用される。
【００２１】それら半導体ウェーハ欠陥パターンがグル
ープ化されると、続いて、特定のグループ内にある欠陥
パターンを持つ各半導体ウェーハがそれらの処理方法ま
たは順序に関する或る共同性（ｃｏｍｍｏｎａｌｉｔ
ｙ）を共有しているかどうかの判定が為される（ステッ
プ４２）。処理に共同性を持つ半導体ウェーハの例に
は、バッチ処理（即ち、一溶解漕内での浸せき）中に同
時に処理された半導体ウェーハ、逐次処理（単一半導体
ウェーハ設定）中に隣接して処理された半導体ウェー
ハ、及び、或る処理装置の同様な部分（即ち、炉の同一
端またはイオン・エッチング装置の同一電極）に置かれ
た半導体ウェーハが含まれる。実際には、図１の各半導
体ウェーハ１０が機械可読符号（図示せず）で独特のマ
ークが付される。各半導体ウェーハ上のこの機械可読符
号によって、そのバッチがその製造工程中の各ステップ
を進行するとき、そのバッチ内の各半導体ウェーハの正
確な位置を自動的に記録することが可能にされる。
【００２２】ステップ４２において、もし特定のグルー
プの半導体ウェーハ１０のパターンとそのグループ内の
それら半導体ウェーハ１０が共有している共同性との間
に一致が有る場合には、そのような一致の告示情報が生
成される（ステップ４４）。そのような一致が無い場合
には、ステップ４６が履行されて、各半導体ウェーハと
関連する［０-１］パターン・マップが既知な欠陥の原
因を持つ一組の記憶されているパターン・マップからの
パターンと一致しているかどうかの判定が為される。本
発明の技術を実施する際、そのようなパターン・マップ
のライブラリが維持され、且つ、ステップ４６での比較
目的のために使用される。ステップ４６で一つの一致が
見いだされると、プログラムの履行がステップ４４へ分
岐され、このステップ４４で上記特定の欠陥モードを識
別している告示情報が生成される。
【００２３】ステップ４４で告示情報が生成された後、
またはステップ４６で一致が見いだされなかったとき
は、続いて、存在している欠陥パターンの種類及び各パ
ターンの種類を示している半導体ウェーハの数に関する
情報を含有するクラスタ解析レポートが生成される（ス
テップ４８）。このクラスタ解析レポートが生成される
と、それに続いてステップ５０が履行され、各ロットの
半導体ウェーハ１０に関する情報を含有するマスター・
データ・ベースが更新される。ステップ５０に続いて、
この処理が終了される（ステップ５２）。
【００２４】上記説明は、半導体ウェーハ１０上の欠陥
（欠陥を持つ集積回路）の特徴付けを行ない、もし有る
とすれば、処理工程及び欠陥モードの双方または一方の
うち何れがそのような欠陥を生じているかを明らかにす
るための処理を述べている。この処理は、上記処理工程
が周知のコンピュータの助けによって容易に実施するこ
とができるので、自動的に実行することが可能である。
更にこの処理は、プロセス技術者が対話ベースで履行す
ることが可能である。なお、特許請求の範囲に記載した
参照符号は、発明の容易なる理解のためのもので、その
範囲を制限するように理解されるべきものではない。
【００２５】
【発明の効果】以上説明したように、本発明による方法
は、半導体ウェーハ上の欠陥を自動的に特徴付けること
ができる効果が有る。
【図面の簡単な説明】
【図１】従来の半導体ウェーハの斜視図である。
【図２】通例の半導体ウェーハ・プローブを使用して図
１の半導体ウェーハを検査（探測）する仕方を示すため
の図１の半導体ウェーハの側面図である。
【図３】図１の型の半導体ウェーハ上の欠陥のパターン
の一例を示す図であり、図中の白い四角は正常に動作す
る（欠陥が無い）集積回路を表わし、黒い四角は欠陥を
持つ集積回路（欠陥）を表わしている。
【図４】図１の型の半導体ウェーハ上の欠陥のパターン
の別の例を示す図であり、図３と同様に図中の白い四角
は正常に動作する（欠陥が無い）集積回路を表わし、且
つ、黒い四角は欠陥を持つ集積回路（欠陥）を表わして
いる。
【図５】図１の型の半導体ウェーハ上の欠陥のパターン
の更に別の例を示す図であり、図３と同様に図中の白い
四角は正常に動作する（欠陥が無い）集積回路を表わ
し、且つ、黒い四角は欠陥を持つ集積回路（欠陥）を表
わしている。
【図６】図３乃至図５に図示されている欠陥を特徴付け
るための、本発明による技術のフロー・チャートであ
る。
【図７】半導体ウェーハ欠陥パターンを平滑化し且つし
きい値処理するために、図６の技術に関連して実施され
る補助処理のフロー・チャートである。
【図８】図３の欠陥パターンを平滑化した後のパターン
を示す図である。
【図９】図４の欠陥パターンを平滑化した後のパターン
を示す図である。
【図１０】図５の欠陥パターンを平滑化した後のパター
ンを示す図である。
【符号の説明】
１０ 半導体ウェーハ １２1、１２2、１２3・・・１２n 集積回路 １４ プローブ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ユダ デヴィッド フリードマン アメリカ合衆国 07922 ニュージャージ ー バークレー ハイツ、コーネル アヴ ェニュー 172 (72)発明者 マーク ヘンリー ハンセン アメリカ合衆国 94618 カリフォルニア オークランド、クレルモント アヴェニ ュー 6060 (72)発明者 ジェームス リチャード ホイヤー アメリカ合衆国 32837 フロリダ オー ランド、オシタ ドライヴ 3531 (72)発明者 ヴィジャヤン ナラヤナ ネア アメリカ合衆国 07974 ニュージャージ ー マーレー ヒル、ノールウッド ドラ イヴ 122

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 各々がその中に複数個の集積回路（１２
    1乃至１２n）を作成するために別々の処理操作を既に受
    けている複数個の半導体ウェーハ（１０）と関連するマ
    ップ化された欠陥を特徴付ける方法において、 （ａ） 各半導体ウェーハ（１０）と関連する前記マッ
    プ化された欠陥が空間的にクラスタ化（ｃｌｕｓｔｅ
    ｒ）しているかどうかを判定するステップと、 （ｂ） そのようにクラスタ化している場合には、空間
    的にクラスタ化している欠陥を持つ各マップ化された欠
    陥を、それら欠陥がクラスタ化している様子に従ってグ
    ループに分類するステップと、 （ｃ） 各グループ内でそれら半導体ウェーハ（１０）
    と関連する各欠陥と、そのグループ内のそれら半導体ウ
    ェーハ（１０）に実施された処理操作との間に何らかの
    関係が存在するかを判定するステップと、 （ｄ） そのような何らかの関係が存在する場合には、
    各グループ内の各半導体ウェーハ（１０）と関連する欠
    陥を生じさせた処理操作を識別するステップと、 を有することを特徴とする半導体ウェーハ上の欠陥集積
    回路の特徴付け方法。
  2. 【請求項２】 （ｅ） 各グループ内の半導体ウェーハ
    （１０）と関連する現下の各マップ化された欠陥と、少
    なくとも一つの既知な欠陥モードに帰因する一組のマッ
    プ化された欠陥との間に、何らかの関係が存在するかど
    うかを判定するステップと、 （ｆ） 何らかの関係が存在する場合には、そのグルー
    プ内の各半導体ウェーハ（１０）と関連するマップ化さ
    れた欠陥を生じさせた欠陥モードを識別するステップ
    と、 を更に有することを特徴とする、請求項１に記載の方
    法。
  3. 【請求項３】 前記（ａ）ステップが、 （ｇ） 欠陥を持つ各集積回路を包囲している欠陥の比
    率と各無欠陥集積回路を包囲している無欠陥集積回路の
    比率との結合計算統計値（ｊｏｉｎｔ-ｃｏｕｎｔ ｓｔ
    ａｔｉｓｔｉｃｓ）を計算し、クラスタ化している顕著
    な要素が存在しているかどうかを判定するために前記統
    計値を所定の限度と比較するステップと、 （ｈ） 空間的にクラスタ化している要素を明らかにす
    る為に、顕著な空間的クラスタリングを含有する半導体
    ウェーハ・マップを処理するステップと、 を有することを特徴とする、請求項１に記載の方法。
  4. 【請求項４】 前記（ｈ）ステップが、 各半導体ウェーハ上の各集積回路を包囲している各半導
    体ウェーハの加重平均を計算するステップと、 前記加重平均に逆正弦二乗根変換を適用するステップ
    と、 この変換された加重平均を規格化するステップと、 この変換され規格化された加重平均をしきい値処理する
    ステップと、 を有することを特徴とする、請求項３に記載の方法。
  5. 【請求項５】 正常に動作する集積回路と欠陥を持つ集
    積回路とを判定するために、各半導体ウェーハ上の前記
    集積回路（１２1乃至１２n）を電気的に探測することに
    よって、マップ化された欠陥を得ることを特徴とする請
    求項１に記載の方法。
  6. 【請求項６】 クラスタリングのパターンに従って為さ
    れる前記半導体ウェーハのグループへの分類が、各半導
    体ウェーハ対間の距離を計算し、その結果得られた距離
    の行列に階層構造クラスタリング技術を適用することに
    よって達成されることを特徴とする請求項１に記載の方
    法。
JP5033948A 1992-02-03 1993-02-01 半導体ウェーハ上の欠陥集積回路の特徴付け方法 Pending JPH0661314A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/829,634 US5240866A (en) 1992-02-03 1992-02-03 Method for characterizing failed circuits on semiconductor wafers
US829634 1992-02-03

Publications (1)

Publication Number Publication Date
JPH0661314A true JPH0661314A (ja) 1994-03-04

Family

ID=25255076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5033948A Pending JPH0661314A (ja) 1992-02-03 1993-02-01 半導体ウェーハ上の欠陥集積回路の特徴付け方法

Country Status (4)

Country Link
US (1) US5240866A (ja)
EP (1) EP0555018A1 (ja)
JP (1) JPH0661314A (ja)
KR (1) KR970005688B1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997035337A1 (en) * 1996-03-19 1997-09-25 Hitachi, Ltd. Process control system
US6016562A (en) * 1996-01-12 2000-01-18 Mitsubishi Denki Kabushiki Kaisha Inspection data analyzing apparatus for in-line inspection with enhanced display of inspection results
US6246472B1 (en) 1997-07-04 2001-06-12 Hitachi, Ltd. Pattern inspecting system and pattern inspecting method
US6876445B2 (en) 2001-04-10 2005-04-05 Hitachi, Ltd. Method for analyzing defect data and inspection apparatus and review system
JP2006518101A (ja) * 2003-02-14 2006-08-03 テスト アドバンテージ， インコーポレイテッド データ分析用の装置および方法
US7096140B2 (en) 2003-10-30 2006-08-22 Kabushiki Kaisha Toshiba Test system, test method and test program for an integrated circuit by IDDQ testing
JP2006352173A (ja) * 2001-04-10 2006-12-28 Hitachi Ltd 欠陥データ解析方法およびその装置
KR100806060B1 (ko) * 1999-11-29 2008-02-21 루센트 테크놀러지스 인크 멀티-칩 패키지들의 ｉｃ칩들의 클러스터 패키징
US7813539B2 (en) 2002-09-27 2010-10-12 Hitachi High-Technologies Corporation Method and apparatus for analyzing defect data and a review system
CN102194725A (zh) * 2010-03-18 2011-09-21 株式会社理光 坐标平面上的数据点分布区域的识别方法及记录介质
US8542229B2 (en) 2010-04-27 2013-09-24 Ricoh Company, Ltd. Identification method of data point distribution area on coordinate plane and recording medium
US8655049B2 (en) 2010-03-18 2014-02-18 Ricoh Company, Ltd. Identification method of data point distribution area on coordinate plane and recording medium

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2616413B2 (ja) * 1993-11-22 1997-06-04 日本電気株式会社 リペアデータの編集装置およびリペアデータの編集方法
US6546308B2 (en) 1993-12-28 2003-04-08 Hitachi, Ltd, Method and system for manufacturing semiconductor devices, and method and system for inspecting semiconductor devices
JPH07201946A (ja) * 1993-12-28 1995-08-04 Hitachi Ltd 半導体装置等の製造方法及びその装置並びに検査方法及びその装置
US5544350A (en) * 1994-07-05 1996-08-06 Taiwan Semiconductor Manufacturing Co. Ratio of running work in progress
JP2755195B2 (ja) * 1994-12-08 1998-05-20 日本電気株式会社 半導体装置の製造方法及びその装置
KR960035944A (ko) * 1995-03-28 1996-10-28 김주용 반도체 소자 제조시 불량분석 방법
US5546326A (en) * 1995-04-04 1996-08-13 Taiwan Semiconductor Manufacturing Company Ltd Dynamic dispatching rule that uses long term due date and short term queue time to improve delivery performance
US5971586A (en) * 1995-04-21 1999-10-26 Sony Corporation Identifying causes of semiconductor production yield loss
US5665609A (en) * 1995-04-21 1997-09-09 Sony Corporation Prioritizing efforts to improve semiconductor production yield
JP3639636B2 (ja) * 1995-04-25 2005-04-20 株式会社ルネサステクノロジ 半導体ウェハの不良解析装置及び不良解析方法
US6009545A (en) * 1995-04-25 1999-12-28 Mitsubishi Denki Kabushiki Kaisha System for analyzing a failure in a semiconductor wafer by calculating correlation coefficient between collated data of defects per prescribed unit and failures per prescribed unit
US5991699A (en) * 1995-05-04 1999-11-23 Kla Instruments Corporation Detecting groups of defects in semiconductor feature space
US5612886A (en) * 1995-05-12 1997-03-18 Taiwan Semiconductor Manufacturing Company Ltd. Method and system for dynamic dispatching in semiconductor manufacturing plants
US5787190A (en) * 1995-06-07 1998-07-28 Advanced Micro Devices, Inc. Method and apparatus for pattern recognition of wafer test bins
US5828778A (en) * 1995-07-13 1998-10-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus for analyzing failure of semiconductor wafer
US5716856A (en) * 1995-08-22 1998-02-10 Advanced Micro Devices, Inc. Arrangement and method for detecting sequential processing effects in manufacturing using predetermined sequences within runs
US5963881A (en) * 1995-09-22 1999-10-05 Texas Instruments Incorporated Method and system for enhancing the identification of causes of variations in the performance of manufactured articles
US5923554A (en) * 1996-01-16 1999-07-13 Matsushita Electric Industrial Co., Ltd. Method for assessing the number and type of flaws
DE19607047C2 (de) * 1996-02-24 1999-03-25 Gen Semiconductor Ireland Macr Verfahren zum Herstellen von Halbleiterelementen mit aktiven Strukturen
US5768133A (en) * 1996-03-19 1998-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. WIP/move management tool for semiconductor manufacturing plant and method of operation thereof
US5778386A (en) * 1996-05-28 1998-07-07 Taiwan Semiconductor Manufacturing Company Ltd. Global view storage management system for semiconductor manufacturing plants
JP3436456B2 (ja) * 1996-06-14 2003-08-11 三菱電機株式会社 エミッション顕微鏡による半導体装置の故障解析方法及び半導体装置故障解析システム
US6021380A (en) * 1996-07-09 2000-02-01 Scanis, Inc. Automatic semiconductor wafer sorter/prober with extended optical inspection
AU4149897A (en) * 1996-08-12 1998-03-06 Intercell Corporation Memory module assembly using partially defective chips
US6119049A (en) * 1996-08-12 2000-09-12 Tandon Associates, Inc. Memory module assembly using partially defective chips
JPH10173021A (ja) * 1996-12-12 1998-06-26 Mitsubishi Electric Corp 製造ライン解析方法及び製造ライン解析装置
US6072574A (en) 1997-01-30 2000-06-06 Micron Technology, Inc. Integrated circuit defect review and classification process
US6073501A (en) * 1997-06-20 2000-06-13 Advanced Micro Devices, Inc. Apparatus and method for semiconductor wafer processing which facilitate determination of a source of contaminants or defects
US6446017B1 (en) 1997-08-21 2002-09-03 Micron Technology, Inc. Method and system for tracking manufacturing data for integrated circuit parts
US5999003A (en) * 1997-12-12 1999-12-07 Advanced Micro Devices, Inc. Intelligent usage of first pass defect data for improved statistical accuracy of wafer level classification
JP3055516B2 (ja) * 1997-12-25 2000-06-26 日本電気株式会社 半導体集積回路の検査解析装置及びその方法並びにその制御プログラムを記録した記録媒体
US6169770B1 (en) 1998-01-08 2001-01-02 Rockwell Collins, Inc. Preemptive processor for mode S squitter message reception
US6446021B1 (en) 1998-02-27 2002-09-03 Micron Technology, Inc. Method and apparatus to display processing parameter
US6265232B1 (en) * 1998-08-21 2001-07-24 Micron Technology, Inc. Yield based, in-line defect sampling method
EP1056127A3 (en) * 1999-05-21 2003-04-16 Lucent Technologies Inc. Method and apparatus for correlating data from a semiconductor wafer process
US6507933B1 (en) * 1999-07-12 2003-01-14 Advanced Micro Devices, Inc. Automatic defect source classification
US6477685B1 (en) 1999-09-22 2002-11-05 Texas Instruments Incorporated Method and apparatus for yield and failure analysis in the manufacturing of semiconductors
US6931580B1 (en) 2000-03-13 2005-08-16 International Business Machines Corporation Rapid fail analysis of embedded objects
JP2001274209A (ja) * 2000-03-28 2001-10-05 Toshiba Corp 半導体検査装置、半導体欠陥解析装置、半導体設計データ修正装置、半導体検査方法、半導体欠陥解析方法、半導体設計データ修正方法およびコンピュータ読み取り可能な記録媒体
US6701204B1 (en) * 2000-05-22 2004-03-02 Mosel Vitelic Inc. System and method for finding defective tools in a semiconductor fabrication facility
JP2002043200A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 異常原因検出装置及び異常原因検出方法
JP4250347B2 (ja) * 2000-08-21 2009-04-08 株式会社東芝 不良クラスタリング検索方法、不良クラスタリング検索装置、不良クラスタリング検索プログラムを格納した記録媒体、救済回路最適化方法、工程管理方法、クリーンルーム管理方法、半導体装置の製造方法、問題工程及び問題装置の抽出方法、問題工程及び問題装置の抽出プログラムを格納した記録媒体、問題工程及び問題装置の抽出装置、及び検索母体のスクラップ判断方法
US6963813B1 (en) * 2000-09-13 2005-11-08 Dieter Rathei Method and apparatus for fast automated failure classification for semiconductor wafers
US7225107B2 (en) * 2001-05-24 2007-05-29 Test Advantage, Inc. Methods and apparatus for data analysis
US7395170B2 (en) * 2001-05-24 2008-07-01 Test Advantage, Inc. Methods and apparatus for data analysis
US8417477B2 (en) 2001-05-24 2013-04-09 Test Acuity Solutions, Inc. Methods and apparatus for local outlier detection
US20030072481A1 (en) * 2001-10-11 2003-04-17 Advanced Micro Devices, Inc. Method for evaluating anomalies in a semiconductor manufacturing process
AU2002343545A1 (en) * 2001-10-19 2003-06-10 Auburn University Estimating reliability of components for testing and quality optimization
JP2003243470A (ja) * 2002-02-18 2003-08-29 Mitsubishi Electric Corp 異常検出システム、プログラムおよび記録媒体
US7106897B1 (en) 2002-04-29 2006-09-12 Advanced Micro Devices, Inc. Universal spatial pattern recognition system
US7319935B2 (en) * 2003-02-12 2008-01-15 Micron Technology, Inc. System and method for analyzing electrical failure data
WO2005077024A2 (en) * 2004-02-06 2005-08-25 Test Advantage, Inc. Methods and apparatus for data analysis
US7415317B2 (en) * 2004-02-25 2008-08-19 Micron Technology, Inc. Method and system for correlating and combining production and non-production data for analysis
US7395130B2 (en) * 2004-02-27 2008-07-01 Micron Technology, Inc. Method and system for aggregating and combining manufacturing data for analysis
US7904279B2 (en) * 2004-04-02 2011-03-08 Test Advantage, Inc. Methods and apparatus for data analysis
US7163829B2 (en) * 2005-01-26 2007-01-16 Youngtek Electronics Corporation Method of integration testing for packaged electronic components
JP5005893B2 (ja) * 2005-06-22 2012-08-22 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5000104B2 (ja) * 2005-06-22 2012-08-15 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
US7769225B2 (en) * 2005-08-02 2010-08-03 Kla-Tencor Technologies Corp. Methods and systems for detecting defects in a reticle design pattern
KR100909474B1 (ko) * 2005-08-10 2009-07-28 삼성전자주식회사 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들
JP2007264914A (ja) * 2006-03-28 2007-10-11 Hitachi Global Storage Technologies Netherlands Bv データ解析方法
JP4931483B2 (ja) * 2006-06-14 2012-05-16 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5087236B2 (ja) * 2006-06-14 2012-12-05 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5091430B2 (ja) * 2006-06-14 2012-12-05 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
FR2911429B1 (fr) * 2007-01-11 2009-04-17 Soitec Silicon On Insulator "procede et systeme de detection d'amas de defauts a la surface d'un substrat"
US20090139165A1 (en) * 2007-12-04 2009-06-04 Intigral, Inc. Insulating glass unit
US20090139164A1 (en) * 2007-12-04 2009-06-04 Intigral, Inc. Insulating glass unit
US20090139163A1 (en) * 2007-12-04 2009-06-04 Intigral, Inc. Insulating glass unit
US8165837B1 (en) * 2008-06-09 2012-04-24 Kla-Tencor Corporation Multi-scale classification of defects
US8363922B2 (en) * 2009-02-12 2013-01-29 International Business Machines Corporation IC layout pattern matching and classification system and method
US8361915B2 (en) 2009-05-22 2013-01-29 Vidrio Plano De Mexico, S.A. De C.V. Glass composition
CN102129164B (zh) 2010-01-15 2012-08-22 中芯国际集成电路制造(上海)有限公司 掩膜版缺陷的判断方法及判断系统
US8903122B2 (en) 2013-03-15 2014-12-02 HGST Netherlands B.V. Verifying a slider tray map
US10318700B2 (en) 2017-09-05 2019-06-11 International Business Machines Corporation Modifying a manufacturing process of integrated circuits based on large scale quality performance prediction and optimization
CN107689335B (zh) * 2017-09-26 2019-12-17 华润微电子（重庆）有限公司 一种多种产品晶圆缺陷的分析方法
TWI805564B (zh) 2018-01-25 2023-06-21 晶元光電股份有限公司 晶粒轉移方法及其裝置
US11454949B2 (en) * 2018-03-28 2022-09-27 Kla Corporation Auto-correlation of wafer characterization data and generation of composite wafer metrics during semiconductor device fabrication
US11122680B2 (en) * 2019-03-18 2021-09-14 International Business Machines Corporation Passive methods of loose die identification
KR20230002862A (ko) * 2020-05-01 2023-01-05 피디에프 솔루션즈, 인코포레이티드 웨이퍼 빈 맵 기반 근본 원인 분석

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58165337A (ja) * 1982-03-26 1983-09-30 Hitachi Ltd 半導体製造プラントにおける不良解析方法
JPS59228726A (ja) * 1983-06-10 1984-12-22 Hitachi Ltd 不良解析装置
JPS61100941A (ja) * 1984-10-23 1986-05-19 Hitachi Ltd 半導体素子の検査データ分析装置
JPH04151845A (ja) * 1990-09-12 1992-05-25 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4571685A (en) * 1982-06-23 1986-02-18 Nec Corporation Production system for manufacturing semiconductor devices
US4855253A (en) * 1988-01-29 1989-08-08 Hewlett-Packard Test method for random defects in electronic microstructures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58165337A (ja) * 1982-03-26 1983-09-30 Hitachi Ltd 半導体製造プラントにおける不良解析方法
JPS59228726A (ja) * 1983-06-10 1984-12-22 Hitachi Ltd 不良解析装置
JPS61100941A (ja) * 1984-10-23 1986-05-19 Hitachi Ltd 半導体素子の検査データ分析装置
JPH04151845A (ja) * 1990-09-12 1992-05-25 Hitachi Ltd 半導体装置の製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016562A (en) * 1996-01-12 2000-01-18 Mitsubishi Denki Kabushiki Kaisha Inspection data analyzing apparatus for in-line inspection with enhanced display of inspection results
WO1997035337A1 (en) * 1996-03-19 1997-09-25 Hitachi, Ltd. Process control system
US6542830B1 (en) 1996-03-19 2003-04-01 Hitachi, Ltd. Process control system
US6757621B2 (en) 1996-03-19 2004-06-29 Hitachi, Ltd. Process management system
US6246472B1 (en) 1997-07-04 2001-06-12 Hitachi, Ltd. Pattern inspecting system and pattern inspecting method
KR100806060B1 (ko) * 1999-11-29 2008-02-21 루센트 테크놀러지스 인크 멀티-칩 패키지들의 ｉｃ칩들의 클러스터 패키징
US6876445B2 (en) 2001-04-10 2005-04-05 Hitachi, Ltd. Method for analyzing defect data and inspection apparatus and review system
US7084968B2 (en) 2001-04-10 2006-08-01 Hitachi, Ltd. Method for analyzing defect data and inspection apparatus and review system
US8086422B2 (en) 2001-04-10 2011-12-27 Hitachi, Ltd. Method for analyzing defect data and inspection apparatus and review system
US8027527B2 (en) 2001-04-10 2011-09-27 Hitachi, Ltd. Method for analyzing defect data and inspection apparatus and review system
JP2006352173A (ja) * 2001-04-10 2006-12-28 Hitachi Ltd 欠陥データ解析方法およびその装置
JP4521386B2 (ja) * 2001-04-10 2010-08-11 株式会社日立製作所 欠陥データ解析方法およびその装置
US7813539B2 (en) 2002-09-27 2010-10-12 Hitachi High-Technologies Corporation Method and apparatus for analyzing defect data and a review system
JP2006518101A (ja) * 2003-02-14 2006-08-03 テスト アドバンテージ， インコーポレイテッド データ分析用の装置および方法
US7096140B2 (en) 2003-10-30 2006-08-22 Kabushiki Kaisha Toshiba Test system, test method and test program for an integrated circuit by IDDQ testing
CN102194725A (zh) * 2010-03-18 2011-09-21 株式会社理光 坐标平面上的数据点分布区域的识别方法及记录介质
US8655049B2 (en) 2010-03-18 2014-02-18 Ricoh Company, Ltd. Identification method of data point distribution area on coordinate plane and recording medium
US8670605B2 (en) 2010-03-18 2014-03-11 Ricoh Company, Ltd. Identification method of data point distribution area on coordinate plane and recording medium
US8542229B2 (en) 2010-04-27 2013-09-24 Ricoh Company, Ltd. Identification method of data point distribution area on coordinate plane and recording medium

Also Published As

Publication number Publication date
KR970005688B1 (ko) 1997-04-18
US5240866A (en) 1993-08-31
EP0555018A1 (en) 1993-08-11
KR930018686A (ko) 1993-09-22

Similar Documents

Publication Publication Date Title
JPH0661314A (ja) 半導体ウェーハ上の欠陥集積回路の特徴付け方法
US3751647A (en) Semiconductor and integrated circuit device yield modeling
US6507800B1 (en) Method for testing semiconductor wafers
US6265232B1 (en) Yield based, in-line defect sampling method
US5828778A (en) Method and apparatus for analyzing failure of semiconductor wafer
US6393602B1 (en) Method of a comprehensive sequential analysis of the yield losses of semiconductor wafers
CA2517651C (en) Method of design analysis of existing integrated circuits
US7529634B2 (en) Method, apparatus, and computer program of searching for clustering faults in semiconductor device manufacturing
US20040049722A1 (en) Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device
JP2000208575A (ja) 形状特徴に基づく欠陥検出方法及び装置
US6338001B1 (en) In line yield prediction using ADC determined kill ratios die health statistics and die stacking
US6303394B1 (en) Global cluster pre-classification methodology
US6165805A (en) Scan tool recipe server
US6741940B2 (en) Computer-implemented method of defect analysis
US5946213A (en) Intelligent adc reclassification of previously classified propagator defects
US11988612B2 (en) Methods for determining focus spot window and judging whether wafer needs to be reworked
TW200411801A (en) Method for analyzing defect inspection parameters
US6943569B1 (en) Method, system and apparatus to detect defects in semiconductor devices
US20050098779A1 (en) Production process for producing semiconductor devices, semiconductor devices produced thereby, and test system for carrying out yield-rate test in production of such semiconductor devices
US6978041B2 (en) Review work supporting system
JP4823473B2 (ja) 集積回路における検査層間のオーバーレイ・オフセットの修正
US20030072481A1 (en) Method for evaluating anomalies in a semiconductor manufacturing process
US20020156550A1 (en) Robust windowing method using the poisson yield model for determining the systematic and random yield of failing circuits on semiconductor wafers
US20020055802A1 (en) System and method for controlling semiconductor device manufacturing flow
US20080153184A1 (en) Method for manufacturing integrated circuits by guardbanding die regions