JPS58165337A - 半導体製造プラントにおける不良解析方法 - Google Patents

半導体製造プラントにおける不良解析方法

Info

Publication number
JPS58165337A
JPS58165337A JP4720182A JP4720182A JPS58165337A JP S58165337 A JPS58165337 A JP S58165337A JP 4720182 A JP4720182 A JP 4720182A JP 4720182 A JP4720182 A JP 4720182A JP S58165337 A JPS58165337 A JP S58165337A
Authority
JP
Japan
Prior art keywords
defect
mask
data
defects
category
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4720182A
Other languages
English (en)
Inventor
Kichizo Akashi
明石 吉三
Kenzo Kurihara
栗原 謙三
Susumu Seki
進 関
Kazunari Kobayashi
一成 小林
Mitsuru Ogawa
満 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4720182A priority Critical patent/JPS58165337A/ja
Publication of JPS58165337A publication Critical patent/JPS58165337A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発明は、半導体メモリ等の半導体装置の製造プラント
における不良解析方法に関する。
半導体メモリ等の半導体装置の製造においては、歩留向
上を阻害する要因は極めて多い。この阻害要因の一つに
、パターン形成工程であるホトリソグラフィ工程で使用
するマスク欠陥が挙げられる。
一般に、半導体装置の製造においては同一のマスクが、
多数のウェハに対して繰り返して用いられる。そのため
、マスクのある箇所に欠陥があると、そのマスクを使用
して製造されたウェハの、マスク上の欠陥位置に対応し
、元ベレットは全て不良品となる。さらに、一つの、−
品(ペレット)を製造覧 するには、複数回ホトリ、ソゲラフイエ程での処理1い
:・ が必要である。各ホト・リングラフィ工程で使用される
マスクは、異なる種類のものである。したがって、マス
ク欠陥を速やかに見出すことが望まれる。
現状では、マスク欠陥を見出す方法として、次の二つの
方法が考えられる。
■ マスク検査装置による方法 現在のマスク検査装置によって検出できないマスク上の
欠陥が、製品不良を本たらすことが知られている。たと
えば、マスク上に付着した異物によって不良が発生する
が、高集積変化に伴ない、ますます、微細な欠陥によっ
て不良が発生する。
さらに、この種の装置を用いてマスクを検査するには長
時間を要する。そのため、マスク検査は通常、マスクの
製作を完了した時点で実施されるだけである。マスク欠
陥は、マスクの使用段階で、装置からの異物付着、マス
クをハンドリングする過程でマスクの1カケ”等によっ
ても発生する。
以上から、この方法では、マスク欠陥を見出す1: には、限界があ、;bと言える。
11 ■ ウェハ処理i、@の全ての処理が完了し几ウェハ(
これを製品ウェハと呼ぶ)の全てのペレットのF BM
 (Failure  Bit  Map )を作成し
、このデータを用−てマスク欠陥を見出す方法同一のマ
スクを使用した多数個の製品ウェハに対して、全ベレッ
トのFBMデータを作成する。
次のことが成立すれば、マスク欠陥とみなすことができ
る。
「マスクの位置をペレット単位で第1図(A)のように
、X−Y座標で表現する。もし、上記全ウェハに対して
、ペレット位置(XOs Yo )のペレットの、同一
ビットが不良であるならば、全ウェハ共通に用いられた
上記マスクは、ペレット位置(xo * )’o )の
上記ビット位置に欠陥があ、る。」 この方法は、FBMデータを、多数個のウェハに対して
、全ベレット調べ、その結果を整理しなければならない
。さらに、複数個のマスクを使用するから、上記作業は
マスク毎に実施しなければならない。このFBMデータ
作成、結果の整理には、多大な時間と労力とを必要とす
る。
本発明の目的は、上記■、■の方法の欠点を解決する不
良解析方法を提供することにある。
すなわち本発明は、どのホトリソグラフィ工程で用い九
マスクに、かつ、そのマスクのどの位置(ペレット位置
)に欠陥があるかを、ウェハをペレットに切断する前の
最終検査(これをプローブ検査と呼ぶ)データを基本に
して、推定する不良解析方法を提供することに主たる目
的がある。
以下、本発明を実施例によシ詳細に説明する。
第2図は、本発明による半導体装置の不良解析方法を実
施するための装置の一実施例を示す全体構成図である。
同図において、1は半導体製造プロセスであシ%100
−1〜100−nからなる製造工程及び検査工程101
により構成される。
この裂造工11には、例えば酸化拡散プロセス、インプ
ラプロセス、ホトエツチングプロセス等が含まれる。半
導体ウェハは、上起工@100−1〜100−nで順次
処理されて、製品ペレットが作られる。各工程における
作業実績データは、データ収集装置2−1〜2−nによ
り収集される。ここで、作業実績データとは、ウェハ別
各工程作業実施日、ウェハ別各工程での使用マスフナ、
などである。6は作業実績データ記憶装置であシ、2−
1〜2−nで収集したデータを記憶する。101はウェ
ハ・プロセスの最終検査を行なうプローブ(Probe
 )検査装置である。その検査結果であるFCMデータ
(Failure  Category  Mapミル
データ、その意味は後述する。)ハ、データ収集装置3
を介して、FCMデータ記憶装置7に転送される。ここ
でFCMデータとハ、[各ペレットのプローブ(Pro
be )  検査結果を不良内容に対応してカテゴリ分
類し、ウェハ上゛のペレット位置と対応づけて整理した
データ」である。例えばピンホールによる不良をカテゴ
リーa、残留酸化物による不良をカテゴリーb、・・・
・・・というように分類し、それぞれのカテゴリーの不
良がウエノ〜100のどのペレットにあるか置県1図(
B)の□ 如く整理したものである。4は14スク洗浄装置で、1
1L11.゛ あり、各工程で使うマスクを→、する。マスク洗浄実績
データ(マスクφ、洗浄実施日)は、データ収集装置5
を介して、マスク洗浄実績データ記憶装置8に転送され
、記憶される。
11は、マスクの欠陥の推定処理(後述)を行う処理装
置である。装置11は、各種のデータ記憶装置6,7,
8.10の記憶内容のうちの必要なデータを用いて、欠
陥マスク名と欠陥の生じているペレット位置の推定処理
を行う。ここで、データ記憶装置10には、マスク欠陥
を推定するために利用する全てのウェハφが記憶されて
いる。
このウェハφは、データ入出力装置13とデータ入出力
制御装置9を介して、装置10にと9こまれる。処理装
置11により得られたマスク欠陥推定結果はラインプリ
ンタ装置14、データ入出力装置(グラフィックディス
プレイ端末)13などの出力装置に出力する。なお点線
で囲まれた各記憶装置は通常1つのRAMの記憶領域を
分割して用いられる0、、□:1゜ 次に処理装置11で曹れる処理の内容に″て第3図を用
いて説明する。
まず110においてウエハナ記憶装置10に記憶されて
いるウエハナを読み出し、次にFCM(Failure
  Category  Map )  データ記憶装
置7か6、上記ウエノ1φのle’ CMデータを読み
出す。前述のように不良又は欠陥のカテゴリーをa。
b、 c・・・・・・・・・とすると、FCMデータは
、例えばウエハナ1では第5図(A)、’7エハφ2で
は第5図(B)・・・・・・のように表わされる。従っ
てこの例では、同一のペレット位置(Xo * ’jo
 )において、ウエハナ1.す2はカテゴリーaの不良
があり、ウエハナ3はカテゴリーbの不良があることを
示している。次に11.1において、同一ペレット位置
のFCMデータの集計を行う。この集計結果の一例を第
4図に示す。この図において縦軸はペレット位t(x−
y)、横軸は不良のカテゴリーを示している。従って、
第4図ではペレット位置(xs * )’t )にカテ
ゴリー1の不良のあるウェハの枚数が2、カテゴリーb
、cの不良のあるウェハはない(0)ことを示している
。次に112においてペレット位置量に各カテゴリの1
出現率−IBと1発生率# r、1を計算する。これら
は、例えば次式により計算できる。
sl ここで、η11:ベレット位置五における、カテゴリj
の1出現率”。本実施例 では、probe検査をフェイル ・ストップ(多数の検査項目を 順次実施していき、途中で不良 が見つがった時には、検査をそ こで中止する。)で実施する場 合である。この場合、カテゴリ ′    jをテスト順にとれば、上式により、各カテ
ゴリの真の発生側 合を推定することができる。
T11:ペレット位置量における、カテゴリjの発生率
N:重ね合せたウェハ枚数。
n11:ペレット位置iにおける、カテゴリjの発生度
数(ウニノ一枚数)。
113では112で計算した1出現率”、@発生率”を
用いて、マスク欠陥が生じているペレット位置を推定す
る。推定は、例えば次の様に行なうことができる。
ベレット位置1において、次の1つの条件又は2条件が
共に満足されたとき、そのペレット位置量には、マスク
欠陥が生じていると判定する。
ここで、原理的には条件1だけで良いのであるが、η1
3は推定値であり、flljが小さくなるとその推定精
度が悪くなるので推定精度の悪いカテゴリを除去するた
めに、条件2も判定の条件とすることが望ましい。
条件1 η凰1〉C1ここで10.は定数条件2 τ■
>C* ことで、C1は定数113であるペレッ□ド位
置に対応するマスク位1 置に欠陥があると判定遅゛□れると、更に114に進み
、そのマスク位置に欠陥を持つマスク塩を推定する。推
定に当っては、記憶装置80の適当な記憶領域に予め記
憶されている、不良カテゴリ・欠陥マスク各相関表を用
いる。
第6図は、不良カテゴリ・欠陥マスク名相関表の一例で
あり、本衆は「あるカテゴリjが多発し、上記条件1.
2を満たすベレット位置が晃つかったとき、その原因と
なる可能性の高い欠陥マスク」を11#で示している。
本嵌ハ、「不良ペレットを顕微鏡検査などにより不良解
析し、不良カテゴリとそや不良原因となった欠陥マスク
との対応関係を集計した結果」であシ、過去の解析結果
をオフ・フィンで集計したものである。
115では指定されたマスク欠陥推定が全て終了したか
否かをチェックする。未終了である場合にfl、110
にもど9上記と同じ手順で、次に指定されているウニへ
群についてマスク欠陥を推定する    、’、′li 以上説明し木処理により欠陥マスク塩と欠陥位1″1と 置を解析すると かできる。第7図は、特定工程で、特
定の期間に、特定のマスクを用いて処理し次ウェハにつ
いて、そのマスク欠陥推定数を時系的に示し友ものの例
である。本図で示されるマスク欠陥推定数の推移とマス
ク洗浄実績(装置8に記憶されている)との関係から、
例えば、マスク洗浄周期の管理、マスク洗浄方法の評価
、マスク取替時期の判定、などを行なうことができる。
また、処理装置11で時系列データの分析を行うことに
より、マスク洗浄・取替の醤報、指示などを行なうこと
ができる。
さらに、作業実績データとして、各ウェハの処理装置デ
ータ番収集することにょシ、工程管理(例えば、マスク
欠陥から工程ごとの塵埃発生状況を推定した9、工程別
のマスク欠陥発生パターンの相関分析などを行うこと)
も可能である。
本実施例では、マスク欠陥推定について説明した。他の
実施例として、本発明をホトリングラフイエ程別不良発
□生率推定に適用した例について説明する。この実施例
の基本構成は、前記実施例の構成と#針!同じであシ、
下記の変更を行なえばよい。第3図の処理フローにおい
て、不良カテゴリ・欠陥マスク名相関表(第6図)の代
りに第8図のようなテーブルを用いる。すなわち、不良
カテゴリと欠陥マスクとの相関関係を、単なる11#。
Oの関係でなく、ある不良カテゴリが発生したとき、そ
の原因がどのホトリングラフィ工程にあるかを確率衆示
する。さらに、処理112における推定アルゴリズムを
、例えば、次のように変更する。
ホトリング2フイ工程別に、下記推定式にょハネ良発生
率Ptmを推定する。
P 儂wr = X r wal n tl  ”””
 (3)ここで、 PI、  :ペレット位置量における、mホトリソグラ
フィ工程の不良発生率 rmJ:不良カテゴリjが発生したとき、その原因がm
ホトリソグラフィ工程に ある確率(#I7図のマトリクスの各 要素) 本実施例によれけ、ホトリソグラフィ工程別のマクロな
不良発生率、およびウェハ上の工程別不良発生率マツプ
を得ることができる。これにょ夛不良対策が迅速になる
以上説明し友ように、本発明によれば、次の効果が期待
できる。
(1)祈念に特別なデータを収集することなく、従来が
らのプローブ(Probe)検査結果を利用して、マス
クごとに欠陥の数と位置を推定することができる。
(2)各マスクごとに、マスク欠陥数を時系列分析する
ことが可能となシ、マスクの取替え時期、マスク洗浄時
期・周期の管理等、前記実施例で記した種々の管理、警
報、指示を行なうことができる。
(3)  工程別の欠陥発生数をマクロに捉えることが
でき、不良対策が迅速となる。
11:: (4)  上記(1)(2)(3)により、牛、導体製
造の歩留向上が期待できる。    、、1”1い刊″
【図面の簡単な説明】
第1図(A)はマスクの欠陥位置の説明図、篤1図(B
)t!ウェハの不良の説明図、第2図は本発明による不
良解析方法を実施するための装置の全体構成図、第3図
は処理装置により実施される処理の流れ図、第4図及び
第5図は同じペレット位置のPCMデータの集計処理を
説明するための図、第6図は不良カテゴリー欠陥マスク
相関表を示す図、第7図は不良解析システムの出力結果
例を示す図、第8図は不良カテゴリ・不良ホトリソクラ
フイ層相関費を示す図である。 100−1〜100−n・・・ウェハプロセスの加工工
種、2−1〜2−n・・・作業集績データ収集装置、3
・・・FCMデータ収集装置% go・・・データ記憶
装第  3  図 y14  図 ¥J 6 図 ′yfJ7  図 1!it  図

Claims (1)

  1. 【特許請求の範囲】 1、半導体ウェハに対し複数個のマスクを用いてパター
    ンを形成し、製品ウニ八をつくる半導体製造プラントに
    おいて、上記製品ウエノ1のベレット毎に不良の有無と
    その不良のカテゴリーを検査し、その検査データを得る
    段階と、複数の製品ウェハの同一のペレット位置におけ
    る不良のカテゴリーのデータ全集計する段階と、上記集
    計データに基すいて、上記ペレット位置における複数ペ
    レットに不良が出現する率及び/又は不良が発生する率
    を計算する段階と、上記の出現率及び発生率の少くとも
    1つが所定値を超えているかどうかを判定する段階と、
    その判定結果に基ずき、上記複数個のマスクのうち、欠
    陥のあるマスク名と、該マスクにおける欠陥位置を推定
    する段階とを含むことを特徴とする半導体製造プラント
    における不良解析方法。 2、@1項において、不良カテゴリーと、その不良の原
    因となる欠陥マスクとの相関tffわすテーブルを予め
    用意し、該テーブルを用いて欠陥マスク名及び欠陥位置
    を推定することe%黴とする半導体製造プラントにおけ
    る不良解析方法。 3、半導体ウェハに対し複数個のマスクを用い、且つ多
    数のホトリソグラフィ工程を経て製品ウニ八をつくる半
    導体製造プラントにおいて、上記製品ウェハのペレット
    毎に不良の有無と一不良のカテーゴリーを検査しその検
    査データを得る段階と、複数の製品ウェハの同一ベレッ
    ト位置における不良カテゴリーのデータを集計する段階
    と、上記集計データを用いて上記ペレット位置における
    複数ペレットに不良が出現する率及び不良が発生する率
    を計算する段階と、上記出現率及び発生率が所定*1−
    超えているか否かを判定する段階と、上記不良のカテゴ
    リーとその原因となるホトリソグラフィーの関係を示す
    テーブル管予め用意し、上記所定値を超えているときに
    該テーブルを用いて不良工程全推足する段階とを含むこ
    と?%徴とする半導体製造プラントにおける不良解析方
    法。
JP4720182A 1982-03-26 1982-03-26 半導体製造プラントにおける不良解析方法 Pending JPS58165337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4720182A JPS58165337A (ja) 1982-03-26 1982-03-26 半導体製造プラントにおける不良解析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4720182A JPS58165337A (ja) 1982-03-26 1982-03-26 半導体製造プラントにおける不良解析方法

Publications (1)

Publication Number Publication Date
JPS58165337A true JPS58165337A (ja) 1983-09-30

Family

ID=12768517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4720182A Pending JPS58165337A (ja) 1982-03-26 1982-03-26 半導体製造プラントにおける不良解析方法

Country Status (1)

Country Link
JP (1) JPS58165337A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61100941A (ja) * 1984-10-23 1986-05-19 Hitachi Ltd 半導体素子の検査データ分析装置
JPS6312944A (ja) * 1986-07-03 1988-01-20 Omron Tateisi Electronics Co 実装部品の不良検査装置
JPS6332650A (ja) * 1986-07-28 1988-02-12 Hitachi Ltd 製造設備の故障診断装置
JPH02234451A (ja) * 1989-03-07 1990-09-17 Nippon Telegr & Teleph Corp <Ntt> Lsi製造工程の不良工程抽出方法
JPH0344054A (ja) * 1989-07-12 1991-02-25 Hitachi Ltd 検査システムおよび電子デバイスの製造方法
JPH0661314A (ja) * 1992-02-03 1994-03-04 American Teleph & Telegr Co <Att> 半導体ウェーハ上の欠陥集積回路の特徴付け方法
WO1998001903A1 (fr) * 1996-07-09 1998-01-15 Hitachi, Ltd. Procede de fabrication d'un composant de circuit integre a semi-conducteur
US6404911B2 (en) 1989-07-12 2002-06-11 Hitachi, Ltd. Semiconductor failure analysis system

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61100941A (ja) * 1984-10-23 1986-05-19 Hitachi Ltd 半導体素子の検査データ分析装置
JPH0370903B2 (ja) * 1984-10-23 1991-11-11 Hitachi Ltd
JPS6312944A (ja) * 1986-07-03 1988-01-20 Omron Tateisi Electronics Co 実装部品の不良検査装置
JPH07117952B2 (ja) * 1986-07-28 1995-12-18 株式会社日立製作所 製造設備の故障診断装置
JPS6332650A (ja) * 1986-07-28 1988-02-12 Hitachi Ltd 製造設備の故障診断装置
JPH02234451A (ja) * 1989-03-07 1990-09-17 Nippon Telegr & Teleph Corp <Ntt> Lsi製造工程の不良工程抽出方法
US6339653B1 (en) 1989-07-12 2002-01-15 Hitachi, Ltd. Inspection data analyzing system
JP2941308B2 (ja) * 1989-07-12 1999-08-25 株式会社日立製作所 検査システムおよび電子デバイスの製造方法
US6185322B1 (en) 1989-07-12 2001-02-06 Hitachi, Ltd. Inspection system and method using separate processors for processing different information regarding a workpiece such as an electronic device
US6330352B1 (en) 1989-07-12 2001-12-11 Hitachi, Ltd. Inspection data analyzing system
JPH0344054A (ja) * 1989-07-12 1991-02-25 Hitachi Ltd 検査システムおよび電子デバイスの製造方法
US6404911B2 (en) 1989-07-12 2002-06-11 Hitachi, Ltd. Semiconductor failure analysis system
US6529619B2 (en) 1989-07-12 2003-03-04 Hitachi, Ltd. Inspection data analyzing system
US6628817B2 (en) 1989-07-12 2003-09-30 Hitachi, Ltd. Inspection data analyzing system
JPH0661314A (ja) * 1992-02-03 1994-03-04 American Teleph & Telegr Co <Att> 半導体ウェーハ上の欠陥集積回路の特徴付け方法
WO1998001903A1 (fr) * 1996-07-09 1998-01-15 Hitachi, Ltd. Procede de fabrication d'un composant de circuit integre a semi-conducteur

Similar Documents

Publication Publication Date Title
JP3737031B2 (ja) 半導体チップ欠陥に基づいた収率損失チップ数及び類型別の不良チップ数の測定方法
JP3870052B2 (ja) 半導体装置の製造方法及び欠陥検査データ処理方法
TW440859B (en) IC test software system for mapping logical functional test data of logic integrated circuits to physical representation
TW388949B (en) Quality management system and recording medium
JP4357134B2 (ja) 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム
JP2011247957A (ja) パターン検査方法および半導体装置の製造方法
US20190354094A1 (en) System and method that consider tool interaction effects for identifying root causes of yield loss
JPS58165337A (ja) 半導体製造プラントにおける不良解析方法
WO2018032018A1 (en) System and method for electronic die inking after automatic visual defect inspection
JP2002190509A (ja) 検査解析方法及び半導体装置
JP2007095953A (ja) 半導体装置の選別方法及び半導体装置の選別装置
JPH06275696A (ja) 半導体不良解析システムおよびその解析データの圧縮方法
CN108062718A (zh) 半导体制造信息的处理方法和处理系统
JP4136109B2 (ja) 電子デバイス検査システム
KR101579448B1 (ko) 불량 샘플의 결함 맵을 이용한 문제 설비 판정 방법 및 그 장치
JP2003004657A (ja) 観察作業支援システム
CN100394426C (zh) 事件良率关联分析系统及方法
TWI472939B (zh) 良率損失估算方法及相關電腦可讀媒體
JPS6155777A (ja) 機器診断支援装置
TW201003447A (en) A method of detecting variance by regression model
JP4538205B2 (ja) 検査データの解析プログラム、検査データ解析装置
JPH10214870A (ja) 半導体装置の製造方法
JP3307304B2 (ja) 電子デバイス検査システムおよびそれを用いた電子デバイスの製造方法
JPS58216414A (ja) 半導体製造プラント異常検出システム
JPS61100941A (ja) 半導体素子の検査データ分析装置