JP2007538272A - 集積回路レイアウトを設計する方法及び機器 - Google Patents
集積回路レイアウトを設計する方法及び機器 Download PDFInfo
- Publication number
- JP2007538272A JP2007538272A JP2007511456A JP2007511456A JP2007538272A JP 2007538272 A JP2007538272 A JP 2007538272A JP 2007511456 A JP2007511456 A JP 2007511456A JP 2007511456 A JP2007511456 A JP 2007511456A JP 2007538272 A JP2007538272 A JP 2007538272A
- Authority
- JP
- Japan
- Prior art keywords
- environment
- tabulation
- layout
- model
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】形態と、1つ又はそれよりも多くの幾何学形状と、ウェーハ上に満足な形態を生成するように計算された形態に対する修正とを有する環境を各モデルが含む事前作表モデルのライブラリを使用してICレイアウトを修正する方法。モデルはまた、処理変動を反映しない環境のシミュレーション、及び/又は1つ又はそれよりも多くの処理変動を反映する環境の再シミュレーションを含むことができる。モデルはまた、1つ又はそれよりも多くの処理変動の関数として環境の電気特性を説明するデータ、及び/又は修正に対する調節を判断するためにレイアウト内の特定区域の幾何学形状範囲百分率を使用する調節方程式を説明するデータを含むことができる。一部の実施形態では、ICの上部に対する上部レイアウトは、ICの下部層に対する下部レイアウトに関連する情報(密度マップのような)を使用して修正される。
【選択図】図4
Description
従って、ウェーハ上に作製された時に満足な幾何学形状を生成するように計算されたレイアウト内の幾何学形状に対する修正を判断する簡単かつ効率的な方法に対する必要性が存在する。
一部の実施形態は、キャパシタンス方程式を収容するライブラリを構築する代替的なライブラリ構築方法を提供し、本方法は、1)各々が1対の隣接幾何学形状を含む1組の例示的な事前作表環境を作成する段階、2)組内の現在の環境を選択する段階、3)現在の環境を模擬して初期環境を生成する段階、4)3次元(3D)電磁シミュレーションを初期環境に行って隣接幾何学形状の対の間の初期キャパシタンス(C0)を見つける段階、5)1つ又はそれよりも多くの処理変動の例示的な値を考慮する再シミュレーションを現在の環境に行って変更された環境を生成する段階、6)変更された環境と初期環境における隣接幾何学形状の対の距離の間の距離差(ΔW)を判断する段階、7)3Dシミュレーションを変更された環境に行って隣接幾何学形状の対の間のキャパシタンス値(C)を見つける段階、8)キャパシタンス値(C)、距離差(ΔW)、及び1つ又はそれよりも多くの処理変動の例示的な値とを例示的結果として格納する段階、9)段階5から段階8を所定の回数で繰返し、1組の例示的な結果を生成する段階、10)組内の全ての例示的な結果を考慮するキャパシタンス方程式を判断する段階、11)現在の環境に対するモデルにキャパシタンス方程式を格納する段階、及び12)組内の全ての環境が処理されるまで段階2から段階11を繰り返す段階を含む。
本発明の新しい特徴は、特許請求の範囲に示されている。しかし、説明のために、本発明のいくつかの実施形態を添付の図面に示す。
以下の説明を6つの節に分ける。一般的な集積回路レイアウト設計方法及び一般的な用語及び概念を節Iで以下に説明する。次に、節IIでは、各モデルが環境(ICレイアウトのサブ領域)と環境の幾何学形状又は形態に適用する修正とを説明する事前作表モデルのライブラリを使用してICレイアウト内の幾何学形状を修正する方法について説明する。節IIIでは、事前作表モデルのライブラリを使用してICレイアウト内の幾何学形状を修正する代替的な方法について説明する。節IVでは、シミュレーションデータ又はモデルに説明される環境の電気データのようなライブラリ内のモデルに含めることができる他のデータについて説明する。節Vでは、方程式又は関数を基本として方法と共に事前作表モデルのライブラリを使用してICレイアウト内の幾何学形状を修正する方法について説明する。節VIでは、別のICの層に対するレイアウトに関連する情報を使用してICの層に対するレイアウト内の幾何学形状修正する方法について説明する。
図3は、集積回路レイアウトを設計する一般的に設計方法300の流れ図である。方法300は、例えば、集積回路設計レイアウトを作成、編集、又は分析する電子設計自動化(EDA)アプリケーションによって実施することができる。一般的な設計方法300は、各々がゼロ又はそれよりも多くの形態を有する複数の幾何学形状を含む最初の設計レイアウトを受け取った時に始まる(305で)。最初の設計レイアウトは、一般的に設計技師によって設計される。
再模擬レイアウト(330で生成)は、一般的に、作製された状態で修正レイアウトが実際にどのように現れるかについて非常に正確に予測を行うことに注意されたい。従って、設計技師は、再模擬レイアウトを使用して修正レイアウトに更に別の修正を作るべきか否かを判断することができる。更に、再模擬レイアウトを様々なレイアウト分析プログラムに入力すると、例えば、修正レイアウトの電気特性を計算することができる。しかし、そのようなプログラムでは、段階330で行われる再シミュレーションを再現するのにかなりの時間が必要と考えられる。
「レイアウト」形態、幾何学形状、環境、又は修正は、レイアウトに見つけられる形態、幾何学形状、環境、又は修正を意味する。
「事前作表」形態、幾何学形状、環境、又は修正は、事前作表モデルのライブラリに格納されている事前作表モデルに説明されている形態、幾何学形状、環境、又は修正である。
「模擬」形態、幾何学形状、環境、又はレイアウトは、ウェーハ上に作製された状態で形態、幾何学形状、環境、又はレイアウトがどのように現れることになるかを予測するものであり、処理変動なしと仮定する(すなわち、「正常な」処理状態を仮定する)シミュレータプログラムによって生成される。
作製形態、幾何学形状、環境、又はレイアウトは、ウェーハ上に実際に生成された形態、幾何学形状、環境、又はレイアウトである。
モデルは、形態、幾何学形状、環境、修正、方程式などを説明するデータを含む時に形態、幾何学形状、環境、修正、方程式などを含むと呼ばれる。環境は、幾何学形状の全て又は一部分のみを含む時に幾何学形状を含むと呼ばれる。
事前作表モデルのライブラリを使用したレイアウト修正方法
図7は、各々がICレイアウト内の幾何学形状又は形態に適用される修正を含む事前作表モデルのライブラリを使用してICレイアウト内の幾何学形状を修正するレイアウト修正方法700の流れ図である。レイアウト修正方法700は、一般的な設計方法300(図3の)の段階310を含む。従って、方法700では、設計レイアウトを受け取って修正レイアウトを生成する。方法700の実行は、例えば、IC設計レイアウトを作成、編集、又は分析する電子設計自動化(EDA)アプリケーションによって行うことができる。
次に、本方法は、現在の形態が設計レイアウト上の最終形態であるか否かを判断する(735で)。最終形態であれば、本方法は終了する。最終形態でなければ、本方法は、段階710に進み、そこで、処理のためにレイアウトの次の現在の形態を選択する。
上述のように、レイアウト修正方法700は、事前作表モデルのライブラリに含まれている、現在レイアウト環境に適合する事前作表環境を収容するモデルを識別する(720で)。図8は、事前作表モデルのライブラリを構築する方法800の流れ図である。図8は、図5、図6、図9Aから図9F、図10Aから図10C、図11Aから図11Bに関連して説明する。
方法800は、各々が形態(コーナ又は曲げ部など)と、形態が位置する主要幾何学形状と、ゼロ又はそれよりも多くの隣接幾何学形状とを含むライブラリのための1組の事前作表環境を作成することによって始まる。一般的に、ライブラリに対して作成された事前作表環境の組は、ICレイアウト上で見つけることができる広範囲の環境を網羅することになる。環境の組は、一般的に、ICレイアウト上で遭遇する可能性がある多くの様々な形態と幾何学形状構成とを網羅することになる。
マンハッタン優先配線を有する層に対するレイアウトは、恐らく、配向が水平方向又は垂直方向である(すなわち、一般的にレイアウトの境界及び/又はレイアウトの予想ICの境界に平行であるレイアウト座標軸の1つに対して0°又は90°の角を成す)辺を有する幾何学形状を有することになる。従って、マンハッタン優先配線レイアウトになるように調整された環境のライブラリ又は組は、水平方向又は垂直方向の辺を有する幾何学形状を有する環境を含むことになる。図9Aから図9Fは、マンハッタン優先配線レイアウトに対して作成することができる環境905の例を示している。図9Aから図9Fに示すように、各環境905は、形態910と、形態910が位置する主要幾何学形状915と、ゼロ又はそれよりも多くの隣接幾何学形状920とを含む。幾何学形状915及び920は、配向が水平方向又は垂直方向であることに注意されたい。
次に、形態に対する修正を含む現在事前作表環境に対してシミュレーションを実行する(820で)。このシミュレーションは、例えば、入力として現在事前作表環境を受け取って現在模擬環境を生成するシミュレータによって行うことができる。現在模擬環境は、ウェーハ上に作製された状態で現在事前作表環境(形態に対する修正を含む)が現れることになる方法を予測するものである。一部の実施形態では、シミュレータは、処理変動なし(すなわち、「正常な」処理状態)を仮定する。
次に、本方法は、現在事前作表環境が事前作表環境の組内の最終事前作表環境であるか否かを判断する(835で)。最終事前作表環境でなければ、本方法は、段階810に進み、そこで、本方法は、事前作表環境の組内の次の環境を次の現在事前作表環境として選択する。最終事前作表環境であれば、本方法は終了する。
上述のように、レイアウト修正方法700では、事前作表モデルのライブラリに含まれた、現在レイアウト環境と適合する事前作表環境を収容するモデルを識別する(720で)。図12は、事前作表モデルのライブラリに含まれた、レイアウト環境に適合する事前作表環境を収容するモデルを識別する適合化方法1200の流れ図である。図12は、レイアウト修正方法700の段階720を含む。図12を図13Aから図13Hに関連して説明する。
他の実施形態では、2段階比較処理を用いて、第1の基準配向のレイアウト環境を事前作表環境と比較する。第1の段階で、レイアウト環境と事前作表環境をサブ領域に分ける。一部の実施形態では、レイアウト環境と事前作表環境を16個のサブ領域に分ける。次に、各サブ領域における幾何学形状範囲の百分率を両方の環境の各サブ領域について判断する。サブ領域における幾何学形状範囲百分率は、サブ領域の主要幾何学形状と隣接幾何学形状によって覆われた面積をサブ領域の総面積で割り算し、100を乗じたものである。
他の実施形態では、ハッシュ関数を計算する他の方法を使用することができる。他の実施形態では、レイアウト環境と事前作表環境を16個のサブ領域以外のいくつかのサブ領域に分ける。一部の実施形態では、各環境の複合ビット数は、32ビット数以外の数である。
節IIで説明した実施形態では、レイアウト環境に適合する事前作表環境を有するモデルを見つけることが仮定されている。節IIIで説明する他の実施形態では、ライブラリで適合モデルが見つからない場合を考察する。
図14は、事前作表モデルのライブラリを使用してICレイアウト内の幾何学形状を修正する代替的なレイアウト修正方法1400の流れ図である。代替的な方法1400は、一般的な設計方法300(図3)の段階310を含む。従って、方法1400では、設計レイアウトを受け取って修正レイアウトを生成する。方法1400は、例えば、集積回路設計レイアウトを作成、編集、又は分析する電子設計自動化(EDA)アプリケーションによって実施することができる。代替的な方法1400は、図7のレイアウト修正方法700で実行される段階と類似のいくつかの段階を含む。レイアウト修正方法700と異なる段階のみをここで詳細に説明する。
次に、本方法は、現在の形態が設計レイアウトの最終形態であるか否かを判断する(735で)。最終形態である場合、本方法は終了する。最終形態ではなかった場合、本方法は、段階710に進み、そこで、レイアウト内の次の現在の形態を処理のために選択する。
節IIで説明したように、ライブラリ内のモデルは、形態を含む事前作表環境と、形態に対する修正と、形態が位置する主要幾何学形状と、ゼロ又はそれよりも多くの隣接幾何学形状とを説明するデータ含む。一部の実施形態では、ライブラリ内のモデルは、事前作表環境を説明するデータを格納するデータ構造である(例えば、事前作表環境内のオブジェクトの寸法及び配置による)。一部の実施形態では、模擬結果及び/又は再模擬結果を説明するデータのような更に別のデータがモデルに含まれる。
一部の実施形態では、モデル1500はまた、処理変動なしと仮定してウェーハ上に作製された状態でどのように事前作表環境が現れることになるかの予測である模擬環境を説明する模擬環境データ1510を収容する。一部の実施形態では、モデル1500は、1つ又は複数の処理変動を仮定して、ウェーハ上に作製された状態で事前作表環境が現れることになる方法の予測である再模擬環境を説明する再模擬環境データ1515も含む。一部の実施形態では、モデル1500は、事前作表環境の電気特性を説明する電気特性データ1520も含む。一部の実施形態では、モデル1500は、モデルの事前作表修正に対する調節を判断するために設計レイアウト内の特定区域の幾何学形状範囲百分率を使用する調節方程式又は関数1525も含む(節Vで説明するように)。一部の実施形態では、モデル1500は、様々な形式のデータ1505、1510、1515、1520、1525のいずれか又は全てを含む。そのようなデータを各モデルに格納することにより、様々な形式のデータを導出するために更に別の時間を費やす演算を行う必要もなく、様々な形式のデータ1505、1510、1515、1520、1525は、設計担当者によって使用されるように容易に利用可能である(例えば、作製された状態でどのように事前作表環境が現れると予測されるか、事前作表環境の電気特性などを判断するために)。
最初の3つの形式のデータがどのように異なるかの例として、事前作表環境データ1505は、環境の修正を説明するデータを含み、一方、模擬環境データ1510及び再模擬環境データ1515は、修正が適用された後に作製された時にどのように環境が恐らく現れることになるかを説明するデータを含むと考えられ、再模擬環境データ1515は、1つ又はそれよりも多くの処理変動を反映し、模擬環境データ1510は、それを反映しないであろう。従って、模擬環境データ1510及び/又は再模擬環境データ1515を収容するモデルは、環境に適用される修正の説明ばかりでなく、作製された時に環境(修正が適用された状態で)が実際にどのように現れることになるかの予測を説明するデータも与えることができる。従って、このシミュレーションデータは、更に別の時間を費やす模擬又は再模擬をモデル環境に実行する必要がなく、容易に利用可能にすることができる。
段階830で、次に、方法1600は、満足な模擬環境を説明するデータ(模擬環境データ)をモデルに格納する(1605で)。満足な模擬環境は、事前作表環境内の形態に行われた最終修正を含む事前作表環境の模擬結果であることを思い出されたい。
他の実施形態では、特定の処理変動に関する1組の値を反映する1組の2つ又はそれよりも多くの再模擬環境を単一の事前作表環境に対して生成する(1610で)。これらの実施形態では、単一の事前作表環境に対して複数の模擬環境を生成し、各再模擬環境の生成は、特定の処理変動について異なる値の範囲を考慮するシミュレータによって行う。例えば、再模擬環境を生成して、各焦点外れ値、−6、−3、+3、+6を反映させることができ、その結果、単一の事前作表環境について合計4つの再模擬環境ができる。
次に、本方法は、再模擬環境(再模擬環境データ)をモデルに格納する(1615で)。一部の実施形態では、再模擬環境によって反映された(すなわち、再模擬環境を生成するシミュレータによって考慮された)あらゆる特定の処理変動及び処理変動のあらゆる特定の値に関連するデータもモデルに格納する。
一部の実施形態では、方法1600は、模擬環境データのみがモデルに格納されるように、段階165だけを実行して段階1610及び段階1615は実行しない。他の実施形態では、方法1600は、再模擬環境データのみがモデルに格納されるように、段階1610と段階1615のみを実行して段階1605は実行しない。
一部の実施形態では、モデル1500は、事前作表環境の1つ又はそれよりも多くの電気特性を説明する電気特性データも含む。一部の実施形態では、モデル1500は、事前作表環境の識別の電気特性に関連する方程式(特性方程式)を含む。一部の実施形態では、特性方程式は、事前作表環境の識別の電気特性を事前作表環境の1つ又はそれよりも多くの幾何学形状の寸法及び配置の関数として及び/又は1つ又はそれよりも多くの処理変動の関数として表す。
以下で説明する実施形態では、特性方程式は、環境のキャパシタンス特性に関連するものであるが、他の実施形態では、特性方程式は、インダクタンス又は抵抗のような別の環境の電気特性に関連する。また、以下で説明する実施形態では、レンズ焦点外れ及び光線量の処理変動が考慮されるが、他の実施形態では、他の処理変動が考慮される。
C=C0+k1ΔW
第1のキャパシタンス方程式を使用して、環境の2つの幾何学形状の間のキャパシタンスは、2つの幾何学形状の間の距離の変化(ΔW)を考慮して計算することができる。しかし、第1のキャパシタンス方程式は、処理変動(距離の変化(ΔW)の原因である)の関数としてキャパシタンスを表すものではない。
C=C0+k1ΔW+k2ΔPV1+...
ここで、C0は、処理変動なし(すなわち、ΔW、ΔPV1など全て0に等しい)を反映する初期環境のキャパシタンス(初期キャパシタンス)であり、k1、k2などは、所定の感度係数であり、ΔWは、初期環境から変化後の環境までの2つの幾何学形状間の距離の差であり、ΔPV1は、初期環境と変化後の環境で反映される特定の処理変動の値の差である。例えば、ΔWは、変化後の環境の2つの幾何学形状の間の距離から初期環境の2つの幾何学形状の間の距離を減算したものに等しいとすることができる。また、ΔPV1は、変化後の環境で反映される特定の処理変動の値から初期環境で反映される特定の処理変動の値を減算したものに等しいとすることができる(一部の実施形態では、常に0に等しい)。一部の実施形態では、C0(初期キャパシタンス)の値は、キャパシタンス方程式で誤差を補正又は最小限に抑えるように調節/シフトされるか、又は所定の値に設定される。
C=C0+k1ΔW+k2ΔDF+k3Δ線量
ここで、k1、k2、k3は、所定の感度係数であり、ΔDFは、初期環境と変化後の環境に反映される焦点外れ値の差であり、Δ線量は、初期環境と変化後の環境に反映される光線量の差である。
環境の幾何学形状の間の相互作用(キャパシタンス)は、ICレイアウトの設計時に考慮すべき環境の重要な電気特性である。従って、更に別の計算の必要がなく、容易に利用可能な環境の電気特性を説明するデータを有することは、非常に有利であると考えられる。一部の実施形態では、環境のキャパシタンス特性を説明するキャパシタンス方程式は、環境を収容するモデルに格納され、そのモデルは、モデルの事前作表ライブラリに含まれている。一部の実施形態では、キャパシタンス方程式は、環境の2つの幾何学形状の間のキャパシタンスを2つの幾何学形状の間の距離の関数として表すものである。一部の実施形態では、キャパシタンス方程式は、キャパシタンスを2つの幾何学形状の間の距離の変動と1つ又はそれよりも多くの処理変動との関数として表すものである。
代替的なライブラリ構築方法1800は、この初期環境を受け取った時に始まる(1805で)。初期環境の例を図17Aに示している。一部の実施形態では、初期環境は、特定の距離を間に有する隣接幾何学形状の少なくとも1つの対を含む。一部の実施形態では、初期環境は、各々が特定の距離を間に有する隣接幾何学形状の2つ又はそれよりも多くの対を含む。
次に、再シミュレーションを現在の環境に実行して、変化後の環境を生成するが(1815で)、この再シミュレーションは、焦点外れ及び線量の例示的な処理変動を考慮する。変化後の初期環境の例を図17Bに示している。一部の実施形態では、再シミュレーションは、レンズ焦点外れ及び光線量の特定の例示的な値を考慮するシミュレータによって実行される。
次に、本方法は、隣接幾何学形状の対に対する例示的な結果として、キャパシタンス値(C)(1825で判断)、距離の差(ΔW)(1820で判断)、及びレンズ焦点外れと光線量の特定の値(段階1815で再シミュレーションで使用)を格納する(1835で)。一部の実施形態では、本方法は、隣接幾何学形状の2つ又はそれよりも多くの対に対して、キャパシタンス値(C)とレンズ焦点外れ及び光線量の特定の値を格納する。
C=C0+k1ΔW+k2ΔDF+k3Δ線量
ここで、C0は、所定のキャパシタンス値であり、k1、k2、k3は、所定の感度係数であり、ΔDFは、初期環境と変化後の環境で反映される焦点外れ値の差であり、Δ線量は、初期環境と変化後の環境で反映される光線量値の差である。初期環境は、一般的に処理変動を反映しない模擬環境であるので、初期環境は、一般的に、0の焦点外れ値及び線量値を反映することに注意されたい。従って、ΔDFは、変化後の環境で反映された焦点外れ値に等しく、Δ線量は、変化後の環境に反映された線量値に等しい。
次に、本方法は、判断されたキャパシタンス方程式を図8の段階830で作成されたモデルに格納する(1855で)。一部の実施形態では、それは、2つ又はそれよりも多くの判断されたキャパシタンス方程式をモデルに格納する。次に、本方法は終了する。
事前作表ライブラリの環境に対するキャパシタンス方程式を格納することにより、これは、その環境についてキャパシタンス方程式を後で判断するのに必要な終了時間を短縮する。キャパシタンス方程式を使用して、レンズ焦点外れと光線量の特定の値があれば、環境内の1対の隣接幾何学形状の間のキャパシタンスを判断することができる。
代替的な実施形態では、方法1800は、レンズ焦点外れ及び光線量以外の1つ又はそれよりも多くの異なる処理変動を考慮する。これらの実施形態では、方法1800は、再シミュレーションを実行した時(1815で)、1つ又はそれよりも多くの異なる処理変動を考慮し、1つ又はそれよりも多くの異なる処理変動について特定の値を格納し(1835)、1つ又はそれよりも多くの異なる処理変動を考慮するキャパシタンス方程式を判断する(1850で)。
代替的な実施形態では、方法1800は、例示的結果としてキャパシタンスと距離の差(ΔW)の値のみを格納し(1835で)、C=C0+k1ΔWの形のキャパシタンス方程式を判断し(1850で)、このキャパシタンス方程式をモデルに格納する(1855で)。一部の実施形態では、キャパシタンス方程式は、C=C0+k1ΔW、又はC=C0+k1ΔW+k2ΔDF+k3Δ線量という形以外の形である。
代替的な実施形態では、方法1800は、キャパシタンス以外の環境の電気特性を説明する方程式を判断して格納する。例えば、方法1800は、環境のインダクタンスを説明するインダクタンス方程式を判断して格納するか、又は環境の抵抗を説明する抵抗方程式を判断して格納する場合がある。
上述のように、モデルの事前作表ライブラリ内のモデルは、所定のサイズの事前作表環境の説明を含む。ライブラリの事前作表環境の数を管理可能な数に保つために、事前作表環境の所定のサイズは、合理的なサイズに保たれる(事前作表環境の所定のサイズが大きいほど、発生の可能性がある幾何学形状の寸法及び配置のより多くの変動を網羅するのにライブラリで必要とされる事前作表環境の数が大きくなるので)。
A=k1F1+k2F2+...
ここで、Aは、事前作表修正に対して行われる調節であり、k1、k2などは、所定の係数であり、F1、F2などは、設計レイアウト内の特定区域の幾何学形状範囲百分率である。他の実施形態では、調節方程式又は関数は、異なる形である。
A=k1F1+k2F2+k3F3
ここで、Aは、事前作表修正に行われる調節であり、k1、k2、k3は、所定の係数であり、F1、F2、F3は、それぞれ、第1、第2、及び第3の放射状領域2020、2025、及び2030の幾何学形状範囲百分率である。幾何学形状範囲百分率F1、F2、F3の値を判断した後、これらの値を方程式に入力し、事前作表修正に行われる調節(A)を判断する。調節は、例えば、修正が増加又は低減される百分率量、又は修正の各辺が増加又は低減される距離として表すことができる。
A=k1F1+k2F2+...
ここで、Aは、合計調節であり、k1、k2などは、係数であり、F1、F2などは、幾何学形状範囲値である。次に、従来のデータ当て嵌め方法(最小2乗当て嵌め方法など)を得られるX個の数の方程式に適用して、係数k1、k2などに対する最良の値を判断することができる。
次に、本方法は、現在事前作表環境を説明するデータを含む図8の段階830で作成されたモデルに対して調節方程式又は関数を判断する(2155で)。次に、本方法は終了する。
従来的に、各レイアウトの設計が主として他の層の他のレイアウトの設計から独立して進む場合、レイアウトは、一度に一層でICの層について作成される。しかし、ICの下部層の金属範囲は、その上方の層(上部層)の垂直方向のレベルに影響を与えるが、層の金属範囲は、層の総面積に対する層上のIC要素(IC構成要素、相互接続線、バイアパッドなどのような)によって占有される面積の比率である。層の垂直方向のレベルは、次に、層上のIC要素の作製処理に影響を与える。
本発明の一部の実施形態では、ICの層に対するレイアウト内の幾何学形状は、層の起伏データ(垂直偏差データ)に基づいて修正される。一部の実施形態では、IC上部層に作製されるように設計されたレイアウトは、ICの別の層に作製されるように設計されたレイアウトに関連する情報で修正される。
バス2405は、コンピュータシステム2400の内部装置間の通信を支える全てのシステムバス、周辺バス、及びチップセットバスを集合的に表している。例えば、バス2405は、通信のためにプロセッサ2410を読み出し専用メモリ2420、システムメモリ2415、及び永久記憶装置2425に接続する。
本発明を多くの特定の詳細を参照して説明したが、当業者は、本発明の精神から逸脱することなく、本発明を他の特定の形態で具現化することができることを認識するであろう。すなわち、当業者は、本発明が上述の例示的な詳細によって限定されず、むしろ特許請求の範囲によって規定されるものであることを理解すると考えられる。
410 幾何学形状
415 形態
Claims (40)
- 事前作表形態、該事前作表形態に対する事前作表修正、及び1つ又はそれよりも多くの事前作表幾何学形状から成る事前作表環境をライブラリ内の各モデルが含むモデルのライブラリを使用して、ゼロ又はそれよりも多くの形態をレイアウト内の各々が有する複数の幾何学形状を含むレイアウトを修正する方法であって、
a)レイアウト内の現在の形態を選択する段階と、
b)前記現在の形態を収容する前記レイアウト内の現在の環境を識別する段階と、
c)前記現在の環境に適合する事前作表環境を有する前記ライブラリ内のモデルを識別する段階と、
d)前記適合するモデルから事前作表修正を検索する段階と、
e)前記事前作表修正を前記現在の形態に適用する段階と、
を含むことを特徴とする方法。 - 前記レイアウト内の各形態に対して段階a)からe)を繰り返す段階、
を更に含むことを特徴とする請求項1に記載の方法。 - 前記事前作表修正は、前記現在の形態から所定の分散内にある作製形態を生成するように設計されていることを特徴とする請求項1に記載の方法。
- 前記事前作表修正は、前記事前作表形態から所定の分散内にある模擬形態を生成することを特徴とする請求項1に記載の方法。
- 前記現在の形態を選択した後に、該現在の形態が処理領域内に位置するか否かを判断する段階と、
前記現在の形態が処理領域内に位置すると判断された場合に、前記レイアウト内の別の現在の形態を選択する段階と、
前記事前作表修正を前記現在の形態に適用した後に、該現在の形態に関して処理領域を識別する段階と、
を更に含むことを特徴とする請求項1に記載の方法。 - 前記現在の形態は、前記レイアウト内の幾何学形状上のコーナ、曲げ部、又は線−点であることを特徴とする請求項1に記載の方法。
- 前記レイアウト内の前記幾何学形状は、ウェーハ上に作製されることになる要素を表していることを特徴とする請求項1に記載の方法。
- 前記現在の環境は、1つ又はそれよりも多くの幾何学形状を収容し、
前記現在の環境に適合する事前作表環境を有する前記ライブラリ内の前記モデルを識別する段階は、
前記現在の環境内の1つ又はそれよりも多くの幾何学形状の寸法及び配置に適合する寸法及び配置を有する1つ又はそれよりも多くの幾何学形状を収容する事前作表環境を識別する段階、
を含む、
ことを特徴とする請求項1に記載の方法。 - 前記適合するモデルは、前記現在の環境から所定の分散内にある事前作表環境を含むことを特徴とする請求項1に記載の方法。
- 前記レイアウト内の前記現在の環境を識別した後に、前記ライブラリ内のいずれかのモデルが該現在の環境に適合する事前作表環境を有するか否かを判断する段階と、
前記ライブラリ内のどのモデルも前記現在の環境に適合する事前作表環境を有していないと判断された場合に、規則ベースの手法を用いて前記現在の形態に対する修正を判断する段階と、
を更に含むことを特徴とする請求項1に記載の方法。 - 前記レイアウト内の前記現在の環境を識別した後に、前記ライブラリ内のいずれかのモデルが該現在の環境に適合する事前作表環境を有するか否かを判断する段階と、
前記ライブラリ内のどのモデルも前記現在の環境に適合する事前作表環境を有していないと判断された場合に、該現在の環境を複製する事前作表環境と前記現在の形態を複製する事前作表形態に対する事前作表修正とを有する新しいモデルを該ライブラリに作成する段階と、
を更に含むことを特徴とする請求項1に記載の方法。 - 前記モデルのライブラリが作成されて、前記レイアウトは、同時に修正され、
前記ライブラリは、前記レイアウトの修正中に該レイアウトにおいて以前に識別された環境を複製する事前作表環境を有するモデルのみを含む、
ことを特徴とする請求項11に記載の方法。 - 各モデルは、前記事前作表環境のシミュレーションである模擬環境を更に含み、
前記適合するモデルから前記模擬環境を検索する段階、
を更に含むことを特徴とする請求項1に記載の方法。 - 各モデルは、1つ又はそれよりも多くの処理変動を反映する前記事前作表環境のシミュレーションである模擬環境を更に含み、
前記適合するモデルから前記模擬環境を検索する段階、
を更に含むことを特徴とする請求項1に記載の方法。 - 各モデルは、前記事前作表環境の電気特性の記述を更に含み、
前記適合するモデルから前記電気特性を検索する段階、
を更に含むことを特徴とする請求項1に記載の方法。 - 各モデルは、前記事前作表環境の特定の電気特性を1つ又はそれよりも多くの処理変動の関数として表す特性方程式を更に含み、
前記適合するモデルから前記特性方程式を検索する段階、
を更に含むことを特徴とする請求項1に記載の方法。 - 各モデルは、前記事前作表環境の特定の電気特性を該事前作表環境内の前記1つ又はそれよりも多くの幾何学形状の寸法及び配置の関数として表す特性方程式を更に含み、
前記適合するモデルから前記特性方程式を検索する段階、
を更に含むことを特徴とする請求項1に記載の方法。 - 各モデルは、前記モデル内の前記事前作表修正に対する調節を判断するのに使用される調節方程式又は関数を更に含み、
前記適合するモデルから前記調節方程式又は関数を検索する段階、
を更に含むことを特徴とする請求項1に記載の方法。 - 前記調節方程式又は関数は、前記レイアウト内の特定区域の少なくとも1つの幾何学形状範囲百分率を使用し、
前記事前作表修正と前記調節方程式又は関数とを検索した後に、該調節方程式又は関数に指定された前記レイアウト内の区域の少なくとも1つの幾何学形状範囲百分率を判断する段階と、
前記調節方程式と前記少なくとも1つの幾何学形状範囲百分率とを使用して調節を判断する段階と、
前記調節を前記事前作表修正に適用し、該事前作表修正を前記現在の形態に適用する段階が、該調節された事前作表修正を該現在の形態に適用する段階を含むようにする段階と、
を更に含むことを特徴とする請求項18に記載の方法。 - 前記調節方程式又は関数に指定された前記レイアウト内の前記区域は、前記現在の形態からの内側所定半径距離と外側所定半径距離の間の領域であることを特徴とする請求項19に記載の方法。
- 前記レイアウト内の各形態に対して段階a)からe)を繰り返した後に、複数の形態と形態に対する複数の修正とを有し、かつ集積回路の第1の層上に作製されるように設計された修正レイアウトが生成され、
前記集積回路の第2の層上に作製されるように設計された第2のレイアウトに関連するデータを使用して前記修正レイアウトを変更する段階、
を更に含むことを特徴とする請求項2に記載の方法。 - 前記第2の層は、前記集積回路内の前記第1の層よりも低く、
前記変更する段階は、
前記第2のレイアウトに関連する前記データを使用して、該第2のレイアウトのサブ領域における幾何学形状範囲百分率を示す該第2のレイアウトの密度マップを生成する段階と、
前記修正レイアウト内の現在の修正を有する現在の形態を選択する段階と、
前記現在の形態の下に作製されるように設計された前記第2のレイアウトのサブ領域の前記幾何学形状範囲百分率を前記密度マップから検索する段階と、
前記幾何学形状範囲百分率に基づいて前記現在の形態の前記現在の修正に対する変更を判断する段階と、
前記変更を前記現在の形態の前記現在の修正に適用する段階と、
を含む、
ことを特徴とする請求項21に記載の方法。 - 前記現在の修正に対する前記変更を判断する段階は、
前記幾何学形状範囲百分率に基づいて前記現在の形態の垂直偏差の推定値を判断する段階と、
前記垂直偏差に基づいて前記現在の修正に対する前記変更を判断する段階と、
を含む、
ことを特徴とする請求項22に記載の方法。 - レイアウトを修正するのに使用されるモデルのライブラリを作成する方法であって、
各々が事前作表形態と1つ又はそれよりも多くの事前作表幾何学形状とを収容する1組の事前作表環境を作成する段階、及び
前記組内の各事前作表環境に対して、
前記事前作表環境の満足なシミュレーションを生成する該事前作表環境内の事前作表形態に対する事前作表修正を作成する段階、及び
前記事前作表形態、前記事前作表修正、及び前記1つ又はそれよりも多くの事前作表幾何学形状から成る前記事前作表環境のモデルを作成する段階、
を含むことを特徴とする方法。 - 前記事前作表環境の組は、特定の優先方向配線を有するレイアウトになるように調整されることを特徴とする請求項24に記載の方法。
- 前記優先方向配線は、マンハッタン又は斜め優先方向配線であることを特徴とする請求項25に記載の方法。
- 前記事前作表環境の組は、特定の優先方向配線を有していないレイアウトになるように調整されることを特徴とする請求項24に記載の方法。
- 前記組内の各事前作表環境に対して、該事前作表環境の前記満足なシミュレーションを該事前作表環境に対して作成された前記モデルに格納する段階、
を更に含むことを特徴とする請求項24に記載の方法。 - 前記組内の各事前作表環境に対して、
前記事前作表環境に対して作成された前記事前作表修正を有し、かつ1つ又はそれよりも多くの処理変動を反映する該事前作表環境の再シミュレーションを生成する段階と、
前記事前作表環境の前記再シミュレーションを該事前作表環境に対して作成された前記モデルに格納する段階と、
を更に含むことを特徴とする請求項24に記載の方法。 - 前記1つ又はそれよりも多くの処理変動は、レンズ焦点外れ又は光線量であることを特徴とする請求項24に記載の方法。
- 前記組内の各事前作表環境に対して、該事前作表環境の電気特性データを該事前作表環境に対して作成された前記モデルに格納する段階、
を更に含むことを特徴とする請求項24に記載の方法。 - 前記電気特性データは、キャパシタンス、インダクタンス、又は抵抗に関連していることを特徴とする請求項31に記載の方法。
- 前記組内の各事前作表環境に対して、該事前作表環境内の1つ又はそれよりも多くの事前作表幾何学形状の寸法及び配置の関数として該事前作表環境の電気特性を表す特性方程式を、該事前作表環境に対して作成された前記モデルに格納する段階、
を更に含むことを特徴とする請求項24に記載の方法。 - 前記電気特性は、キャパシタンスであり、前記特性方程式は、
C=C0+k1ΔW
の形であり、ここで、Cは、1つ又はそれよりも多くの処理変動を反映する前記事前作表環境の再シミュレーションにおける2つの幾何学形状の間の該キャパシタンスであり、C0は、処理変動を反映しない該事前作表環境のシミュレーションの該2つの幾何学形状の間の初期キャパシタンスであり、k1は、所定の係数であり、ΔWは、該再シミュレーションから該シミュレーションまでの該2つの幾何学形状の間の距離の差であることを特徴とする請求項33に記載の方法。 - 前記組内の各事前作表環境に対して、1つ又はそれよりも多くの処理変動の関数として該事前作表環境の電気特性を表す特性方程式を該事前作表環境に対して作成された前記モデルに格納する段階、
を更に含むことを特徴とする請求項24に記載の方法。 - 前記電気特性は、キャパシタンスであり、前記特性方程式は、
C=C0+k1ΔW+k2ΔPV1+...
の形であり、ここで、Cは、1つ又はそれよりも多くの処理変動を反映する前記事前作表環境の再シミュレーションにおける2つの幾何学形状の間の該キャパシタンスであり、C0は、処理変動を反映しない該事前作表環境のシミュレーションの該2つの幾何学形状の間の初期キャパシタンスであり、k1及びk2は、所定の係数であり、ΔWは、該再シミュレーションから該シミュレーションまでの該2つの幾何学形状の間の距離の差であり、ΔPV1は、該再シミュレーション及び該シミュレーションにおいて反映された処理変動の値の差であることを特徴とする請求項35に記載の方法。 - 前記特性方程式は、
C=C0+k1ΔW+k2ΔDF+k3Δ線量
の形であり、ここで、Cは、1つ又はそれよりも多くの処理変動を反映する前記事前作表環境の再シミュレーションにおける2つの幾何学形状の間の該キャパシタンスであり、C0は、処理変動を反映しない該事前作表環境のシミュレーションの該2つの幾何学形状の間の初期キャパシタンスであり、k1、k2、及びk3は、所定の係数であり、ΔWは、該再シミュレーションから該シミュレーションまでの該2つの幾何学形状の間の距離の差であり、ΔDFは、該再シミュレーション及び該シミュレーションにおいて反映された焦点外れ値の差であり、Δ線量は、該再シミュレーション及び該シミュレーションにおいて反映された光線量値の差であることを特徴とする請求項35に記載の方法。 - 前記組内の各事前作表環境に対して、該事前作表環境に対して作成された前記事前作表修正に対する調節を判断するのに使用される調節方程式又は関数を該事前作表環境に対して作成された前記モデルに格納する段階、
を更に含むことを特徴とする請求項24に記載の方法。 - 前記調節方程式又は関数は、前記レイアウト内の特定区域の少なくとも1つの幾何学形状範囲百分率を使用して前記事前作表修正に対する前記調節を判断することを特徴とする請求項38に記載の方法。
- 前記組内の各事前作表環境に対して、
前記事前作表環境に対して作成された前記事前作表修正を有し、かつ該事前作表環境内の前記事前作表形態を取り囲む特定区域の1つ又はそれよりも多くの幾何学形状範囲百分率を反映する該事前作表環境の再シミュレーションを生成する段階と、
前記事前作表環境の満足な再シミュレーションを生成する該事前作表環境に対して作成された前記事前作表修正に適用される合計調節を判断する段階と、
例示的な結果として前記合計調節及び前記1つ又はそれよりも多くの幾何学形状範囲百分率を格納する段階と、
全ての例示的な結果を考慮し、かつ前記合計調節が前記1つ又はそれよりも多くの幾何学形状範囲値から導出される方法を表す調節方程式又は関数を判断する段階と、
前記調節方程式又は関数を前記事前作表環境に対して作成された前記モデルに格納する段階と、
を更に含むことを特徴とする請求項24に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/836,581 | 2004-05-01 | ||
US10/836,582 US7254798B2 (en) | 2004-05-01 | 2004-05-01 | Method and apparatus for designing integrated circuit layouts |
US10/836,581 US7082588B2 (en) | 2004-05-01 | 2004-05-01 | Method and apparatus for designing integrated circuit layouts |
US10/836,582 | 2004-05-01 | ||
PCT/US2005/014983 WO2005109256A2 (en) | 2004-05-01 | 2005-04-29 | Methos and apparatus for designing integrated circuit layouts |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007538272A true JP2007538272A (ja) | 2007-12-27 |
JP5147391B2 JP5147391B2 (ja) | 2013-02-20 |
Family
ID=35320879
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007511456A Expired - Fee Related JP5147391B2 (ja) | 2004-05-01 | 2005-04-29 | 集積回路レイアウトを設計する方法及び機器 |
JP2007511459A Pending JP2007535715A (ja) | 2004-05-01 | 2005-04-29 | 集積回路レイアウトを設計する方法及び機器 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007511459A Pending JP2007535715A (ja) | 2004-05-01 | 2005-04-29 | 集積回路レイアウトを設計する方法及び機器 |
Country Status (3)
Country | Link |
---|---|
EP (2) | EP1759322A4 (ja) |
JP (2) | JP5147391B2 (ja) |
WO (2) | WO2005109256A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007535715A (ja) * | 2004-05-01 | 2007-12-06 | ケイデンス デザイン システムズ インコーポレイテッド | 集積回路レイアウトを設計する方法及び機器 |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7011600B2 (en) | 2003-02-28 | 2006-03-14 | Fallbrook Technologies Inc. | Continuously variable transmission |
US7448012B1 (en) | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
JP4974896B2 (ja) | 2004-10-05 | 2012-07-11 | フォールブルック テクノロジーズ インコーポレイテッド | 連続可変変速機 |
CN102425649B (zh) | 2005-10-28 | 2014-09-24 | 福博科知识产权有限责任公司 | 电动驱动器 |
US20070155567A1 (en) | 2005-11-22 | 2007-07-05 | Fallbrook Technologies Inc. | Continuously variable transmission |
CN102226464B (zh) | 2005-12-09 | 2013-04-17 | 福博科技术公司 | 一种用于变速器的轴向力产生机构 |
EP1811202A1 (en) | 2005-12-30 | 2007-07-25 | Fallbrook Technologies, Inc. | A continuously variable gear transmission |
CN102269056B (zh) | 2006-06-26 | 2013-10-23 | 福博科技术公司 | 无级变速器 |
PL2089642T3 (pl) | 2006-11-08 | 2013-09-30 | Fallbrook Ip Co Llc | Generator siły zaciskającej |
US8738255B2 (en) | 2007-02-01 | 2014-05-27 | Fallbrook Intellectual Property Company Llc | Systems and methods for control of transmission and/or prime mover |
WO2008100792A1 (en) | 2007-02-12 | 2008-08-21 | Fallbrook Technologies Inc. | Continuously variable transmissions and methods therefor |
EP2700843A3 (en) | 2007-02-16 | 2017-11-08 | Fallbrook Intellectual Property Company LLC | Infinitely variable transmissions, continuously variable transmissions, methods, assemblies, subassemblies, and components therefor |
JP5591686B2 (ja) | 2007-04-24 | 2014-09-17 | フォールブルック インテレクチュアル プロパティー カンパニー エルエルシー | 電気牽引駆動装置 |
US8641577B2 (en) | 2007-06-11 | 2014-02-04 | Fallbrook Intellectual Property Company Llc | Continuously variable transmission |
CA2983530A1 (en) | 2007-07-05 | 2009-01-08 | Fallbrook Intellectual Property Company, Llc | Continuously variable transmission |
CN101861482B (zh) | 2007-11-16 | 2014-05-07 | 福博科知识产权有限责任公司 | 用于变速传动装置的控制器 |
JP5783723B2 (ja) | 2007-12-21 | 2015-09-24 | フォールブルック インテレクチュアル プロパティー カンパニー エルエルシー | 自動変速機及びその方法 |
US7861196B2 (en) | 2008-01-31 | 2010-12-28 | Cadence Design Systems, Inc. | System and method for multi-exposure pattern decomposition |
US8317651B2 (en) | 2008-05-07 | 2012-11-27 | Fallbrook Intellectual Property Company Llc | Assemblies and methods for clamping force generation |
CN102084155B (zh) | 2008-06-23 | 2014-06-11 | 福博科知识产权有限责任公司 | 无级变速器 |
US8818661B2 (en) | 2008-08-05 | 2014-08-26 | Fallbrook Intellectual Property Company Llc | Methods for control of transmission and prime mover |
US8069423B2 (en) | 2008-08-11 | 2011-11-29 | Cadence Design Systems, Inc. | System and method for model based multi-patterning optimization |
US8469856B2 (en) | 2008-08-26 | 2013-06-25 | Fallbrook Intellectual Property Company Llc | Continuously variable transmission |
US8167759B2 (en) | 2008-10-14 | 2012-05-01 | Fallbrook Technologies Inc. | Continuously variable transmission |
US8209656B1 (en) | 2008-10-14 | 2012-06-26 | Cadence Design Systems, Inc. | Pattern decomposition method |
RU2011140072A (ru) | 2009-04-16 | 2013-05-27 | Фоллбрук Текнолоджиз Инк. (Сша/Сша) | Узел статора и механизм переключения передач для бесступенчатой коробки передач |
US8512195B2 (en) | 2010-03-03 | 2013-08-20 | Fallbrook Intellectual Property Company Llc | Infinitely variable transmissions, continuously variable transmissions, methods, assemblies, subassemblies, and components therefor |
US8888643B2 (en) | 2010-11-10 | 2014-11-18 | Fallbrook Intellectual Property Company Llc | Continuously variable transmission |
AU2012240435B2 (en) | 2011-04-04 | 2016-04-28 | Fallbrook Intellectual Property Company Llc | Auxiliary power unit having a continuously variable transmission |
US8386974B2 (en) | 2011-04-14 | 2013-02-26 | Synopsys, Inc. | Accelerating coverage convergence using symbolic properties |
US8443316B1 (en) | 2011-11-09 | 2013-05-14 | Synopsys, Inc. | Accelerating coverage convergence and debug using symbolic properties and local multi-path analysis |
US10047861B2 (en) | 2016-01-15 | 2018-08-14 | Fallbrook Intellectual Property Company Llc | Systems and methods for controlling rollback in continuously variable transmissions |
US10023266B2 (en) | 2016-05-11 | 2018-07-17 | Fallbrook Intellectual Property Company Llc | Systems and methods for automatic configuration and automatic calibration of continuously variable transmissions and bicycles having continuously variable transmissions |
US11215268B2 (en) | 2018-11-06 | 2022-01-04 | Fallbrook Intellectual Property Company Llc | Continuously variable transmissions, synchronous shifting, twin countershafts and methods for control of same |
WO2020176392A1 (en) | 2019-02-26 | 2020-09-03 | Fallbrook Intellectual Property Company Llc | Reversible variable drives and systems and methods for control in forward and reverse directions |
US11501052B1 (en) | 2021-05-27 | 2022-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd | Conductor scheme selection and track planning for mixed-diagonal-Manhattan routing |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000147744A (ja) * | 1998-11-18 | 2000-05-26 | Nec Corp | 半導体製造プロセスの光近接効果補正方法 |
JP2002148779A (ja) * | 2000-11-07 | 2002-05-22 | Toshiba Corp | マスクパターン補正方法、フォトマスク及びマスクパターン補正方法プログラムを格納したコンピュータ読み取り可能な記録媒体 |
JP2002328457A (ja) * | 2001-04-26 | 2002-11-15 | Toshiba Corp | パターン補正方法、パターン補正装置、およびパターン補正プログラムを記録した記録媒体 |
JP2003107664A (ja) * | 2001-09-29 | 2003-04-09 | Toshiba Corp | マスクパターン作成方法及び半導体装置の製造方法 |
JP2003151885A (ja) * | 2001-11-15 | 2003-05-23 | Hitachi Ltd | パターン形成方法および半導体装置の製造方法 |
JP2003162041A (ja) * | 2001-11-26 | 2003-06-06 | Toshiba Corp | 光近接効果補正方法及び光近接効果補正システム |
JP2004037827A (ja) * | 2002-07-03 | 2004-02-05 | Sony Corp | 設計パターンの検証方法および設計パターンの補正方法 |
JP2004046880A (ja) * | 2003-07-18 | 2004-02-12 | Matsushita Electric Ind Co Ltd | 回路パラメータ抽出装置 |
JP2004109453A (ja) * | 2002-09-18 | 2004-04-08 | Toshiba Corp | マスクパターン作成方法及び半導体装置の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0844038A (ja) * | 1994-08-03 | 1996-02-16 | Matsushita Electron Corp | マスターマスク作成装置及び半導体装置の製造方法 |
US5587923A (en) * | 1994-09-07 | 1996-12-24 | Lsi Logic Corporation | Method for estimating routability and congestion in a cell placement for integrated circuit chip |
US5723233A (en) * | 1996-02-27 | 1998-03-03 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
JP2950280B2 (ja) * | 1997-03-31 | 1999-09-20 | 日本電気株式会社 | 電子線の描画方法 |
US6574782B1 (en) * | 2000-11-15 | 2003-06-03 | International Business Machines Corporation | Decoupled capacitance calculator for orthogonal wiring patterns |
US6578190B2 (en) * | 2001-01-11 | 2003-06-10 | International Business Machines Corporation | Process window based optical proximity correction of lithographic images |
US7363099B2 (en) * | 2002-06-07 | 2008-04-22 | Cadence Design Systems, Inc. | Integrated circuit metrology |
US6893800B2 (en) * | 2002-09-24 | 2005-05-17 | Agere Systems, Inc. | Substrate topography compensation at mask design: 3D OPC topography anchored |
EP1759322A4 (en) * | 2004-05-01 | 2008-03-12 | Cadence Design Systems Inc | METHODS AND APPARATUS FOR DESIGNING TOPOLOGIES OF INTEGRATED CIRCUITS |
-
2005
- 2005-04-29 EP EP05740554A patent/EP1759322A4/en not_active Withdrawn
- 2005-04-29 EP EP05740549A patent/EP1759321A4/en not_active Withdrawn
- 2005-04-29 WO PCT/US2005/014983 patent/WO2005109256A2/en active Application Filing
- 2005-04-29 JP JP2007511456A patent/JP5147391B2/ja not_active Expired - Fee Related
- 2005-04-29 WO PCT/US2005/015024 patent/WO2005109257A2/en active Application Filing
- 2005-04-29 JP JP2007511459A patent/JP2007535715A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000147744A (ja) * | 1998-11-18 | 2000-05-26 | Nec Corp | 半導体製造プロセスの光近接効果補正方法 |
JP2002148779A (ja) * | 2000-11-07 | 2002-05-22 | Toshiba Corp | マスクパターン補正方法、フォトマスク及びマスクパターン補正方法プログラムを格納したコンピュータ読み取り可能な記録媒体 |
JP2002328457A (ja) * | 2001-04-26 | 2002-11-15 | Toshiba Corp | パターン補正方法、パターン補正装置、およびパターン補正プログラムを記録した記録媒体 |
JP2003107664A (ja) * | 2001-09-29 | 2003-04-09 | Toshiba Corp | マスクパターン作成方法及び半導体装置の製造方法 |
JP2003151885A (ja) * | 2001-11-15 | 2003-05-23 | Hitachi Ltd | パターン形成方法および半導体装置の製造方法 |
JP2003162041A (ja) * | 2001-11-26 | 2003-06-06 | Toshiba Corp | 光近接効果補正方法及び光近接効果補正システム |
JP2004037827A (ja) * | 2002-07-03 | 2004-02-05 | Sony Corp | 設計パターンの検証方法および設計パターンの補正方法 |
JP2004109453A (ja) * | 2002-09-18 | 2004-04-08 | Toshiba Corp | マスクパターン作成方法及び半導体装置の製造方法 |
JP2004046880A (ja) * | 2003-07-18 | 2004-02-12 | Matsushita Electric Ind Co Ltd | 回路パラメータ抽出装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007535715A (ja) * | 2004-05-01 | 2007-12-06 | ケイデンス デザイン システムズ インコーポレイテッド | 集積回路レイアウトを設計する方法及び機器 |
Also Published As
Publication number | Publication date |
---|---|
WO2005109257A3 (en) | 2005-12-15 |
EP1759322A4 (en) | 2008-03-12 |
WO2005109256A2 (en) | 2005-11-17 |
JP2007535715A (ja) | 2007-12-06 |
EP1759321A2 (en) | 2007-03-07 |
WO2005109257A2 (en) | 2005-11-17 |
WO2005109256A3 (en) | 2006-05-04 |
JP5147391B2 (ja) | 2013-02-20 |
EP1759322A2 (en) | 2007-03-07 |
EP1759321A4 (en) | 2009-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5147391B2 (ja) | 集積回路レイアウトを設計する方法及び機器 | |
US6425112B1 (en) | Auto correction of error checked simulated printed images | |
US6373975B1 (en) | Error checking of simulated printed images with process window effects included | |
TWI486801B (zh) | 光罩、光罩佈線資料、非暫態之電腦可讀取儲存媒體及用於在一光罩佈線中放置次解析度輔助特徵之方法 | |
US8176445B1 (en) | Method and system for optimizing integrated circuit layout | |
US7404173B2 (en) | Intermediate layout for resolution enhancement in semiconductor fabrication | |
US8078996B2 (en) | Method and system for correcting a mask pattern design | |
JP2010506336A (ja) | 電子設計自動化における特性 | |
US7082588B2 (en) | Method and apparatus for designing integrated circuit layouts | |
KR100939786B1 (ko) | 제조능력을 위한 디자인 | |
US20120047479A1 (en) | Incremental Layout Analysis | |
US7707528B1 (en) | System and method for performing verification based upon both rules and models | |
US20140337810A1 (en) | Modular platform for integrated circuit design analysis and verification | |
US10796070B2 (en) | Layout pattern similarity determination based on binary turning function signatures | |
CN114444434A (zh) | 预测难以修复的设计规则检查违规的方法与系统 | |
US20240126973A1 (en) | Post-Routing Congestion Optimization | |
US7254798B2 (en) | Method and apparatus for designing integrated circuit layouts | |
CN106707681A (zh) | 一种增强opc处理精度的方法 | |
CN113935277A (zh) | 设计规则检查的系统、方法与其非暂态计算机可读媒介 | |
US9626474B2 (en) | Expanded canonical forms of layout patterns | |
US20100023897A1 (en) | Property-Based Classification In Electronic Design Automation | |
WO2022075989A1 (en) | Optical proximity correction for free form shapes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110112 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110815 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111115 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121127 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |