JP2004037827A - 設計パターンの検証方法および設計パターンの補正方法 - Google Patents
設計パターンの検証方法および設計パターンの補正方法 Download PDFInfo
- Publication number
- JP2004037827A JP2004037827A JP2002194618A JP2002194618A JP2004037827A JP 2004037827 A JP2004037827 A JP 2004037827A JP 2002194618 A JP2002194618 A JP 2002194618A JP 2002194618 A JP2002194618 A JP 2002194618A JP 2004037827 A JP2004037827 A JP 2004037827A
- Authority
- JP
- Japan
- Prior art keywords
- design pattern
- transfer image
- design
- correction
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】合わせずれによって回路が動作できないことがあることを予測して設計パターンを検証する設計パターンの検証方法と、その検証の結果に応じて、設計パターンに必要な補正を施す設計パターンの補正方法を提供する。
【解決手段】半導体装置の構成層を設計する２つの設計パターンの重なり部を検証する設計パターンの検証方法であって、第１設計パターンおよび第２設計パターンを設定し（ＳＴ１）、第１設計パターンから第１転写イメージを作成し、第２設計パターンから第２転写イメージを作成し（ＳＴ３）、第１転写イメージおよび第２転写イメージのいずれか一方に所定のオフセットを付加し（ＳＴ４）、第１転写イメージおよび第２転写イメージの重なり部を算出して（ＳＴ５）、第１設計パターンおよび第２設計パターンを検証する（ＳＴ６）。さらに検証結果に応じて第１設計パターンおよび第２設計パターンを補正する（ＳＴ７）。
【選択図】 図１
【解決手段】半導体装置の構成層を設計する２つの設計パターンの重なり部を検証する設計パターンの検証方法であって、第１設計パターンおよび第２設計パターンを設定し（ＳＴ１）、第１設計パターンから第１転写イメージを作成し、第２設計パターンから第２転写イメージを作成し（ＳＴ３）、第１転写イメージおよび第２転写イメージのいずれか一方に所定のオフセットを付加し（ＳＴ４）、第１転写イメージおよび第２転写イメージの重なり部を算出して（ＳＴ５）、第１設計パターンおよび第２設計パターンを検証する（ＳＴ６）。さらに検証結果に応じて第１設計パターンおよび第２設計パターンを補正する（ＳＴ７）。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の構成層を設計する設計パターンの検証方法とその補正方法に関する。
【０００２】
【従来の技術】
半導体装置の製造工程において、フォトリソグラフィー技術は半導体装置を構成する各層をパターン加工するためのフォトレジスト膜をパターン形成する技術であって、０．１μｍ〜０．０７μｍルールへと半導体装置のさらなる微細化を実現するために益々重要な技術となってきている。
【０００３】
半導体装置の微細化とともに、設計パターンも微細化しており、設計パターンと実際のフォトレジスト膜との寸法誤差（乖離量）が大きくなってしまう現象が生じている。これは光近接効果として知られている。
光近接効果による乖離量を抑制するために、設計パターンに対して光近接効果補正を行うことが一般的となっている。
【０００４】
光近接効果補正とは、設計パターンと実際のフォトレジスト膜との寸法誤差（乖離量）が最小となるマスク寸法補正値を、形状シミュレーションあるいは露光実験結果により決定し、この補正値により設計パターンの寸法を補正するものである。
この設計パターンの寸法を補正したデータを電子ビームによるマスク描画に用いてマスクを作成し、このフォトマスクをフォトリソグラフィー工程に用いる。
【０００５】
上記の光近接効果補正においては、光近接効果を施した設計パターンに対して、シミュレーションにより光近接効果を施した設計パターンから転写イメージを算出し、得られた転写イメージと設計パターンとの乖離量を求め、上記の光近接効果補正において精度良く補正されているか検証している。
【０００６】
上記の光近接効果補正の検証方法について模式的平面図により説明する。
まず、図８に示すように、半導体装置を構成する配線などに対する設計パターンＰを設定する。
例えば、設計パターンの線幅は０．１μｍ程度とする。
【０００７】
次に、図９に示すように、設計パターンＰに対して光近接効果による補正を行う。
具体的には、設計パターンＰの線幅を太く補正し、パターン端部においてはさらに線幅を太く補正する。また、必要に応じて、屈曲したパターンにおいて外側の角部を凸に張り出す形状とすることなども行う。
【０００８】
次に、図１０に示すように、光近接効果による補正が施された設計パターンＰ’から、シミュレーションにより転写イメージＴを作成する。
【０００９】
次に、図１１に示すように、補正前の設計パターンＰと転写イメージＴを図形演算を行って重ね合わせ、両者の線幅などの形状を比較し、設計パターンＰと転写イメージＴの形状の差として乖離量Ｄａ，Ｄｂ，Ｄｃなどを得る。
この乖離量Ｄａ，Ｄｂ，Ｄｃの大きさなどから、上記の図９において施した光近接効果補正の精度を検証する。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記の従来の方法においては、半導体装置の構成層の内の単一の層について、光近接効果補正の精度を検証しているのみである。
半導体装置を構成する回路は、単層のみで動作することはなく、何層も重ね合わせて初めて回路として成立する。従って、半導体装置を構成する複数の層の間の合わせずれが少なからず回路の動作に影響を及ぼしてしまう。
合わせずれは、フォトリソグラフィー工程において用いる装置にもよるが、数１０ｎｍの大きさにもなり、０．１〜０．０７μｍルール以降の半導体装置においては非常に大きな値となっており、細かい対応が必要となっている。
【００１１】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、合わせずれによって回路が動作できないことがあることを予測して設計パターンを検証する設計パターンの検証方法を提供することにある。
また、本発明の目的は、上記の設計パターンの検証方法での検証の結果に応じて、合わせずれにかかわらず回路が動作可能となるように設計パターンに必要な補正を施す設計パターンの補正方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の設計パターンの検証方法は、半導体装置の構成層を設計する２つの設計パターンの重なり部を検証する設計パターンの検証方法であって、第１設計パターンおよび第２設計パターンを設定する工程と、前記第１設計パターンから第１転写イメージを作成し、前記第２設計パターンから第２転写イメージを作成する工程と、前記第１転写イメージおよび前記第２転写イメージのいずれか一方に所定のオフセットを付加する工程と、前記第１転写イメージおよび前記第２転写イメージの重なり部を算出して前記第１設計パターンおよび前記第２設計パターンを検証する工程とを有する。
【００１３】
上記の本発明の設計パターンの検証方法は、第１設計パターンおよび第２設計パターンを設定し、次に、第１設計パターンから第１転写イメージを作成し、第２設計パターンから第２転写イメージを作成する。
次に、第１転写イメージおよび第２転写イメージのいずれか一方に所定のオフセットを付加する。
次に、第１転写イメージおよび第２転写イメージの重なり部を算出して第１設計パターンおよび前記第２設計パターンを検証する。
【００１４】
上記目的を達成するため、本発明の設計パターンの補正方法は、半導体装置の構成層を設計し、少なくとも重なり部を有する２つの設計パターンの補正方法であって、第１設計パターンおよび第２設計パターンを設定する工程と、前記第１設計パターンから第１転写イメージを作成し、前記第２設計パターンから第２転写イメージを作成する工程と、前記第１転写イメージおよび前記第２転写イメージのいずれか一方に所定のオフセットを付加する工程と、前記第１転写イメージおよび前記第２転写イメージの重なり部を算出して前記第１設計パターンおよび前記第２設計パターンを検証する工程と、前記第１設計パターンおよび前記第２設計パターンの検証結果に応じた必要な補正を前記第１設計パターンおよび前記第２設計パターンに施す工程とを有する。
【００１５】
上記の本発明の設計パターンの補正方法は、第１設計パターンおよび第２設計パターンを設定し、次に、第１設計パターンから第１転写イメージを作成し、第２設計パターンから第２転写イメージを作成する。
次に、第１転写イメージおよび第２転写イメージのいずれか一方に所定のオフセットを付加する。
次に、第１転写イメージおよび第２転写イメージの重なり部を算出して第１設計パターンおよび第２設計パターンを検証する。
次に、第１設計パターンおよび第２設計パターンの検証結果に応じた必要な補正を第１設計パターンおよび第２設計パターンに施す。
【００１６】
【発明の実施の形態】
以下に、本実施形態に係る設計パターンの検証方法と設計パターンの補正方法の形態について、図面を参照して説明する。
本実施形態に係る設計パターンの検証方法は、半導体装置の構成層を設計する２つの設計パターンの重なり部を検証するものであり、また、本実施形態に係る設計パターンの補正方法は、上記の検証方法の検証結果に応じて、合わせずれにかかわらず回路が動作可能となるように設計パターンに必要な補正を施すものである。
【００１７】
図１は、本実施形態に係る設計パターンの検証方法と補正方法を実施するためのフローチャートである。
まず、第１ステップＳＴ１として、第１設計パターンおよび第２設計パターンを設定する。
第１設計パターンおよび第２設計パターンは、半導体装置の構成層を設計する２つの設計パターンであって、重なり部を有しており、第１設計パターンが配線パターンで、第２設計パターンがホール系の開口パターンである場合などがある。
【００１８】
次に、第２ステップＳＴ２として、第１設計パターンおよび第２設計パターンを光近接効果による補正する。
例えば、第１および第２設計パターンの線幅を光近接効果に応じた分の幅で太く補正し、パターン端部においては同様にしてさらに線幅を太く補正する。また、必要に応じて、屈曲したパターンにおいて外側の角部を凸に張り出す形状とすることなども行う。
【００１９】
次に、第３ステップＳＴ３として、シミュレーションにより、光近接効果による補正が施された第１設計パターンから第１転写イメージを作成し、また、光近接効果による補正が施された第２設計パターンから第２転写イメージを作成する。
【００２０】
次に、第４ステップＳＴ４として、第１転写イメージおよび第２転写イメージのいずれか一方に所定のオフセットを付加する。
このオフセットとしては、例えば、第１転写イメージと第２転写イメージの合わせずれの平均値を見積もった量とし、オフセットの方向は平均値により決定する。
合わせずれは、フォトリソグラフィー工程において用いる露光装置によって異なるため、その装置を用いるかを決定してから、合わせずれを見積もるようにする。
【００２１】
次に、第５ステップＳＴ５として、第１転写イメージおよび第２転写イメージの重なり部を図形演算処理により算出する。
【００２２】
次に、第６ステップＳＴ６として、第１転写イメージおよび第２転写イメージから算出された重なり部の幅の値から、第１設計パターンおよび第２設計パターンを検証する。
例えば、重なり部として必要な幅を予め設定しておき、第１転写イメージおよび第２転写イメージから算出された重なり部の幅の値が必要な幅以上ある場合には、合わせずれにかかわらず第１転写イメージおよび第２転写イメージに十分な重なり部が得られ、それらから構成される半導体装置の回路は動作可能と判断される。
即ち、合わせずれにかかわらず第１設計パターンおよび第２設計パターンから十分な重なり部が得られると判断され、この場合には、第１設計パターンおよび第２設計パターンに新たな補正を行うことなく終了する。
【００２３】
反対に、第１転写イメージおよび第２転写イメージから算出された重なり部の幅の値が必要な幅に達しない場合には、合わせずれによっては第１設計パターンおよび第２設計パターンに十分な重なり部が得られず、半導体装置の回路は動作不可能となる場合があると判断される。
【００２４】
上記の第１転写イメージおよび第２転写イメージから算出された重なり部の幅の値が必要な幅に達しない場合には、第７ステップＳＴ７として、第１設計パターンおよび第２設計パターンの検証結果に応じた必要な補正を第１設計パターンおよび第２設計パターンに施す。
例えば、光近接効果による補正における補正パラメータを変更して、再び光近接効果による補正を施す。
補正パラメータの変更量の見積もりは、例えば、上記の算出された重なり部の幅の値から、重なり部の幅が十分となるような補正パラメータを見積もることで行う。
補正パラメータの変更は、第１設計パターンおよび第２設計パターンのいずれか一方あるいは両方に対して、第１転写イメージおよび第２転写イメージから算出される重なり部の幅が十分となるように変更する。
【００２５】
以降、例えば上記のようにして光近接効果による補正における補正パラメータを補正して、再び光近接効果による補正を施した段階で、設計パターンの補正を終了することができる。
この場合、得られた光近接効果による補正を行った設計パターンをそのまま用いて、電子ビームなどによるマスク描画によりマスクを作成し、このフォトマスクを用いてフォトリソグラフィー工程に用いることができる。
【００２６】
また、光近接効果による補正における補正パラメータを補正して、再び光近接効果による補正を施する工程の後、第１設計パターンから第１転写イメージを作成し、第２設計パターンから第２転写イメージを作成する工程（第３ステップＳＴ３）から、第１設計パターンおよび第２設計パターンを検証する工程（第６ステップＳＴ６）まで、さらには、光近接効果による補正における補正パラメータを補正して、再び光近接効果による補正を施する工程（第７ステップＳＴ７）までを、繰り返し行うことも可能である。
これは、算出された重なり部の幅の値から、重なり部として十分な幅が得られるまで、光近接効果による補正パラメータの補正と、その補正パラメータを採用したときの設計パターンの検証を繰り返すものであり、検証の結果、第１設計パターンおよび第２設計パターンから十分な重なり部が得られると判断される場合には、それ以上の補正を行うことなく終了する。
【００２７】
上記の本実施形態に係る設計パターンの検証方法と補正方法によれば、合わせずれによって回路が動作できないことがあることを予測して設計パターンを検証することができ、また、この検証の結果に応じて、合わせずれにかかわらず回路が動作可能となるように設計パターンに必要な補正を施すことができる。
また、合わせずれを考慮した上で第１および第２設計パターンと第１および第２転写イメージの乖離量を評価することができる。
実際に生産を始めてから合わせずれの影響により両パターンの重なり部に不足があることに対応するのに比べて、事前に予測および判断ができるので、コストや製造時間の面で有利である。
【００２８】
（実施例）
上記の本実施形態に係る設計パターンの検証方法と補正方法の実施例を模式的な平面図により説明する。
まず、図２に示すように、第１設計パターンＰ１および第２設計パターンＰ２を設定する。
ここでは、第１設計パターンが幅約０．１２μｍの屈曲部分を有する配線パターンであり、第２設計パターンが一辺が約０．１２μｍの矩形のコンタクトホールの開口パターンであり、重なり部を有している。
【００２９】
次に、第１設計パターンＰ１および第２設計パターンＰ２を光近接効果による補正をする。補正後の第１設計パターンＰ１’および第２設計パターンＰ２’を図３に示す。
光近接効果による補正においては、第１設計パターンＰ１の線幅を光近接効果に応じた分の幅で太く補正し、第１設計パターンＰ１の端部においては同様にしてさらに線幅を太く補正する。第２設計パターンＰ２も同様の光近接効果に応じた分で開口面積を補正する。
【００３０】
次に、図４に示すように、シミュレーションにより、光近接効果による補正が施された第１設計パターンＰ１’から第１転写イメージＴ１を作成し、また、光近接効果による補正が施された第２設計パターンＰ２’から第２転写イメージＴ２を作成する。
【００３１】
次に、第１転写イメージＴ１に対して第２転写イメージに所定のオフセットＺを付加する。オフセットを付加した後の第１転写イメージＴ１’および第２転写イメージＴ２’を図５に示す。
このオフセットＺとしては、フォトリソグラフィー工程において用いる露光装置における合わせずれの平均値とし、オフセットの方向は平均値により決定する。
【００３２】
次に、図６に示すように、第１転写イメージＴ１とオフセットを付加された第２転写イメージＴ２’の重なり部を図形演算処理により算出し、第１転写イメージＴ１とオフセットを付加された第２転写イメージＴ２’の重なり部の幅の値から、第１設計パターンおよび第２設計パターンを検証する。
ここでは、第１転写イメージＴ１とオフセットを付加された第２転写イメージＴ２’の重なり部の幅が第２設計パターンの一片の半分以下、即ち、６０ｎｍ以下である場合に重なり部が不足していると判断する。
図６中右側の第１転写イメージＴ１とオフセットを付加された第２転写イメージＴ２’の重なり部Ｃａは十分な幅となっているが、左側の重なり部Ｃｂは幅が不十分であると判断される。
【００３３】
上記の第１転写イメージＴ１とオフセットを付加された第２転写イメージＴ２’の重なり部Ｃｂの幅が不足していることを解消するために、重なり部Ｃｂの幅に応じて、図７に示すように、補正後において第１設計パターンＰ１’の一方の端部を延伸するように、第１設計パターンの光近接効果による補正における補正パラメータを変更する。図７中、補正パラメータを変更する前のパターンを点線で示す。
【００３４】
上記のようにして光近接効果による補正における補正パラメータを変更して、得られた第１設計パターンと第２設計パターンから第１転写イメージおよび第２転写イメージをそれぞれ再び作成し、第２転写イメージにオフセットを付加して、第１転写イメージおよび第２転写イメージの重なり部の幅を検証すると、上記のように補正パラメータの変更により重なり部の幅はいずれも十分な値となり、これによって設計パターンの補正を終了する。
この場合、得られた光近接効果による補正を行った設計パターンをそのまま用いて、電子ビームなどによるマスク描画によりマスクを作成し、このフォトマスクをフォトリソグラフィー工程に用いることができる。
【００３５】
本発明は、上記の実施の形態に限定されない。
例えば、上記の本実施形態に係る設計パターンの補正方法においては、光近接効果による補正における補正パラメータを変更して、光近接効果による補正を施しているが、これに限らず、上記の第１転写イメージと第２転写イメージの重なり部の幅が十分となるように第１設計パターンおよび第２設計パターンを光近接効果による補正とは独立に補正することも可能である。
また、第１設計パターンおよび第２設計パターンの光近接効果による補正は必ずしも施さなくてもよい。
第１転写イメージおよび第２転写イメージのいずれか一方に付加するオフセットとしては、合わせずれの平均値を見積もった量以外の値を用いることができる。
その他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【００３６】
【発明の効果】
以上説明したように、本発明に係る設計パターンの検証方法によれば、合わせずれによって回路が動作できないことがあることを予測して設計パターンを検証することができる。
【００３７】
また、本発明に係る設計パターンの補正方法によれば、本発明の設計パターンの検証方法の検証の結果に応じて、合わせずれにかかわらず回路が動作可能となるように設計パターンに必要な補正を施すことができる。
【図面の簡単な説明】
【図１】図１は、実施形態に係る設計パターンの検証方法と補正方法を実施するためのフローチャートである。
【図２】図２は実施例に係る模式的平面図である。
【図３】図３は実施例に係る模式的平面図である。
【図４】図４は実施例に係る模式的平面図である。
【図５】図５は実施例に係る模式的平面図である。
【図６】図６は実施例に係る模式的平面図である。
【図７】図７は実施例に係る模式的平面図である。
【図８】図８は従来例に係る模式的平面図である。
【図９】図９は従来例に係る模式的平面図である。
【図１０】図１０は従来例に係る模式的平面図である。
【図１１】図１１は従来例に係る模式的平面図である。
【符号の説明】
ＳＴ１〜ＳＴ７…ステップ、Ｐ１…第１設計パターン、Ｐ２…第２設計パターン、Ｐ１’…補正後の第１設計パターン、Ｐ２’…補正後の第２設計パターン、Ｔ１…第１転写パターン、Ｔ２…第２転写パターン、Ｔ２…オフセット付加後の第２転写パターン、Ｚ…オフセット、Ｃａ，Ｃｂ…重なり部、Ｐ…設計パターン、Ｐ’…補正後の設計パターン、Ｔ…転写パターン、Ｄａ，Ｄｂ，Ｃｃ…乖離量。
【発明の属する技術分野】
本発明は、半導体装置の構成層を設計する設計パターンの検証方法とその補正方法に関する。
【０００２】
【従来の技術】
半導体装置の製造工程において、フォトリソグラフィー技術は半導体装置を構成する各層をパターン加工するためのフォトレジスト膜をパターン形成する技術であって、０．１μｍ〜０．０７μｍルールへと半導体装置のさらなる微細化を実現するために益々重要な技術となってきている。
【０００３】
半導体装置の微細化とともに、設計パターンも微細化しており、設計パターンと実際のフォトレジスト膜との寸法誤差（乖離量）が大きくなってしまう現象が生じている。これは光近接効果として知られている。
光近接効果による乖離量を抑制するために、設計パターンに対して光近接効果補正を行うことが一般的となっている。
【０００４】
光近接効果補正とは、設計パターンと実際のフォトレジスト膜との寸法誤差（乖離量）が最小となるマスク寸法補正値を、形状シミュレーションあるいは露光実験結果により決定し、この補正値により設計パターンの寸法を補正するものである。
この設計パターンの寸法を補正したデータを電子ビームによるマスク描画に用いてマスクを作成し、このフォトマスクをフォトリソグラフィー工程に用いる。
【０００５】
上記の光近接効果補正においては、光近接効果を施した設計パターンに対して、シミュレーションにより光近接効果を施した設計パターンから転写イメージを算出し、得られた転写イメージと設計パターンとの乖離量を求め、上記の光近接効果補正において精度良く補正されているか検証している。
【０００６】
上記の光近接効果補正の検証方法について模式的平面図により説明する。
まず、図８に示すように、半導体装置を構成する配線などに対する設計パターンＰを設定する。
例えば、設計パターンの線幅は０．１μｍ程度とする。
【０００７】
次に、図９に示すように、設計パターンＰに対して光近接効果による補正を行う。
具体的には、設計パターンＰの線幅を太く補正し、パターン端部においてはさらに線幅を太く補正する。また、必要に応じて、屈曲したパターンにおいて外側の角部を凸に張り出す形状とすることなども行う。
【０００８】
次に、図１０に示すように、光近接効果による補正が施された設計パターンＰ’から、シミュレーションにより転写イメージＴを作成する。
【０００９】
次に、図１１に示すように、補正前の設計パターンＰと転写イメージＴを図形演算を行って重ね合わせ、両者の線幅などの形状を比較し、設計パターンＰと転写イメージＴの形状の差として乖離量Ｄａ，Ｄｂ，Ｄｃなどを得る。
この乖離量Ｄａ，Ｄｂ，Ｄｃの大きさなどから、上記の図９において施した光近接効果補正の精度を検証する。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記の従来の方法においては、半導体装置の構成層の内の単一の層について、光近接効果補正の精度を検証しているのみである。
半導体装置を構成する回路は、単層のみで動作することはなく、何層も重ね合わせて初めて回路として成立する。従って、半導体装置を構成する複数の層の間の合わせずれが少なからず回路の動作に影響を及ぼしてしまう。
合わせずれは、フォトリソグラフィー工程において用いる装置にもよるが、数１０ｎｍの大きさにもなり、０．１〜０．０７μｍルール以降の半導体装置においては非常に大きな値となっており、細かい対応が必要となっている。
【００１１】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、合わせずれによって回路が動作できないことがあることを予測して設計パターンを検証する設計パターンの検証方法を提供することにある。
また、本発明の目的は、上記の設計パターンの検証方法での検証の結果に応じて、合わせずれにかかわらず回路が動作可能となるように設計パターンに必要な補正を施す設計パターンの補正方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の設計パターンの検証方法は、半導体装置の構成層を設計する２つの設計パターンの重なり部を検証する設計パターンの検証方法であって、第１設計パターンおよび第２設計パターンを設定する工程と、前記第１設計パターンから第１転写イメージを作成し、前記第２設計パターンから第２転写イメージを作成する工程と、前記第１転写イメージおよび前記第２転写イメージのいずれか一方に所定のオフセットを付加する工程と、前記第１転写イメージおよび前記第２転写イメージの重なり部を算出して前記第１設計パターンおよび前記第２設計パターンを検証する工程とを有する。
【００１３】
上記の本発明の設計パターンの検証方法は、第１設計パターンおよび第２設計パターンを設定し、次に、第１設計パターンから第１転写イメージを作成し、第２設計パターンから第２転写イメージを作成する。
次に、第１転写イメージおよび第２転写イメージのいずれか一方に所定のオフセットを付加する。
次に、第１転写イメージおよび第２転写イメージの重なり部を算出して第１設計パターンおよび前記第２設計パターンを検証する。
【００１４】
上記目的を達成するため、本発明の設計パターンの補正方法は、半導体装置の構成層を設計し、少なくとも重なり部を有する２つの設計パターンの補正方法であって、第１設計パターンおよび第２設計パターンを設定する工程と、前記第１設計パターンから第１転写イメージを作成し、前記第２設計パターンから第２転写イメージを作成する工程と、前記第１転写イメージおよび前記第２転写イメージのいずれか一方に所定のオフセットを付加する工程と、前記第１転写イメージおよび前記第２転写イメージの重なり部を算出して前記第１設計パターンおよび前記第２設計パターンを検証する工程と、前記第１設計パターンおよび前記第２設計パターンの検証結果に応じた必要な補正を前記第１設計パターンおよび前記第２設計パターンに施す工程とを有する。
【００１５】
上記の本発明の設計パターンの補正方法は、第１設計パターンおよび第２設計パターンを設定し、次に、第１設計パターンから第１転写イメージを作成し、第２設計パターンから第２転写イメージを作成する。
次に、第１転写イメージおよび第２転写イメージのいずれか一方に所定のオフセットを付加する。
次に、第１転写イメージおよび第２転写イメージの重なり部を算出して第１設計パターンおよび第２設計パターンを検証する。
次に、第１設計パターンおよび第２設計パターンの検証結果に応じた必要な補正を第１設計パターンおよび第２設計パターンに施す。
【００１６】
【発明の実施の形態】
以下に、本実施形態に係る設計パターンの検証方法と設計パターンの補正方法の形態について、図面を参照して説明する。
本実施形態に係る設計パターンの検証方法は、半導体装置の構成層を設計する２つの設計パターンの重なり部を検証するものであり、また、本実施形態に係る設計パターンの補正方法は、上記の検証方法の検証結果に応じて、合わせずれにかかわらず回路が動作可能となるように設計パターンに必要な補正を施すものである。
【００１７】
図１は、本実施形態に係る設計パターンの検証方法と補正方法を実施するためのフローチャートである。
まず、第１ステップＳＴ１として、第１設計パターンおよび第２設計パターンを設定する。
第１設計パターンおよび第２設計パターンは、半導体装置の構成層を設計する２つの設計パターンであって、重なり部を有しており、第１設計パターンが配線パターンで、第２設計パターンがホール系の開口パターンである場合などがある。
【００１８】
次に、第２ステップＳＴ２として、第１設計パターンおよび第２設計パターンを光近接効果による補正する。
例えば、第１および第２設計パターンの線幅を光近接効果に応じた分の幅で太く補正し、パターン端部においては同様にしてさらに線幅を太く補正する。また、必要に応じて、屈曲したパターンにおいて外側の角部を凸に張り出す形状とすることなども行う。
【００１９】
次に、第３ステップＳＴ３として、シミュレーションにより、光近接効果による補正が施された第１設計パターンから第１転写イメージを作成し、また、光近接効果による補正が施された第２設計パターンから第２転写イメージを作成する。
【００２０】
次に、第４ステップＳＴ４として、第１転写イメージおよび第２転写イメージのいずれか一方に所定のオフセットを付加する。
このオフセットとしては、例えば、第１転写イメージと第２転写イメージの合わせずれの平均値を見積もった量とし、オフセットの方向は平均値により決定する。
合わせずれは、フォトリソグラフィー工程において用いる露光装置によって異なるため、その装置を用いるかを決定してから、合わせずれを見積もるようにする。
【００２１】
次に、第５ステップＳＴ５として、第１転写イメージおよび第２転写イメージの重なり部を図形演算処理により算出する。
【００２２】
次に、第６ステップＳＴ６として、第１転写イメージおよび第２転写イメージから算出された重なり部の幅の値から、第１設計パターンおよび第２設計パターンを検証する。
例えば、重なり部として必要な幅を予め設定しておき、第１転写イメージおよび第２転写イメージから算出された重なり部の幅の値が必要な幅以上ある場合には、合わせずれにかかわらず第１転写イメージおよび第２転写イメージに十分な重なり部が得られ、それらから構成される半導体装置の回路は動作可能と判断される。
即ち、合わせずれにかかわらず第１設計パターンおよび第２設計パターンから十分な重なり部が得られると判断され、この場合には、第１設計パターンおよび第２設計パターンに新たな補正を行うことなく終了する。
【００２３】
反対に、第１転写イメージおよび第２転写イメージから算出された重なり部の幅の値が必要な幅に達しない場合には、合わせずれによっては第１設計パターンおよび第２設計パターンに十分な重なり部が得られず、半導体装置の回路は動作不可能となる場合があると判断される。
【００２４】
上記の第１転写イメージおよび第２転写イメージから算出された重なり部の幅の値が必要な幅に達しない場合には、第７ステップＳＴ７として、第１設計パターンおよび第２設計パターンの検証結果に応じた必要な補正を第１設計パターンおよび第２設計パターンに施す。
例えば、光近接効果による補正における補正パラメータを変更して、再び光近接効果による補正を施す。
補正パラメータの変更量の見積もりは、例えば、上記の算出された重なり部の幅の値から、重なり部の幅が十分となるような補正パラメータを見積もることで行う。
補正パラメータの変更は、第１設計パターンおよび第２設計パターンのいずれか一方あるいは両方に対して、第１転写イメージおよび第２転写イメージから算出される重なり部の幅が十分となるように変更する。
【００２５】
以降、例えば上記のようにして光近接効果による補正における補正パラメータを補正して、再び光近接効果による補正を施した段階で、設計パターンの補正を終了することができる。
この場合、得られた光近接効果による補正を行った設計パターンをそのまま用いて、電子ビームなどによるマスク描画によりマスクを作成し、このフォトマスクを用いてフォトリソグラフィー工程に用いることができる。
【００２６】
また、光近接効果による補正における補正パラメータを補正して、再び光近接効果による補正を施する工程の後、第１設計パターンから第１転写イメージを作成し、第２設計パターンから第２転写イメージを作成する工程（第３ステップＳＴ３）から、第１設計パターンおよび第２設計パターンを検証する工程（第６ステップＳＴ６）まで、さらには、光近接効果による補正における補正パラメータを補正して、再び光近接効果による補正を施する工程（第７ステップＳＴ７）までを、繰り返し行うことも可能である。
これは、算出された重なり部の幅の値から、重なり部として十分な幅が得られるまで、光近接効果による補正パラメータの補正と、その補正パラメータを採用したときの設計パターンの検証を繰り返すものであり、検証の結果、第１設計パターンおよび第２設計パターンから十分な重なり部が得られると判断される場合には、それ以上の補正を行うことなく終了する。
【００２７】
上記の本実施形態に係る設計パターンの検証方法と補正方法によれば、合わせずれによって回路が動作できないことがあることを予測して設計パターンを検証することができ、また、この検証の結果に応じて、合わせずれにかかわらず回路が動作可能となるように設計パターンに必要な補正を施すことができる。
また、合わせずれを考慮した上で第１および第２設計パターンと第１および第２転写イメージの乖離量を評価することができる。
実際に生産を始めてから合わせずれの影響により両パターンの重なり部に不足があることに対応するのに比べて、事前に予測および判断ができるので、コストや製造時間の面で有利である。
【００２８】
（実施例）
上記の本実施形態に係る設計パターンの検証方法と補正方法の実施例を模式的な平面図により説明する。
まず、図２に示すように、第１設計パターンＰ１および第２設計パターンＰ２を設定する。
ここでは、第１設計パターンが幅約０．１２μｍの屈曲部分を有する配線パターンであり、第２設計パターンが一辺が約０．１２μｍの矩形のコンタクトホールの開口パターンであり、重なり部を有している。
【００２９】
次に、第１設計パターンＰ１および第２設計パターンＰ２を光近接効果による補正をする。補正後の第１設計パターンＰ１’および第２設計パターンＰ２’を図３に示す。
光近接効果による補正においては、第１設計パターンＰ１の線幅を光近接効果に応じた分の幅で太く補正し、第１設計パターンＰ１の端部においては同様にしてさらに線幅を太く補正する。第２設計パターンＰ２も同様の光近接効果に応じた分で開口面積を補正する。
【００３０】
次に、図４に示すように、シミュレーションにより、光近接効果による補正が施された第１設計パターンＰ１’から第１転写イメージＴ１を作成し、また、光近接効果による補正が施された第２設計パターンＰ２’から第２転写イメージＴ２を作成する。
【００３１】
次に、第１転写イメージＴ１に対して第２転写イメージに所定のオフセットＺを付加する。オフセットを付加した後の第１転写イメージＴ１’および第２転写イメージＴ２’を図５に示す。
このオフセットＺとしては、フォトリソグラフィー工程において用いる露光装置における合わせずれの平均値とし、オフセットの方向は平均値により決定する。
【００３２】
次に、図６に示すように、第１転写イメージＴ１とオフセットを付加された第２転写イメージＴ２’の重なり部を図形演算処理により算出し、第１転写イメージＴ１とオフセットを付加された第２転写イメージＴ２’の重なり部の幅の値から、第１設計パターンおよび第２設計パターンを検証する。
ここでは、第１転写イメージＴ１とオフセットを付加された第２転写イメージＴ２’の重なり部の幅が第２設計パターンの一片の半分以下、即ち、６０ｎｍ以下である場合に重なり部が不足していると判断する。
図６中右側の第１転写イメージＴ１とオフセットを付加された第２転写イメージＴ２’の重なり部Ｃａは十分な幅となっているが、左側の重なり部Ｃｂは幅が不十分であると判断される。
【００３３】
上記の第１転写イメージＴ１とオフセットを付加された第２転写イメージＴ２’の重なり部Ｃｂの幅が不足していることを解消するために、重なり部Ｃｂの幅に応じて、図７に示すように、補正後において第１設計パターンＰ１’の一方の端部を延伸するように、第１設計パターンの光近接効果による補正における補正パラメータを変更する。図７中、補正パラメータを変更する前のパターンを点線で示す。
【００３４】
上記のようにして光近接効果による補正における補正パラメータを変更して、得られた第１設計パターンと第２設計パターンから第１転写イメージおよび第２転写イメージをそれぞれ再び作成し、第２転写イメージにオフセットを付加して、第１転写イメージおよび第２転写イメージの重なり部の幅を検証すると、上記のように補正パラメータの変更により重なり部の幅はいずれも十分な値となり、これによって設計パターンの補正を終了する。
この場合、得られた光近接効果による補正を行った設計パターンをそのまま用いて、電子ビームなどによるマスク描画によりマスクを作成し、このフォトマスクをフォトリソグラフィー工程に用いることができる。
【００３５】
本発明は、上記の実施の形態に限定されない。
例えば、上記の本実施形態に係る設計パターンの補正方法においては、光近接効果による補正における補正パラメータを変更して、光近接効果による補正を施しているが、これに限らず、上記の第１転写イメージと第２転写イメージの重なり部の幅が十分となるように第１設計パターンおよび第２設計パターンを光近接効果による補正とは独立に補正することも可能である。
また、第１設計パターンおよび第２設計パターンの光近接効果による補正は必ずしも施さなくてもよい。
第１転写イメージおよび第２転写イメージのいずれか一方に付加するオフセットとしては、合わせずれの平均値を見積もった量以外の値を用いることができる。
その他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【００３６】
【発明の効果】
以上説明したように、本発明に係る設計パターンの検証方法によれば、合わせずれによって回路が動作できないことがあることを予測して設計パターンを検証することができる。
【００３７】
また、本発明に係る設計パターンの補正方法によれば、本発明の設計パターンの検証方法の検証の結果に応じて、合わせずれにかかわらず回路が動作可能となるように設計パターンに必要な補正を施すことができる。
【図面の簡単な説明】
【図１】図１は、実施形態に係る設計パターンの検証方法と補正方法を実施するためのフローチャートである。
【図２】図２は実施例に係る模式的平面図である。
【図３】図３は実施例に係る模式的平面図である。
【図４】図４は実施例に係る模式的平面図である。
【図５】図５は実施例に係る模式的平面図である。
【図６】図６は実施例に係る模式的平面図である。
【図７】図７は実施例に係る模式的平面図である。
【図８】図８は従来例に係る模式的平面図である。
【図９】図９は従来例に係る模式的平面図である。
【図１０】図１０は従来例に係る模式的平面図である。
【図１１】図１１は従来例に係る模式的平面図である。
【符号の説明】
ＳＴ１〜ＳＴ７…ステップ、Ｐ１…第１設計パターン、Ｐ２…第２設計パターン、Ｐ１’…補正後の第１設計パターン、Ｐ２’…補正後の第２設計パターン、Ｔ１…第１転写パターン、Ｔ２…第２転写パターン、Ｔ２…オフセット付加後の第２転写パターン、Ｚ…オフセット、Ｃａ，Ｃｂ…重なり部、Ｐ…設計パターン、Ｐ’…補正後の設計パターン、Ｔ…転写パターン、Ｄａ，Ｄｂ，Ｃｃ…乖離量。
Claims (9)
- 半導体装置の構成層を設計する２つの設計パターンの重なり部を検証する設計パターンの検証方法であって、
第１設計パターンおよび第２設計パターンを設定する工程と、
前記第１設計パターンから第１転写イメージを作成し、前記第２設計パターンから第２転写イメージを作成する工程と、
前記第１転写イメージおよび前記第２転写イメージのいずれか一方に所定のオフセットを付加する工程と、
前記第１転写イメージおよび前記第２転写イメージの重なり部を算出して前記第１設計パターンおよび前記第２設計パターンを検証する工程と
を有する設計パターンの検証方法。 - 前記第１設計パターンおよび前記第２設計パターンを設定する工程と、前記第１設計パターンから第１転写イメージを作成し、前記第２設計パターンから第２転写イメージを作成する工程との間に、前記第１設計パターンおよび前記第２設計パターンに光近接効果による補正を施す工程をさらに有する
請求項１に記載の設計パターンの検証方法。 - 前記第１転写イメージおよび前記第２転写イメージのいずれか一方に所定のオフセットを付加する工程において、前記オフセットとして前記第１転写イメージと前記第２転写イメージの合わせずれの平均値を見積もった量を付加する
請求項１に記載の設計パターンの検証方法。 - 前記第１転写イメージおよび前記第２転写イメージの重なり部を算出して前記第１設計パターンおよび前記第２設計パターンを検証する工程は、前記第１転写イメージおよび前記第２転写イメージの重なり部を図形演算処理により算出する工程と、算出された重なり部の幅の値から前記第１設計パターンおよび前記第２設計パターンを検証する工程を含む
請求項１に記載の設計パターンの検証方法。 - 半導体装置の構成層を設計し、少なくとも重なり部を有する２つの設計パターンの補正方法であって、
第１設計パターンおよび第２設計パターンを設定する工程と、
前記第１設計パターンから第１転写イメージを作成し、前記第２設計パターンから第２転写イメージを作成する工程と、
前記第１転写イメージおよび前記第２転写イメージのいずれか一方に所定のオフセットを付加する工程と、
前記第１転写イメージおよび前記第２転写イメージの重なり部を算出して前記第１設計パターンおよび前記第２設計パターンを検証する工程と、
前記第１設計パターンおよび前記第２設計パターンの検証結果に応じた必要な補正を前記第１設計パターンおよび前記第２設計パターンに施す工程と
を有する設計パターンの補正方法。 - 前記第１設計パターンおよび前記第２設計パターンを設定する工程と、前記第１設計パターンから第１転写イメージを作成し、前記第２設計パターンから第２転写イメージを作成する工程との間に、前記第１設計パターンおよび前記第２設計パターンに光近接効果による補正を施す工程をさらに有し、
前記第１設計パターンおよび前記第２設計パターンの検証結果に応じた必要な補正を前記第１設計パターンおよび前記第２設計パターンに施す工程においては、前記光近接効果による補正における補正パラメータを変更して、前記光近接効果による補正を施す
請求項５に記載の設計パターンの補正方法。 - 前記第１設計パターンおよび前記第２設計パターンに補正を施す工程の後、前記第１設計パターンから第１転写イメージを作成し、前記第２設計パターンから第２転写イメージを作成する工程から、前記第１設計パターンおよび前記第２設計パターンを検証する工程までをさらに繰り返す
請求項５に記載の設計パターンの補正方法。 - 前記第１転写イメージおよび前記第２転写イメージのいずれか一方に所定のオフセットを付加する工程において、前記オフセットとして前記第１転写イメージと前記第２転写イメージの合わせずれの平均値を見積もった量を付加する
請求項５に記載の設計パターンの補正方法。 - 前記第１転写イメージおよび前記第２転写イメージの重なり部を算出して前記第１設計パターンおよび前記第２設計パターンを検証する工程は、前記第１転写イメージおよび前記第２転写イメージの重なり部を図形演算処理により算出する工程と、算出された重なり部の幅の値から前記第１設計パターンおよび前記第２設計パターンを検証する工程を含む
請求項５に記載の設計パターンの補正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002194618A JP2004037827A (ja) | 2002-07-03 | 2002-07-03 | 設計パターンの検証方法および設計パターンの補正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002194618A JP2004037827A (ja) | 2002-07-03 | 2002-07-03 | 設計パターンの検証方法および設計パターンの補正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004037827A true JP2004037827A (ja) | 2004-02-05 |
Family
ID=31703272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002194618A Pending JP2004037827A (ja) | 2002-07-03 | 2002-07-03 | 設計パターンの検証方法および設計パターンの補正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004037827A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007538272A (ja) * | 2004-05-01 | 2007-12-27 | ケイデンス デザイン システムズ インコーポレイテッド | 集積回路レイアウトを設計する方法及び機器 |
| KR20170059246A (ko) * | 2015-11-20 | 2017-05-30 | 삼성전자주식회사 | 반도체 소자의 패턴 형성 방법 |
-
2002
- 2002-07-03 JP JP2002194618A patent/JP2004037827A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007538272A (ja) * | 2004-05-01 | 2007-12-27 | ケイデンス デザイン システムズ インコーポレイテッド | 集積回路レイアウトを設計する方法及び機器 |
| KR20170059246A (ko) * | 2015-11-20 | 2017-05-30 | 삼성전자주식회사 | 반도체 소자의 패턴 형성 방법 |
| KR102387459B1 (ko) | 2015-11-20 | 2022-04-15 | 삼성전자주식회사 | 반도체 소자의 패턴 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5341399B2 (ja) | パターン検証方法、パターン検証装置、プログラム、及び半導体装置の製造方法 | |
| JP4218528B2 (ja) | 露光マスクパターンの形成方法、および半導体装置の製造方法 | |
| US7861209B2 (en) | Method for interlayer and yield based optical proximity correction | |
| US9910348B2 (en) | Method of simultaneous lithography and etch correction flow | |
| JP4675854B2 (ja) | パターン評価方法と評価装置及びパターン評価プログラム | |
| Chou et al. | Line end optimization through optical proximity correction (OPC): a case study | |
| US8307310B2 (en) | Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method | |
| JP2009238777A (ja) | 半導体装置の製造方法 | |
| US7820346B2 (en) | Method for collecting optical proximity correction parameter | |
| US20180247008A1 (en) | Methodology for model-based self-aligned via awareness in optical proximity correction | |
| JPH09180983A (ja) | 重ね合せ誤差の低減方法 | |
| US7913196B2 (en) | Method of verifying a layout pattern | |
| US7818711B2 (en) | System and method for making photomasks | |
| TW201828381A (zh) | 半導體製造程序中的疊對量測及補償 | |
| KR100807229B1 (ko) | 마스크의 설계 패턴 보정 방법 | |
| JP2004302263A (ja) | マスクパターン補正方法およびフォトマスク | |
| JP4896898B2 (ja) | パターン作成方法および半導体装置の製造方法 | |
| US6998205B2 (en) | Optical proximity correction method | |
| US20090233187A1 (en) | Designing method of photo-mask and method of manufacturing semiconductor device using the photo-mask | |
| US7820364B2 (en) | Semiconductor device manufacturing method, mask manufacturing method, and exposure method | |
| JP2004037827A (ja) | 設計パターンの検証方法および設計パターンの補正方法 | |
| JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
| JP2003297742A (ja) | 多重露光法及び多重露光法プログラムを記録したコンピュータ読み込み可能な記録媒体 | |
| US6638664B2 (en) | Optical mask correction method | |
| JP2009283600A (ja) | 露光アライメント調整方法、露光アライメント調整プログラム、及び露光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080902 |