JP2004109453A

JP2004109453A - マスクパターン作成方法及び半導体装置の製造方法

Info

Publication number: JP2004109453A
Application number: JP2002271546A
Authority: JP
Inventors: Toshiya Kotani; 小谷　敏也; Satoshi Tanaka; 田中　聡; Soichi Inoue; 井上　壮一; Hirotaka Ichikawa; 市川　裕隆; Sachiko Kobayashi; 小林　幸子
Original assignee: Toshiba Corp; Toshiba Microelectronics Corp
Current assignee: Toshiba Corp; Toshiba Electronic Device Solutions Corp
Priority date: 2002-09-18
Filing date: 2002-09-18
Publication date: 2004-04-08
Anticipated expiration: 2022-09-18
Also published as: JP3609810B2

Abstract

【課題】設計パターンを補正してマスクパターンを作成する時間の短縮化を図る。
【解決手段】設計パターンを用意するステップと、補正パラメータを用意するステップと、エッジ座標群と、エッジ座標群を補正するための補正値群との対が登録された第１の補正ライブラリを用意するステップと、前記設計パターンのエッジ座標群を取得するステップと、第１の補正ライブラリに登録された情報、及び前記補正パラメータを用いたシミュレーションから、前記取得されたエッジ座標群に一致するエッジ座標群と補正値群との対だけが登録された第２の補正ライブラリを作成するステップと、前記第２の補正ライブラリに登録されたエッジ座標群と補正値群とを用いて、前記設計パターンを補正してマスクパターンを生成するステップとを含むことを特徴とする。
【選択図】　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置を製造するためのマスクパターン作成方法、及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年の半導体製造技術の進歩は非常に目覚しく、最小加工寸法０．１８μｍサイズの半導体が量産されている。このような微細化はマスクプロセス技術、光リソグラフィ技術、およびエッチング技術等の微細パターン形成技術の飛躍的な進歩により実現されている。パターンサイズが十分大きい時代には、ウェハ上に形成したいＬＳＩパターンの平面形状をそのまま設計パターンとして描き、その設計パターンに忠実なマスクパターンを作成し、そのマスクパターンを投影光学系によってウェハ上に転写し、下地をエッチングすることによってほぼ設計パターン通りのパターンがウェハ上に形成できた。しかしパターンの微細化が進むにつれて、各プロセスでパターンを忠実に形成することが困難になってきており、最終的な仕上り寸法が設計パターン通りにならない問題が生じてきた。
【０００３】
特に微細加工を達成するために最も重要なリソグラフィおよびエッチングプロセスにおいては、形成したいパターンの周辺に配置された他のパターンレイアウト環境が、そのパターンの寸法精度に大きく影響する。そこでこれらの影響を低減させるために、加工後の寸法が所望パターンに形成されるように、予め設計パターンに補助パターンを付加する光近接効果補正（ＯＰＣ：Ｏｐｔｉｃａｌ　Ｐｒｏｘｉｍｉｔｙ　Ｃｏｒｒｅｃｔｉｏｎ）またはプロセス近接効果補正（ＰＰＣ：Ｐｒｏｃｅｓｓ　ｐｒｏｘｉｍｉｔｙ　Ｃｏｒｒｅｃｔｉｏｎ）技術など（以下、ＰＰＣ手法と呼ぶ）が行われる（特許文献１や、非特許文献１参照）。
【０００４】
補正手法は大きく２つの手法に分類され、補正値をある基準にしたがってルール化し、そのルールに基づいてパターン補正を行うモデルベースＰＰＣ手法と、マスク、リソグラフィ、エッチングプロセスを通過した後のウェハ上での仕上り形状を予測できるシミュレーターを用いて補正値を算出するシミュレーションベースＰＰＣ手法とがある。モデルベースＰＰＣ手法では、高速な補正が可能であるが、高精度な補正を行うことが困難であり、シミュレーションベースＰＰＣ手法では、高精度な補正が可能であるが、光学シミュレーション等の複雑な計算が必要となるため補正値の算出に時間がかかり、マスク作成のターン・アラウンド・タイム（ＴＡＴ：ｔｕｒｎ　ａｒｏｕｎｄ　ｔｉｍｅ）が悪くなる。
【０００５】
補正値算出の時間を低減させるために、上記公知例では以下の手法を提案し、補正値算出時間を低減させている。この手法の一例を図６に示す。
【０００６】
ステップＳ５０１
設計レイアウトに基準点を設定し、その基準点を中心としたある大きさの領域を切りだす。上記特開平９−３１９０６７号公報では、「回りのレイアウトに対応して」この基準点が決められ、ＳＰＩＥでは、「ｃｏｒｎｅｒやｌｉｎｅ　ｓｅｇｍｅｎｔに対応して」この基準点が決められるとの記述がある。
【０００７】
ステップＳ５０２
領域内に含まれるエッジ座標群（今後、補正環境と呼ぶ）と、その補正環境に対応する補正値とが収められたデータベース（このデータベースを今後、補正値ライブラリと呼ぶ）を調べ、この補正値ライブラリに、ステップＳ５０１で切り出された補正環境と一致するものがあるかどうかを検索する。
【０００８】
ステップＳ５０３
もし、一致するものが存在する場合には、対応して収められている補正値を参照して、補正を行なう。
【０００９】
ステップＳ５０４
もし、一致するものが存在しない場合には、光学シミュレーション、プロセスシミュレーション、又は補正値を多項式で表現した数式等により、補正値を算出する。そして、そのときの補正環境と、対応する補正値とを補正値ライブラリに追加する。
【００１０】
すべての基準点に対して、上記ステップＳ５０１〜Ｓ５０４の処理を行って、マスクパターンの作成が終了する。
【００１１】
この補正方法では、一度現われた補正環境とそれに対応する補正値とが、補正ライブラリに収められるため、再び同じ環境が現われても補正値算出を行なう必要がない。その結果、時間を要するシミュレーションの回数を可能な限り少なくできるため、マスクパターンの作成時間を低減させることが可能となる。
【００１２】
しかし、設計データから抽出されたエッジ座標群を補正ライブラリに追加登録するため、補正ライブラリはどんどんと増大する。補正ライブラリに収められたエッジ座標群と補正値とは、異なる設計データのマスクパターンを作成する際に再度利用されるが、補正ライブラリの増大に伴い、この設計データにとって不要なエッジ座標群が増大する。この結果、補正ライブラリの入出力、およびエッジ座標検索の時間が増大し、結果的に高速に補正することが困難となることがある。
【００１３】
【特許文献１】
特開平９−３１９０６７号公報
【００１４】
【非特許文献１】
ＳＰＩＥ　Ｖｏｌ．２３２２　（１９９４）　３７４（Ｌａｒｇｅ　Ａｒｅａ　Ｏｐｔｉｃａｌ　Ｐｒｏｘｉｍｉｔｙ　Ｃｏｒｒｅｃｔｉｏｎｕｓｉｎｇ　Ｐａｔｔｅｒｎ　Ｂａｓｅｄ　Ｃｏｒｒｅｃｔｉｏｎ，　Ｄ．　Ｍ．　Ｎｅｗｍａｒｋ　ｅｔ．　ａｌ）
【００１５】
【発明が解決しようとする課題】
上述したように、補正ライブラリに含まれるデータの増大に伴い、高速にマスクデータを作成することが困難であるという問題があった。
【００１６】
本発明の目的は、補正ライブラリに含まれるデータが増大しても、高速にマスクデータを作成し得るマスクパターン作成方法及び半導体装置の製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明は、上記目的を達成するために以下のように構成されている。
【００１８】
本発明の一例に係わるマスクパターン作成方法は、設計パターンを用意するステップと、補正パラメータを用意するステップと、エッジ座標群と、エッジ座標群を補正するための補正値群との対が登録された第１の補正ライブラリを用意するステップと、前記設計パターンのエッジ座標群を取得するステップと、第１の補正ライブラリに登録された情報、及び前記補正パラメータを用いたシミュレーションから、前記取得されたエッジ座標群に一致するエッジ座標群と補正値群との対だけが登録された第２の補正ライブラリを作成するステップと、前記第２の補正ライブラリに登録されたエッジ座標群と補正値群とを用いて、前記設計パターンを補正してマスクパターンを生成するステップとを含むことを特徴とする。
【００１９】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係わるマスクデータ作成装置の概略構成を示すブロック図である。図２は、本発明の第１の実施形態に係わるマスクデータの作成方法を示すフローチャートである。
以下では、マスクデータの作成方法を説明しつつマスクデータ作成装置の構成を説明する。
【００２０】
（ステップＳ３０１）
テストサンプルのレイアウト終了後、パターンの設計データ３０１を入力する。また、マスク条件、リソグラフィ条件、現像条件、エッチング条件、等の補正パラメータ３０２も入力する。
【００２１】
（ステップＳ３０２）
第１の補正ライブラリ３１１を用意する。第１の補正ライブラリ３１１には、エッジ座標群と、このエッジ座標群に対応する補正値群とからなる補正情報が１組以上格納されている。第１の補正ライブラリ３１１中には、デバイスの種類、レイヤー種類、補正パラメータ、マスクプロセス、リソグラフィプロセス、エッチングプロセス及び光近接効果補正等によって分類された各々の補正ライブラリファイルが管理されている。
【００２２】
（ステップＳ３０３）
基準点設定部３２１が、設計データ３０１から得られるパターンの所定の位置に基準点を設定する。各基準点を中心としたある大きさの領域を切りだす。ここで、切り出す領域は、基準点から近接効果の及ぶ範囲である。基準点は、回りのレイアウトに対応して、角部や辺に対応して設定される。
【００２３】
（ステップＳ３０４）
エッジ座標群算出部３２２は、切り出された領域中に含まれる、パターンのエッジの座標位置を求める。これ以降、求められた座標位置の集まりをエッジ座標群と呼ぶことにする。
【００２４】
（ステップＳ３０５）
ステップＳ３０４で求められたエッジ座標群が登録された座標群ライブラリ３０３を作成する。座標群ライブラリ３０３に登録されているエッジ座標群は、ステップＳ３０４で求められたエッジ座標群のみである。
【００２５】
（ステップＳ３０６）
座標群ライブラリ３０３から、一つのエッジ座標群を読み出す。
【００２６】
（ステップＳ３０７）
次いで、ライブラリフィルタ３２３は、そのエッジ座標群に対応する補正値群とが収められた第１の補正ライブラリ３１１を参照し、この第１の補正ライブラリ３１１に、ステップＳ３０６で読み出されたエッジ座標群と一致するものがあるかどうかを検索する。一致するエッジ座標群がある場合、ステップＳ３０８に移る。一致するエッジ座標群が無い場合、ステップＳ３０９に移る。この時、第１の補正ライブラリ３１１の参照時、設計データの設計ルール、レイヤーに対応する補正ライブラリファイルを参照する。
【００２７】
（ステップＳ３０８）
ステップＳ１０７の検索の結果、第１の補正ライブラリ３１１にエッジ座標群が有る場合、ライブラリフィルタ３２３は、第１の補正ライブラリ３１１からエッジ座標群に対応する補正値群を取得する。補正値群の取得後、ステップＳ３１０を実行する。
【００２８】
（ステップＳ３０９）
ステップＳ３０７の検索の結果、第１の補正ライブラリ３１１にエッジ座標群が無い場合、補正値群算出部３２４は、補正パラメータ３０２の条件下で、光学シミュレーション、又は補正値を多項式で表現した数式等を用いたＯＰＣ、及びプロセスシミュレーション、又は補正値を多項式で表現した数式等を用いたＰＰＣにより、エッジ座標群に対応する補正値を算出する。なお、プロセス近接効果が問題とならない場合、プロセス近接効果補正を行う必要はなく、光近接効果補正のみを行えばよい。補正値群の算出後、ステップＳ３１０に移る。
【００２９】
（ステップＳ３１０）
エッジ座標群と、補正値群との組が登録された第２の補正ライブラリが作成されているか調査する。第２の補正ライブラリが作成されていない場合、ステップＳ１１２に移る。第２の補正ライブラリが作成されている場合、ステップＳ１１１に移る。
【００３０】
（ステップＳ３１１）
調査の結果、第２の補正ライブラリが作成済みの場合、ステップＳ３０８又はステップＳ３０９で、取得又は算出された補正値群と、エッジ座標群との組み合わせを第２の補正ライブラリ３１２に追加登録する。登録後、ステップＳ３１３に移る。
【００３１】
（ステップＳ３１２）
調査の結果、第２の補正ライブラリが作成済みで無い場合、第２の補正ライブラリ３１２を作成する。そして、取得又は算出された補正値群と、エッジ座標群との組み合わせを第２の補正ライブラリ３１２に登録作成する。第２の補正ライブラリ３１２の作成後、ステップＳ３１３に移る。
【００３２】
（ステップＳ３１３）
第２の補正ライブラリ３１２と座標群ライブラリ３０３とを比較し、第２の補正ライブラリ３１２に登録されていないエッジ座標群が有るか調査する。第２の補正ライブラリ３１２に登録されていないエッジ座標群が有る場合、ステップＳ３０６に戻る。第２の補正ライブラリ３１２に登録されていないエッジ座標群が無い場合、ステップＳ３１４に移る。
【００３３】
（ステップＳ３１４）
マスクデータ作成部３２５は、第２の補正ライブラリ３１２に登録されている補正値群に基づいて、前記設計データ３０１を補正し、マスクデータ３０４を作成する。生成されたマスクデータ３０４は、処理の依頼元に渡される。
【００３４】
次に、マスクデータ作成後の処理について、図３を参照して説明する。
（ステップＳ４０１）
先ず、第１の補正ライブラリ３１１の登録データと、第２の補正ライブラリ３１２の登録データとをマージする。
（ステップＳ４０２）
マージされたライブラリから、重複しているエッジ座標群の一方を削除して、第３の補正ライブラリを作成する。
なお、この処理は、ステップＳ３０９で新たに算出された補正値群と、エッジ座標群とからなる補正情報を逐次第１の補正ライブラリに追加登録することでも行うことができる。
【００３５】
もし、マスク補正に関するパラメータ（マスク、リソグラフィ、エッチング等）が変更になった場合には、補正ライブラリに収められる補正値群は算出し直され、次の処理に備えられる。
【００３６】
図４に、６つのＡＳＩＣデバイス（Ａ〜Ｆ）のコンタクトホール層を、ライブラリを利用しない場合（従来法１）、ライブラリを利用した従来の補正手法（従来法２）、及びライブラリを利用した本実施形態に示した手法で補正したときの補正時間を示す。補正時間は、ライブラリを利用しない従来法１の補正時間で規格してある。補正は、製品ＡからＦにアルファベット順で行い、従来法では、ライブラリをそのまま利用した場合の補正時間、本手法は、できたライブラリから次の製品に対して無駄な環境を取り除いたライブラリを生成し、その新ライブラリを利用した場合の補正時間を示している。
【００３７】
図４に示すように、従来法２の補正時間は、製品ＢからＤまでは従来法１の補正時間より短くなる。しかし、製品Ｅ，Ｆの場合、従来法２の補正時間は、従来法１の補正時間がより長くなっている。この理由は、製品Ｅ，Ｆを補正する上で使用されない環境がライブラリに存在しているので、ライブラリから製品Ｅ，Ｆにとって有効な環境のみを抽出する時間が増大したためである。本手法の補正時間は、従来法１，２の補正時間に比べて短くなっている。他の従来法に対して１０％程度の補正時間で処理できることが見出され、マスク作成にとって非常に有効であることがわかる。
【００３８】
通常、ＯＰＣツールは設計データの階層構造を変換するための階層処理ツールを有している。パターンの設計データは、まず階層処理ツールに入力されて、所定の階層処理が行われた後に、ＯＰＣツールに入力される。階層処理の一例としては、設計データの階層構造をすべて無くしたフラットなデータ構造に変換するなどの処理がある。
【００３９】
階層処理ツールでは、階層処理を行った後、設計データを適当な大きさのいくつかの領域（ユニット）に分割する。そして、ＯＰＣツールには、各ユニット毎に入力される。ＯＰＣツールでは、入力されたユニット毎に処理が行われる。そして、すべてのユニットに対してＯＰＣ処理が行われる。このとき、各ユニットの処理が行われるたびに補正ライブラリを読み込んでエッジ座標群を検索する。また処理が終るたびに補正ライブラリを出力する必要がある。
【００４０】
この入出力の回数が少ないときには、入出力に要する時間はほぼ無視できる。ユニットの数が増加すると、ＯＰＣツールへの補正ライブラリの入出力回数が１００回以上に達することもある。すると、ライブラリの入出力時間が無視できない程度大きくなる。
【００４１】
本手法では、ライブラリに収められている補正に貢献しないエッジ座標群を予め除去した、効率的な補正ライブラリ（第２の補正ライブラリ）を作成する。そして、効率的な補正ライブラリを使用することによって、補正ライブラリの入出力時間を短縮することができる。その結果、従来法に比べて補正時間を短くすることができる。
【００４２】
なお、“ユニット数が増加する”とは、“設計データの規模が大きくなる”と言い換えることもできる。また、
本実施形態に示した手法では、処理前に設計データに有効な第１の補正ライブラリをどれだけ準備できるかが、非常に重要となる。この準備の方法として、主に派生品種とマザー品種に分けて考えることができる。同様なデザインルールを持つ複数のデバイス（派生品種）の場合、生成されたライブラリはそれぞれのデバイスに対して有効となる。したがって、ライブラリの再利用を繰り返すことにより、ライブラリを成長させることが可能となる。
【００４３】
また、マザー製品のように新規で開発されるデバイスの場合、派生品のように有効なライブラリが存在しない。その場合には、別の方法で予めライブラリを生成しておく必要がある。その１つの方法は、第１の実施形態でも示されているように、ロジックデバイスの場合、スタンダードセルや、マクロセル等のモジュールから予めライブラリを生成し、そのライブラリを、そのスタンダードセルやマクロセルが使用されたデバイスの補正を高速に行うことが可能となる。また、設計中のレイアウトからライブラリを予め作成する方法も特願２００１−３７５０２５号に提案されている。例えばリソグラフィシミュレータによるレイアウト検証と共にライブラリを生成する方法が挙げられる。
【００４４】
また、設計データが生成途中から補正ライブラリを生成することが求められる。通常、設計データの最終検証のために、デザインルールチェック（ＤＲＣ）での検証が行われる。ＤＲＣ実行時には、ほぼ完成された設計データが準備されているので、ＤＲＣ実行と同時に補正ライブラリの作成を開始することにより、ほぼ完成された設計データからエッジ座標群を抽出することが可能となる。
【００４５】
さらに事前に、補正ライブラリを準備するためには、ＡＳＩＣ製品などのセカンド・サイン・オフ時の設計レイアウトを入手し、そのレイアウトからライブラリを作成することも考えられる。このように、設計レイアウトができた時点で、補正ライブラリを事前に作成しておくことにより、ＯＰＣ処理時に使用するライブラリを処理前に準備することが可能となる。
【００４６】
（第２の実施形態）
ライブラリベース補正を行う上では、ライブラリに収められる補正情報が、マスク補正に適した設計資産として扱うことができる。したがって、この設計資産をできる限りたくさん集めることで、より効率的な補正が可能となる。そのためには、補正ライブラリを共有して使用し、新たに生成されるライブラリを提供してもらうことで、高速な補正が可能になり、かつ設計資産を増やすことが可能となる。ライブラリを共有化して使用するためには、ライブラリの信頼性を保証することが必要となり、第１の実施形態で示した補正ライブラリのフィルタリング、補正値群の更新、補正ライブラリの管理などのすべての工程を人手を介さずに自動化することが必須となる。
【００４７】
図５は、本発明の第２の実施形態に係わるマスク生成システムの概略構成を示す図である。このシステムは、インターネットもしくはイントラネットを経由したサーバークライアント型の構成である。
【００４８】
マスク補正に対してのクライアントは、デバイス製造メーカーや、チップ設計メーカー、マスク製造メーカーやプロセスエンジニアなどが挙げられる。クライアントは、マスク補正を行う対象となる設計データと、その設計データをウェハ上に加工するプロセスとを選択し、処理サーバにアクセスする。
【００４９】
チップ設計メーカーは、設計データ３０１を第１の処理サーバ４０１に入力する。また、デバイス製造メーカーは、補正パラメータ３０２を第２の処理サーバ４０２に入力する。
【００５０】
第１の処理サーバ４０１は、設計データ３０１からエッジ座標群を抽出する処理を行う。そして、抽出されたエッジ座標群だけを含む座標群ライブラリ３０３を生成する。
座標群ライブラリ３０３は、ネットワーク４００を介して、第２の処理サーバ４０２に送られる。第２の処理サーバ４０２には、エッジ座標群から補正値群を求めるためのマスクデータプロセッシング（ＭＤＰ）ツールが搭載されている。ＭＤＰツールは、エッジ座標群とプロセス条件とから、シミュレーションを行って補正値群を求める。第２の処理サーバ４０２では、補正を高速化させるための並列が可能であり、さらにＭＤＰツールからは、処理を高速化させるための分散処理も設定することが可能となっている。
【００５１】
第２の処理サーバ４０２は、座標群ライブラリ３０３に登録されているエッジ座標群に一致するエッジ座標群が、第１の補正ライブラリ３１１に登録されているか確認する。一致するエッジ座標群がある場合、第１の補正ライブラリ３１１に収められているエッジ座標群と補正値群とを第２の補正ライブラリ３１２に登録する。一致するエッジ座標群が無い場合、補正パラメータとエッジ座標群とを補正値群算出ツールに入力して、補正値群を算出する。エッジ座標群と、算出された補正値群とを第２の補正ライブラリ３１２に登録する。なお、第２の補正ライブラリ３１２が存在しないときは、新たに作成して第２の補正ライブラリ３１２を作成する。そして、作成された第２の補正ライブラリ３１２にエッジ座標群と補正値群とを登録する。
【００５２】
座標群ライブラリ３０３に登録されている全エッジ座標群について、エッジ座標群と補正値群とを第２の補正ライブラリ３１２に登録した後、第２の補正ライブラリ３１２をネットワーク４００を介して第１の処理サーバ４０１及びデータサーバ４１０に送信する。第１の処理サーバ４０１は、座標群ライブラリ３０３と第２の補正ライブラリ３１２と設計データ３０１に基づいて、マスクデータ３０４を作成する。作成されたマスクデータ３０４は、ネットワーク４００を介して、第３の処理サーバ４０３に送信される。マスク製造メーカーは、第３の処理サーバ４０３に格納されたマスクデータ３０４に基づいて、マスクを作成する。
【００５３】
データサーバ４１０は、第１の補正ライブラリ３１１と第２の補正ライブラリ３１２とをマージする。そして、マージされた補正ライブラリから重複する補正情報を削除する。なお、エッジ座標群と新たに作成された補正値群との組が作成されたときに、第１の補正ライブラリに追加登録するようにしても良い。
【００５４】
更新された第１の補正ライブラリは、次のマスクデータの作成に備えて、データサーバ４１０に保管される。次の設計データは、上記と同様な流れで作成する。
ここに示すサーバークライアント方式のマスク補正方法およびシステムを採用することにより、クライアントは高速にマスク補正を行うことが可能であり、かつライブラリに収められる設計資産（エッジ座標群）を容易に収集することが可能となる。
【００５５】
なお、チップ設計メーカー、デバイス製造メーカー、及びマスク製造メーカーは、それぞれが別のメーカーではない場合がある。そのため、第１の処理サーバと第２の処理サーバ、第２の処理サーバと第３の処理サーバ、又は第１の処理サーバと第３の処理サーバとが同一の処理サーバであっても良い。
【００５６】
また、サーバ内部で起動されるプログラムをＪＡＶＡなどのインターネット志向の言語でプログラミングすることにより、人手を介さずにすべての処理を自動化することが可能となる。その結果、手間が少なくなるだけでなく、ライブラリの信頼性を大きく向上させることが可能となる。
【００５７】
なお、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００５８】
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【００５９】
【発明の効果】
以上説明したように本発明によれば、エッジ座標群と補正値群との対が格納された第１の補正ライブラリ及びシミュレーションにより、補正対象の設計データにとって必要なエッジ座標群と補正値群との対のみをが格納された第２の補正ライブラリを作成し、第２の補正ライブラリを用いてマスクパターンを作成することにより、処理時間を短縮化することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係わるマスクデータ作成装置の概略構成を示すブロック図。
【図２】第１の実施形態に係わるマスクデータの作成方法を示すフローチャート。
【図３】マスクデータ作成後の処理を示すフローチャート。
【図４】設計データの補正時間を示す図。
【図５】第２の実施形態に係わるマスク生成システムの概略構成を示す図。
【図６】従来のマスクデータの作成方法を示すフローチャート。
【符号の説明】
１０１…設計データ
１０２…補正パラメータ
１０３…座標群ライブラリ
１０４…マスクデータ
１１１…第１の補正ライブラリ
１１２…第２の補正ライブラリ
１２１…基準点設定部
１２２…エッジ座標群算出部
１２３…ライブラリフィルタ
１２４…補正値算出部
１２５…マスクデータ作成部
２００…ネットワーク
２０１…第１の処理サーバ
２０２…第２の処理サーバ
２０３…第３の処理サーバ
２１０…データサーバ

Claims

設計パターンを用意するステップと、
補正パラメータを用意するステップと、
エッジ座標群と、エッジ座標群を補正するための補正値群との対が登録された第１の補正ライブラリを用意するステップと、
前記設計パターンのエッジ座標群を取得するステップと、
第１の補正ライブラリに登録された情報、及び前記補正パラメータを用いたシミュレーションから、前記取得されたエッジ座標群に一致するエッジ座標群と補正値群との対だけが登録された第２の補正ライブラリを作成するステップと、
前記第２の補正ライブラリに登録されたエッジ座標群と補正値群とを用いて、前記設計パターンを補正してマスクパターンを生成するステップとを含むことを特徴とするマスクパターン作成方法。
第１の補正ライブラリは、マスクプロセス、リソグラフィプロセス、エッチングプロセス及び光近接効果補正毎に分類された複数の補正ライブラリファイルを具備することを特徴とする請求項１に記載のマスクパターン作成方法。
前記第１の補正ライブラリは、前記設計データのデザインルールに応じて分類された複数の補正ライブラリファイルを具備し、
前記第２の補正ライブラリの作成時、前記設計データのデザインルールに対応する前記補正ライブラリファイルを参照することを特徴とする請求項１に記載のマスクパターン作成方法。
前記第１の補正ライブラリは、前記設計データのレイヤーに応じて分類された複数の補正ライブラリファイルを具備し、
前記第２の補正ライブラリの作成時、前記設計データのデザインルールに対応する前記補正ライブラリファイルを参照することする請求項１に記載のマスクパターン作成方法。
第１の補正ライブラリと第２の補正ライブラリとをマージした第３の補正ライブラリを作成するステップと、
第３の補正ライブラリに重複しているエッジ座標群が有る場合、重複しているエッジ座標群から、１対のエッジ座標群と補正値群を残して、他のエッジ座標群と補正値群との対を削除するステップとを含むことを特徴とする請求項１に記載のマスクパターン作成方法。
前記補正パラメータは、マスク条件、リソグラフィ条件、現像条件、エッチング条件の少なくとも一つであることを特徴とする請求項１に記載のマスクパターン作成方法。
前記第１のエッジ座標群の取得は、
前記設計パターンに予め決められたルールに従って基準点を設定するステップと、
設定された基準点を中心とする領域に含まれるパターンのエッジ座標を求めるステップとを含むことを特徴とする請求項１に記載のマスクパターン作成方法。
請求項１に記載されたマスクパターン作成方法によって作成されたマスクパターンを用いて製造されたマスクを用いて、半導体装置の製造途中の半導体基板上に形成された被加工膜に対して露光を行うことを特徴とする半導体装置の製造方法。