TWI514068B - 基於上下文感知圖案之自動化設計佈局圖案校正之方法及設備 - Google Patents

基於上下文感知圖案之自動化設計佈局圖案校正之方法及設備 Download PDF

Info

Publication number
TWI514068B
TWI514068B TW102128601A TW102128601A TWI514068B TW I514068 B TWI514068 B TW I514068B TW 102128601 A TW102128601 A TW 102128601A TW 102128601 A TW102128601 A TW 102128601A TW I514068 B TWI514068 B TW I514068B
Authority
TW
Taiwan
Prior art keywords
pattern
difficult
manufacture
correction
layout
Prior art date
Application number
TW102128601A
Other languages
English (en)
Other versions
TW201430485A (zh
Inventor
Lynn Wang
Vito Dai
Luigi Capodieci
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW201430485A publication Critical patent/TW201430485A/zh
Application granted granted Critical
Publication of TWI514068B publication Critical patent/TWI514068B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Architecture (AREA)
  • Software Systems (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

基於上下文感知圖案之自動化設計佈局圖案校正之方法及設備
本揭露係關於產生半導體設計佈局。本揭露尤其可應用於校正經繪製之半導體設計佈局(drawn semiconductor design layout)中的難以製造圖案(difficult-to-manufacture pattern)。
半導體設計佈局內的難以製造圖案包括產生設計規則檢查錯誤、微影可印製性錯誤、雙重圖案技術相容性檢查錯誤、可製造性設計(DFM)規則檢查錯誤等等的圖案。現存用於解決難以製造圖案的解決方案普遍有兩種:手繪式修正(hand-drawn fixes)以及自動化基於規則修正。
手繪式修正為佈局設計者使用電腦輔助設計(CAD)工具進行的手動修正。修正難以製造圖案上的引導係由具有規則檢查引擎所產生之註記(annotations)的錯誤標記(markers)形式予以提供。佈局設計者必須反復(iteratively)修改設計直到通過所有檢查。因此,手繪式修正因其依賴人類操作者或設計者以相同精確方式校正相同錯誤而缺乏一致性(consistency),從而招致最終製造產品的變異性(variability)。
自動化基於規則修正係由操控引擎(manipulation engine)所產生,透過一組編碼規則(coded rules),辨識(identify)難以製造幾何並且產生新幾何予以取代。編碼規則以一系列多邊形或基於邊緣之測量命令為基礎而搜尋特徵。因此,每一個額外的維度限制條件或測量皆招致額外的計算時間及複雜度。需要供自動化基於規則修正用的基於規則之腳本(scripts),其可能難以編碼,尤其是對於複雜的佈局圖案而言。具有N個邊緣的圖案可由N*(N-1)邊緣對限制條件表示。因此,每個圖案實現大約N*(N-1)個編碼規則並不實際。
基於圖案之方法在用於辨別如造成微影熱點之類複雜、難以製造之佈局圖案時,對於以上兩種解決方案是有效的替代方案。然而,一旦透過圖案匹配來辨別熱點的話,修正佈局仍需要人力。
因此,容許自動化基於上下文感知圖案半導體設計佈局校正的方法有存在的必要。
本揭露的一個態樣是致能自動化基於圖案半導體設計佈局校正的方法。
本揭露的另一個態樣是能夠進行自動化基於圖案半導體設計佈局校正的設備。
本揭露的額外態樣和其它特徵將在底下說明中提出並且一旦查閱下文,對於所屬領域具有普通技術者將某種程度顯而易知或可由本揭露的實踐得到學習。本揭露的優點可如所附申請專利範圍內所特別指出者予以實現並且取得。
根據本揭露,可藉由一種方法部分達到某些技術功 效,方法包括:掃描經繪製之半導體設計佈局基於與預特徵化之難以製造圖案之匹配以判斷經繪製之半導體設計佈局內的難以製造圖案、基於校正圖案與預特徵化之難以製造圖案之間的預定相關性而判斷校正圖案、以及在經繪製之半導體設計佈局內以校正圖案取代難以製造圖案。
本揭露的態樣包括判斷經繪製之半導體設計佈局內難以製造圖案的上下文以及基於上下文判斷校正圖案。額外的態樣包括判斷上下文,其包括判斷難以製造圖案的鄰近特徵以及判斷校正圖案包括說明鄰近特徵。另一態樣包括判斷萃取半徑用於判斷難以製造圖案的鄰近特徵,萃取半徑係基於製造效應之影響的半徑。再另一態樣包括含括有多邊形資料或影像資料的難以製造圖案。額外的態樣包括基於修復各別候選難以製造圖案的候選校正圖案判斷預定相關性以及儲存候選校正圖案具有各別候選難以製造圖案作為互相關之校正圖案和預特徵化之難以製造圖案。又另一態樣包括基於校正候選難以製造圖案之原始違規及判斷候選校正圖案未產生設計規則檢查缺陷與製造缺陷而判斷候選校正圖案是否修復候選難以製造圖案。另一態樣包括製造缺陷係位於萃取半徑邊界的製造缺陷,萃取半徑係基於製造效應之影響的半徑。再一態樣包括含括有線端萃取熱點、主動區折疊熱點、切割遮罩產生熱點、微影熱點、雙重圖案技術問題、以及光學近接校正最佳化之至少其中一者的難以製造圖案。
本揭露的另一態樣是設備,其包括:至少一個處理器,以及包括用於一個或多個程式之電腦程式碼的至少一個記憶體,至少一個記憶體和電腦程式碼以至少一個處理器予以組構而 使設備進行至少底下所述:掃描經繪製之半導體設計佈局基於與預特徵化之難以製造圖案之匹配以判斷經繪製之半導體設計佈局內的難以製造圖案,基於校正圖案與預特徵化之難以製造圖案之間的預定相關性而判斷校正圖案,以及在經繪製之半導體設計佈局內以校正圖案取代難以製造圖案。
本揭露的態樣包括更進行判斷經繪製之半導體設計佈局內難以製造圖案的上下文以及基於上下文判斷校正圖案的設備。額外態樣包括更進行藉由判斷難以製造圖案的鄰近特徵判斷上下文以及藉由說明鄰近特徵判斷校正圖案的設備。另一態樣包括更進行判斷萃取半徑用於判斷難以製造圖案的鄰近特徵的設備,萃取半徑係基於製造效應之影響的半徑。再一態樣包括包含有多邊形資料或影像資料的難以製造圖案。額外態樣包括更進行基於修復各別候選難以製造圖案的候選校正圖案判斷預定相關性以及儲存候選校正圖案具有各別候選難以製造圖案作為互相關之校正圖案和預特徵化之難以製造圖案的設備。又一態樣包括更進行基於校正候選難以製造圖案之原始違規及判斷候選校正圖案未產生製造缺陷而判斷候選校正圖案是否修復候選難以製造圖案的設備。另一態樣包括製造缺陷係位於萃取半徑邊界的製造缺陷,萃取半徑係基於製造效應之影響的半徑。再一態樣包括含括有線端萃取熱點、主動區折疊熱點、切割遮罩產生熱點、微影熱點、雙重圖案技術問題、以及光學近接校正最佳化之至少其中一者的難以製造圖案。
本揭露的另一態樣是方法,其包括掃描經繪製之半導體設計佈局以判斷經繪製之半導體設計佈局內的難以製造圖 案,判斷難以製造圖案與預特徵化之難以製造圖案之間的匹配,判斷與難以製造圖案相關的萃取半徑,基於萃取半徑和難以製造圖案來萃取經繪製之半導體設計佈局的一部分,以及基於預特徵化之難以製造圖案以校正部分取代萃取部分。
本揭露的態樣更包括在萃取部分內以校正圖案取代難以製造圖案,在萃取部分內於校正圖案上進行檢查以確保與難以製造圖案相關的違規經過校正,以及在萃取部分內於校正圖案上進行另一檢查以確保未產生新的製造缺陷。
本揭露之額外態樣及技術功效經由底下詳述說明對於所屬領域的技術人員將顯而易見,其中本揭露之具體實施例係藉由經思考用以實施本揭露之最佳模式之圖示予以簡單描述。將意識到,本揭露可有其它及不同的具體實施例,以及本揭露之許多細節可在各種明顯態樣中作修改,全部都不脫離本揭露。因此,圖式及說明本質在於描述而非限制。
100‧‧‧佈局校正平台
101‧‧‧匹配模組
103‧‧‧上下文模組
105‧‧‧圖案校正模組
107‧‧‧圖案確認模組
109‧‧‧半導體設計佈局
111‧‧‧圖案庫
201、203、205、301、303、401、403‧‧‧步驟
501‧‧‧圖案化熱點
503‧‧‧垂直互連存取(VIA)
505‧‧‧線件
509a、509b、509c‧‧‧方法
511‧‧‧錘頭端
513‧‧‧垂直金屬線
601a、601b‧‧‧主動區折疊熱點
603a、603b‧‧‧主動區
605‧‧‧閘極
607a、607b‧‧‧虛擬多晶區
701‧‧‧切割遮罩產生熱點
703a、703b‧‧‧切割遮罩層
705a、705b、705c‧‧‧多晶線端
801、901‧‧‧微影熱點
803、805‧‧‧U形特徵
807、809‧‧‧特徵
903a、903b、1201‧‧‧圖案
905‧‧‧校正圖案
907‧‧‧接結點
1001‧‧‧難以製造圖案
1003‧‧‧單一遮罩
1005‧‧‧熱點
1007a、1007b‧‧‧遮罩
1101‧‧‧難以製造圖案
1103‧‧‧OPC解決方案
1203、1207‧‧‧區域
1205‧‧‧鄰近特徵
1209‧‧‧劃圈部分
1301‧‧‧難以製造圖案
1303‧‧‧設計規則違規
1305‧‧‧遮罩圖案
1307‧‧‧候選校正圖案
1309‧‧‧第一遮罩圖案
1311‧‧‧第二遮罩圖
1313‧‧‧已定邊界
1400‧‧‧電腦系統
1401‧‧‧處理器
1403‧‧‧記憶體
1405‧‧‧儲存體
1407‧‧‧顯示器
1409‧‧‧輸入裝置
1411‧‧‧應用程式
1413‧‧‧佈局資料(或資訊)
1415‧‧‧設計加上規則
1417‧‧‧形狀資料庫(或知識庫(repository))
本揭露係在附圖的圖示中藉由實施例而非限制予以描述,並且其中相同的元件符號意指類似的元件,以及其中:第1圖根據示例性具體實施例描述可進行自動化基於上下文感知圖案半導體設計佈局校正的佈局校正平台;第2圖係根據示例性具體實施例之用於自動化基於圖案半導體設計佈局校正之程序的流程圖;第3圖係根據示例性具體實施例之用於上下文感知自動化基於圖案半導體設計佈局校正之程序的流程圖; 第4圖係根據示例性具體實施例用於判斷候選校正圖案與各別候選難以製造圖案之間之校正之程序的流程圖;第5至11圖係根據各種示例性具體實施例對難以製造圖案校正的描述;第12圖係根據示例性具體實施例對難以製造圖案上下文感知校正的描述;第13圖係根據示例性具體實施例對難以製造圖案校正確認(validation)的描述;以及第14圖係根據示例性具體實施例描述用於實現第2至4圖程序的電腦系統。
在底下的說明中,為了解釋,提出許多特定細節以便對示例性具體實施例提供透徹的理解。然而,應該明顯可知的是,可實踐示例性具體實施例而無需這些特定細節或用到對等配置。在其它實例中,廣為人知的架構和裝置係以方塊圖形式表示以免不必要地混淆示例性具體實施例。另外,除非另有所指,說明書及申請專利範圍中所有表達成份、反應條件等等數量、比率、以及數值特性的數字應理解為藉由術語「大約」在所有實例中修飾。
本揭露處理並且解決目前難以製造半導體佈局圖案手動校正所遭遇之錯誤產生以及此等佈局圖案自動化基於規則校正所遭遇之編碼困難的問題。根據本揭露的具體實施例,佈局校正平台100提供自動化基於上下文感知圖案佈局修正方法。佈局校正平台100可掃描已根據與校正圖案之相關性而予以預特徵化 並且儲存的難以製造圖案用之經繪製之半導體設計佈局。一旦佈局設計中之難以製造圖案與預特徵化之難以製造圖案之間找到匹配,即可將與預特徵化難以製造圖案相關的相關性校正圖案插入佈局設計內以取代難以製造圖案。
根據本揭露具體實施例的方法包括掃描經繪製之半導體設計佈局而基於與預特徵化之難以製造圖案的匹配以判斷經繪製之半導體設計佈局內的難以製造圖案。其次,可基於校正圖案與預特徵化之難以製造圖案之間的預定校正而判斷校正圖案。之後,在經繪製之半導體設計佈局內以校正圖案取代難以製造圖案。
第1圖根據示例性具體實施例描述可實施自動化基於上下文感知圖案半導體設計佈局校正的佈局校正平台100。佈局校正平台100可透過一或多個資料庫及/或與儲存及/或產生經繪製之半導體設計佈局109相關的應用程式接收一或多個經繪製之半導體設計佈局109。佈局校正平台100係與圖案庫111(pattern library)進一步連接或通訊。圖案庫111儲存佈局校正平台100,利用一或多個圖案匹配引擎所使用的預特徵化之難以製造圖案以及各別校正圖案以取代在經繪製之半導體設計佈局中找到的難以製造圖案。可對預定之難以製造圖案儲存校正圖案。預定之難以製造圖案也可具有基於鄰近特徵而變的類似難以製造圖案以說明難以製造圖案的上下文。
佈局校正平台100可包括圖案匹配模組101、上下文模組103、圖案校正模組105以及圖案確認模組107。圖案匹配模組101對於佈局內的一或多個難以製造圖案掃描經繪製之半導體 設計佈局。圖案匹配模組101可藉由對照預特徵化之難以製造圖案比較佈局內的圖案而偵測佈局內的難以製造圖案。預特徵化之難以製造圖案可儲存在圖案庫111內並且予以預定以及分類。
上下文模組103可判斷佈局內難以製造圖案的上下文。難以製造圖案的上下文可用於說明(account for)佈局內位於難以製造圖案附近並且可影響難以製造圖案校正的特徵。例如,可考慮難以製造圖案的上下文用於判斷難以製造圖案的上下文是否修復(cure)難以製造圖案相關的原始違規(violation)而不會帶來其它違規。
圖案校正模組105藉由從佈局刪除如出自圖案匹配模組101所判斷的難以製造圖案並且插入校正圖案而校正預定難以製造圖案。可如互相關於用於判斷佈局內所出難以製造圖案的預特徵化之難以製造圖案從圖案庫111擷取校正圖案。圖案校正模組105可進一步說明接收自上下文模組103的上下文用於針對難以製造圖案判斷要插入的校正圖案。
一旦將校正圖案插入經繪製之半導體設計佈局,圖案確認模組107可藉由判斷與難以製造圖案相關之原始違規經過校正並且由於校正而未產生新製造缺陷(manufacturing fault)而確認校正。如底下所詳述,圖案確認模組107可進行設計規則檢查及/或邊界檢查(boundary checks)以確保原始違規經過校正而未引入任何新的可製造性檢查違規。圖案確認模組107可也判斷校正圖案而與預特徵化相關聯,下文有詳細說明。
第2圖是根據示例性具體實施例之自動化基於圖案設計佈局校正用程序的流程圖。對於第2圖的程序,佈局校正平 台100實施程序並且實現在例如包括有如第14圖所示之處理器和記憶體的晶片組中。
在步驟201中,佈局校正平台100掃描經繪製之半導體設計佈局而基於與預特徵化之難以製造圖案的匹配以判斷經繪製之半導體設計佈局內的難以製造圖案。佈局校正平台100可從用在設計佈局的一或多個應用程式、或從儲存佈局的一或多個資料庫接收佈局。佈局校正平台100可使用一或多個圖案匹配引擎(例如,在圖案匹配模組101內)以掃描並且判斷佈局內的難以製造圖案。佈局內的圖案可藉由多邊形或影像資料予以表示並且從而不需要基於一或多條規則予以編碼。難以製造圖案係以預特徵化之難以製造圖案藉由匹配佈局內的圖案而予以判斷。預特徵化之難以製造圖案可儲存在圖案庫111內。預特徵化之難以製造圖案可代表線端延伸熱點、主動區折疊熱點(active area-tuck hotspots)、切割遮罩產生熱點(cut-mask generation hotspots)、微影熱點、雙重圖案技術問題、光學近接校正最佳化、以及諸如此類。
於步驟203,佈局校正平台203基於校正圖案與預特徵化之難以製造圖案之間的預定相關性而判斷校正圖案。預特徵化之難以製造圖案可儲存在與校正圖案關聯的圖案庫111內。校正圖案是對預特徵化之難以製造圖案的已知修正。校正圖案可手動產生或自動產生,並且隨各別預定之難以製造圖案而儲存在圖案庫111中,關於第4圖有更多說明。
於步驟205,佈局校正平台110在經繪製之半導體設計佈局內以校正圖案取代難以製造圖案。所應用的校正圖案校正經繪製之半導體設計佈局內的違規而未產生任何新的違規或製造 缺陷。例如,佈局校正平台100可為上下文感知以致校正圖案未變更萃取區(extraction area)外部的佈局以確保校正圖案的引進未帶來任何新的違規。
因此,佈局校正平台100藉由將校正圖案應用於佈局而提供基於圖案並且確保佈局校正係應用於設定萃取半徑(set extraction radius)內之難以製造圖案以免對設計造成任何意外變更的自動化半導體設計佈局校正方法。佈局校正平台100藉由使用圖案偵測方法不受編碼錯誤或意外佈局修改所影響,從而相較於先前難以製造佈局修復方法得以降低設計周期時間並且改進半導體設計佈局的良率。自動化基於圖案方法也確保校正圖案的一致性實現,其可比可能因不同人類操作者或設計者以及額外驗証負擔而變的手動、手繪修復更加一致。
第3圖是根據示例性具體實施例之上下文感知自動化基於圖案半導體設計佈局校正用程序的流程圖。對於第3圖的程序,佈局校正平台100進行程序並且係實現在例如包括有如第14圖所示之處理器和記憶體的晶片組中。
在步驟301中,佈局校正平台100判斷半導體設計佈局內難以製造圖案的上下文。佈局校正平台100藉由判斷難以製造圖案的鄰近特徵而判斷難以製造圖案的上下文。藉由將難以製造圖案與鄰近特徵一起萃取,佈局校正平台100可校正難以製造圖案而不會帶來可能由與鄰近特徵互動之校正圖案所造成的新製造缺陷。為了判斷什麼特徵被視為難以製造圖案的鄰近特徵,佈局校正平台100可決定萃取半徑。萃取半徑可說明遠離佈局校正平台100在判斷校正圖案時所考慮之難以製造圖案的距離。萃 取半徑對於與難以製造圖案相關聯之不同製造效應可改變。例如,對於微影熱點,萃取半徑可為光學半徑。對於雙重圖案化分解演算法相關的逃逸,萃取半徑可為特徵尺寸的四倍。
在步驟303中,佈局校正平台100基於所判斷的上下文而判斷校正圖案。藉由基於所判斷之上下文而判斷校正圖案,佈局校正平台100可說明鄰近特徵以防止校正圖案在與鄰近特徵互動時帶來製造缺陷。校正圖案可儲存在與預定之難以製造圖案互相關的圖案庫111內。基於萃取半徑內的鄰近特徵,鄰近特徵與難以製造圖案的結合係用於判斷校正圖案。
第4圖是根據示例性具體實施例用於判斷候選校正圖案與各別候選難以製造圖案之間的相關性。對於第4圖的程序,佈局校正平台100進行程序並且係實現在例如包括有如第14圖所示之處理器和記憶體晶片組內。
於步驟401,佈局校正平台100基於修復各別候選難以製造圖案的候選校正圖案而判斷預定相關性。預定相關性可基於如人類設計者判斷修復候選難以製造圖案的候選校正圖案等人力、或透過如人類程式化腳本等半自動化手段。許多半導體設計佈局可針對佈局違規之位置予以檢查。佈局違規相關之圖案可被萃取成候選難以製造圖案,並且可對其判斷候選校正圖案。
可接著分析候選校正圖案以判斷候選校正圖案是否校正佈局違規。每一個候選校正圖案係經分析以判斷候選校正圖案未產生新的佈局違規,如位於萃取半徑邊界的設計規則檢查缺陷。此分析可使用設計規則檢查以考慮(1)已解決原始違規,(2)未因校正圖案而產生新違規,以及(3)邊界檢查以確保內含難以製 造圖案之原始佈局與內含校正圖案之新佈局的邊界是相同的。此步驟可在離線程序中進行以建立圖案庫111。
於步驟403,佈局校正平台100儲存與各別候選難以製造圖案互相關的候選校正圖案。如上所述,與各別候選難以製造圖案互相關的候選校正圖案可被儲存在圖案庫111內。候選校正圖案也可與各別候選難以製造圖案之鄰近特徵互相關而被儲存以說明鄰近特徵。
第5至11圖描述難以製造圖案與相關校正圖案的各種實施例。第5圖描述垂直互連存取(VIA)503接近線件505端部時作為線端延伸圖案化熱點501的難以製造圖案。佈局校正平台100基於上下文感知圖案偵測及相關預定之難以製造圖案可偵測線端延伸圖案化熱點501作為難以製造圖案。線端延伸圖案化熱點501由於用以形成VIA 503、線件505、以及垂直金屬線513之微影和蝕刻所造成的圖案化問題而可能難以製造。因此,佈局校正平台100可根據三種方法509a至509c之其中一者來校正線端延伸圖案化熱點501。如方法509a所示,可沿著線件505朝右遠移VIA 503以增加VIA 503上的線端延伸。如方法509b所示,可將錘頭端511添加至VIA 503上之線件505左端。如方法509c所示,可將垂直金屬線513移離VIA 503以至於可減輕微影和蝕刻所造成的圖案化問題。
可為了對製造良率的敏感度而特徵化第5圖所示的校正。具有最佳製造特徵的修復可保存並且儲存在圖案庫111裡以供自動化基於圖案佈局修復方法中的一致性實現和未來重複使用。因此,雖然第5圖中描述三種修復,但其一可經選擇並且儲 存為用於線端延伸圖案化熱點501的校正圖案。或者,三種方法509a至509c內的三種校正圖案全都可儲存在圖案庫111內並且基於所決定之萃取半徑內之難以製造圖案的鄰近特徵而可彼此區分作為不同的校正圖案。例如,雖然方法509c可普遍視為對製造良率敏感度最有效,但半導體設計佈局內的鄰近特徵仍可阻止使用方法509c作為校正圖案。反而,可使用出自方法509a或509b的校正圖案。
第6圖描述主動區折疊熱點601a和601b為可藉由佈局校正平台100偵測並且校正的另一種難以製造圖案。主動區折疊熱點601a和601b可基於延伸越過閘極605但未至虛擬多晶區607a和607b(poly areas)之主動區603a的邊緣而產生。如圖所示,佈局校正平台100可藉由以包括有延伸至虛擬多晶區607a和607b之主動區603b的校正圖案取代難以製造圖案而校正難以製造圖案,藉以消除主動區折疊熱點601a和601b。
第7圖描述切割遮罩產生熱點701為可藉由佈局校正平台100予以偵測並且校正的另一種難以製造圖案。切割遮罩產生熱點701可基於出現在切割遮罩層703a邊緣的割階(jog)以及所形成之不同尺寸的多晶線端705a和705b而產生。如圖所示,佈局校正平台100可偵測切割遮罩產生熱點701為難以製造圖案並且以校正圖案予以取代。如圖所示,校正圖案可包括切割遮罩層703b而在邊緣中無割階並且具有等長之多晶線端705b和705c,藉以移除切割遮罩產生熱點701。
第8圖描述可被偵測作為難以製造圖案的另一種微影熱點801。微影熱點801易受微影聚焦問題影響,其由於和特徵 807與U形特徵803之間的近接相關聯而於U形特徵803的中心產成夾點(pinch)。佈局校正平台100可偵測內含微影熱點801的圖案並且以特徵807與U形特徵803之間間距增加的校正圖案予以取代,如藉助於修改特徵807使成為特徵809,在特徵809底部尖端與U形特徵805基部之間有較大的間距,藉以緩解微影熱點801。
第9圖描述關於雙重圖案技術(DPT)可偵測為難以製造圖案的另一種微影熱點901。微影熱點901可為將兩圖案903a與903b接結在一起所產生的接結點(stitch point)。佈局校正平台100可用包括有兩圖案903a與903b之接結點907向左平移的校正圖案905而取代難以製造圖案。
第10圖描述也可予以特徵化為難以分解圖案的難以製造圖案1001。單一遮罩1003可產生熱點1005。佈局校正平台100可偵測難以製造圖案1001並且以可分開處理以防止產生熱點1005的兩個遮罩1007a與1007b取代圖案1001。兩遮罩1007a與1007b可為手動分解式修復,其可接著保存在圖案庫111內並且用於尋找逃逸自動化分解演算法的佈局圖案。
佈局校正平台100也可進行光學近接校正(OPC)最佳化。OPC是可為計算密集性的迭代程序。圖案偵測及取代具有基於規則OPC的執行時間效益和基於模型OPC的精確性。基於模型產生之OPC解決方案可被儲存為校正圖案以供後續及一致性取代。第11圖描述具有OPC解決方案1103的難以製造圖案1101。OPC解決方案1103可儲存在圖案庫111內以供後續取代難以製造圖案1101而非必須在未來於同等難以製造圖案1101上進行OPC。
第12圖根據示例性具體實施例描述難以製造圖案的上下文感知校正。圖案1201可代表在經繪製之半導體設計佈局內所偵測的難以製造圖案。未考慮難以製造圖案1201的上下文,區域1203可被判斷為要在佈局內取代以校正難以製造圖案1201的區域。然而,如圖所示,佈局對難以製造圖案1201包括鄰近特徵1205。取代難以製造圖案1201時說明這些鄰近特徵1205失效可能造成額外的製造缺陷,如微影違規。因此,佈局校正平台100可判斷萃取半徑以說明鄰近特徵1205,如區域1207所示。如圖所示,佈局的劃圈部分1209係在區域1203與1207兩者內。因此,說明劃圈部分1209失效可能造成否定(negate)任何校正的新違規。因此,在判斷圖案庫111內的校正圖案以校正難以製造圖案1201時,佈局校正平台100將基於判斷自萃取半徑的區域1207而考慮難以製造圖案1201的上下文。
第13圖根據示例性具體實施例描述與確認難以製造圖案校正相關的檢查。具體地說,第13圖描述包括有與遮罩圖案1305相關之設計規則違規1303的難以製造圖案1301。為了校正難以製造圖案1301,可產生候選校正圖案1307。候選校正圖案1307可將難以製造圖案1301的遮罩圖案1305分成如圖示可重疊的第一遮罩圖案1309和第二遮罩圖1311。雖然候選校正圖案1307可基於將遮罩圖案1305分開成兩個圖案而校正設計規則違規1303,但候選校正圖案1307仍未滿足邊界錯誤檢查,因為第二遮罩圖案1311延伸超出邊界錯誤檢查的已定邊界1313(determined boundary)。因此,校正圖案1307對於難以製造圖案1301的邊界錯誤檢查失敗並且因而未儲存在圖案庫111內作為用於難以製造 圖案1301的校正圖案。
本文所述的程序可經由軟體、硬體、韌體、或其組合予以實現。第14圖概述示例性硬體(例如,計算硬體)。如圖所示,電腦系統1400包括至少一個處理器1401、至少一個記憶體1403、以及至少一個儲存體1405。電腦系統1400可被耦接至顯示器1407以及一或多個輸入裝置1409,如鍵盤和指向裝置。顯示器1407可用於提供一或多個GUI介面。輸入裝置1409可由電腦系統1400的使用者用於與例如GUI介面互動。儲存體1405可儲存應用程式1411、佈局資料(或資訊)1413、設計加上規則1415、以及至少一個形狀資料庫(或知識庫(repository))1417。應用程式1411可包括藉由處理器1401執行時使電腦系統1400進行如本文所述一或多道程序之一或多道程序的指令(或電腦程式碼)。在示例性具體實施例中,應用程式1411可包括一或多種可製造性分析及/或良率增強工具。
本揭露之具體實施例達成許多技術功效,包括辨別難以製造圖案並且以校正圖案予以取代的自動化基於上下文感知圖案的佈局校正方法。本揭露之具體實施例在各種工業應用中享有效益,例如,微處理器、智慧型手機、行動電話、蜂巢式手機、機上盒、DVD錄影機與播放器、車輛導航、印表機與週邊裝置、網路與電信設備、遊戲系統、以及數位照相機。本揭露因而在所有各類高度整合之半導體裝置中享有產業利用性。
在前述說明中,本揭露係引用其明確示例性具體實施例予以說明。然而,明顯的是,可對其實施各種修改和變化而不脫離本揭露較廣之精神與範疇,如申請專利範圍中所提出者。 因此,說明書與圖式要視為描述性而非限制性。得以理解的是,如本文所述,本揭露可使用各種其它組合與具體實施例並且可在本發明概念之範疇內作任何變化或修改。
201、203、205‧‧‧步驟

Claims (16)

  1. 一種自動化設計佈局圖案校正之方法,包含:掃描經繪製之半導體設計佈局以基於與預特徵化之難以製造圖案之匹配而判斷該經繪製之半導體設計佈局內的難以製造圖案;判斷用於判斷該難以製造圖案的鄰近特徵之萃取半徑,該萃取半徑係基於製造效應之影響的半徑;判斷該經繪製之半導體設計佈局內該難以製造圖案的上下文;判斷校正圖案係基於該難以製造圖案的該鄰近特徵;基於該校正圖案與該預特徵化之難以製造圖案之間的預定相關性而判斷該校正圖案;以及在該經繪製之半導體設計佈局內以該校正圖案取代該難以製造圖案。
  2. 如申請專利範圍第1項所述之方法,其中,當該難以製造圖案係為微影熱點時,該萃取半徑係為光學半徑,以及當該難以製造圖案係為雙重圖案化分解演算法相關的逃逸時,該萃取半徑係為特徵尺寸的四倍。
  3. 如申請專利範圍第1項所述之方法,其中,該難以製造圖案包含多邊形資料或影像資料。
  4. 如申請專利範圍第1項所述之方法,更包含:基於修復各別候選難以製造圖案的候選校正圖案判斷該預定相關性;以及儲存該等候選校正圖案,並以該等各別候選難以製造圖案 作為互相關的校正圖案和預特徵化之難以製造圖案。
  5. 如申請專利範圍第4項所述之方法,更包含基於校正該候選難以製造圖案之原始違規及判斷該候選校正圖案未產生設計規則檢查缺陷與製造缺陷而判斷候選校正圖案是否修復候選難以製造圖案。
  6. 如申請專利範圍第5項所述之方法,其中,該等設計規則檢查缺陷係位於萃取半徑邊界的設計規則檢查缺陷,該萃取半徑係基於製造效應之影響的半徑。
  7. 如申請專利範圍第1項所述之方法,更包含包括有線端延伸熱點、主動區折疊熱點、切割遮罩產生熱點、微影熱點、雙重圖案技術問題、以及光學近接校正最佳化之至少其中一者的該難以製造圖案。
  8. 一種自動化設計佈局圖案校正之設備,包含:至少一個處理器;以及包括用於一個或多個程式之電腦程式碼的至少一個記憶體,該至少一個記憶體和該電腦程式碼以該至少一個處理器予以組構而使該設備進行至少以下所述:掃描經繪製之半導體設計佈局以基於與預特徵化之難以製造圖案之匹配而判斷該經繪製之半導體設計佈局內的難以製造圖案;判斷用於判斷該難以製造圖案的鄰近特徵之萃取半徑,該萃取半徑係基於製造效應之影響的半徑;判斷該經繪製之半導體設計佈局內該難以製造圖案的上下文; 判斷校正圖案係基於該難以製造圖案的該鄰近特徵;基於該校正圖案與該預特徵化之難以製造圖案之間的預定相關性而判斷該校正圖案;以及在經繪製之半導體設計佈局內以該校正圖案取代該難以製造圖案。
  9. 如申請專利範圍第8項所述之設備,其中,當該難以製造圖案係為微影熱點時,該萃取半徑係為光學半徑,以及當該難以製造圖案係為雙重圖案化分解演算法相關的逃逸時,該萃取半徑係為特徵尺寸的四倍。
  10. 如申請專利範圍第8項所述之設備,其中,該難以製造圖案包含多邊形資料或影像資料。
  11. 如申請專利範圍第8項所述之設備,其中,該設備更至少部分進行:基於修復各別候選難以製造圖案的候選校正圖案判斷該預定相關性;以及儲存該等候選校正圖案,並以該等各別候選難以製造圖案作為互相關之校正圖案和預特徵化之難以製造圖案。
  12. 如申請專利範圍第11項所述之設備,其中,該設備更至少部分進行基於校正候選難以製造圖案之原始違規及判斷候選校正圖案未產生製造缺陷與設計規則檢查缺陷而判斷該候選校正圖案是否修復該候選難以製造圖案。
  13. 如申請專利範圍第12項所述之設備,其中,該等設計規則檢查缺陷係位於萃取半徑邊界的設計規則檢查缺陷,該萃取半徑係基於該難以製造圖案所代表的製造效應。
  14. 如申請專利範圍第8項所述之設備,其中,該難以製造圖案包括線端延伸熱點、主動區折疊熱點、切割遮罩產生熱點、微影熱點、雙重圖案技術問題、以及光學近接校正最佳化之至少其中一者。
  15. 一種自動化設計佈局圖案校正之方法,包含:掃描經繪製之半導體設計佈局,以判斷該經繪製之半導體設計佈局內的難以製造圖案;判斷該難以製造圖案與預特徵化之難以製造圖案之間的匹配;判斷用於判斷該難以製造圖案的鄰近特徵之萃取半徑,該萃取半徑係基於製造效應之影響的半徑;判斷該經繪製之半導體設計佈局內該難以製造圖案的上下文;判斷校正圖案係基於該難以製造圖案的該鄰近特徵;基於該萃取半徑和該難以製造圖案刪除該經繪製之半導體設計佈局的一部分;以及基於該預特徵化之難以製造圖案而以校正部分取代該刪除部分。
  16. 如申請專利範圍第15項所述之方法,更包含:在該刪除部分內以校正圖案取代該難以製造圖案;在該刪除部分內於該校正圖案上進行檢查,以確保與該難以製造圖案相關的違規經過校正;以及在該刪除部分內於該校正圖案上進行另一檢查,以確保未產生新的設計規則違規及製造缺陷。
TW102128601A 2013-01-31 2013-08-09 基於上下文感知圖案之自動化設計佈局圖案校正之方法及設備 TWI514068B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/755,374 US8924896B2 (en) 2013-01-31 2013-01-31 Automated design layout pattern correction based on context-aware patterns

Publications (2)

Publication Number Publication Date
TW201430485A TW201430485A (zh) 2014-08-01
TWI514068B true TWI514068B (zh) 2015-12-21

Family

ID=51224481

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102128601A TWI514068B (zh) 2013-01-31 2013-08-09 基於上下文感知圖案之自動化設計佈局圖案校正之方法及設備

Country Status (3)

Country Link
US (1) US8924896B2 (zh)
CN (1) CN103970930B (zh)
TW (1) TWI514068B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171127B1 (en) * 2014-10-08 2015-10-27 United Microelectronics Corp. Layout generating method
US10496783B2 (en) * 2017-04-19 2019-12-03 Mentor Graphics Corporation Context-aware pattern matching for layout processing
US10552567B2 (en) * 2018-01-17 2020-02-04 Globalfoundries Inc. Automated redesign of integrated circuits using relaxed spacing rules
US20190266310A1 (en) * 2018-02-26 2019-08-29 Globalfoundries Inc. Rule check structures
US10891410B1 (en) * 2018-07-03 2021-01-12 Synopsys, Inc. User-defined rule engine
KR20200044524A (ko) 2018-10-19 2020-04-29 삼성전자주식회사 라인 엔드 보이드 방지를 광 근접 보정 방법 및 이를 이용한 리소그래피 마스크 제조 방법
US11443097B2 (en) * 2020-11-24 2022-09-13 Taiwan Semiconductor Manufacturing Company Limited System and method for diagnosing design rule check violations

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7765515B2 (en) * 2007-02-03 2010-07-27 Anchor Semiconductor, Inc. Pattern match based optical proximity correction and verification of integrated circuit layout

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148180A (ja) * 1988-11-29 1990-06-07 Nippon Seiko Kk パターン検査方法及び装置
US6849363B2 (en) * 1997-06-27 2005-02-01 Kabushiki Kaisha Toshiba Method for repairing a photomask, method for inspecting a photomask, method for manufacturing a photomask, and method for manufacturing a semiconductor device
JP2002358509A (ja) * 2001-06-01 2002-12-13 Dainippon Screen Mfg Co Ltd 穴検査装置
JP2007536564A (ja) * 2004-04-02 2007-12-13 クリア・シェイプ・テクノロジーズ・インコーポレーテッド 集積回路の製造における超解像プロセスのモデル化
US7418693B1 (en) * 2004-08-18 2008-08-26 Cadence Design Systems, Inc. System and method for analysis and transformation of layouts using situations
US7305645B1 (en) * 2004-09-07 2007-12-04 Advanced Micro Technologies, Inc. Method for manufacturing place & route based on 2-D forbidden patterns
US7617477B2 (en) * 2005-09-09 2009-11-10 Brion Technologies, Inc. Method for selecting and optimizing exposure tool using an individual mask error model
JP2008033277A (ja) * 2006-06-29 2008-02-14 Sharp Corp 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法
US7757190B2 (en) * 2006-12-19 2010-07-13 Advanced Micro Devices, Inc. Design rules checking augmented with pattern matching
TWI367430B (en) * 2007-03-09 2012-07-01 Dorado Design Automation Inc Circuit-design-modifying method executable in computer system
US7711514B2 (en) * 2007-08-10 2010-05-04 Kla-Tencor Technologies Corp. Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan
US8904315B2 (en) * 2007-12-17 2014-12-02 Nokia Corporation Circuit arrangements and associated apparatus and methods
US7861196B2 (en) * 2008-01-31 2010-12-28 Cadence Design Systems, Inc. System and method for multi-exposure pattern decomposition
US8037428B2 (en) * 2008-05-29 2011-10-11 Synopsys, Inc. Method and system for post-routing lithography-hotspot correction of a layout
US8381152B2 (en) * 2008-06-05 2013-02-19 Cadence Design Systems, Inc. Method and system for model-based design and layout of an integrated circuit
US8543958B2 (en) * 2009-12-11 2013-09-24 Synopsys, Inc. Optical proximity correction aware integrated circuit design optimization
US8402397B2 (en) * 2011-07-26 2013-03-19 Mentor Graphics Corporation Hotspot detection based on machine learning
US8453087B2 (en) * 2011-07-29 2013-05-28 Globalfoundries Singapore Pte. Ltd. Method and apparatus for preemptive design verification via partial pattern matching
US8453089B2 (en) * 2011-10-03 2013-05-28 Globalfoundries Singapore Pte. Ltd. Method and apparatus for pattern adjusted timing via pattern matching
US8555215B2 (en) 2012-02-20 2013-10-08 GlobalFoundries, Inc. Methods for decomposing circuit design layouts and for fabricating semiconductor devices using decomposed patterns

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7765515B2 (en) * 2007-02-03 2010-07-27 Anchor Semiconductor, Inc. Pattern match based optical proximity correction and verification of integrated circuit layout

Also Published As

Publication number Publication date
CN103970930A (zh) 2014-08-06
CN103970930B (zh) 2016-10-05
TW201430485A (zh) 2014-08-01
US20140215415A1 (en) 2014-07-31
US8924896B2 (en) 2014-12-30

Similar Documents

Publication Publication Date Title
TWI514068B (zh) 基於上下文感知圖案之自動化設計佈局圖案校正之方法及設備
CN109923542B (zh) 用于早期阶段ic布局设计的drc处理工具
US8037428B2 (en) Method and system for post-routing lithography-hotspot correction of a layout
US8230379B2 (en) Layout generating method for semiconductor integrated circuits
US8381152B2 (en) Method and system for model-based design and layout of an integrated circuit
TWI493369B (zh) 產生用來執行基於圖案剪輯之自動佈局驗證的基於圖案剪輯之熱點資料庫之方法及系統以及非暫時性電腦可讀取的儲存媒體
US9594867B2 (en) DRC-based hotspot detection considering edge tolerance and incomplete specification
US9613175B2 (en) Method, computer system and computer-readable storage medium for creating a layout of an integrated circuit
US8261217B2 (en) Pattern forming method and pattern verifying method
US20090291512A1 (en) Semiconductor device pattern verification method, semiconductor device pattern verification program, and semiconductor device manufacturing method
US20080115102A1 (en) System and method for automatic elimination of connectivity mismatches during construction of a mask layout block, maintaining process design rule correctness
US8555215B2 (en) Methods for decomposing circuit design layouts and for fabricating semiconductor devices using decomposed patterns
JP2013003162A (ja) マスクデータ検証装置、設計レイアウト検証装置、それらの方法およびそれらのコンピュータ・プログラム
US20090037850A1 (en) Polygonal area design rule correction method for vlsi layouts
US8910090B2 (en) Methods involving pattern matching to identify and resolve potential non-double-patterning-compliant patterns in double patterning applications
JP5293521B2 (ja) デザインルールチェック検証装置およびデザインルールチェック検証方法
US7590955B1 (en) Method and system for implementing layout, placement, and routing with merged shapes
US8316331B1 (en) Method and mechanism for implementing extraction for an integrated circuit design
US7721235B1 (en) Method and system for implementing edge optimization on an integrated circuit design
US10564554B2 (en) System and method for analyzing printed masks for lithography based on representative contours
US8555211B2 (en) Mask making with error recognition
Cao et al. Photonic designs with EDA approach: A novel methodology for curve design validation
US11586799B1 (en) Systems and methods of eliminating connectivity mismatches in a mask layout block
US20230385515A1 (en) Silicon photonics system
WO2009002302A1 (en) System and method for automatic elimination of connectivity mismatches during construction of a mask layout block, maintaining the process design rules and layout connectivity correctness.

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees