TWI493369B - 產生用來執行基於圖案剪輯之自動佈局驗證的基於圖案剪輯之熱點資料庫之方法及系統以及非暫時性電腦可讀取的儲存媒體 - Google Patents

產生用來執行基於圖案剪輯之自動佈局驗證的基於圖案剪輯之熱點資料庫之方法及系統以及非暫時性電腦可讀取的儲存媒體 Download PDF

Info

Publication number
TWI493369B
TWI493369B TW098107704A TW98107704A TWI493369B TW I493369 B TWI493369 B TW I493369B TW 098107704 A TW098107704 A TW 098107704A TW 98107704 A TW98107704 A TW 98107704A TW I493369 B TWI493369 B TW I493369B
Authority
TW
Taiwan
Prior art keywords
pattern
clip
hotspot
range
clips
Prior art date
Application number
TW098107704A
Other languages
English (en)
Other versions
TW201001213A (en
Inventor
Zongwu Tang
Daniel Zhang
Alex Miloslavsky
Subarnarekha Sinha
Jingyu Xu
Kent Y Kwang
Kevin A Beaudette
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of TW201001213A publication Critical patent/TW201001213A/zh
Application granted granted Critical
Publication of TWI493369B publication Critical patent/TWI493369B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

產生用來執行基於圖案剪輯之自動佈局驗證的基於圖案剪輯之熱點資料庫之方法及系統以及非暫時性電腦可讀取的儲存媒體
本發明之實施例係大致有關半導體製造。更具體而言，本發明之實施例係有關一種識別積體電路(Integrated Circuit；簡稱IC)晶片的佈局中易於有製造錯誤的位置之方法及系統。
IC製造技術的進展已能夠持續地縮小IC晶片上之最小特徵尺寸(feature size)。事實上，現有的最小特徵尺寸小於傳統光學成像系統中使用的光之波長。因此，愈來愈難以達到通常以所設計的佈局與實際製造的電路元件形狀間之解析度及聚焦深度(depth of focus)表示的合理之精確度。諸如光學鄰近修正(Optical Proximity Correction；簡稱OPC)、相移光罩(Phase Shift Mask；簡稱PSM)、及次解析輔助特徵(Sub Resolution Assist Feature；簡稱SRAF)等的現有之光罩強化技術(Reticle Enhancement Technology；簡稱RET)已不適於解決與奈米級有關之製造問題。
在針對奈米級製程而銜接設計與製造間之間隙時，在實體設計程序期間考慮到良率及可靠性的考量可製造性(manufacturability-aware)之實體設計已是愈來愈重要。許多良率及可靠性問題可能是因為被稱為“製程熱點”或“熱點”之某些佈局結構，這是因為這些熱點易於造成諸如應力及微影製程變動等的製程問題。因此，最好是能識別並去除這些製程熱點結構，並以較能提高良率的結構取代這些製程熱點結構。
傳統上，佈局設計工程師將製造商提供的設計規則用來代表局部的製程熱點。典型的設計規則檢查軟體可偵測佈局內之此類製程熱點，因而有助於將該等製程熱點修正成符合規則。然而，設計規則不足以偵測佔用了較大佈局區域(例如，1x1平方微米的區域)的一組被緊密配置的物體所造成之製程熱點。請注意，通常是由“鄰近效應”引起這些較大的熱點，其中該鄰近效應是一種由相互鄰近的一組幾何形狀構成的一特定佈局結構造成之聚集物理效應(可包括微影效應及機械應力效應)。因為涉及鄰近效應的製程之複雜性，所以無法以一組設計規則有效地描述這些鄰近效應引發之熱點。
為了解決此問題，製造商已導入了被稱為“圖案剪輯”的一種新型的熱點描述技術。請注意，在不使用設計規則的情形下，圖案剪輯提供了可造成製程熱點的佈局結構的基於影像之直接表示法。請注意，製造商可常規地發佈新的“圖案剪輯”，使設計者可將該等圖案剪輯用來偵測熱點。因此，設計者可將圖案匹配技術用來識別設計佈局中之這些圖案剪輯。
但是很不幸，設計者通常無法使用可修改佈局以便解決被識別的基於圖案剪輯的熱點之自動技術。請注意，圖案剪輯本身不足以讓設計者對被識別的熱點作出修正的決定。這是因為與整個圖案剪輯相關聯的鄰近效應造成每一熱點，且熱點影像並不指示去除熱點或減少熱點的程度時需要改變該等構成幾何形狀中之哪一幾何形狀。
因此，目前需要一種佈局中之基於圖案剪輯之熱點被識別時自動修正該等熱點之技術。
本發明之一實施例提供了一種產生用來執行基於圖案剪輯之自動佈局驗證的基於圖案剪輯之熱點資料庫之系統。在操作期間，該系統接收用來指定佈局中要避免的製造熱點之一圖案剪輯清單，其中每一圖案剪輯包含相互鄰近的一組幾何形狀。然後，對於每一圖案剪輯而言，該系統擾動該圖案剪輯，以便決定該組構成幾何形狀的第一變化範圍，其中該被擾動之圖案剪輯不再造成一製造熱點。該系統然後自該第一變化範圍萃取一組修正指導描述，以便修正該圖案剪輯。然後，該系統將該圖案剪輯及該組修正指導描述儲存在該基於圖案剪輯之熱點資料庫中。
在本實施例之一變形中，該系統自一IC製造商接收該圖案剪輯清單。
在本實施例之一變形中，該系統藉由擾動該組幾何形狀中之每一幾何形狀以決定該幾何形狀的一變化範圍，而擾動該圖案剪輯，以便決定該第一變化範圍，其中該被擾動之圖案剪輯不再造成一製造熱點。
在本實施例之一變形中，於擾動該圖案剪輯時，該系統決定該組相關聯的幾何形狀之一第二變化範圍，其中該被擾動之圖案剪輯保持一製造熱點。
在本實施例之一另外的變形中，該系統藉由擾動該組幾何形狀中之每一幾何形狀以決定該幾何形狀的一變化範圍，而擾動該圖案剪輯，以便決定該第二變化範圍，其中該被擾動之圖案剪輯保持一製造熱點。
在本實施例之一變形中，該系統將該基於圖案剪輯之熱點資料庫用於佈局驗證。具體而言，該系統接收用於驗證的一佈局。然後，該系統對該基於圖案剪輯之熱點資料庫中之每一被儲存的圖案剪輯執行圖案匹配，而識別該佈局內之一或多個製造熱點。然後，針對每一被識別之熱點，該系統擷取與該基於圖案剪輯之熱點資料庫中之被匹配的圖案剪輯相關聯之該組修正指導描述。該系統然後使用該組修正指導描述來修正該被識別之熱點。
在本實施例之一另外的變形中，該系統藉由識別類似於該被儲存的圖案剪輯且屬於與該被儲存的圖案剪輯相關聯的該第二變化範圍之圖案，而識別該等製造熱點。
在一另外的變形中，該系統藉由使用一範圍圖案匹配(Range Pattern Matching；簡稱RPM)技術而識別該等製造熱點。
在本實施例之一變形中，該系統執行下列步驟而自該第一變化範圍萃取該組修正指導描述：自該第一變化範圍中識別該組幾何形狀的多個變化組合；計算用來衡量對於對應的製造熱點的修正程度的每一被識別的組合之分數；以及將該等多個變化組合與該等相關聯的分數結合，以便得到該組修正指導描述。
在本實施例之一變形中，於擾動該圖案剪輯以便決定該第一變化範圍時，該系統識別違反了一組預定設計規則之該組幾何形狀之一第三變化範圍。該系統然後自該第一及第二變化範圍中排除該第三變化範圍。
在本實施例之一變形中，該系統在擾動該圖案剪輯之前，先使用一合併技術將該圖案剪輯清單歸類為一組精簡的圖案剪輯。
提供了下文中之說明，使熟悉此項技術者能夠製作且使用本發明，且係在一特定應用其及要求的環境中提供該說明。熟悉此項技術者將易於對所揭示的實施例作出各種修改，且可在不脫離本發明的精神及範圍下，將本發明所界定之一般性原理應用於其他實施例及應用。因此，本發明不限於所示之該等實施例，而是將適用於與申請專利範圍一致的最廣義範圍。
通常將本實施方式中述及的資料結構及碼儲存在一電腦可讀取的儲存媒體，該電腦可讀取的儲存媒體可以是可儲存電腦系統使用的碼及(或)資料之任何裝置或媒體。該裝置或媒體包括(但不限於)揮發性記憶體、非揮發性記憶體、諸如磁碟機、磁帶、光碟、數位多功能光碟或數位視訊光碟(Digital Versatile Disk or Digital Video Disc；簡稱DVD)等的磁性或光學儲存裝置、或目前已知或將於未來被開發的可儲存電腦可讀取的資料之其他媒體。
概觀
第1圖示出設計及製造積體電路時的各階段。該程序開始於階段100，此時產生一產品構想，且在階段110中使用一電子設計自動化(Electronic Design Automation；簡稱EDA)軟體設計程序實現該產品構想。該設計結束時，可在階段140中將該設計定案(tape out)。在定案之後，於階段150中完成製造程序，且在階段160中執行封裝及裝配程序，萃取且因而最後在階段170中作出成品晶片。
階段110中之該EDA軟體設計程序又包含將於下文中說明之階段112-130。請注意，該設計流程說明只是用於例示。該說明之用意並非在限制本發明。例如，實際的積體電路設計可能要求設計者按照與該流程設計所述的順序不同之順序執行該等設計階段。下文中之說明提供了設計程序中之該等階段的進一步細節。
系統設計(階段112)：設計者描述要被執行的功能。設計者亦可執行假設分析計劃，使功能完善，並檢查成本。可在此階段進行硬體/軟體架構分割。此階段可使用的SYNOPSYS,INC.供應之例示EDA軟體產品包括MODEL ARCHITECT、SABER、SYSTEM STUDIO、及DESIGNWARE產品。
邏輯設計及功能驗證(階段114)：於此階段，撰寫該系統中之各模組的VHDL或Verilog碼，且檢查該設計的功能正確性。更具體而言，檢查該設計，以便保證該設計產生正確的輸出。此階段可使用的SYNOPSYS,INC.供應之例示EDA軟體產品包括VCS、VERA、DESIGNWARE、MAGELLAN、FORMALITY、ESP、及LEDA產品。
合成及設計(階段116)：此處，VHDL/Verilog被轉換為一網路表(netlist)。可針對目標技術而將該網路表最佳化。此外，可設計及執行測試，以便檢查成品的晶片。此階段可使用的SYNOPSYS,INC.供應之例示EDA軟體產品包括DESIGN COMPLIER、PHYSICAL COMPLIER、TEST COMPLIER、POWER COMPLIER、FPGA COMPLIER、TETRAMAX、及DESIGNWARE產品。
網路表驗證(階段118)：於此階段中，檢查該網路表是否符合時序限制且是否符合VHDL/Verilog原始碼。此階段可使用的SYNOPSYS,INC.供應之例示EDA軟體產品包括FORMALITY、PRIMETIME、及VCS產品。
設計計劃(階段120)：於此階段中，建構晶片之整體佈局規劃(floor plan)，並分析該佈局規劃之時序及最上層繞線。此階段可使用的SYNOPSYS,INC.供應之例示EDA軟體產品包括ASTRO及IC COMPILER產品。
實體執行(階段122)：於此階段中進行置放(電路元件之定位)及繞線(電路元件的連接)。此階段可使用的SYNOPSYS,INC.供應之例示EDA軟體產品包括ASTRO及IC COMPILER產品。
分析及萃取(階段124)：於此階段中，在電晶體層級上驗證電路功能；此階段又可進行假設分析的精微調整。此階段可使用的SYNOPSYS,INC.供應之例示EDA軟體產品包括ASTRORAIL、PRIMERAIL、PRIMETIME、及STAR/RC/XT產品。
實體驗證(階段126)：於此階段中，檢查該設計，以便保證製造、電氣問題、微影問題、及電路之正確性。此階段可使用的SYNOPSYS,INC.供應之例示EDA軟體產品包括HERCULES產品。
解析度增強(階段128)：此階段涉及對佈局的幾何形狀操作，以便改善該設計的可製造性。此階段可使用的SYNOPSYS,INC.供應之例示EDA軟體產品包括PROTEUS、PROTEUSAF、及PSMGED產品。
可製造性設計(DFM)符合驗證(階段129)：於此階段中，檢查該設計(光罩佈局)，以便保證製造、電氣問題、機械應力問題、微影問題、及電路之正確性。此階段可使用的SYNOPSYS,INC.供應之例示EDA軟體產品包括PRIME YIELD、SIVL、及SEISMOS產品。
光罩資料準備(階段130)：此階段提供用來製造光罩的“定案”資料，以便製造成品晶片。此階段可使用的SYNOPSYS,INC.供應之例示EDA軟體產品包括CATS系列產品。
可在上述該等階段的一或多個階段期間使用本發明之實施例。具體而言，可在實體執行階段122、實體驗證階段126、以及DFM符合驗證階段129中使用本發明之一實施例。
基於圖案剪輯之佈局驗證環境
第2圖示出根據本發明的一實施例的一基於圖案剪輯之佈局驗證系統200。系統200係與一製造商202、一圖案剪輯處理工具204、一圖案剪輯資料庫206、一熱點偵測工具208、以及一佈局設計者210相關聯。
在操作期間，製造商202提供用來指定佈局中要避免的製造熱點之圖案剪輯清單212。請注意，製造商202可在使用者手冊、圖形使用者介面(GUI)輸入、或晶圓廠驗證工具輸出中發佈該清單，而提供該清單。請注意，可將圖案剪輯清單212加密，因而只有被授權的使用者可將該等圖案剪輯解密。亦請注意，該圖案剪輯清單通常是與製造商相關的，這是因為係自特定的製造工具產生該等圖案剪輯。
第3圖示出用來指定一橋接熱點之一例示圖案剪輯300。請注意，圖案剪輯300包含在一範圍框312內之五個物體302-310。物體302與308間之間隙內或接近該間隙之處標示了一橋接熱點314。請注意，該橋接熱點可能在物體302及308被印製到一晶圓時使物體302及308連接，因而造成一短路。亦請注意，可能無法將該橋接熱點偵測為違反一設計規則或違反另一限制條件。相比之下，係由橋接熱點314附近的該組幾何形狀的一特定結構引起的“鄰近效應”造成橋接熱點314。自製造商的觀點而論，該鄰近效應可能是諸如微影效應及應力效應等的因該組幾何形狀的每一構成幾何形狀引起的一些個別效應之一集成效應。因此，非常難以一組設計規則來描述第3圖所示之橋接熱點。請注意，其他的圖案剪輯可能包含比圖案剪輯300大或小的一組幾何形狀。
請再參閱第2圖，圖案剪輯清單212成為圖案剪輯處理工具204之輸入。在某些實施例中，於圖案剪輯處理工具204的輸入端上之一圖案描述語言介面213被用來將每一基於影像之圖案剪輯轉換為可被圖案剪輯處理工具204操縱之一數學表示法。
在本發明之某些實施例中，圖案剪輯處理工具204包含一圖案剪輯合併工具214，用以使用一合併技術將圖案剪輯清單212合併為一精簡的組。請注意，來自製造商的圖案剪輯清單通常包含不相同但是類似的圖案剪輯。在許多情形中，係使這些圖案剪輯與相同類型的熱點相關聯。圖案剪輯合併工具214被配置成：識別類似的圖案剪輯，並將這些圖案剪輯合併成一單一的代表性圖案剪輯。在某些實施例中，圖案剪輯合併工具214也將圖案剪輯清單212歸類為一組類型。下文中將參照第4圖而更詳細地說明圖案剪輯合併工具214之操作。
圖案剪輯處理工具204進一步包含一圖案擾動工具216，用以產生該圖案剪輯清單之一“修正指導描述”，其中該修正指導描述包含一或多個修正建議，可將該一或多個修正建議用來修正各別的圖案剪輯，以便去除相關聯的熱點，或減少熱點的嚴重性。圖案剪輯處理工具204又可產生一資料結構“patternClip”，其中patternClip的每一實例包含一特殊的圖案剪輯及圖案擾動工具216產生的對應之修正指導描述。
更具體而言，圖案擾動工具216被配置成：擾動一輸入圖案剪輯內之一組構成幾何形狀，以便決定該組幾何形狀之一第一變化範圍，其中該被擾動之圖案剪輯不再造成一製造熱點。在某些實施例中，圖案擾動工具216又決定該組幾何形狀之一第二變化範圍，其中該被擾動之圖案剪輯保持一有效熱點。圖案擾動工具216然後自該第一變化範圍產生可被用來修正對應的熱點之該等修正建議。下文中將參照第4圖及第6圖而更詳細地說明圖案擾動工具216。請注意，圖案擾動工具216亦接收一組限制條件218，該組限制條件218可包括該圖案擾動程序期間不可違反的設計限制條件。
圖案剪輯處理工具204輸出圖案剪輯以及對應的修正指導描述，並將其儲存到一圖案剪輯資料庫206。請注意，當一用戶端查詢被儲存的一圖案剪輯時，圖案剪輯資料庫206可送回被要求的圖案剪輯以及對應的修正指導描述。
圖案剪輯資料庫206被耦合到一用戶端熱點偵測工具208，該熱點偵測工具208被配置成對輸入佈局執行佈局驗證。更具體而言，熱點偵測工具208可偵測該特定佈局內之基於圖案剪輯之熱點。如第2圖所示，熱點偵測工具208自佈局設計者210接收設計佈局220。在一驗證操作期間，熱點偵測工具208可存取圖案剪輯資料庫206，以便擷取資料庫206中儲存的圖案剪輯及相關聯的修正指導描述。熱點偵測工具208然後掃描該輸入佈局，以便使用一圖案匹配或圖案辨認技術而找出與資料庫206中之每一圖案剪輯匹配者。目標佈局中之每一匹配構成一佈局熱點。當偵測到一熱點時，熱點偵測工具208可將該設計特徵標示為該佈局中之一違反。在本發明之某些實施例中，一旦偵測到一熱點之後，熱點偵測工具208可擷取與該匹配的圖案剪輯相關聯之修正指導描述，且可執行一執行時或離線修正程序，以便去除該佈局中之熱點，或減少熱點的嚴重性。下文中將參照第6圖而更詳細地說明熱點偵測工具208之操作。請注意，熱點偵測工具208可將已經過圖案剪輯熱點清除的設計佈局220送回到佈局設計者210。
處理被接收的圖案剪輯之程序
第4圖是根據本發明的一實施例而處理製造商提供的圖案剪輯以便產生修正指導描述之一流程圖。
在操作期間，在步驟402中，該系統自一製造商接收一原始圖案剪輯清單，其中每一圖案剪輯指定要在佈局中避免的製造熱點。每一圖案剪輯包含一範圍框內容納的一組二維(2D)幾何形狀。在某些實施例中，該等圖案剪輯(亦即，該等相關聯的範圍框)可具有1x1平方微米之尺寸。然而，該等圖案剪輯亦可具有大於或小於1x1平方微米之尺寸。在一實施例中，各圖案剪輯在每一方向具有至少2~3間距寬之尺寸。
於接收到該組圖案剪輯之後，該系統在步驟404中合併該組圖案剪輯，而將該清單的圖案剪輯歸類為一組精簡的圖案剪輯。請注意，當一製造商發佈新的圖案剪輯時，該等圖案剪輯通常是並未被合併或歸類為一組類型的“原始”圖案剪輯。換言之，多個原始圖案剪輯可能具有將造成相同類型的熱點的類似或實質上相同之結構。在某些實施例中，可自多個類似的原始圖案剪輯中萃取共同的特徵，而將該等多個類似的原始圖案剪輯合併為單一的圖案剪輯，後可自該清單中移除該等被處理過的原始圖案剪輯。
請注意，可利用適當的圖案匹配技術將該被合併的圖案剪輯用來識別一圖案佈局中之任何被去除的原始圖案剪輯。因此，將一被合併的圖案剪輯用來代表多個類似的原始圖案剪輯時，可節省儲存空間及計算資源，這是因為只有一組精簡的圖案剪輯被儲存且於後續的佈局驗證程序期間被使用。
例如，第5圖示出將一對例示的原始圖案剪輯502及504合併之程序。請注意，這兩個圖案剪輯包含具有類似結構之三個類似的幾何形狀。更具體而言，該結構產生了可能在各別垂直線段506及508上被標示為“X”的位置上造成“收縮”(“pinching”)熱點之一鄰近效應。請注意，原始圖案剪輯502與504間之差異(例如，幾何形狀510及512的較寬之線末端)與該圖案剪輯的整體尺寸相比時是較小的。因此，可將這兩個圖案剪輯合併為一單一圖案剪輯514，且可將圖案剪輯514歸類為一收縮熱點。然後捨棄原始圖案剪輯502及504。請注意，圖案剪輯514保留了圖案剪輯502及504中之那些共同的特徵，且移除了圖案剪輯502與504間之某些差異。亦請注意，可利用一圖案匹配技術而將圖案剪輯514用來識別一佈局中與原始圖案剪輯502及504類似的圖案。
請再參閱第4圖，然而，在本發明之某些實施例中，步驟404是或有的，因而可以不合併該組輸入圖案剪輯。
在合併且歸類了該清單之原始圖案剪輯之後，在步驟406中，本系統對每一圖案剪輯執行一擾動操作，以便決定每一圖案剪輯之修正指導描述。在本發明之某些實施例中，該擾動操作又決定了每一圖案剪輯之變化範圍，其中該圖案剪輯保持一有效熱點。下文中將參照第6圖而更詳細地說明擾動操作406。
在產生了該等修正指導描述以及或有地產生了該組圖案剪輯的有效熱點範圍之後，在步驟408中，該系統將該圖案剪輯及該組修正指導描述儲存在該圖案剪輯熱點資料庫中。在某些實施例中，該系統以一patternClip資料結構將每一圖案剪輯及相關聯的修正指導描述儲存為該資料庫中之一條目。
請注意，可接收新的基於圖案剪輯之熱點及相關聯的修正指導描述，而繼續建立圖案剪輯熱點資料庫。一旦建立了該資料庫之後，可針對驗證及其他用途而迅速地查詢及擷取該等被儲存的圖案剪輯及該等相關聯的修正指導描述。
擾動圖案剪輯之程序
第6圖是根據本發明的一實施例而擾動一圖案剪輯以便決定修正指導描述的程序之一流程圖。
在操作期間，於步驟602中，該系統識別該圖案剪輯內之一組構成幾何形狀。在某些實施例中，該組構成幾何形狀是該圖案剪輯範圍框內之整個組的幾何形狀。在其他實施例中，該組構成幾何形狀包含位於該熱點附近的幾何形狀，且該熱點附近的該等幾何形狀可以是該範圍框內之幾何形狀的一子集。例如，在第3圖中，該組構成幾何形狀包含圖案剪輯300內之所有五個物體302-310。
在步驟604中，該系統又接收一組設計限制條件。在某些實施例中，該組設計限制條件包括設計規則檢查(Design Rule Checking；簡稱DRC)限制條件、微影規則檢查(Lithographical Compliance Check；簡稱LCC)限制條件、應力限制條件、時序限制條件、以及其他設計限制條件。請注意，在擾動程序期間檢查這些限制條件，以便保證設計的完整性不受影響。更具體而言，於擾動該組幾何形狀時，檢查這些限制條件。如果發現一變化範圍違反了這些限制條件中之一限制條件，則在熱點修正指導中將排除該範圍，或將該範圍視為一有效熱點範圍。
然後，在步驟606中，該系統針對每一組構成幾何形狀而識別可針對幾何形狀而改變之一組變數。更具體而言，該系統先識別構成該幾何形狀的一組多邊形的邊及(或)線段，並自這些邊及線段決定可自其原始位置移動的那些邊及線段。例如，第5圖所示之中間長方形516具有兩個可移動的邊518及520。長方形522具有三個可移動的邊524、526、及528。同樣地，長方形530具有三個可移動的邊532、534、及536。該等可移動的邊中之每一可移動的邊可被一變數代表，例如，x1 代表邊518，且x2 表邊520。更具體而言，該等變數中之每一變數都代表自該圖案剪輯的原始位置移動的距離。因此，在其原始位置之該等變數具有“零”值。請注意，每一可移動的邊之移動方向通常垂直於該邊。例如，可沿著箭頭的方向移動物體516上之邊518，而減少或增加物體516與522間之間隙。在下文之說明中，將使用下列的常規：以相關聯的變數中之負值代表向左或向下移動，而以相關聯的變數中之正值代表向右或向上移動。
在某些實施例中，該系統可將一“圖案描述語言“用來自動地描述該圖案剪輯內之該組幾何形狀。更具體而言，該圖案描述語言提供了該組幾何形狀的一數學表示法(例如，邊的寬度及位置)、以及該組幾何形狀間之相對位置。此外，該系統可將一“範圍描述語言”用來自動地描述該組幾何形狀之變化範圍。請注意，該範圍描述語言可提供該組幾何形狀的變化之一數學表示法(亦即，可移動的邊之變化範圍)。發明人Subarnarekha Sinha及Charles C.Chiang於2006年3月31日提出申請的美國專利申請案11/394,466“A Range Pattern Definition of Susceptibility of Layout Regions to Fabrication Issues”中提供了範圍描述語言之更多細節，本發明特此引用該專利申請案以供參照。請注意，該圖案描述語言及該範圍描述語言全體地提供了一種用來執行該擾動操作之技術。
請再參閱第6圖，在步驟608中，該系統然後擾動該組構成幾何形狀之該組變數，以便決定該等變數中可去除相關聯的熟點或減少熱點的嚴重性之一第一變化範圍。更具體而言，該系統在一特定幾何形狀的每一被識別的變數的原始值附近之不同範圍內改變該變數。請注意，對該組幾何形狀的任何改變將造成一被修改之圖案剪輯。該系統測試每一變化範圍，以便決定被修改之圖案剪輯是否不再造成一熱點。在某些實施例中，該系統可將一微影模型應用於該被修改之圖案剪輯，以便執行印製性測試。當改變該等變數時，該系統亦可測試該變化範圍是否符合該等限制條件。例如，測試應力限制條件時，該系統可將一應力模型應用於該被修改之圖案剪輯，並計算諸如幾何形狀中之角或轉彎處等的某些預定位置上之應力。自該第一變化範圍排除違反了該等限制條件的那些變化範圍。請注意，可以下列方式移除或減少一熱點：改變單一幾何形狀內之單一變數；改變單一幾何形狀內之多個變數；改變多個幾何形狀的每一幾何形狀內之單一變數；或改變多個幾何形狀的每一幾何形狀內之多個變數。
在某些實施例中，於擾動該組幾何形狀中之該等被識別的變數時，該系統又決定該等變數的便被擾動的圖案剪輯保持一熱點之一第二變化範圍。在某些實施例中，該系統可將一範圍圖案匹配(RPM)技術用來找出該等有效熱點範圍。發明人Jingyu Xu、Subarnarekha Sinha及Charles C.Chiang於2007年4月11日提出申請的美國專利申請案11/786,683“Range Pattern Matching for Hotspots Containing Vias and Incompletely Specified Range Patterns”中提供了對RPM技術之詳細說明，本發明特此引用該專利申請案以供參照。請注意，用於熱點修正的該第一變化範圍以及用於有效熱點的該第二變化範圍是互斥的。
在步驟610中，該系統然後自該第一變化範圍產生多個組合，其中每一組合提供熱點修正的一唯一解決方案。請注意，這些組合可包括：單一幾何形狀上的單一變數之範圍、單一幾何形狀上的多個變數之範圍、或多個幾何形狀上的多個變數之範圍。請注意，這些組合中之每一組合被施加到原始圖案剪輯時，可將熱點修正到不同的程度。例如，某一組合可完全去除該熱點，而其他的組合只能減少熱點的嚴重性。在步驟612中，該系統然後計算每一組合的分數，以便衡量對該熱點的修正程度。在某些實施例中，該系統將一組預定的準則用來計算該等分數。
最後，在步驟614中，該系統合併多個變化組合及相關聯的分數，以便得到該圖案剪輯的一組修正指導描述。然後將該組修正指導描述連同該圖案剪輯儲存到該資料庫中。
第7圖示出根據本發明的一實施例而擾動一圖案剪輯700以便決定一組修正指導描述之一例示程序。請注意，圖案剪輯700並無DRC錯誤。
更具體而言，圖案剪輯700包含三個相鄰的線物體702、704、及706，其中該中間的線物體704向右延伸的程度超過線物體702及706。請注意，可以三個邊代表每一線物體之幾何形狀：邊a1 (上方)、a2 (末端)、及a3 (下方)代表物體702；邊b1 (上方)、b2 (末端)、及b3 (下方)代表物體704；以及遺c1 (上方)、c2 (末端)、及c3 (下方)代表物體706。該等三個線物體之結構產生了可能在線物體704上被標示為“X”的位置上造成微影熱點之一鄰近效應。更具體而言，這是一種可能使線物體704斷開因而在線物體704被印製到一晶圓時造成斷路之“收縮”熱點。
在操作期間，該系統嘗試擾動與下列各組邊相關聯的各組變數：a1 、a2 、a3 、b1 、b2 、b3 、c1 、c2 、及c3 。請注意，第7圖所示每一變數旁邊的箭頭代表該變數在擾動期間之移動方向。例如，邊a1 可上下移動，而邊b2 可左右移動。然而，該系統決定移動a1 、a3 、b1 、b3 、c1 、及c3 時，將違反DRC限制條件。因此，只有a2 、b2 、及c2 保持可被擾動。該系統也決定：移動b2 時，將對該熱點的修正不會有影響。因此，只有a2 及c2 保持可被改變。
於擾動a2 及c2 時，該系統決定：在這兩個變數的[-20奈米,20奈米]範圍內，該熱點將保持有效。因此，可將這些變化範圍用來識別佈局中之類似的熱點。然後，該系統決定：將a2 或c2 (向右)延伸超過40奈米時，將違反DRC限制條件。另一方面，當在[20奈米,40奈米]範圍內改變a2 及c2 時，可修正該熱點。例如，選擇a2 =21奈米及(或)c2 =21奈米時，可修正該熱點。該系統然後識別這些改變的不同組合，並計算只改變a2 、只改變c2 、或同時改變a2 及c2 時的分數。請注意，在該例子中，可決定個別地改變a2 或c2 時，將得到相同的熱點修正分數，且該分數低於同時改變這兩個變數時的分數。該系統然後將該等修正分數與該等對應的變化合併，以便形成一組修正指導描述：(1)a2 =21奈米(不改變其他的變數)；(2)c2 =21奈米(不改變其他的變數)；以及(3)a2 =21奈米且c2 =21奈米(不改變其他的變數)。
請注意，前文所述之程序是用來解說識別修正指導描述及有效熱點範圍之擾動程序，但其用意並非在限制該擾動程序之執行方式。
基於圖案剪輯之佈局驗證之程序
第8圖是根據本發明的一實施例而執行基於圖案剪輯之佈局驗證的程序之一流程圖。
在操作期間，於步驟802中，該系統接收用於驗證之一設計佈局。然後，在步驟804中，該系統自該圖案剪輯熱點資料庫中擷取被儲存的一基於影像之圖案剪輯。在步驟806中，該系統然後將一圖案匹配/圖案辨認技術用來識別與該特定設計佈局中之該圖案剪輯匹配之特徵，並將該等匹配之特徵標示為熱點。
在某些實施例中，該系統將一範圍圖案匹配(RPM)技術用來識別與該特定設計佈局中之該圖案剪輯匹配之特徵。請注意，傳統的技術係基於精確的圖案表示法。然而，實際的圖案結構通常在各佈局之間或一佈局的不同區域之間有所不同。為了擷取這些變化，該系統通常需要儲存大量類似之精確的圖案表示法。該RPM技術的圖案可界定一熱點圖案的幾何形狀參數(例如，長度、寬度、及間隔)之範圍，而有效率地代表一組類似之圖案。因此，該系統可執行用來取代精確圖案匹配之範圍圖案匹配，而顯著地改善熱點偵測性能，且同時可減輕計算資源的負擔。
然後，在步驟808中，該系統決定是否已偵測到了該佈局中之一或多個熱點。如果並非如此，則該系統回到步驟804，以便自該資料庫擷取被儲存的次一圖案剪輯。
否則，在步驟810中，該系統針對每一被識別的熱點而自該圖案剪輯熱點資料庫擷取與該圖案剪輯相關聯的一組修正指導描述。請注意，可以一圖案描述語言及(或)一範圍描述語言來表示該組修正指導描述。在步驟812中，該系統然後根據該組修正指導描述而對該被識別之熱點執行設計修正。
此時，在步驟814中，該系統決定是否已針對該佈局而檢查了該資料庫中之所有的圖案剪輯。如果並非如此，則該系統回到步驟804，以便擷取該資料庫中之次一被儲存的圖案剪輯，而重複步驟806-814。最後，當已處理了所有被儲存的圖案剪輯時，該系統在步驟816中將已經沒有基於圖案剪輯之熱點之一被驗證的佈局送回給佈局設計者。請注意，可以全自動之方式(經由傳統的資料庫操作)執行前文所述之佈局驗證程序，而無須由設計者以人工方式供應圖案剪輯及相關聯的修正指導描述。
以只供例示及說明之方式提供了前文中對本發明的實施例之說明。該等說明將不具有耗盡性，也並非將本發明限制於所揭示之形式。因此，熟悉此項技術者將可易於作出許多修改及變化。此外，前文揭示之用意並非在限制本發明。係由最後的申請專利範圍界定本發明之範圍。
200．．．基於圖案剪輯之佈局驗證系統
202．．．製造商
204．．．圖案剪輯處理工具
206．．．圖案剪輯資料庫
208．．．熱點偵測工具
210．．．佈局設計者
212．．．圖案剪輯清單
300,514,700．．．圖案剪輯
302,304,306,308,310．．．物體
312．．．範圍框
314．．．橋接熱點
213．．．圖案描述語言介面
214．．．圖案剪輯合併工具
216．．．圖案擾動工具
218．．．限制條件
220．．．設計佈局
502,504．．．原始圖案剪輯
506,508．．．垂直線段
510,512．．．幾何形狀
516,522,530．．．長方形
518,520,524,526,528,532,534,536．．．邊
702,704,706．．．線物體
第1圖示出設計及製造積體電路時的各階段。
第2圖示出根據本發明的一實施例的一基於圖案剪輯之佈局驗證系統。
第3圖示出用來指定一橋接熱點之一例示圖案剪輯。
第4圖是根據本發明的一實施例而處理製造商提供的圖案剪輯以便產生修正指導描述之一流程圖。
第5圖示出合併一對例示的原始圖案剪輯之程序。
第6圖是根據本發明的一實施例而擾動一圖案剪輯以便決定修正指導描述的程序之一流程圖。
第7圖示出根據本發明的一實施例而擾動一圖案剪輯以便決定一組修正指導描述之一例示程序。
第8圖是根據本發明的一實施例而執行基於圖案剪輯之佈局驗證的程序之一流程圖。

Claims (22)

  1. 一種產生用來執行基於圖案剪輯之自動佈局驗證的基於圖案剪輯之熱點資料庫之方法，該方法包含下列步驟：接收用來指定佈局中要避免的製造熱點之一圖案剪輯清單，其中每一圖案剪輯包含相互鄰近的一組幾何形狀；將該圖案剪輯清單合併成一組精簡的圖案剪輯，其包含：藉由只保持該圖案剪輯清單中之第一圖案剪輯及第二圖案剪輯之間的共同特徵，而將該圖案剪輯清單中之該第一圖案剪輯及該第二圖案剪輯合併成第三圖案剪輯；針對該組精簡的圖案剪輯中的每一圖案剪輯而擾動該圖案剪輯，以便決定該組幾何形狀的第一變化範圍，其中該被擾動之圖案剪輯不再造成一製造熱點；使用電腦自該第一變化範圍萃取一組修正指導描述，以便修正該圖案剪輯；以及將該圖案剪輯及該組修正指導描述儲存在該基於圖案剪輯之熱點資料庫中。
  2. 如申請專利範圍第1項之方法，其中接收該圖案剪輯清單之該步驟包含：自一積體電路(IC)製造商接收該圖案剪輯清單。
  3. 如申請專利範圍第1項之方法，其中擾動該圖案剪輯以便決定該第一變化範圍之該步驟包含：擾動該組幾何形狀中之每一幾何形狀，以便決定每一該幾何形狀之一變化範圍，其中該被擾動之圖案剪輯不再造成一製造熱點。
  4. 如申請專利範圍第1項之方法，其中於擾動該圖案剪輯時，該方法進一步包含：決定相互鄰近的該組幾何形狀之一第二變化範圍，其中該被擾動之圖案剪輯保持一製造熱點。
  5. 如申請專利範圍第4項之方法，其中擾動該圖案剪輯以便決定該第二變化範圍之該步驟包含：擾動該組幾何形狀中之每一幾何形狀，以便決定每一該幾何形狀的一變化範圍，其中該被擾動之圖案剪輯保持一製造熱點。
  6. 如申請專利範圍第4項之方法，其中該方法進一步包含下列步驟：接收用於驗證的一佈局；對該基於圖案剪輯之熱點資料庫中之每一被儲存的圖案剪輯執行圖案匹配，而利用該基於圖案剪輯之熱點資料庫識別該佈局內之一或多個製造熱點；針對每一被識別之製造熱點而擷取與該基於圖案剪輯之熱點資料庫中之被匹配的圖案剪輯相關聯之該組修正指導描述；以及將該組修正指導描述用來修正該被識別之製造熱點。
  7. 如申請專利範圍第6項之方法，其中識別該等製造熱點之該步驟包含：識別圖案，被識別之圖案係同時類似於該被儲存的圖案剪輯且屬於與該被儲存的圖案剪輯相關聯的該第二變化範圍。
  8. 如申請專利範圍第6項之方法，其中識別該等製造熱點之該步驟包含：使用一範圍圖案匹配(RPM)技術。
  9. 如申請專利範圍第1項之方法，其中自該第一變化範圍萃取該組修正指導描述之該步驟包含下列步驟：自該第一變化範圍中識別該組幾何形狀的多個變化組合；計算用來衡量對於對應的製造熱點的修正程度的每一被識別的組合之分數；以及將該等多個變化組合與該等相關聯的分數結合，以便得到該組修正指導描述。
  10. 如申請專利範圍第4項之方法，其中於擾動該圖案剪輯以便決定該第一變化範圍時，該方法進一步包含下列步驟：識別違反了一組預定設計規則之該組幾何形狀之一第三變化範圍；以及自該第一及第二變化範圍中排除該第三變化範圍。
  11. 一種儲存了指令之非暫時性電腦可讀取的儲存媒體，該等指令被一電腦執行時，將使該電腦執行產生用來執行基於圖案剪輯之自動佈局驗證的基於圖案剪輯之熱點資料庫之一方法，該方法包含下列步驟：接收用來指定佈局中要避免的製造熱點之一圖案剪輯清單，其中每一圖案剪輯包含相互鄰近的一組幾何形狀；將該圖案剪輯清單合併成一組精簡的圖案剪輯，其包含：藉由只保持該圖案剪輯清單中之第一圖案剪輯及第二圖案剪輯之間的共同特徵，而將該圖案剪輯清單中之該第一圖案剪輯及該第二圖案剪輯合併成第三圖案剪輯； 針對該組精簡的圖案剪輯中的每一圖案剪輯而擾動該圖案剪輯，以便決定該組幾何形狀的第一變化範圍，其中該被擾動之圖案剪輯不再造成一製造熱點；自該第一變化範圍萃取一組修正指導描述，以便修正該圖案剪輯；以及將該圖案剪輯及該組修正指導描述儲存在該基於圖案剪輯之熱點資料庫中。
  12. 如申請專利範圍第11項之非暫時性電腦可讀取的儲存媒體，其中接收該圖案剪輯清單之該步驟包含：自一積體電路(IC)製造商接收該圖案剪輯清單。
  13. 如申請專利範圍第11項之非暫時性電腦可讀取的儲存媒體，其中擾動該圖案剪輯以便決定該第一變化範圍之該步驟包含：擾動該組幾何形狀中之每一幾何形狀，以便決定每一該幾何形狀之一變化範圍，其中該被擾動之圖案剪輯不再造成一製造熱點。
  14. 如申請專利範圍第11項之非暫時性電腦可讀取的儲存媒體，其中於擾動該圖案剪輯時，該方法進一步包含：決定相互鄰近的該組幾何形狀之一第二變化範圍，其中該被擾動之圖案剪輯保持一製造熱點。
  15. 如申請專利範圍第14項之非暫時性電腦可讀取的儲存媒體，其中擾動該圖案剪輯以便決定該第二變化範圍之該步驟包含：擾動該組幾何形狀中之每一幾何形狀，以便決定每一該幾何形狀的一變化範圍，其中該被擾動之圖案剪輯保持一製造熱點。
  16. 如申請專利範圍第14項之非暫時性電腦可讀取的儲存媒體，其中該方法進一步包含下列步驟：接收用於驗證的一佈局；對該基於圖案剪輯之熱點資料庫中之每一被儲存的圖案剪輯執行圖案匹配，而利用該基於圖案剪輯之熱點資料庫識別該佈局內之一或多個製造熱點；針對每一被識別之製造熱點而擷取與該基於圖案剪輯之熱點資料庫中之被匹配的圖案剪輯相關聯之該組修正指導描述；以及將該組修正指導描述用來修正該被識別之製造熱點。
  17. 如申請專利範圍第16項之非暫時性電腦可讀取的儲存媒體，其中識別該等製造熱點之該步驟包含：識別圖案，被識別之圖案係同時類似於該被儲存的圖案剪輯且屬於與該被儲存的圖案剪輯相關聯的該第二變化範圍。
  18. 如申請專利範圍第16項之非暫時性電腦可讀取的儲存媒體，其中識別該等製造熱點之該步驟包含：使用一範圍圖案匹配(RPM)技術。
  19. 如申請專利範圍第11項之非暫時性電腦可讀取的儲存媒體，其中自該第一變化範圍萃取該組修正指導描述之該步驟包含下列步驟：自該第一變化範圍中識別該組幾何形狀的多個變化組合；計算用來衡量對於對應的製造熱點的修正程度的每一被識別的組合之分數；以及 將該等多個變化組合與該等相關聯的分數結合，以便得到該組修正指導描述。
  20. 如申請專利範圍第14項之非暫時性電腦可讀取的儲存媒體，其中於擾動該圖案剪輯以便決定該第一變化範圍時，該方法進一步包含下列步驟：識別違反了一組預定設計規則之該組幾何形狀之一第三變化範圍；以及自該第一及第二變化範圍中排除該第三變化範圍。
  21. 一種產生用來執行基於圖案剪輯之自動佈局驗證的基於圖案剪輯之熱點資料庫之系統，包含：一接收裝置，用以接收用來指定佈局中要避免的製造熱點之一圖案剪輯清單，其中每一圖案剪輯包含相互鄰近的一組幾何形狀；一合併裝置，用以將該圖案剪輯清單合併成一組精簡的圖案剪輯，其包含：藉由只保持該圖案剪輯清單中之第一圖案剪輯及第二圖案剪輯之間的共同特徵，而將該圖案剪輯清單中之該第一圖案剪輯及該第二圖案剪輯合併成第三圖案剪輯；一擾動裝置，用以針對該組精簡的圖案剪輯中的每一圖案剪輯擾動該圖案剪輯，以便決定該組幾何形狀的第一變化範圍，其中該被擾動之圖案剪輯不再造成一製造熱點；一萃取裝置，用以針對該每一圖案剪輯自該第一變化範圍萃取一組修正指導描述，以便修正該圖案剪輯；以及 一儲存裝置，用以針對該每一圖案剪輯將該圖案剪輯及該組修正指導描述儲存在該基於圖案剪輯之熱點資料庫中。
  22. 如申請專利範圍第21項之系統，進一步包含：一接收裝置，用以接收用於驗證的一佈局；一識別裝置，用以對該基於圖案剪輯之熱點資料庫中之每一被儲存的圖案剪輯執行圖案匹配，而利用該基於圖案剪輯之熱點資料庫識別該佈局內之一或多個製造熱點；一擷取裝置，用以針對每一被識別之製造熱點擷取與該基於圖案剪輯之熱點資料庫中之被匹配的圖案剪輯相關聯之該組修正指導描述；以及一修正裝置，用以將該組修正指導描述用來修正該被識別之熱點。
TW098107704A 2008-04-24 2009-03-10 產生用來執行基於圖案剪輯之自動佈局驗證的基於圖案剪輯之熱點資料庫之方法及系統以及非暫時性電腦可讀取的儲存媒體 TWI493369B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/109,118 US8578313B2 (en) 2008-04-24 2008-04-24 Pattern-clip-based hotspot database system for layout verification

Publications (2)

Publication Number Publication Date
TW201001213A TW201001213A (en) 2010-01-01
TWI493369B true TWI493369B (zh) 2015-07-21

Family

ID=40786819

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098107704A TWI493369B (zh) 2008-04-24 2009-03-10 產生用來執行基於圖案剪輯之自動佈局驗證的基於圖案剪輯之熱點資料庫之方法及系統以及非暫時性電腦可讀取的儲存媒體

Country Status (4)

Country Link
US (1) US8578313B2 (zh)
CN (1) CN101681393B (zh)
TW (1) TWI493369B (zh)
WO (1) WO2009131775A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100205573A1 (en) * 2007-07-06 2010-08-12 Sagantiec Israel Ltd. Layout modification engine for modifying a circuit layout comprising fixed and free layout entities
NL2005522A (en) 2009-10-28 2011-05-02 Asml Netherlands Bv Pattern selection for full-chip source and mask optimization.
CN102054082B (zh) * 2009-10-30 2015-06-03 新思科技有限公司 后绕线布局的光刻热点的更正方法及装置
US8732629B2 (en) 2009-10-30 2014-05-20 Synopsys, Inc. Method and system for lithography hotspot correction of a post-route layout
US8543965B1 (en) * 2010-06-12 2013-09-24 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for smart pattern capturing and layout fixing
US8453089B2 (en) * 2011-10-03 2013-05-28 Globalfoundries Singapore Pte. Ltd. Method and apparatus for pattern adjusted timing via pattern matching
US8832621B1 (en) 2011-11-28 2014-09-09 Cadence Design Systems, Inc. Topology design using squish patterns
US8495525B1 (en) 2012-03-20 2013-07-23 International Business Machines Corporation Lithographic error reduction by pattern matching
US8661393B2 (en) 2012-06-28 2014-02-25 Freescale Semiconductor, Inc. Method for analyzing placement context sensitivity of standard cells
US20140358830A1 (en) * 2013-05-30 2014-12-04 Synopsys, Inc. Lithographic hotspot detection using multiple machine learning kernels
EP2871588A1 (en) 2013-11-12 2015-05-13 Synopsys, Inc. Method for circuit design pattern recognition in a circuit description, system and computer program product
US10831964B2 (en) * 2014-09-11 2020-11-10 Synopsys, Inc. IC physical design using a tiling engine
US9171127B1 (en) * 2014-10-08 2015-10-27 United Microelectronics Corp. Layout generating method
CN106447094A (zh) * 2016-09-12 2017-02-22 北京邮电大学 一种热点内容预测的方法及装置
US10042973B2 (en) * 2016-09-30 2018-08-07 Globalfoundries Inc. Expansion of allowed design rule space by waiving benign geometries
US10866506B2 (en) 2018-10-30 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Photo mask data correction method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060085772A1 (en) * 2004-10-15 2006-04-20 Youping Zhang Model-based pattern characterization to generate rules for rule-model-based hybrid optical proximity correction
US20070006114A1 (en) * 2005-05-20 2007-01-04 Cadence Design Systems, Inc. Method and system for incorporation of patterns and design rule checking
TW200719396A (en) * 2005-08-25 2007-05-16 Toshiba Kk Pattern verification method, program thereof, and manufacturing method of semiconductor device
US20070198958A1 (en) * 2006-02-17 2007-08-23 Zong Wu Tang Method and apparatus for using a database to quickly identify and correct a manufacturing problem area in a layout
TW200739377A (en) * 2005-12-02 2007-10-16 Gauda Inc Optical proximity correction on hardware or software platforms with graphical processing units

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003322945A (ja) * 2002-05-01 2003-11-14 Mitsubishi Electric Corp レイアウトパターンデータの補正装置
JP4357287B2 (ja) * 2003-12-18 2009-11-04 株式会社東芝 修正指針の発生方法、パターン作成方法、マスクの製造方法、半導体装置の製造方法及びプログラム
US7653892B1 (en) * 2004-08-18 2010-01-26 Cadence Design Systems, Inc. System and method for implementing image-based design rules
JP4768251B2 (ja) * 2004-11-01 2011-09-07 株式会社東芝 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法
KR101275682B1 (ko) * 2005-04-26 2013-06-17 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법 및 반도체 제조용 마스크, 광 근접 처리 방법
US7458060B2 (en) * 2005-12-30 2008-11-25 Lsi Logic Corporation Yield-limiting design-rules-compliant pattern library generation and layout inspection
US7703067B2 (en) * 2006-03-31 2010-04-20 Synopsys, Inc. Range pattern definition of susceptibility of layout regions to fabrication issues
US7765515B2 (en) * 2007-02-03 2010-07-27 Anchor Semiconductor, Inc. Pattern match based optical proximity correction and verification of integrated circuit layout

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060085772A1 (en) * 2004-10-15 2006-04-20 Youping Zhang Model-based pattern characterization to generate rules for rule-model-based hybrid optical proximity correction
US20070006114A1 (en) * 2005-05-20 2007-01-04 Cadence Design Systems, Inc. Method and system for incorporation of patterns and design rule checking
TW200719396A (en) * 2005-08-25 2007-05-16 Toshiba Kk Pattern verification method, program thereof, and manufacturing method of semiconductor device
TW200739377A (en) * 2005-12-02 2007-10-16 Gauda Inc Optical proximity correction on hardware or software platforms with graphical processing units
US20070198958A1 (en) * 2006-02-17 2007-08-23 Zong Wu Tang Method and apparatus for using a database to quickly identify and correct a manufacturing problem area in a layout

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
H. Yao, S. Sinha, J. Xu, C. Chiang, Y. Cai and X. Hong, "Efficient range pattern matching algorithm for process-hotspot detection", IET Circuits Devices Systems, February 2008, pp. 2-15. *

Also Published As

Publication number Publication date
CN101681393B (zh) 2014-05-07
CN101681393A (zh) 2010-03-24
US8578313B2 (en) 2013-11-05
US20090271749A1 (en) 2009-10-29
TW201001213A (en) 2010-01-01
WO2009131775A1 (en) 2009-10-29

Similar Documents

Publication Publication Date Title
TWI493369B (zh) 產生用來執行基於圖案剪輯之自動佈局驗證的基於圖案剪輯之熱點資料庫之方法及系統以及非暫時性電腦可讀取的儲存媒體
US11132491B2 (en) DRC processing tool for early stage IC layout designs
KR102401892B1 (ko) 에지 공차 및 불완전한 사양을 고려한 ｄｒｃ-기반 핫스폿 검출
US8037428B2 (en) Method and system for post-routing lithography-hotspot correction of a layout
US8713486B2 (en) High performance design rule checking technique
US8566754B2 (en) Dual-purpose perturbation engine for automatically processing pattern-clip-based manufacturing hotspots
US8601419B1 (en) Accurate process hotspot detection using critical design rule extraction
US7934174B2 (en) Method and apparatus for using a database to quickly identify and correct a manufacturing problem area in a layout
US7191428B2 (en) Centerline-based pinch/bridge detection
US20090291512A1 (en) Semiconductor device pattern verification method, semiconductor device pattern verification program, and semiconductor device manufacturing method
JP2006252544A (ja) 生産性を高めた集積回路の設計システム
KR20150089938A (ko) 집적 회로의 레이아웃을 생성하기 위한 방법, 컴퓨터 시스템 및 컴퓨터-판독가능 저장 매체
TWI571701B (zh) 偵測微影熱點的方法
TWI514068B (zh) 基於上下文感知圖案之自動化設計佈局圖案校正之方法及設備
US20110145772A1 (en) Modular Platform For Integrated Circuit Design Analysis And Verification
Roseboom et al. Automated full-chip hotspot detection and removal flow for interconnect layers of cell-based designs
US9965579B2 (en) Method for designing and manufacturing an integrated circuit, system for carrying out the method, and system for verifying an integrated circuit
US20110145770A1 (en) Device Annotation
US8452075B2 (en) Range pattern matching for hotspots containing vias and incompletely specified range patterns
US8910090B2 (en) Methods involving pattern matching to identify and resolve potential non-double-patterning-compliant patterns in double patterning applications
US10401837B2 (en) Generating risk inventory and common process window for adjustment of manufacturing tool
US8161426B2 (en) Method and system for sizing polygons in an integrated circuit (IC) layout
Agarwal et al. Design driven patterning optimizations for low K 1 lithography
Balasinski et al. DfM at 28 nm and Beyond