CN101681393A - 用于布局验证的基于模式片断的热点数据库系统 - Google Patents

用于布局验证的基于模式片断的热点数据库系统 Download PDF

Info

Publication number
CN101681393A
CN101681393A CN200980000251A CN200980000251A CN101681393A CN 101681393 A CN101681393 A CN 101681393A CN 200980000251 A CN200980000251 A CN 200980000251A CN 200980000251 A CN200980000251 A CN 200980000251A CN 101681393 A CN101681393 A CN 101681393A
Authority
CN
China
Prior art keywords
pattern
segment
pattern segment
focus
change scope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980000251A
Other languages
English (en)
Other versions
CN101681393B (zh
Inventor
Z·唐
D·张
A·米罗斯拉维斯基
S·辛哈
徐静雨
K·Y·克万
K·A·贝奥德特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synopsys Inc
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of CN101681393A publication Critical patent/CN101681393A/zh
Application granted granted Critical
Publication of CN101681393B publication Critical patent/CN101681393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明的一个实施例提供了一种产生基于模式片断的热点数据库用于执行自动的基于模式片断的布局验证的系统。在操作期间，系统接收指定在布局中要避免的制造热点的模式片断列表，其中每个模式片断包括一组相互邻近的几何形状。接下来，对于每个模式片断，系统干扰模式片断以为组成几何形状组确定第一变更范围，其中被干扰的模式片断不再导致制造热点。然后系统从第一变更范围提取用于校正模式片断的一组校正指导描述。随后，系统在基于模式片断的热点数据库中存储该模式片断以及该组校正指导描述。

Description

用于布局验证的基于模式片断的热点数据库系统
技术领域
本发明的实施例主要涉及半导体制造。更具体地，本发明的实施例涉及用于识别集成电路(IC)芯片布局中对制造错误敏感的位置的方法和系统。
背景技术
IC制造技术的进步已经使IC芯片上的最小特征尺寸不断减小。事实上，当前的最小特征尺寸比常规光成像系统中使用的光的波长小。因此，在设计的布局和实际制造的电路元件外形之间越来越难获得合理的保真度，其通常表示为分辨率和焦深。现有的刻线分辨率增强技术(RET)，如光学邻近校正(OPC)、相移掩模(PSM)，以及亚分辨率辅助特征(SRAF)变得不足以解决纳米级的制造问题。
关注可制造性的物理设计，其在物理设计过程中既考虑产量又考虑可靠性，在连接纳米级制造过程中的设计和制造之间的差距中变得日益重要。很多产量和可靠性问题可归结于某些布局配置，称为“工艺热点”或“热点”，其对工艺问题，如应力和光刻工艺波动敏感。因此希望识别和去除这些工艺热点配置以及用更加产量友好的配置代替它们。
常规地，布局设计工程师使用制造者提供的设计规则来表示局部的工艺热点。典型的设计规则检查员可检测布局中的这种工艺热点，这有助于对工艺热点进行校正以服从规则。但是，设计规则不足以检测占据较大布局区域(例如|x|μm2的区域)的一组紧密布局的对象引起的工艺热点。注意，这些“大”的热点典型地由“邻近效应”引起，它是来自相互邻近的一组几何形状的特殊布局配置的聚集的物理效应(可包括光刻效应和机械应力效应)。因为邻近效应涉及的工艺复杂度，这些邻近效应导致的热点不能被一组设计规则有效地说明。
为了解决这个问题，制造者引入了一种称为“模式片断”的新型的热点描述技术。注意，不使用设计规则，模式片断提供可引起工艺热点的布局配置的直接图像基于的表示。注意，制造者可例行地发布新的“模式片断”，使设计者能用它们检测热点。因此，设计者可使用模式匹配技术识别设计布局中的这些模式片断。
遗憾的是，修改布局以解决识别的基于模式片断的热点的自动技术典型地对设计者不可用。注意，模式片断本身不足以让设计者对识别的热点做出校正的决定。这是因为每个热点是由与全部模式片断相关的邻近效应引起的，以及热点图像不指明需要改变哪一个组成的几何形状以去除或减少热点的程度。
因此，需要一种当识别出热点时自动校正布局中基于模式片断的热点的技术。
发明内容
本发明的一个实施例提供了一种产生基于模式片断的热点数据库用于执行自动的基于模式片断的布局验证的系统。在操作期间，系统接收指定在布局中要避免的制造热点的模式片断列表，其中每个模式片断包括一组相互邻近的几何形状。接下来，对于每个模式片断，系统干扰模式片断以便为组成的几何形状组确定第一变更范围，其中被干扰的模式片断不再导致制造热点。然后系统从第一变更范围提取用于校正模式片断的一组校正指导描述。随后，系统在基于模式片断的热点数据库中存储该模式片断以及该组校正指导描述。
在对此实施例的一个变更中，系统从IC制造者接收模式片断列表。
在对此实施例的一个变更中，通过干扰几何形状组中的每个几何形状确定几何形状的变更范围，系统干扰模式片断以确定第一变更范围，其中被干扰的模式片断不再导致制造热点。
在对此实施例的一个变更中，在干扰模式片断时，系统确定对于相关的几何形状组的第二变更范围，其中被干扰的模式片断保持制造热点。
在对此实施例的又一个变更中，通过干扰几何形状组中的每个几何形状确定几何形状的变更范围，系统干扰模式片断以确定第二变更范围，其中被干扰的模式片断保持制造热点。
在对此实施例的一个变更中，系统使用基于模式片断的热点数据库用于布局验证。具体地，系统接收用于验证的布局。接下来，通过对基于模式片断的热点数据库中每个存储的模式片断执行模式匹配，系统识别布局中的一个或多个制造热点。接下来，对于每个识别的热点，系统取回与基于模式片断的热点数据库中匹配的模式片断相关的一组校正指导描述。然后系统使用该组校正指导描述校正识别的热点。
在对此实施例的又一个变更中，通过识别既与存储的模式片断相似又落在与存储的模式片断相关的第二变更范围中的模式，系统识别制造热点。
在又一个变更中，系统通过使用范围模式匹配(RPM)技术识别制造热点。
在对此实施例的一个变更中，系统从第一变更范围提取一组校正指导描述，通过：识别来自第一变更范围的几何形状组的变更的多个组合；对每个识别的组合计算得分，其衡量对相应的制造热点的校正程度；以及组合变更的多个组合与相关的得分以获得该组校正指导描述。
在对此实施例的一个变更中，在干扰模式片断以确定第一变更范围时，系统识别违反一组预定的设计规则的几何形状组的第三变更范围。系统随后从第一和第二变更范围排除第三变更范围。
在对此实施例的一个变更中，系统在干扰模式片断之前使用合并技术将模式片断列表分类为减少的一组模式片断。
附图说明
图1所示为集成电路设计和制造中的各种阶段。
图2所示为根据本发明的一个实施例的基于模式片断的布局验证系统。
图3所示为指定桥接热点的示例模式片断。
图4所示为根据本发明的一个实施例的处理制造者提供的模式片断以产生校正指导描述的流程图。
图5所示为合并示例的一对原始模式片断的过程。
图6所示为根据本发明的一个实施例的干扰模式片断以确定校正指导描述的过程的流程图。
图7所示为根据本发明的一个实施例的干扰模式片断以确定一组校正指导描述的示例过程。
图8所示为根据本发明的一个实施例的执行基于模式片断的布局验证的过程的流程图。
具体实施方式
给出下列说明是为了使本领域技术人员能实现和使用本发明，且在特定应用及其需求的上下文中提供。对所公开的实施例的各种修改对本领域技术人员将是明显的，以及此处限定的总体原则可应用于其他实施例和应用而不脱离本发明的精神和范围。因此，本发明不限于示出的实施例，而是与权利要求的最宽范围相一致。
在此详细说明书中描述的数据结构和代码典型地存储在计算机可读存储介质上，它可以是可存储计算机系统可用的代码和/或数据的任何设备或介质。这包括但不限于，易失存储器、非易失存储器、磁和光存储设备如磁盘驱动器、磁带、CD(压缩盘)、DVD(数字多用途盘或数字视频盘)，或者已知或将来开发的能够存储计算机可读介质的其他介质。
概述
图1所示为集成电路设计和制造中的各种阶段。过程开始于产生产品概念(阶段100)，其使用电子设计自动化(EDA)软件设计过程实现(阶段110)。当设计完成时，可以投片(阶段140)。投片之后，制造过程结束(阶段150)，以及执行封装和组装过程(阶段160)，最后导致完成的芯片(阶段170)。
EDA软件设计过程(阶段110)转而包括阶段112-130，下面说明它。注意，此设计流程描述仅用于举例说明。此说明不是要限制本发明。例如，实际的集成电路设计可能需要设计者以与此处所述顺序不同的顺序执行设计阶段。下列讨论提供了设计过程中阶段的更多细节。
系统设计(阶段112)：设计者描述要实现的功能。他们也可执行假设分析规划以细化功能、核查成本。在这个阶段可发生硬件-软件架构分离。在这个步骤可使用的SYNOPSYS公司的示例EDA软件产品包括MODEL
Figure A20098000025100111
SYSTEM
Figure A20098000025100112
和产品。
逻辑设计和功能验证(阶段114)：在这个阶段，编写用于系统中模块的VHDL或Verilog代码以及针对功能准确性检查设计。更具体地，检查设计以保证它产生正确的输出。在这个步骤可使用的SYNOPSYS公司的示例EDA软件产品包括
Figure A20098000025100114
Figure A20098000025100115
和
Figure A20098000025100116
产品。
综合和设计(阶段116)：这里，VHDL/Verilog可被转化成网表。可针对目标技术优化网表。而且，可设计和实现测试以检查完成的芯片。在这个阶段可使用的SYNOPSYS公司的示例EDA软件产品包括DESIGN
Figure A20098000025100117
PHYSICAL
Figure A20098000025100118
TEST
Figure A20098000025100119
POWER
Figure A200980000251001110
FPGA
Figure A200980000251001112
和
Figure A200980000251001113
产品。
网表验证(阶段118)：在这个阶段，针对与定时限制兼容性以及与VHDL/Verilog源代码一致性检查网表。在这个阶段可使用的SYNOPSYS公司的示例EDA软件产品包括
Figure A20098000025100121
Figure A20098000025100122
和
Figure A20098000025100123
产品。
设计规划(阶段120)：这里，针对定时和顶级路由构造和分析芯片的总体平面布置图。在这个阶段可使用的SYNOPSYS公司的示例EDA软件产品包括
Figure A20098000025100124
和IC
Figure A20098000025100125
产品。
物理实现(阶段122)：放置(定位电路元件)和路由(连接电路元件)发生在这个阶段。在这个阶段可使用的SYNOPSYS公司的示例EDA软件产品包括
Figure A20098000025100126
和IC产品。
分析和提取(阶段124)：在这个阶段，在晶体管级验证电路功能；而这允许假设分析细化。在这个步骤可使用的SYNOPSYS公司的示例EDA软件产品包括
Figure A20098000025100128
Figure A20098000025100129
和
Figure A200980000251001210
产品。
物理验证(阶段126)：在这个阶段，检查设计以保证制造、电事项、光刻事项和线路的正确性。在这个阶段可使用的SYNOPSYS公司的示例EDA软件产品包括
Figure A200980000251001211
产品。
分辨率增强(阶段128)：这个阶段包括布局的几何操作以提高设计的可制造性。在这个阶段可使用的SYNOPSYS公司的示例EDA软件产品包括
Figure A200980000251001212
和
Figure A200980000251001213
产品。
DFM兼容性验证(阶段129)：在这个阶段，检查设计(掩模布局)以保证制造、电事项、机械应力事项、光刻事项和线路的正确性。在这个阶段可使用的SYNOPSYS公司的示例EDA软件产品包括PRIME
Figure A200980000251001214
产品。
掩模数据准备(阶段130)：这个阶段提供“投片(tape-out)”数据用于产生掩模以产生完成的芯片。在这个阶段可使用的SYNOPSYS公司的示例EDA软件产品包括系列产品。
在上述一个或多个阶段中可使用本发明的实施例。具体地，在物理实现阶段122、物理验证阶段126和DFM兼容性验证阶段129中可使用本发明的一个实施例。
基于模式片断的布局验证环境
图2所示为根据本发明的一个实施例，基于模式片断的布局验证系统200。系统200与制造者202、模式片断处理工具204、模式片断数据库206、热点检测工具208和布局设计者210相关。
在操作中，制造者202提供模式片断列表212，它指定在布局中要避免的制造热点。注意，制造者202可通过将列表印刷在用户手册中、GUI输入或作为铸造验证工具输出提供该列表。注意，模式片断列表212可以被加密，使得仅授权的用户可解密该模式片断。还应注意，这个模式片断列表典型地是制造者特有的，因为模式片断是从特定的制造工具产生的。
图3所示为指定桥接热点的示例模式片断300。注意模式片断300包括边界框312中的5个对象302-310。桥接热点314标记在对象302与308之间的缝隙中或附近。注意，这个桥接热点可使对象302和308当被印刷到晶片上时连接，因此导致短路。还注意，这个桥接热点可能不被检测为违反设计规则或另一限制违反。相反，桥接热点314是由热点314附近的一组几何形状的特殊配置引起的“邻近效应”导致的。从制造者的观点来看，这个邻近效应可以是单独效应(如来自这组几何形状的每个组成几何形状的光刻效应和应力效应)的聚集。因此，很难通过一组设计规则描述图3中的桥接热点。注意，其他模式片断可包括比模式片断300更大或更小的一组几何形状。
再参考图2，模式片断列表212成为模式片断处理工具204的输入。在一些实施例中，在模式片断处理工具204的输入的模式描述语言接口213被用来将每个基于图像的模式片断转换成模式片断处理工具204可操作的数学表示。
在本发明的一些实施例中，模式片断处理工具204包括用于通过使用合并技术使模式片断列表212合并成减少的组的模式片断合并工具214。注意来自制造者的模式片断列表典型地包括不相同但相似的模式片断。在很多情况下，这种模式片断与同一类型的热点相关。模式片断合并工具214配置为识别这些相似的模式片断并将它们合并成单个代表性的模式片断。在一些实施例中，模式片断合并工具214还将模式片断列表212分类成一组类别。下面结合图4详细说明模式片断合并工具214的操作。
模式片断处理工具204还包括用于产生用于模式片断列表的“校正指导描述”的模式干扰工具216，其中校正指导描述包括一个或多个校正建议，其可用于校正对应的模式片断以去除相关的热点或降低热点严重性。模式片断处理工具204还可创建数据结构“patternClip”，其中patternClip的每个实例包括有区别的模式片断和模式干扰工具216产生的相应的校正指导描述。
更具体地，模式干扰工具216配置为干扰输入模式片断中的组成几何形状组以确定该组几何形状的第一变更范围，其中被干扰的模式片断不再导致制造热点。在一些实施例中，模式干扰工具216还确定该组几何形状的第二变更范围，其中被干扰的模式片断保持有效的热点。模式干扰工具216然后根据第一变更范围产生校正建议，其可用于校正相应的热点。下面结合图4和图6详细说明模式干扰工具216。注意，模式干扰工具216还接收一组限制218，其可包括在模式干扰过程中不能违反的设计限制。
模式片断处理工具204将模式片断与相应的校正指导描述一起输出，并将它们存储在模式片断数据库206中。注意，当客户查询存储的模式片断时，模式片断数据库206可返回请求的模式片断和相关的校正指导描述。
模式片断数据库206耦合到客户侧热点检测工具208，其配置为对输入布局执行布局验证。更具体地，热点检测工具208可检测给定布局中基于模式片断的热点。如图2所示，热点检测工具208从布局设计者210接收设计布局220。在验证操作期间，热点检测工具208可访问模式片断数据库206以取回存储在数据库206中的模式片断和相关的校正指导描述。然后热点检测工具208扫描输入布局，使用模式匹配或模式识别技术找到数据库206中每个模式片断的匹配。目标布局中每个匹配构成一个布局热点。当检测到热点时，热点检测工具208可将设计特征标记为布局中的违规。在本发明的一些实施例中，一旦热点被标识，热点检测工具208可取回与匹配的模式片断相关的校正指导说明，以及可执行运行时或离线校正过程以去除布局中的热点，或降低热点严重性。下面结合图6详细说明热点检测工具208的操作。注意，热点检测工具208可将设计布局220的清除模式片断热点的版本返回到布局设计者210。
处理收到的模式片断的过程
图4所示为根据本发明的一个实施例的处理制造者提供的模式片断以产生校正指导描述的流程图。
在操作期间，系统从制造者接收原始模式片断列表，其中每个模式片断指定在布局中要避免的制造热点(步骤402)。每个模式片断包括包含在边界框中的一组二维(2D)几何形状。在一些实施例中，模式片断(即，相关的边界框)可具有尺寸约为1×1μm2。但是，它们的尺寸也可大于或小于1×1μm2。在一个实施例中，模式片断在每个方向具有至少2-3个节距的宽度。
收到这组模式片断时，系统通过合并该组模式片断将模式片断列表分类成减少的一组模式片断(步骤404)。注意，当制造者公布新的模式片断时，它们典型地是未被合并或分类成一组类别的“原始”模式片断。换句话说，多个原始的模式片断可具有相似或基本相同的配置，会导致同一类型的热点。在一些实施例中，通过从它们提取共同特征，多个相似的原始模式片断可合并成一个模式片断，以及然后处理过的原始模式片断可从列表中去除。
注意，使用合适的模式匹配技术，被合并的模式片断可用于识别模式布局中任一去除的原始模式片断。因此，使用合并的模式片断代表多个相似的原始模式片断可节省存储空间和计算资源，因为在后续的布局验证过程中，仅存储和使用减少的一组模式片断。
例如，图5所示为合并示例的一对原始模式片断502和504的过程。注意，两个模式片断都包括相似配置的3个相似的几何形状。更具体地，这个配置创建了邻近效应，它在对应的垂直线段506和508上标记“X”的位置可导致“收缩”热点。注意，原始模式片断502与504之间的差异(如，几何形状510和512上加宽的线末端)与模式片断的总尺寸相比是相当小的。因此，这两个模式片断可合并成单个模式片断514，其可被分类成收缩热点。于是可丢弃原始模式片断502和504。注意，模式片断514保留模式片断502和504中的那些共同特征，同时去除模式片断502与504之间的一些差异。还注意，通过使用模式匹配技术，模式片断514可用于识别布局中类似于原始模式片断502和504的模式。
参考图4，但是在本发明的一些实施例中，步骤404是可选的，使得这组输入模式片断可不被合并。
合并和分类原始模式片断列表之后，系统对每个模式片断执行干扰操作以确定用于每个模式片断的校正指导描述(步骤406)。在本发明的一些实施例中，这个干扰操作还确定每个模式片断的变更范围，其中模式片断保持有效的热点。下面结合图6详细说明干扰操作406。
在产生校正指导描述和可选地产生这组模式片断的有效热点范围之后，系统将模式片断和这组校正指导描述存储在模式片断热点数据库中(步骤408)。在一些实施例中，系统将每个模式片断和相关的校正指导描述作为条目存储在数据库中“patternClip”数据结构中。
注意，模式片断热点数据库通过接收新的基于模式片断的热点和相关的校正指导描述可持续增长。一旦建立，存储的模式片断和相关的校正指导描述可被迅速查询和取回用于布局验证和其他用途。
干扰模式片断的过程
图6所示为根据本发明的一个实施例的干扰模式片断以确定校正指导描述的过程的流程图。
在操作期间，系统识别模式片断中的组成几何形状组(步骤602)。在一些实施例中，这个组成几何形状组是模式片断边界框中整个几何形状组。在其他实施例中，组成几何形状组包括紧邻热点的几何形状，其可以是边界框中几何形状的子集。例如，在图3中，组成几何形状组包括模式片断300中全部5个对象302到310。
系统还接收一组设计限制(步骤604)。在一些实施例中，这组限制包括设计规则检查限制(DRC)、光刻兼容性检查限制(LCC)、应力限制、定时限制和其他设计限制。注意，在干扰过程中检查这些限制以保证不损害设计完整性。更具体地，当干扰这组几何形状时检查这些限制。如果发现变更范围违反这些限制之一，这个范围不用于热点校正指导或不作为有效热点范围。
接下来，对于组成几何形状组中的每个，系统标识对于几何形状可改变的一组变量(步骤606)。更具体地，系统首先识别形成几何形状的多边形的一组边沿和/或部分，以及根据这些边沿和部分确定可从其初始位置移动的那些。例如，图5中的中间矩形516具有2个可移动边沿518和520。矩形522具有3个可移动边沿524、526和528。类似地，矩形530具有可移动边沿532、534和536。每个可移动边沿可用一个变量表示，例如，x1表示边沿518，以及x2表示边沿520。更具体地，每个变量表示从模式片断的初始位置移动的距离。因此，在其初始位置具有“0”值。注意，每个可移动边沿的移动方向典型地垂直于该边沿。例如，通过按箭头的方向移动对象516上边沿518，对象516和522之间的缝隙可增加或减少。在以下讨论中，使用规定：向左或向下移动用相关变量的负值表示，而向右或向上移动用相关变量的正值表示。
在一些实施例中，系统可使用“模式描述语言”自动描述模式片断中的这组几何形状。更具体地，模式描述语言提供这组几何形状的数学表示(例如，边沿的宽度和位置)以及在这组几何形状中的相对位置。而且，系统可使用“范围描述语言”自动描述这组几何形状的变更范围。注意，范围描述语言可提供这组几何形状的变更的数学表示(例如，可移动边沿的变更范围)。范围描述语言的更多细节提供在2006年3月31日提交的美国专利申请No.11/394,466中，其名称为“A Range Pattern Definition ofSusceptibility of Layout Regions to Fabrication Issues”，发明人为Subarnarekha Sinha和Charles C.Chiang，通过引用结合于此。注意，模式描述语言和范围描述语言共同提供执行干扰操作的技术。
回到图6，系统接下来干扰用于组成几何形状组的一组变量，以确定可去除相关的热点或降低热点严重性的变量的第一变更范围(步骤608)。更具体地，系统在变量的初始值附近的不同范围中改变给定的几何形状的每个识别的变量。注意，对这组几何形状的任一改变导致修改的模式片断。对于每个变更范围，系统测试以确定修改的模式片断是否不再导致热点。在一些实施例中，系统可对修改的模式片断应用光刻模型用于可印刷性测试。在改变变量时，系统还可对照限制测试变更范围。例如，对于测试应力限制，系统可对修改的模式片断应用应力模型并计算在一些预定位置，如几何形状中的拐角或弯曲的应力。那些违反限制的变更范围被排除在第一变更范围之外。注意，可去除或减少热点，通过：改变单个几何形状中的单个变量，改变单个几何形状中的多个变量，改变多个几何形状中每一个中的单个变量，或者改变多个几何形状中每一个中的多个变量。
在一些实施例中，当干扰一组几何形状中识别的变量时，系统还确定用于该变量的第二变更范围，其中被干扰的模式片断保持热点。在一些实施例中，系统可使用范围模式匹配(RPM)技术发现有效热点的范围。RPM技术的详细描述提供在2007年4月11日提交的美国专利申请No.11/786,683中，其名称为“Range PatternMatching for Hotspots Containing Vias and Incompletely SpecifiedRange Patterns”，发明人为Jingyu Xu，Subarnarekha Sinha和CharlesC.Chiang，通过引用结合于此。注意，用于热点校正的第一变更范围和用于有效热点的第二变更范围是互斥的。
系统接下来从第一变更范围产生多个组合，其中每个组合提供用于热点校正的唯一解决方案(步骤610)。注意，这些组合可包括：单个几何形状上的单个变量范围，单个几何形状上的多个变量范围，多个几何形状上的多个变量范围。注意，当这些组合中的每一个被应用到初始模式片断时，可将热点校正到不同的程度。例如，一些可导致完全去除热点，而其他仅降低热点严重性。然后系统对每个组合计算分数以衡量对热点的校正程度(步骤612)。在一些实施例中，系统使用一组预定的准则计算分数。
最后，系统对变更的多个组合与相关的分数进行组合，以获得用于模式片断的一组校正指导描述(步骤614)。然后这组校正指导描述与模式片断一起存储在数据库中。
图7所示为根据本发明的一个实施例的干扰模式片断700以确定一组校正指导描述的示例过程。注意，模式片断700没有DRC错误。
更具体地，模式片断700包括3条相邻的水平线对象702、704和706，其中中间线对象704比顶部和底部的线对象702和706向右延伸得更远。注意每个线对象的几何形状可由3个边沿表示：对象702的边沿a1(顶部)、a2(末端)和a3(底部)；对象704的边沿b1(顶部)、b2(末端)和b3(底部)；以及对象706的边沿c1(顶部)、c2(末端)和c3(底部)。3个线对象的配置创建邻近效应，它可导致线对象704上标记“X”的位置的光刻热点。更具体地，这是“收缩”热点，可导致线对象704断开连接，因此当印刷到晶片上时导致断路。
在操作期间，系统试图干扰与一组边沿：a1、a2、a3、b1、b2、b3、c1、c2和c3相关的一组变量。注意，图7中每个变量旁边的箭头表示变量在干扰期间移动的方向。例如，边沿a1可向上或下移动，而边沿b2可向左或右移动。但是，系统确定移动a1、a3、b1、b3、c1和c3将违反DRC限制。因此，仅剩下a2、b2和c2被干扰。系统还确定移动b2对校正热点没有效果。因此，仅剩下a2和c2被改变。
当干扰a2和c2时，系统确定对两个变量在范围[-20nm，20nm]，热点保持有效。因此，这些变更范围可用于识别布局中相似的热点。接下来，系统确定延长a2或者c2超过40nm(向右)违反DRC限制。另一方面，当a2和c2在范围[20nm，40nm]中变化时，热点可被校正。例如，通过选择a2＝21nm和/或c2＝21nm，热点可被校正。系统随后识别这些改变的不同组合，并对于仅改变a2、仅改变c2、或者a2和c2都改变计算分数。注意，在这个例子中，可确定单独改变a2和c2导致相同的热点校正分数，它比同时改变两个变量的分数低。系统接下来将校正分数和相应的变更组合以形成一组校正指导描述：(1)a2＝21nm(不改变其他变量)；(2)c2＝21nm(不改变其他变量)；以及(3)a2＝21nm且c2＝21nm(不改变其他变量)。
注意，上述过程是为了举例说明干扰过程以识别校正指导描述和有效热点范围，并非旨在限制怎样执行干扰过程。
基于模式片断的布局验证过程
图8所示为根据本发明的一个实施例的执行基于模式片断的布局验证的过程的流程图。
在操作期间，系统接收用于验证设计布局(步骤802)。接下来，系统从模式片断热点数据库取回存储的基于图像的模式片断(步骤804)。然后系统使用模式匹配/模式识别技术识别给定的设计布局中模式片断的匹配并将匹配的特征标记为热点(步骤806)。
在一些实施例中，系统使用范围模式匹配(RPM)技术识别给定布局中模式片断的匹配。注意，常规技术是基于精确的模式表示。但是，实际的模式配置通常在布局之间或在布局的不同区域之间改变。为了捕获这些改变，通常需要系统存储大量相似、精确的模式表示。RPM技术模式通过限定热点模式的几何形状参数，如长度、宽度和间隔范围，可有效地代表一组相似的模式。因此，通过执行范围模式匹配而不是精确模式匹配，系统可以有效提高热点检测性能同时降低计算资源上的负担。
接下来，系统确定是否已检测到布局中的一个或多个热点(步骤808)。如果不是，系统回到步骤804从数据库取回下一个存储的模式片断。
否则，对于每个识别的热点，系统从模式片断热点数据库取回与模式片断相关的一组校正指导描述(步骤810)。注意，这组校正指导描述可以用模式描述语言和/或范围描述语言表示。系统随后基于这组校正指导描述对识别的热点执行设计校正(步骤812)。
这时，系统确定布局是否已检查了数据库中的全部模式片断(步骤814)。如果不是，系统返回步骤804取回数据库中下一个存储的模式片断，重复步骤806到814。最后，当已处理完全部存储的模式片断，系统向布局设计者返回验证过的布局，它没有基于模式片断的热点(步骤816)。注意，上述布局验证过程可按完全自动的方式执行(通过常规的数据库操作)不用设计者手工提供模式片断和相关的校正指导描述。
本发明的实施例的上述说明仅用于举例说明。并非穷举或将本发明限制为所公开的形式。因此，很多修改和变更对本领域技术人员是明显的。此外，上述公开不是要限制本发明。本发明的范围由所附权利要求限定。

Claims (24)

1.一种产生基于模式片断的热点数据库用于执行自动的基于模式片断的布局验证的方法，所述方法包括：
接收指定在布局中要避免的制造热点的模式片断列表，其中每个模式片断包括一组相互邻近的几何形状；
对于每个模式片断，
干扰模式片断以为组成几何形状组确定第一变更范围，其中被干扰的模式片断不再导致制造热点；
从第一变更范围提取校正指导描述组用于校正模式片断；以及
在基于模式片断的热点数据库中存储模式片断以及校正指导描述组。
2.根据权利要求1所述的方法，其中接收模式片断列表包括从IC制造者接收模式片断列表。
3.根据权利要求1所述的方法，其中干扰模式片断以确定第一变更范围包括干扰几何形状组中的每个几何形状以确定几何形状的变更范围，其中被干扰的模式片断不再导致制造热点。
4.根据权利要求1所述的方法，其中当干扰模式片断时，所述方法还包括：确定对于相关的几何形状组的第二变更范围，其中被干扰的模式片断保持制造热点。
5.根据权利要求4所述的方法，其中干扰模式片断确定第二变更范围包括：干扰几何形状组中的每个几何形状以确定几何形状的变更范围，其中被干扰的模式片断保持制造热点。
6.根据权利要求1所述的方法，其中所述方法还包括：
接收用于验证的布局；
通过对基于模式片断的热点数据库中每个存储的模式片断执行模式匹配，识别布局中的一个或多个制造热点；
对于每个识别的热点，取回与基于模式片断的热点数据库中匹配的模式片断相关的校正指导描述组；
使用校正指导描述组校正识别的热点。
7.根据权利要求6所述的方法，其中识别制造热点包括：识别既与存储的模式片断相似又落在与存储的模式片断相关的第二变更范围中的模式。
8.根据权利要求6所述的方法，其中识别制造热点包括使用范围模式匹配(RPM)技术。
9.根据权利要求1所述的方法，其中从第一变更范围提取校正指导描述组包括：
识别来自第一变更范围的几何形状组的变更的多个组合；
对每个识别的组合计算得分，其衡量对相应的制造热点的校正程度；以及
组合变更的多个组合与相关的得分以获得校正指导描述组。
10.根据权利要求1所述的方法，其中当干扰模式片断以确定第一变更范围时，所述方法还包括：
识别违反一组预定的设计规则的几何形状组的第三变更范围；以及
从第一和第二变更范围排除第三变更范围。
11.根据权利要求1所述的方法，其中在干扰模式片断之前，所述方法还包括使用合并技术将模式片断列表分类成减少的一组模式片断。
12.一种存储指令的计算机可读存储介质，当指令被计算机执行时导致计算机执行产生基于模式片断的热点数据库用于执行自动的基于模式片断的布局验证的方法，所述方法包括：
接收指定在布局中要避免的制造热点的模式片断列表，其中每个模式片断包括一组相互邻近的几何形状；
对于每个模式片断，
干扰模式片断以为组成几何形状组确定第一变更范围，其中被干扰的模式片断不再导致制造热点；
从第一变更范围提取校正指导描述组用于校正模式片断；以及
在基于模式片断的热点数据库中存储模式片断以及校正指导描述组。
13.根据权利要求12所述的计算机可读存储介质，其中接收模式片断列表包括从IC制造者接收模式片断列表。
14.根据权利要求12所述的计算机可读存储介质，其中干扰模式片断，以确定第一变更范围包括干扰几何形状组中的每个几何形状以确定几何形状的变更范围，其中被干扰的模式片断不再导致制造热点。
15.根据权利要求12所述的计算机可读存储介质，其中当干扰模式片断时，所述方法还包括确定对于相关的几何形状组的第二变更范围，其中被干扰的模式片断保持制造热点。
16.根据权利要求15所述的计算机可读存储介质，其中干扰模式片断确定第二变更范围包括干扰几何形状组中的每个几何形状以确定几何形状的变更范围，其中被干扰的模式片断保持制造热点。
17.根据权利要求12所述的计算机可读存储介质，其中所述方法还包括：
接收用于验证的布局；
通过对基于模式片断的热点数据库中每个存储的模式片断执行模式匹配，识别布局中的一个或多个制造热点；
对于每个识别的热点，取回与基于模式片断的热点数据库中匹配的模式片断相关的校正指导描述组；
使用校正指导描述组校正识别的热点。
18.根据权利要求17所述的计算机可读存储介质，其中识别制造热点包括识别既与存储的模式片断相似又落在与存储的模式片断相关的第二变更范围中的模式。
19.根据权利要求17所述的计算机可读存储介质，其中识别制造热点包括使用范围模式匹配(RPM)技术。
20.根据权利要求17所述的计算机可读存储介质，其中从第一变更范围提取校正指导描述组包括：
识别来自第一变更范围的几何形状组的变更的多个组合；
对每个识别的组合计算得分，其衡量对相应的制造热点的校正程度；以及
组合变更的多个组合与相关的得分以获得校正指导描述组。
21.根据权利要求12所述的计算机可读存储介质，其中当干扰模式片断以确定第一变更范围时，所述方法还包括：
识别违反一组预定的设计规则的几何形状组的第三变更范围；以及
从第一和第二变更范围排除第三变更范围。
22.根据权利要求12所述的计算机可读存储介质，其中在干扰模式片断之前，所述方法还包括：使用合并技术将模式片断列表分类成减少的一组模式片断。
23.一种产生基于模式片断的热点数据库用于执行自动的基于模式片断的布局验证的系统，包括：
接收机制，配置成接收指定在布局中要避免的制造热点的模式片断列表，其中每个模式片断包括一组相互邻近的几何形状；
干扰机制，配置成干扰模式片断以为组成几何形状组确定第一变更范围，其中被干扰的模式片断不再导致制造热点；
提取机制，配置成从第一变更范围提取校正指导描述组用于校正模式片断；以及
存储机制，配置成在基于模式片断的热点数据库中存储模式片断以及校正指导描述组。
24.根据权利要求23所述的系统，还包括：
接收机制，配置成接收用于验证的布局；
识别机制，配置成通过对基于模式片断的热点数据库中每个存储的模式片断执行模式匹配，识别布局中的一个或多个制造热点；
取回机制，配置成取回与基于模式片断的热点数据库中匹配的模式片断相关的校正指导描述组；
校正机制，配置成使用校正指导描述组校正识别的热点。
CN200980000251.7A 2008-04-24 2009-03-19 用于布局验证的基于模式片断的热点数据库系统 Active CN101681393B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/109,118 2008-04-24
US12/109,118 US8578313B2 (en) 2008-04-24 2008-04-24 Pattern-clip-based hotspot database system for layout verification
PCT/US2009/037614 WO2009131775A1 (en) 2008-04-24 2009-03-19 Pattern hotspot database system for layout verification

Publications (2)

Publication Number Publication Date
CN101681393A true CN101681393A (zh) 2010-03-24
CN101681393B CN101681393B (zh) 2014-05-07

Family

ID=40786819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980000251.7A Active CN101681393B (zh) 2008-04-24 2009-03-19 用于布局验证的基于模式片断的热点数据库系统

Country Status (4)

Country Link
US (1) US8578313B2 (zh)
CN (1) CN101681393B (zh)
TW (1) TWI493369B (zh)
WO (1) WO2009131775A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009007311A1 (en) * 2007-07-06 2009-01-15 Sagantec Israel Ltd Layout modification engine for modifying a circuit layout comprising fixed and free layout entities
NL2005523A (en) * 2009-10-28 2011-05-02 Asml Netherlands Bv Selection of optimum patterns in a design layout based on diffraction signature analysis.
WO2011051791A2 (en) 2009-10-30 2011-05-05 Synopsys, Inc. Method and system for lithography hotspot correction of a post-route layout
CN102054082B (zh) * 2009-10-30 2015-06-03 新思科技有限公司 后绕线布局的光刻热点的更正方法及装置
US8516406B1 (en) 2010-06-12 2013-08-20 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for smart pattern capturing and layout fixing
US8453089B2 (en) * 2011-10-03 2013-05-28 Globalfoundries Singapore Pte. Ltd. Method and apparatus for pattern adjusted timing via pattern matching
US8832621B1 (en) * 2011-11-28 2014-09-09 Cadence Design Systems, Inc. Topology design using squish patterns
US8495525B1 (en) 2012-03-20 2013-07-23 International Business Machines Corporation Lithographic error reduction by pattern matching
US8661393B2 (en) 2012-06-28 2014-02-25 Freescale Semiconductor, Inc. Method for analyzing placement context sensitivity of standard cells
US20140358830A1 (en) * 2013-05-30 2014-12-04 Synopsys, Inc. Lithographic hotspot detection using multiple machine learning kernels
EP2871588A1 (en) 2013-11-12 2015-05-13 Synopsys, Inc. Method for circuit design pattern recognition in a circuit description, system and computer program product
US10831964B2 (en) * 2014-09-11 2020-11-10 Synopsys, Inc. IC physical design using a tiling engine
US9171127B1 (en) * 2014-10-08 2015-10-27 United Microelectronics Corp. Layout generating method
CN106447094A (zh) * 2016-09-12 2017-02-22 北京邮电大学 一种热点内容预测的方法及装置
US10042973B2 (en) * 2016-09-30 2018-08-07 Globalfoundries Inc. Expansion of allowed design rule space by waiving benign geometries
US10866506B2 (en) 2018-10-30 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Photo mask data correction method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1630031A (zh) * 2003-12-18 2005-06-22 株式会社东芝 半导体器件用的图形制作方法
US20060085772A1 (en) * 2004-10-15 2006-04-20 Youping Zhang Model-based pattern characterization to generate rules for rule-model-based hybrid optical proximity correction
WO2006118098A1 (ja) * 2005-04-26 2006-11-09 Renesas Technology Corp. 半導体装置およびその製造方法ならびに半導体製造用マスク、光近接処理方法
US20070006114A1 (en) * 2005-05-20 2007-01-04 Cadence Design Systems, Inc. Method and system for incorporation of patterns and design rule checking
US20070198958A1 (en) * 2006-02-17 2007-08-23 Zong Wu Tang Method and apparatus for using a database to quickly identify and correct a manufacturing problem area in a layout

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003322945A (ja) * 2002-05-01 2003-11-14 Mitsubishi Electric Corp レイアウトパターンデータの補正装置
US7653892B1 (en) * 2004-08-18 2010-01-26 Cadence Design Systems, Inc. System and method for implementing image-based design rules
JP4768251B2 (ja) 2004-11-01 2011-09-07 株式会社東芝 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法
JP4744980B2 (ja) * 2005-08-25 2011-08-10 株式会社東芝 パターン検証方法、そのプログラム、半導体装置の製造方法
TWI322953B (en) * 2005-12-02 2010-04-01 Gauda Inc Optical proximity correction on hardware or software platforms with graphical processing units
US7458060B2 (en) * 2005-12-30 2008-11-25 Lsi Logic Corporation Yield-limiting design-rules-compliant pattern library generation and layout inspection
US7703067B2 (en) 2006-03-31 2010-04-20 Synopsys, Inc. Range pattern definition of susceptibility of layout regions to fabrication issues
US7765515B2 (en) * 2007-02-03 2010-07-27 Anchor Semiconductor, Inc. Pattern match based optical proximity correction and verification of integrated circuit layout

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1630031A (zh) * 2003-12-18 2005-06-22 株式会社东芝 半导体器件用的图形制作方法
US20060085772A1 (en) * 2004-10-15 2006-04-20 Youping Zhang Model-based pattern characterization to generate rules for rule-model-based hybrid optical proximity correction
WO2006118098A1 (ja) * 2005-04-26 2006-11-09 Renesas Technology Corp. 半導体装置およびその製造方法ならびに半導体製造用マスク、光近接処理方法
US20070006114A1 (en) * 2005-05-20 2007-01-04 Cadence Design Systems, Inc. Method and system for incorporation of patterns and design rule checking
US20070198958A1 (en) * 2006-02-17 2007-08-23 Zong Wu Tang Method and apparatus for using a database to quickly identify and correct a manufacturing problem area in a layout

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
H.YAO ETC.: "Efficient range pattern matching algorithm for process-hotspot detection", 《IET CIRCUITS, DEVICES & SYSTEMS》 *

Also Published As

Publication number Publication date
WO2009131775A1 (en) 2009-10-29
TW201001213A (en) 2010-01-01
US8578313B2 (en) 2013-11-05
TWI493369B (zh) 2015-07-21
US20090271749A1 (en) 2009-10-29
CN101681393B (zh) 2014-05-07

Similar Documents

Publication Publication Date Title
CN101681393B (zh) 用于布局验证的基于模式片断的热点数据库系统
US11132491B2 (en) DRC processing tool for early stage IC layout designs
US8037428B2 (en) Method and system for post-routing lithography-hotspot correction of a layout
CN101689217B (zh) 用于自动处理基于图案剪辑的制造热点的两用扰动引擎
CN102089762B (zh) 用于集成电路的基于模型的设计及布局的方法及系统
US9594867B2 (en) DRC-based hotspot detection considering edge tolerance and incomplete specification
US7937678B2 (en) System and method for integrated circuit planar netlist interpretation
US8516406B1 (en) Methods, systems, and articles of manufacture for smart pattern capturing and layout fixing
CN101669121B (zh) 增量式布局分析
JP2009282319A (ja) パターン検証方法、パターン検証システム、パターン検証プログラム、マスク製造方法、および半導体装置の製造方法
CN101739492B (zh) 用于在管芯尺寸优化期间缩放i/o单元布置的方法和设备
Roseboom et al. Automated full-chip hotspot detection and removal flow for interconnect layers of cell-based designs
CN103676490B (zh) 一种监控弱点形成原因的方法
US8718382B2 (en) Scalable pattern matching between a pattern clip and a pattern library
US10430535B2 (en) Verification support program medium, verification support method, and information processing device for verification of a circuit
US8452075B2 (en) Range pattern matching for hotspots containing vias and incompletely specified range patterns
US7434188B1 (en) Lithographically optimized placement tool
Deng et al. An efficient lithographic hotspot severity analysis methodology using calibre pattern matching and DRC application
Katakamsetty et al. Guard-banding of IP against topography sensitivity using silicon-calibrated CMP model
Stoler et al. Optimizing defect inspection strategy through the use of design-aware database control layers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant