CN101369464A - 非易失性存储器件、系统及其操作方法 - Google Patents

Abstract

可以通过下述步骤提供一种操作包括在存储卡中的非易失性存储器件的方法：重映射存储卡中的第一非易失性MAT中的坏块的地址和重映射存储卡中的第二非易失性MAT中的坏块的地址，该第二非易失性MAT包括与第一非易失性MAT中的块地址映射的块。还可以通过下述步骤提供扫描非易失性存储器件的坏块的方法：从非易失性存储器件的最低块地址之上的开始块地址开始顺序扫描非易失性存储器件中的块以寻找表示相应块是坏块的数据，其中该开始块地址基于非易失性存储器件的产率。

Description

非易失性存储器件、系统及其操作方法

相关申请的交叉参考

本申请要求于2007年5月17日在韩国知识产权局提交的韩国专利申请第10-2007-0048123号和于2007年6月1日在韩国知识产权局提交的韩国专利申请第10-2007-0053850号的优先权，它们的公开在此通过引用方式被整体包含。

技术领域

本发明涉及电子领域，尤其是涉及非易失性存储器和操作非易失性存储器的方法。

背景技术

存储器件可以被构建成包括具有存储单元块和冗余块的阵列，所述冗余块可被用于替换被确定为有瑕疵的块。可以通过块选择电路来执行该替换以便在需要替换时，该块选择电路从具有最高地址的存储单元块开始的存储单元块中进行选择。

例如，在美国专利第6,956,769B2号中也讨论了非易失性存储器。

发明内容

根据本发明的实施例可以提供包括在MAT之间被地址重映射的坏块的非易失性存储器件、存储卡、和系统及其操作方法。根据这些实施例，可以通过下述步骤提供操作非易失性存储器件的方法：重映射非易失性存储器件中的第一非易失性MAT中的坏块的地址和重映射非易失性存储器件中的第二非易失性MAT中的坏块的地址，第二非易失性MAT包括与第一非易失性MAT中的块地址映射的块。

在根据本发明的一些实施例中，可以通过下述步骤提供扫描非易失性存储器件坏块的方法：从非易失性存储器件的最低块地址之上的开始块地址开始顺序扫描非易失性存储器件中的块以发现表示相应块是坏块的数据，其中该开始块地址基于非易失性存储器件的产率(yield)。

在根据本发明的一些实施例中，存储卡可以包括：第一非易失性MAT，在该存储卡中，包括其最高部分，所述最高部分具有第一替换块，使得在第一非易失性MAT中的第一坏块重映射到其上；第二非易失性MAT，在该存储卡中，可以包括其最高部分，所述最高部分具有第二替换块，其使得在第二非易失性MAT中的第二坏块重映射到其上。

在根据本发明的一些实施例中，非易失性存储器件可以包括：包括地址重映射到第一替换块的第一坏块的第一非易失性MAT；和包括地址重映射到第二替换块的第二坏块的第二非易失性MAT，其中该第二非易失性MAT包括与第一非易失性MAT中的块地址映射的块。

在根据本发明的一些实施例中，非易失性存储器件可以包括：包括第一坏块的第一非易失性MAT和包括第二坏块的第二非易失性MAT，其中该第一坏块和第二坏块被分别地址重映射到在第二非易失性MAT的最高部分中的第一冗余块和第二冗余块。

附图说明

图1是在根据本发明的一些实施例中的非易失性存储器件的示意性表示，所述非易失性存储器件包括位于非易失性存储器件中的地址空间的最高部分的、被分配用于坏块地址重映射的存储块。

图2和3是图解在根据本发明一些实施例中的非易失性存储器件中部分扫描为坏块替换分配的块的操作的流程图。

图4是在根据本发明的一些实施例中的第一非易失性存储器MAT和第二非易失性存储器MAT的示意性表示，所述第一非易失性存储器MAT和第二非易失性存储器MAT中具有被分配用于坏块替换的相应地址空间的最高部分并且每一个非易失性存储器MAT具有在其上操作的相应部分扫描。

图5是在根据本发明一些实施例中的两个彼此地址映射到一起以提供线性地址空间的MAT的示意性表示，在所述线性地址空间中，MAT中的相应地址空间的最高部分被分配用于坏块替换。

图6是根据本发明一些实施例中的以交叉方式(interleaved fashion)地址映射到一起的两个MAT的示意性表示，其中每个MAT包含被分配用于坏块替换的相应地址空间的最高部分。

图7是两个MAT的示意性表示，所述两个MAT被一起地址映射以在被分配用于替换MAT 1和MAT 2中包含的坏块的、MAT2中的地址空间的最高部分中提供线性或交叉的地址空间。

图8是以线性或者交叉配置一起地址映射的两个MAT的示意性表示，其中第二MAT的地址空间的最高部分被分配用于根据由分别与第一MAT或第二MAT相关联的第一块替换控制器电路或第二块替换控制器电路生成的替换信号而替换位于第一MAT和第二MAT两者中的坏块。

图9是根据本发明一些实施例中的坏块替换控制器电路的示意性表示。

图10是根据本发明一些实施例中的、包含坏块地址寄存器和相关的替换块地址寄存器的块替换控制器电路的更加详细视图的示意性表示。

图11是根据本发明一些实施例中的包括MAT的非易失性存储器的存储卡的示意性表示。

图12是在根据本发明一些实施例中的包括非易失性MAT的存储系统的示意性表示。

具体实施方式

在下文中，参照附图更充分地描述本发明，在附图中，通过举例方式示出了本发明的实施例。然而，本发明可以以多种不同形式体现，并且不应被曲解为限于这里阐述的示例实施例。而是，提供这些示例实施例以便本公开将是彻底的和完整的，并且将充分地向本领域技术人员传达本发明的范围。

应当理解，当一个单元被称作“连接到”、“耦合于”或“响应于”(和/或其变型)另一单元时，它可能直接连接、耦合或者响应于另一单元，或可能存在中间单元。相反，当一个单元被称作“直接连接于”、“直接耦合于”或“直接响应于”(和/或其变型)另一单元时，不存在中间单元。相同的数字自始至终表示相同的单元。如这里所使用的，术语“和/或”包括一个或多个相关列出项的任何和所有组合并且可以被缩写为“/”。

应当理解，尽管可能在此使用术语第一、第二、第三等来描述各种单元、组件、区域、层和/或部分，但是这些单元、组件、区域、层和/或部分不应当被这些术语限制。这些术语仅仅用于区分一个单元、组件、区域、层或部分与另一区域、层或部分。因此，下面讨论的第一单元、组件、区域、层或部分可以被称为第二单元、组件、区域、层或部分而不会脱离本发明的示教。

这里使用的术语仅仅是为了描述特定实施例而不是为了限制本发明。正如这里使用的，单数形式的“一(a)”、“一(an)”和“该”同样包含复数形式，除非上下文明确表明以外。应当进一步理解，当在本说明书中被使用时，术语“包含(comprises)”和/或“包含(comprising)”(和/或其变型)说明所陈述的特性、整体、步骤、操作、单元、和/或组件的存在，但是并不排除一个或多个其它特性、整体、步骤、操作、单元、组件、和/或其组的存在和添加。相反，当在本说明书中使用术语“由.....组成”(和/或其变型)时，这个术语说明所陈述数量的特性、整数、步骤、操作、单元、和/或组件，并且排除另外的特性、整体、步骤、操作、单元、和/或组件。

除非另外定义，这里使用的所有术语(包括技术和科学术语)具有与本发明所属领域普通技术人员通常理解的相同含义。应当进一步理解，诸如在常用字典中定义的那些术语，应当被解释为具有与它们在相关领域和本申请的上下文中的含义一致的含义，而不被以理想或者过于正式的方式解释，除非在此明确定义。

正如在下面更详细地描述的，在根据本发明的一些实施例中，当确定了非易失性MAT中的哪些块被分配用于坏块替换时，可以执行非易失性MAT的部分扫描。例如，在根据本发明的一些实施例中，可以使用预定偏移量来索引非易失性MAT到开始块地址，其中该开始块地址在非易失性MAT中的最低地址之上。

该预定偏移量例如可以基于与该器件相关的产率。例如，如果用于制造该非易失性MAT的工艺的产率大概为2.5％(即，该器件中的2.5％的块可能是坏的)，可以在一个开始块地址启动部分扫描，其中该开始块地址是在非易失性MAT的最高地址之下的大约2.5％的地址空间。

该部分扫描方法可以减少扫描当前被分配用作非易失性MAT中的替换块的块所需的时间量。在一些传统的系统中，可以在非易失性MAT的最低部分启动扫描并且执行该扫描直到检查到非易失性MAT的最高地址。因而，在根据本发明的一些实施例中，该部分扫描方法通过仅仅扫描可能具有映射到其上的坏块的非易失性MAT的部分，可以减少传统系统可能用于扫描整个非易失性MAT的大部分时间。

在根据本发明的一些实施例中，该部分扫描方法可以进行，直到检查到第一块表示它当前被分配用作坏块的替换块。在这个判定之上，该部分扫描方法可以继续以便为了坏块替换扫描所有剩余的块(在开始块地址之上)，于是该部分扫描可以结束。在根据本发明的其它实施例中，该部分扫描方法可以在相对于非易失性MAT的最高部分的开始块地址偏移量开始，并且进行通过地址空间的最高部分直到发现被分配用于替换块的第一块，于是部分扫描能够通过将所有剩余的未扫描的块标记为被分配用于坏块替换的块而结束。

正如由当前发明者所理解的，在包括非易失性存储器的系统启动时，用户系统可以执行初始化扫描以判定非易失性存储器中的哪些块当前被分配用作替换块。在操作中，该替换块一般用于替代非易失性存储器中那些已知坏掉的块。在对坏块地址访问时，存储器控制器可以代替访问被分配用于坏块地址的相关替换块。因此，如这里所使用的，替换块与非易失性存储器中的已知坏块的关联有时候被称作地址重映射。例如，可以说当访问替换块而不是地址坏块时，该坏块已被地址重映射到该替换块。

在根据本发明的更进一步的实施例中，多个非易失性MAT能够一起被互相地址映射。例如，在根据本发明的一些实施例中，两个MAT能够被一起地址映射以便这两个MAT一起提供连续地址空间。在根据本发明的一些实施例中，这些MAT被配置成提供线性地址空间以便其中一个MAT提供连续地址空间的最低部分，而第二MAT提供该连续地址空间的直接相邻的上面部分。在根据本发明的其它实施例中，第一MAT和第二MAT中的块可以互相交叉寻址以便偶数块地址指向第一MAT，而奇数块地址指向第二MAT，其中第二MAT与第一MAT地址交叉寻址。

在这些配置(使用线性或者交叉地址映射)的每一个中，每一MAT的相应的最高部分可以被分配用作与位于相应MAT中的已知坏块相关联的替换块。而且，这里所描述的部分扫描方法也可以被用在被一起地址映射的多个非易失性MAT的组合体中。

在根据本发明的更进一步实施例中，替换块可以被分配在一起地址映射的两个MAT中的一个的地址空间的最高部分。尤其是，其中具有分配的替换块的非易失性MAT实际上为每一个MAT中的坏块提供替换块。例如，在根据本发明的一些实施例中，第一MAT中的已知的坏块可以被地址重映射至位于第二MAT的地址空间的最高部分中的替换块。响应于对第一MAT的访问，与第二MAT相关的坏块替换控制器电路提供替换信号(被配置成激活与该寻址的坏块相关联的替换块)。在根据本发明的另一个实施例中，可以由与被访问的MAT相关联的块替换控制器电路提供这些替换信号。

图1是非易失性MAT 100的示意性说明，其中MAT 100包括被分配用作在非易失性MAT 100中的已知坏块的替换块的存储块MB 1019-MB 1023。应当理解的是之前已经扫描了非易失性MAT 100以确定其中包括的哪些块不适合用于存储数据(即坏块)。此外，之前已经将已知坏块地址重映射至位于由存储块MB 1019-MB 1023表示的非易失性MAT100的地址空间的最高部分中的替换块。

应当理解的是，正如这里所使用的，术语“MAT”是指非易失性存储器件、存储卡和/或包括可以彼此独立地访问的非易失性存储器件(或块)的存储系统。例如，两个MAT可能有与之关联的独立地址译码电路以便这两个MAT可以接受对不同块地址的访问。此外，术语MAT可以包括在系统中能与其它存储器块相独立地被访问的任何类型的存储块。

当用户系统重新初始化包括所述非易失性MAT 100的存储系统时，应当通过扫描该非易失性MAT 100中被指定为被分配作为已知坏块的替换块的块来重新构建坏块表(表明哪些块是坏的并且哪些替换块是与之相关的)。因此，坏块扫描电路105向该非易失性MAT 100提供开始块地址以用于启动对非易失性MAT 100的部分扫描。

应当理解的是该坏块扫描电路105顺序检查以该开始块地址开始的存储块MB来确定正被访问的存储块MB是否被分配用作替换块。通过从最高存储块MB 1023开始的到该非易失性MAT 100中的偏移量来提供该开始块地址。此外，该坏块扫描电路105递增该开始块地址以用于对位于该开始块地址之上的存储块的每一顺序访问提供新的当前地址。

图2是图解根据本发明一些实施例中的、在图1中所示坏块扫描电路105的操作的流程图。根据图2，该坏块扫描电路105基于对于非易失性MAT 100的预定偏移量来设置开始块地址(步骤205)。如此处所述，从最高存储块开始到非易失性MAT 100中的预定偏移量可以基于制造该非易失性MAT 100的工艺的产率。例如，如果该工艺的产率被评估为预计器件中的2048个存储块的大约2.5％是坏的，则对于这样的非易失性MAT的预定偏移量可以大约为50(即2048的2.5％)。因此，坏块扫描电路105可以从最高块开始到非易失性MAT 100中偏移50个地址以提供开始块地址1998。

一旦该开始块地址被提供，坏块扫描电路105就使用当前地址来访问非易失性MAT 100，第一次访问的当前地址等于该开始块地址(步骤210)。对非易失性MAT 100的访问向坏块扫描电路105提供数据。坏块扫描电路105检查从被访问存储块中得到的数据以确定被访问存储块是否之前已经被分配用作已知坏块的替换块(步骤215)。在根据本发明的一些实施例中，每一个存储块可以包括专用区域，这个区域可以表明该块当前是否被分配用作已知坏块的替换块。

如果坏块扫描电路105确定当前被访问的存储块被分配用作替换块(步骤215)，则坏块扫描电路105更新坏块表以表明当前被访问存储块被分配用作替换块(步骤230)。否则，该块扫描电路105确定被访问存储块当前没有被分配用作替换块(块215)。

坏块扫描电路105然后确定当前被访问存储块是否是非易失性MAT100中被检查的最后一个存储块(步骤220)。如果坏块扫描电路105确定有另外的存储块要检查，则递增用来访问非易失性MAT 100的当前地址(步骤225)，于是操作在步骤210继续。然而，如果坏块扫描电路105确定没有另外的存储块要扫描(步骤220)，则结束操作。

图3是图解在根据本发明一些实施例中的、图1中所示坏块扫描电路105的操作的流程图。根据图3，坏块扫描电路105根据上面参考图2所述的对于非易失性MAT 100的预定偏移量来设置开始块地址(步骤305)。坏块扫描电路105使用当前地址访问非易失性MAT，第一次访问的当前地址等于开始块地址(步骤310)。将理解的是，坏块扫描电路105可以使用上面参考图2所述的方法来确定当前被访问存储块是否被分配用作非易失性MAT中的已知坏块的替换块。

如果坏块扫描电路105确定当前被访问的块被分配用作已知坏块的替换块(步骤315)，则坏块扫描电路105可以更新坏块表以表示当前被访问的存储块被分配用作非易失性MAT 100中的已知坏块的替换块，并且此外，所有当前地址之上的块都被相似地分配用作非易失性MAT中的已知坏块的替换块(步骤330)。其后，由于当前地址之上的所有块都被认为是被分配用作替换块，所以坏块扫描电路105可以避免对非易失性MAT的任何进一步的用于确定哪些块被分配用做替换块的访问。

如果坏块扫描电路105确定当前被访问的存储块没有被分配用作替换块(步骤315)，则坏块扫描电路105确定是否有另外的块(当前寻址的存储块之上)要扫描(步骤320)。如果有另外的块要扫描，则坏块扫描电路105递增当前地址(步骤325)，于是操作在步骤310继续。

如上在图3中所示的，坏块扫描电路105可以扫描非易失性MAT 100直到找到被分配用作替换块的存储块，而所有位于当前地址和非易失性MAT 100的最高地址之上的块都可以被认为是被分配用作替换块，以便可以避免坏块扫描电路105进行的进一步扫描。相应地，上面参考图1-3所略述的方法可以减少时间量，该时间量可以另外用于通过使用从最高存储块开始的到非易失性MAT 100中的预定偏移量开始扫描被分配用作替换块的块来扫描整个非易失性MAT 100。此外，预定偏移量可以基于用于制造非易失性MAT 100的工艺的产率。

在根据本发明的一些实施例中，将理解的是，如果坏块扫描电路105确定位于开始块地址的存储块被分配用作替换块，则坏块扫描电路105可以增加预定偏移量来更深地索引至非易失性MAT 100中以减少在部分扫描期间可能忽略一些被分配用作替换块的块的可能性。可以重复该过程直到使用开始块地址的访问表明当前被访问的块没有被分配用作替换块，于是，将继续上面参考图2和/或图3所述的进一步处理。

图4是多个MAT的示意性说明，所述多个MAT提供线性地址映射空间的各自部分，其中每个MAT包括使用上面参考图1-3所述的在各自MAT中的部分扫描识别的多个替换块。特别地，可以使用坏块扫描电路105来处理开始于MB 1008并且顺序继续到MB 1023(被识别为非易失性MAT1的最高块)的MAT 1。

类似地，也可以使用坏块扫描电路105扫描开始于存储块2032的MAT 2并且顺序检查直到MB 2047的存储块。相应地，根据本发明的、使用此处描述的部分扫描的实施例可以被用于部分扫描多个MAT，其中这些MAT被一起地址映射以在非易失性存储器件中的地址空间提供连续的地址范围。

图5是根据本发明一些实施例中的两个MAT的示意性说明，其中所述两个MAT的每一个都包括位于MAT 1和MAT 2的相应的存储器空间的最高部分的、被分配用作已知坏块的替换块的存储块。根据图5，非易失性存储器500包括第一非易失性MAT 520和第二非易失性MAT 550。应当理解，第一MAT 520和第二MAT 550被一起地址映射以提供包括存储块MCB 0-MCB 2027的线性地址空间。更具体地，包括在第一MAT 520中的最高存储块MCB 1023直接位于第二MAT 550的地址空间中的最低块MCB 1024之下。相应地，第一非易失性MAT 520和第二非易失性MAT 550提供了从MCB 0到MCB 2047的连续地址扫描。

此外，第一MAT 520和第二MAT 550的每一个通过使用相应的块替换控制器电路530和560来访问。第一块替换控制器电路530接收在由第一MAT 520和第二MAT 550的组合提供的整个地址空间中包括的用于访问第一MAT 520的块地址。作为回应，块替换控制器电路530可以发出相应的替换信号至被分配用作MAT 520中的已知坏块的替换的块。例如，如图5中所示，块替换控制器电路530可以发出替换信号1-16以访问存储器块MCB 1008-MCB 1023中的任何一个，其中的每一个被相应地分配用作MAT 520中的相应的已知坏块的替换块。

作为由块替换控制器电路530提供的地址重映射的例子，已知坏块MCB 2被地址重映射以便块MCB 1023因此被提供用于替换。类似地，已知坏块MCB 4和MCB k被分别地址重映射至替换块MCB 1022和MCB 1021。相应地，当块替换控制器电路530检测到提供到其的、匹配已知坏块地址的块地址时，通过替换信号激活与已知坏块相关的合适的替换块。相应地，访问该替换块而不是已知坏块，以用于存储和找回数据。

应当理解，第二MAT 550和与之相关的块替换控制器电路560执行与上面参照第一MAT 520描述的实质上相同的操作。然而，应当理解，如这里所描述的，第一MAT 520和第二MAT 550被一起地址映射以便提供从MCB 0到MCB 2047的连续地址空间。

图6是根据本发明一些实施例中的非易失性存储器件600的示意性图解，其中，所述非易失性存储器件600包括第一非易失性MAT 620和第二非易失性MAT 650，它们被一起地址映射以提供从第一存储块MCB0到最高存储块MCB 2047的连续地址空间。此外，应当理解：以交叉配置，一起地址映射第一非易失性MAT 620和第二非易失性MAT 650，以便例如，以偶数地址访问第一非易失性MAT 620，而以奇数地址访问第二非易失性MAT 650。相应地，由块替换控制器电路630处理偶数块地址，而由块替换控制器电路660处理奇数块地址。

应当理解，上面参照图5描述的操作实质上应用于图6中的配置。例如，由相应块替换控制器电路生成替换信号和如图5中所示的实质上相同。应当进一步理解，块地址的最低有效位可能被用于激活块替换控制器电路630和660中的任一个以访问合适的非易失性MAT 620或650。尤其是，在块地址的最低有效位中的“0”可以激活用于访问第一非易失MAT 620的块替换控制器电路630，而块地址的最低有效位中的“1”可以被用于激活块替换控制器电路660以访问第二非易失性MAT 650。

图7是根据本发明一些实施例中的非易失性存储器系统700的示意性图示，其中，非易失性存储器系统700包括第一非易失性MAT 720和第二非易失性MAT 750，它们被一起地址映射以提供从MCB 0到MCB2047的连续地址空间。根据图7，第一非易失性MAT 720中包括的已知坏块被地址重映射到第二非易失性MAT 750的地址空间的最高部分。更进一步地，第二MAT 750中的已知坏块也被地址重映射到第二MAT 750的地址空间的最高部分。相应地，通过块替换控制器电路730对第一非易失性MAT 720的存储器访问可以提供块替换信息至与第二非易失性MAT 750相关的块替换控制器电路760。

反过来，块替换控制器电路760可以提供替换信号以激活第一非易失性MAT 720的已知坏块被地址重映射至的合适的替换块。例如，如果提供给块替换控制器电路730的块地址指定了在第一非易失性MAT 720中的已知坏块地址，则该块替换控制器电路730提供块替换信息至块替换控制器电路760(其与第二非易失性MAT 750相关)。作为回应，块替换控制器电路760断定用于MCB 2046的替换信号，MCB 2046被分配用作由提供给块替换控制器电路730的块地址指定的已知坏块MCB 0的替换块。

在根据本发明的一些实施例中，块替换信息可以包括块地址的一部分或全部。在根据本发明的一些实施例中，块替换信息可以包括哪个替换信号将被激活的指示。在根据本发明的一些实施例中，块替换信息可以是指示块替换控制器电路750应当在块地址正在输入时锁定该块地址的信号(用于激活正确的替换信号)。

图8是非易失性存储器系统800的示意性表示，其中非易失性存储器系统800包括第一非易失性MAT 820和第二非易失性MAT 850。根据图8，第一MAT 820和第二MAT 850被一起地址映射以提供非易失性存储器系统800的连续地址空间。此外，包括在第一非易失性MAT 820中的已知坏块被地址重映射到第二非易失MAT 850的最高部分。包括在第二非易失性MAT 850中的已知坏块连同包括在第一非易失性MAT 820中的已知坏块一起也被地址重映射到第二非易失性MAT 850中的地址空间的最高部分，类似于上面参考图7所描述的。

如图8进一步所示，由与第一非易失性MAT 820相关的块替换控制器830提供用于激活被分配用于第一非易失性MAT 820中的坏块的替换块的替换信号，而由与第二非易失性MAT 850相关的块替换控制器860提供用于激活分配给第二非易失性MAT 850中的坏块的替换块的替换信号。

图9是根据本发明一些实施例中的如上在图5-8中所示的块替换控制器电路930的一部分的示意性表示。根据图9，块替换控制器电路930包括一组坏块寄存器910和一组相关的替换块寄存器915。块替换控制器电路930发出一组可以被用于激活被分配用作其中的已知坏块的替换块的非易失性MAT的块的替换信号。此外，块替换控制器电路930可以提供一个块地址/坏块地址至行预译码器935，其中该行预编码器935可被用于访问由该块地址标识的存储块。

如在图9中进一步所示，当坏块地址被提供给块替换控制器电路930时，禁用电路920可以接收由块替换控制器电路930提供的替换信号来禁用行预译码器935。相应地，当坏块地址被提供用于访问时，块替换控制器电路930为替换块激活合适的替换信号，同时禁用电路920禁用由行预译码器935提供的预译码以避免激活先前已经被标识为坏的块。

图10是根据本发明一些实施例中的在图9所示的块替换控制器电路930的更多部分的示意性表示。根据图10，块替换控制器电路930包括比较器和选择器电路1005，其被配置成比较接收到的块地址和包含在坏块寄存器910中的已知坏块的地址。如果比较器和选择器电路1005确定该块地址匹配包含在坏块寄存器910之一中的一个已知坏块地址，则比较器和选择器电路1005访问相关的替换块寄存器915以确定将激活哪一个替换信号(REP1-REP16)。

一旦激活了合适的替换信号，就激活被分配用于已知坏块的替换块而不是由块地址标识的块。如上参考图9所述，块替换控制器电路930也可以禁止行预译码器935激活已知坏块，尽管块地址标识该地址被作为已知坏块访问。

图11是根据本发明一些实施例中的包括闪存器件1110的存储卡1100的示意性表示。根据图11，闪存1110耦合到包括CPU 1122的存储器控制器1120，其中CPU 1122被配置成协调包括在存储器控制器1120中的各个组件的通常操作。存储器控制器1120还包含可用于访问远程主机的主机接口(I/F)1123、和可用于保护例如SRAM 1121中的数据的错误检测和纠正电路(ECC)1124，其中CPU 1122可以使用所述SRAM 1121来存储用于操作存储器控制器1120的数据和命令。如这里在根据本发明的一些实施例中所描述的，存储器控制器1120还包括提供对闪存1110的访问的存储器接口1125。

图12是包括如参考图11中所述的存储器控制器1120和闪存1110的存储系统1200的示意性表示。存储系统1200还包含通用操作处理器1230，其用于协调包含在存储器系统1200中的每个子系统的操作。存储系统1200还包括可被CPU 1230用于存储用于操作存储系统1200的数据和命令的随机访问存储器(RAM)1240。存储系统1200还包括允许用户直接操作存储系统1200的用户接口1250。

此外，存储系统1200包括能够给包括在存储系统1200中的每个子系统提供功率的电源1220。应当理解，存储系统1200可以被实现为任何类型的存储系统，诸如存储卡、固态盘、相机图像处理器、应用芯片组等等。此外，存储系统1200(和存储卡1100)可以被安装在各种封装类型中，诸如球栅阵列、芯片级封装、塑料引线芯片载体、塑料双列内封装、多芯片封装、晶片级装配式封装、晶片级处理堆叠式封装等等。

如这里所描述的，在根据本发明的一些实施例中，当确定非易失性MAT的哪些块被分配用于坏块的替换时，可以执行非易失性MAT的部分扫描。例如，在根据本发明的一些实施例中，预定偏移量可以被用于索引至非易失性MAT中的开始块地址，该块地址在非易失性MAT中的最低地址之上。

预定偏移量可以例如基于与器件相关的产率。例如，如果用于制造非易失性MAT的工艺的产率大约为2.5％(即器件中的2.5％的块可能是坏的)，可能在下述开始块地址处启动部分扫描：该开始块地址为大约在非易失性MAT的最高地址之下的地址空间的2.5％处。

在根据本发明的其它实施例中，多个非易失性MAT可以被相互地址映射在一起。例如，在根据本发明的一些实施例中，两个MAT可以被一起地址映射以便这两个MAT共同提供连续地址空间。在根据本发明的一些实施例中，这些MAT被配置成提供线性地址空间以便其中一个MAT提供连续地址空间的最低部分，而第二MAT提供连续地址空间中的直接相邻的上面部分。在根据本发明的其它实施例中，第一MAT和第二MAT中的块可以被相互交叉寻址以便偶数块地址指向第一MAT，而奇数块地址指向与第一MAT交叉寻址的第二MAT。

得益于本公开，本领域普通技术人员在不脱离本发明的精神和范围的情况下可以作出许多变更和修改。因此，应当理解：仅仅是为了示例的目的阐述了所图解的实施例，而不应该将其作为对由所附权利要求限定的本发明的限制。因此，所附权利要求不仅包括了字面意思阐述的元素，而且还包括以实质上相同的方式执行实质上相同的功能而获得实质上相同效果的所有等同元素的组合。所述权利要求因而被理解为包括特定的说明和如上描述的内容、概念上相同的内容、和也纳入了本发明基本思想的内容。

Claims (30)

1.一种操作非易失性存储器件的方法，该方法包括：

重映射非易失性存储器件中的第一非易失性MAT中的坏块的地址；和

重映射非易失性存储器件中的第二非易失性MAT中的坏块的地址，所述第二非易失性MAT包括与第一非易失性MAT中的块一起地址映射的块。

2.根据权利要求1的方法，其中，第一非易失性MAT中的坏块的地址被重映射到包括在非易失性存储器件中的第一非易失性MAT的最高部分；和

其中，第二非易失性MAT中的坏块被重映射到包括在非易失性存储器件中的第二非易失性MAT的最高部分。

3.根据权利要求1的方法，其中，第一非易失性MAT和第二非易失性MAT中的坏块的地址被重映射到包括在非易失性存储器件中的第二非易失性MAT的最高部分。

4.根据权利要求3的方法，还包括：

将用于第一非易失性MAT中的坏块的坏块替换信息提供给块替换控制器电路，该块替换控制器电路被配置成在访问第一非易失性MAT期间控制对第二非易失性MAT的块选择。

5.根据权利要求3的方法，还包括：

将来自块替换控制器电路的替换信号提供给第二非易失性MAT中的替换块，其中，该块替换控制器电路被配置成控制对第一非易失性MAT的块选择，在第二非易失性MAT中的替换块使得第一非易失性MAT中的坏块重映射到其上。

6.根据权利要求1的方法，其中，第一非易失性MAT中的块地址与第二非易失性MAT中的块地址交叉。

7.根据权利要求1的方法，其中，第二非易失性MAT中的块地址被顺序映射到正好在第一非易失性MAT中的相应的最高块之上，或正好在第一非易失性MAT中的相应的最低块之下。

8.根据权利要求1的方法，还包括：

扫描第一非易失性MAT和/或第二非易失性MAT来识别其中的在第一非易失性MAT和/或第二非易失性MAT的最低块之上开始的坏块以仅仅提供第一非易失性MAT和/或第二非易失性MAT的部分坏块扫描。

9.根据权利要求8的方法，其中，扫描还包括：

根据相对于第一非易失性MAT和/或第二非易失性MAT的最高块的预定偏移量为部分坏块扫描提供开始块地址，该预定偏移量基于非易失性存储器的预定产率。

10.根据权利要求9的方法，其中，扫描包括：

顺序检查在开始块地址之上的每一个块中存储的数据直到基于从第一块读出的数据确定被指示为坏的第一块，于是避免在第一块之上的进一步的扫描。

11.根据权利要求8的方法，其中，扫描包括：

顺序确定在开始块地址之上的每一个块是否是坏的直到到达第一非易失性MAT和/或第二非易失性MAT中的最高块。

12.一种扫描非易失性存储器件的坏块的方法，该方法包括：

从非易失性存储器件的最低块地址之上的开始块地址开始顺序扫描非易失性存储器件中的块以寻找表示相应块是坏块的数据，其中所述开始块地址基于非易失性存储器件的产率。

13.根据权利要求12的方法，其中，顺序扫描仅包括非易失性存储器件的部分坏块扫描。

14.根据权利要求13的方法，其中，顺序扫描还包括：

根据基于产率的相对于最高块的预定偏移量提供部分坏块扫描的开始块地址。

15.根据权利要求14的方法，其中，顺序扫描包括：

检查存储在开始块地址之上的每个块中的数据直到基于从第一块读取的数据确定被指示为坏的第一块。

16.一种存储卡，包括：

第一非易失性MAT，在该存储卡中，包括具有第一替换块的最高部分，所述第一替换块使得第一非易失性MAT中的第一块坏重映射到其上；和

第二非易失性MAT，在该存储卡中，包括具有第二替换块的最高部分，所述第二替换块使得第二非易失性MAT中的第二坏块重映射到其上。

17.一种非易失性存储器件，包括：

第一非易失性MAT，包括地址重映射到第一替换块的第一坏块；和

第二非易失性MAT，包括地址重映射到第二替换块的第二坏块，该第二非易失性MAT包括与第一非易失性MAT中的块一起地址映射的块。

18.根据权利要求17的非易失性存储器件，其中，第一非易失性MAT中的块与第二非易失性MAT中的块交叉地址映射。

19.根据权利要求17的非易失性存储器件，其中，第二非易失性MAT中的块被顺序地址映射到正好在第一非易失性MAT中的相应的最高块之上或正好在第一非易失性MAT中的相应的最低块之下。

20.一种非易失性存储器件，包括：

第一非易失性MAT，包括第一坏块；和

第二非易失性MAT，包括第二坏块，其中，该第一坏块和第二坏块被分别地址重映射到第二非易失性MAT的最高部分种的第一冗余块和第二冗余块。

21.根据权利要求20的非易失性存储器件，其中，第一非易失性MAT中的块与第二非易失性MAT中的块交叉地址映射。

22.根据权利要求20的非易失性存储器件，其中，第二非易失性MAT中的块被顺序地址映射到正好在第一非易失性MAT中的相应的最高块之上或正好在第一非易失性MAT中的相应的最低块之下。

23.根据权利要求20的非易失性存储器件，还包括：

块替换控制器电路，被配置成在访问第一非易失性MAT期间提供替换信号至第二非易失性MAT中的替换块，用于控制第一非易失性MAT中的块选择。

24.根据权利要求20的非易失性存储器件，还包括：

块替换控制器电路，被配置成将关于第一非易失性MAT中的坏块的坏块替换信息提供给被配置成提供第二非易失性MAT中的坏块的坏块替换信息的块替换控制器电路，以在访问第一非易失性MAT期间控制第二非易失性MAT的块选择。

25.根据权利要求20的非易失性存储器件，还包括：

坏块扫描电路，被配置成识别开始于第一非易失性MAT和/或第二非易失性MAT中的最低块之上的第一非易失性MAT和/或第二非易失性MAT中的坏块，以仅提供第一非易失性MAT和/或第二非易失性MAT的部分坏块扫描。

26.根据权利要求25的非易失性存储器件，其中，该坏块扫描电路进一步被配置成基于相对于第一非易失性MAT和/或第二非易失性MAT的最高块的预定偏移量为部分坏块扫描提供开始块地址，该预定偏移量基于非易失性存储器的预定产率。

27.根据权利要求26的非易失性存储器件，其中，该坏块扫描电路进一步被配置成顺序检查存储在开始块地址之上的每一个块中的数据，直到基于从第一块读出的数据确定被指示为坏的该第一块，于是避免在第一块之上的进一步的扫描。

28.根据权利要求26的非易失性存储器件，其中，该坏块扫描电路进一步被配置成顺序确定在开始块地址之上的每个块是否是坏的直到到达第一非易失性MAT和/或第二非易失性MAT中的最高块。

29.一种电子系统，包括：

处理器，被配置成协调电子系统的操作；

易失性存储器，电耦合于该处理器，被配置成响应于处理器操作存储和取回数据；

系统接口，电耦合于该处理器，被配置成在该处理器和外部系统之间提供通信；和

非易失性存储器，电耦合于该处理器，包括至少一个非易失性存储器件，所述非易失性存储器件包括：

第一非易失性MAT，包含第一坏块；和

第二非易失性MAT，包含第二坏块，其中，该第一坏块和第二坏块被分别地址重映射到第二非易失性MAT的最高部分中的第一冗余块和第二冗余块。

30.一种存储卡，包括：

非易失性存储器控制器，被配置成协调存储卡的操作；和

非易失性存储器，电耦合于该非易失性存储器控制器，包括非易失性存储器，所述非易失性存储器包括：

第一非易失性MAT，包括第一坏块；和

第二非易失性MAT，包括第二坏块，其中，该第一坏块和第二坏块被分别地址重映射到第二非易失性MAT的最高部分中的第一冗余块和第二冗余块。

Images