CN107945826B - 一种sram译码电路和方法 - Google Patents

一种sram译码电路和方法 Download PDF

Info

Publication number
CN107945826B
CN107945826B CN201711078317.7A CN201711078317A CN107945826B CN 107945826 B CN107945826 B CN 107945826B CN 201711078317 A CN201711078317 A CN 201711078317A CN 107945826 B CN107945826 B CN 107945826B
Authority
CN
China
Prior art keywords
address
signal
storage space
sram
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711078317.7A
Other languages
English (en)
Other versions
CN107945826A (zh
Inventor
聂玉庆
许悦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201711078317.7A priority Critical patent/CN107945826B/zh
Publication of CN107945826A publication Critical patent/CN107945826A/zh
Application granted granted Critical
Publication of CN107945826B publication Critical patent/CN107945826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Storage Device Security (AREA)

Abstract

本发明公开了一种SRAM译码电路和方法，该方法包括：当所述SRAM的第一地址对应的存储空间存在坏点时，则确定存储空间可用的第二地址；建立所述第一地址与所述第二地址的映射关系，使得用户访问所述第一地址对应的存储空间时，基于所述映射关系访问所述第二地址对应的存储空间，使得用户在SRAM地址不可用的情况下，也能完成连续存储的操作。

Description

一种SRAM译码电路和方法
技术领域
本发明涉及电子技术领域，尤其涉及一种SRAM译码电路和方法。
背景技术
SRAM(Static Random Access Memory，静态随机存取存储器)是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据，具有速度快、功耗低的优点，被广泛用于CPU(Central Processing Unit，中央处理器)与主存之间的高速缓存。
但由于在生产过程中的铸造工艺容易造成SRAM内部的某个或某些地址存在瑕疵，从而导致该部分地址不可用。那么在用户需要使用一段连续的地址的情况下，这些不可用的地址就会让用户无法完成连续的存储操作，用户体验不友好。
发明内容
本发明提供一种SRAM译码电路和方法，用以解决现有技术中在SRAM地址不可用的情况下，用户无法完成连续存储操作的问题。
本发明实施例提供了一种SRAM译码方法，该方法包括：
当所述SRAM的第一地址对应的存储空间存在坏点时，则确定存储空间可用的第二地址；
建立所述第一地址与所述第二地址的映射关系，使得用户访问所述第一地址对应的存储空间时，基于所述映射关系访问所述第二地址对应的存储空间。
可选的，所述SRAM的存储空间分为两个子存储空间，所述高地址和低地址分别对应所述两个子存储空间，确定存储空间可用的第二地址包括：
基于所述第一地址，确定所述第一地址对应的地址类型；其中，所述地址类型分为高地址和低地址；
基于所述第一地址对应的地址类型，确定所述第一地址对应的子存储空间；
在所述SRAM的存储空间中确定除所述第一地址对应的子存储空间外的目标子存储空间，从所述目标子存储空间中确定存储空间可用的所述第二地址。
可选的，建立所述第一地址与所述第二地址的映射关系具体包括：
根据所述第一地址获得第一地址信号；其中，所述第一地址信号为所述第一地址的十六进制表达；
更改所述第一地址信号中的特定位，得到所述第二地址信号中的特定位；其中，所述特定位表征地址信号对应的地址类型，所述第二地址信号为所述第二地址的十六进制表达；
根据所述第二地址信号中的特定位得到所述第二地址。
可选的，更改所述第一地址信号中的特定位，得到所述第二地址信号中的特定位具体包括：
确定所述第一地址信号中特定位对应的控制信号；
更改所述控制信号，得到所述第二地址信号中的特定位。
本发明实施例还提供了一种SRAM译码电路，该电路包括：
地址模块，用于当所述SRAM的第一地址对应的存储空间存在坏点时，确定存储空间可用的第二地址；
映射模块，用于建立所述第一地址与所述第二地址的映射关系，使得用户访问所述第一地址对应的存储空间时，基于所述映射关系访问所述第二地址对应的存储空间。
可选的，所述SRAM的存储空间分为两个子存储空间，所述高地址和低地址分别对应所述两个子存储空间，所述地址模块还包括：
地址类型单元，用于基于所述第一地址，确定所述第一地址对应的地址类型；其中，所述地址类型分为高地址和低地址；
第一确定单元，用于基于所述第一地址对应的地址类型，确定所述第一地址对应的子存储空间；
第二确定单元，用于在所述SRAM的存储空间中确定除所述第一地址对应的子存储空间外的目标子存储空间，从所述目标子存储空间中确定存储空间可用的所述第二地址。
可选的，所述映射模块包括：
信号单元，用于根据所述第一地址获得第一地址信号；其中，所述第一地址信号为所述第一地址的十六进制表达；
更改单元，用于更改所述第一地址信号中的特定位，得到所述第二地址信号中的特定位；其中，所述特定位表征地址信号对应的地址类型，所述第二地址信号为所述第二地址的十六进制表达；
地址单元，用于根据所述第二地址信号中的特定位得到所述第二地址。
可选的，所述更改单元具体用于：
确定所述第一地址信号中特定位对应的控制信号；
更改所述控制信号，得到所述第二地址信号中的特定位。
可选的，所述更改单元为第一选择器，所述第一选择器包括第一输入端、第二输入端、一个控制端和一个输出端；
从所述第一选择器的第一输入端输入所述第一地址信号中特定位对应的控制信号；
从所述第一选择器的第二输入端输入所述第二地址信号中特定位对应的控制信号；
所述第一选择器基于所述控制端输入的所述第一地址信号和所述第一地址信号中特定位对应的控制信号，从所述输出端输出所述第二地址信号特定位对应的控制信号。
可选的，所述地址单元为第二选择器，所述第二选择器包括第一输入端、第二输入端、一个控制端和一个输出端；
从所述第二选择器的第一输入端输入所述第一地址信号；
从所述第二选择器的第二输入端输入所述第二地址信号；
所述第二选择器基于所述控制端输入的第一地址信号和所述第一地址信号中特定位对应的控制信号，建立所述第一地址信号和所述第二地址信号的映射关系，从所述输出端输出所述第二地址信号。
可选的，当CPU或DMA访问所述SRAM时其特征在于，所述第二确定单元具体包括：
第一与门，所述第一与门有两个输入端，分别对应两个判断条件；其中，第一判断条件为当所述第二地址信号在预设范围内，向所述第一与门输入二进制“1”，否则输入二进制“0”；第二判断条件为当所述CPU或DMA访问所述SRAM的控制信号满足第一预设控制条件，向所述第一与门输入二进制“1”，否则输入二进制“0”；
第一或门，所述第一或门有两个输入端，分别对应两个判断条件；其中，一个判断条件为所述第二地址信号特定位对应的控制信号满足第一预设条件时，向所述第一或门输入二进制“1”，否则输入二进制“0”；另一个判断条件为所述第二地址信号特定位对应的控制信号满足第二预设条件时，向所述第一或门输入二进制“1”，否则输入二进制“0”；
第二与门，所述第二与门的输入信号包括所述第一与门的输出结果和所述第一或门的输出结果，根据所述第二与门输出结果中的二进制“1”确定所述第二地址对应的存储空间。
可选的，当CPU从所述SRAM启动系统时，其特征在于，所述第二判断条件为当所述系统从所述SRAM启动的选择信号满足预设选择条件时，向所述第一与门输入二进制“1”，否则输入二进制“0”，所述第二确定单元还包括：
第三与门，所述第三与门有两个输入端；其中，第一输入端对应一个判断条件，所述判断条件具体为当所述CPU访问所述SRAM的控制信号满足第二预设控制条件时，向所述第三与门输入二进制“1”，否则输入二进制“0”；第二输入端为所述第二与门的输出信号，所述第三与门的输出结果确定所述CPU从所述第二地址对应的存储空间启动系统。
本发明有益效果如下：
本发明中的SRAM译码方法，当SRAM的第一地址对应的存储空间存在坏点时，则确定存储空间可用的第二地址；建立第一地址与第二地址的映射关系，使得用户访问所述第一地址对应的存储空间时，基于地址映射关系可以访问第二地址对应的存储空间，实现了将不可用的地址映射到可用的地址，保证了可使用的SRAM地址空间的连续性，提升了SRAM芯片良率。并且，本发明中的SRAM译码电路硬件逻辑消耗低，电路结构简单，便于用户的使用。
附图说明
图1为本发明实施例一提供的一种SRAM译码方法的流程示意图；
图2为本发明实施例一提供的一种SRAM译码方法的流程示意图；
图3为本发明实施例一提供的一种SRAM译码方法的流程示意图；
图4为本发明实施例一提供的一种SRAM译码方法的流程示意图；
图5为本发明实施例二提供的一种SRAM译码电路的结构框图；
图6为本发明实施例二提供的一种SRAM译码电路的结构框图；
图7a为本发明实施例二提供的一种SRAM译码电路的结构框图；
图7b为本发明实施例二图7a对应的SRAM译码电路图；
图8a为本发明实施例二提供的一种SRAM译码电路的结构框图；
图8b为本发明实施例二图8a对应的SRAM译码电路图；
图9为本发明实施例二提供的一种SRAM译码电路的结构框图；
图10为本发明实施例二提供的SRAM译码电路图；
图11为本发明实施例二提供的SRAM译码电路图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供了一种SRAM译码方法，如图1所示，该方法包括：
S101，当所述SRAM的第一地址对应的存储空间存在坏点时，则确定存储空间可用的第二地址；
S102，建立所述第一地址与所述第二地址的映射关系，使得用户访问所述第一地址对应的存储空间时，基于所述映射关系访问所述第二地址对应的存储空间。
例如，一块SRAM的总容量为8K，地址范围为0x0000_0000～0x0000_1fff，用户只想要使用其中的低4K空间，地址范围为0x0000_0000～0x0000_0fff。但在生产过程中，0x0000_0100这个地址对应的存储空间有瑕疵而不可用，那么就可确定存储空间可用的地址，例如，重新确定的地址可以是：0x0000_1100。然后，建立不可用的地址与可用的地址之间的映射关系，使得用户在使用地址0x0000_0100时，可以通过映射关系，使用地址0x0000_1100，使得用户感受到其使用的低4K空间仍然是连续可用的。
值得说明的是，这里所述的可用的地址是指除用户正在使用的存储空间以外的其余存储空间，本发明对可用地址的地址范围不作限制，只要该可用地址对应的存储空间不存在瑕疵，可以使用即可。
进一步，所述SRAM的存储空间可以分为两个子存储空间，所述高地址和低地址分别对应所述两个子存储空间；基于SRAM存储空间的该结构，本发明实施例中确定存储空间可用的第二地址具体实现步骤可以包括(实现流程如图2所示)：
S201，基于所述第一地址，确定所述第一地址对应的地址类型；其中，所述地址类型分为高地址和低地址；
举例来说，在S201中，SRAM的总存储容量为8K，地址范围为0x0000_0000～0x0000_1fff，那么可以将该SRAM的8K存储空间分为低4K存储空间和高4K存储空间，其中，低4K存储空间的地址范围为0x0000_0000～0x0000_0fff，高4K存储空间的地址范围为0x0000_1000～0x0000_1fff。那么，在低4K存储空间的地址范围内的地址就为低地址；同样的，在高4K存储空间的地址范围内的地址就为高地址。例如，0x0000_0010就为低地址，0x0000_1010就为高地址。
S202，基于所述第一地址对应的地址类型，确定所述第一地址对应的子存储空间；
具体的，在S202中，所述第一地址对应的地址类型即为高地址或低地址，如果第一地址对应的地址类型为高地址，则可以确定所述第一地址对应的存储空间为高4K存储空间；如果第一地址对应的地址类型为低地址，则可以确定所述第一地址对应的存储空间为低4K存储空间。
S203，在所述SRAM的存储空间中确定除所述第一地址对应的子存储空间外的目标子存储空间，从所述目标子存储空间中确定存储空间可用的所述第二地址。
值得说明的是，在S203中，确定除所述第一地址对应的子存储空间外的目标子存储空间，如果第一地址对应的子存储空间为高4K存储空间，则目标子存储空间可以为低4K存储空间；如果第一地址对应的子存储空间为低4K存储空间，则目标子存储空间可以为高4K存储空间。但本发明对目标子存储空间的地址范围不作限制，只要在该目标子存储空间中可以确定不存在瑕疵的、可用的地址即可。
进一步，如图3所示，建立所述第一地址与所述第二地址的映射关系具体包括：
S301，根据所述第一地址获得第一地址信号；其中，所述第一地址信号为所述第一地址的十六进制表达；
例如，第一地址信号为0x0000_1100或0x0000_0100，其中第一地址信号中的每一位为0～f的十六进制数中的任一个数。
S302，更改所述第一地址信号中的特定位，得到所述第二地址信号中的特定位；其中，所述特定位表征地址信号对应的地址类型，所述第二地址信号为所述第二地址的十六进制表达；
举例来说，如果第一地址信号为0x0000_1100，第一地址信号中的第12bit位为特定位，则可将第一地址信号中第12bit位上的二进制“1”更改为二进制“0”，得到第二地址信号0x0000_0100。
S303，根据所述第二地址信号中的特定位得到所述第二地址。
具体的，根据上述第二地址信号0x0000_0100，可以确定在SRAM中0x0000_0100对应的物理地址，供用户使用。
进一步，如图4所示，更改所述第一地址信号中的特定位，得到所述第二地址信号中的特定位具体包括：
S401，确定所述第一地址信号中特定位对应的控制信号；
举例来说，SRAM存储的总容量为8K，第一地址信号为0x0000_1100，其特定位为第12bit位，该第12bit位对应一个控制信号sram_ctrl。该控制信号sram_ctrl占2bit位，其中，sram_ctrl可以是二进制“00”、“01”、“10”和“11”分别表示所述地址信号对应不同的存储空间。例如，sram_ctrl为二进制“00”表示所述地址信对应的存储空间为低4K空间；sram_ctrl为二进制“01”表示所述地址信对应的存储空间为高4K空间。那么就可以根据第一地址信号确定其特定位对应的控制信号。
具体的，第一地址信号为0x0000_1100，其特定位为第12bit位，其值为二进制“1”，表明该第一地址信号对应的存储空间为高4K，则其控制信号sram_ctrl为二进制“01”，即确定了所述第一地址信号中特定位对应的控制信号。
S402，更改所述控制信号，得到所述第二地址信号中的特定位。
举例来说，在S401举例的基础上，第一地址信号中特定位对应的控制信号sram_ctrl为二进制“01”，则可更改控制信号sram_ctrl为二进制“00”，首先，sram_ctrl为二进制“00”表示所述地址信号对应的存储空间为低4K空间，则所述地址信号的特定位为第12bit位，其值应该为二进制“0”，从而得到了所述第二地址信号中的特定位。
实施例二
本发明实施例提供了一种SRAM译码电路，如图5所示，该电路包括：
地址模块501，用于当所述SRAM的第一地址对应的存储空间存在坏点时，确定存储空间可用的第二地址；
映射模块502，用于建立所述第一地址与所述第二地址的映射关系，使得用户访问所述第一地址对应的存储空间时，基于所述映射关系访问所述第二地址对应的存储空间。
进一步，所述SRAM的存储空间分为两个子存储空间，所述高地址和低地址分别对应所述两个子存储空间，那么如图6所示，地址模块501还包括：
地址类型单元510，用于基于所述第一地址，确定所述第一地址对应的地址类型；其中，所述地址类型分为高地址和低地址；
第一确定单元511，用于基于所述第一地址对应的地址类型，确定所述第一地址对应的子存储空间；
第二确定单元512，用于在所述SRAM的存储空间中确定除所述第一地址对应的子存储空间外的目标子存储空间，从所述目标子存储空间中确定存储空间可用的所述第二地址。
一方面，如图7a所示，当CPU或DMA访问所述SRAM时，第二确定单元512具体包括：
第一与门701，所述第一与门701有两个输入端，分别对应两个判断条件；其中，第一判断条件为当所述第二地址信号在预设范围内，向所述第一与门输入二进制“1”，否则输入二进制“0”；第二判断条件为当所述CPU或DMA访问所述SRAM的控制信号满足第一预设控制条件，向所述第一与门输入二进制“1”，否则输入二进制“0”；
具体的，这里所说的预设范围内是用户根据需求设定的地址范围，本发明对此不作限制。同时，这里所说的预设控制条件是指所述CPU或DMA访问所述SRAM的控制信号为二进制“0”还是二进制“1”，其中，为二进制“0”时，表示DMA(Direct Memory Access，直接内存存取)或CPU等对SRAM的访问片选无效；为二进制“1”时，表示DMA或CPU等对SRAM的访问片选有效。
举例来说，如图7b所示，与门711的一个输入端的判断条件为“haddr[31:12]＝20’hx0000”，说明当地址信号中的第12bit位到第31bit位的数值等于十六进制“x0000”时，满足判断条件，向与门711输入二进制“1”，其中“x”表示该位的数值可以为十六进制0～f中的任一数值。与门711的另一个输入端的判断条件为“hmaster_dma_core＝1’b1”，说明DMA或CPU等对SRAM的访问片选有效，向与门711输入二进制“1”。其中，这里所说的片选有效是DMA或CPU等可以访问SRAM的某块存储区域；同样的，如果片选无效，则说明DMA或CPU等不能访问SRAM的某块存储区域。
第一或门702，所述第一或门702有两个输入端，分别对应两个判断条件；其中，一个判断条件为所述第二地址信号特定位对应的控制信号满足第一预设条件时，向所述第一或门输入二进制“1”，否则输入二进制“0”；另一个判断条件为所述第二地址信号特定位对应的控制信号满足第二预设条件时，向所述第一或门702输入二进制“1”，否则输入二进制“0”；
具体的，这里所说的第一预设条件可为地址信号特定位对应的控制信号为二进制“00”，第二预设条件可为地址信号特定位对应的控制信号为二进制“01”。
举例来说，如图7b所示，若SRAM的总存储容量为8K，输入的特定位对应的控制信号sram_ctrl为二进制“00”，或门712的一个输入端的判断条件为“sram_ctrl＝2’b00”，而此时sram_ctrl就正好为二进制“00”，满足条件，则向或门702输入二进制“1”；或门712的另一个输入端的判断条件为“sram_ctrl＝2’b01”，而此时sram_ctrl信号为二进制“00”，不满足条件，则向或门712输入二进制“0”。
第二与门703，所述第二与门703的输入信号包括所述第一与门701的输出结果和所述第一或门702的输出结果，根据所述第二与门703输出结果中的二进制“1”确定所述第二地址对应的存储空间。
值得说明的是，本发明对第一预设控制条件、第一预设条件和第二预设条件的具体设定都不作任何限制，用户可以根据需求自行设定。
另一方面，当CPU从所述SRAM启动系统时，所述第二判断条件为当所述系统从所述SRAM启动的选择信号满足预设选择条件时，向所述第一与门输入二进制“1”，否则输入二进制“0”，如图8a所示，在图7a的基础上，第二确定单元512还包括：
第三与门801，所述第三与门有两个输入端；其中，第一输入端对应一个判断条件，所述判断条件具体为当所述CPU访问所述SRAM的控制信号满足第二预设控制条件时，向所述第三与门输入二进制“1”，否则输入二进制“0”；第二输入端为所述第二与门的输出信号，所述第三与门的输出结果确定所述CPU从所述第二地址对应的存储空间启动系统。
具体的，用户可以根据需求，将第二预设控制条件设定为所述CPU访问所述SRAM的控制信号为二进制“1”或二进制“0”，其中，为二进制“1”时，表示CPU对SRAM的访问片选有效；为二进制“0”时，表示CPU对SRAM的访问片选无效。本发明对第二预设控制条件的设定不作任何限制。
举例来说，如图8b所示，输入的所述CPU访问所述SRAM的控制信号为二进制“1”，与门811一个输入端为与门812的输出结果，另一个输入端的判断条件为“hmaster_core＝1’b1”,而此时hmaster_core信号正好为二进制“1”，满足判断条件，则向与门811输入二进制“1”。
值得说明的是，图7b所示的电路图和图8b所示的电路图可以结合使用，使得该电路既能在CPU或DMA等master访问SRAM的时候使用，也可以在CPU从SRAM对应的存储空间启动系统的时候使用，本发明对具体的结合方式不作限制。
进一步，如图9所示，映射模块502包括：
信号单元901，用于根据所述第一地址获得第一地址信号；其中，所述第一地址信号为所述第一地址的十六进制表达；
更改单元902，用于更改所述第一地址信号中的特定位，得到所述第二地址信号中的特定位；其中，所述特定位表征地址信号对应的地址类型，所述第二地址信号为所述第二地址的十六进制表达；
地址单元903，用于根据所述第二地址信号中的特定位得到所述第二地址。
进一步，更改单元902具体用于确定所述第一地址信号中特定位对应的控制信号；更改所述控制信号，得到所述第二地址信号中的特定位。
进一步，更改单元902为第一选择器，所述第一选择器包括第一输入端、第二输入端、一个控制端和一个输出端；
从所述第一选择器的第一输入端输入所述第一地址信号中特定位对应的控制信号；
从所述第一选择器的第二输入端输入所述第二地址信号中特定位对应的控制信号；
所述第一选择器基于所述控制端输入的所述第一地址信号和所述第一地址信号中特定位对应的控制信号，从所述输出端输出所述第二地址信号特定位对应的控制信号。
举例来说，如图10所示，第一地址信号为0x0000_0100，第二地址信号为0x0000_1100，选择器910的一个输入端输入所述第一地址特定位对应的控制信号：sram_ctrl＝2’b00，第二个输入端输入所述第二地址特定位对应的控制信号：sram_ctrl＝2’b01。选择器910的控制端为第一地址信号0x0000_0100和第一地址信号特定位对应的控制信号sram_ctrl＝2’b00，选择器910输出第二地址信号特定位对应的控制信号sram_ctrl_tmp。
进一步，地址单元为第二选择器，所述第二选择器包括第一输入端、第二输入端、一个控制端和一个输出端；
从所述第二选择器的第一输入端输入所述第一地址信号；
从所述第二选择器的第二输入端输入所述第二地址信号；
所述第二选择器基于所述控制端输入的第一地址信号和所述第一地址信号中特定位对应的控制信号，建立所述第一地址信号和所述第二地址信号的映射关系，从所述输出端输出所述第二地址信号。
举例来说，如图11所示，第一地址信号为0x0000_0100，第二地址信号为0x0000_1100，选择器920的一个输入端输入所述第一地址信号0x0000_0100，第二个输入端输入所述第二地址信号0x0000_1100。选择器920的控制端为第一地址信号0x0000_0100和第一地址信号特定位对应的控制信号sram_ctrl＝2’b00，选择器920输出第二地址信号haddr_tmp[31:0]。
值得说明的是，本发明实施例中的第一选择器和第二选择器包括MUX(multiplexer，数据选择器)，但本发明不对具体的选择器的型号作限制。
本发明中的SRAM译码方法及装置，当SRAM的第一地址对应的存储空间存在坏点时，则确定存储空间可用的第二地址；建立第一地址与第二地址的映射关系，使得用户访问所述第一地址对应的存储空间时，基于地址映射关系可以访问第二地址对应的存储空间，实现了将不可用的地址映射到可用的地址，保证了可使用的SRAM地址空间的连续性，提升了SRAM芯片良率。并且，本发明中的SRAM译码电路硬件逻辑消耗低，电路结构简单，便于用户的使用。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种SRAM译码方法，其特征在于，该方法包括：
当所述SRAM的第一地址对应的存储空间存在坏点时，则确定存储空间可用的第二地址；
建立所述第一地址与所述第二地址的映射关系，使得用户访问所述第一地址对应的存储空间时，基于所述映射关系访问所述第二地址对应的存储空间；
其中，建立所述第一地址与所述第二地址的映射关系，具体包括：
根据所述第一地址获得第一地址信号；其中，所述第一地址信号为所述第一地址的十六进制表达；
确定所述第一地址信号中特定位对应的控制信号；
更改所述控制信号，得到第二地址信号中的特定位；其中，所述特定位表征地址信号对应的地址类型，所述第二地址信号为所述第二地址的十六进制表达；
根据所述第二地址信号中的特定位得到所述第二地址。
2.如权利要求1所述的方法，所述SRAM的存储空间分为两个子存储空间，高地址和低地址分别对应所述两个子存储空间，其特征在于，确定存储空间可用的第二地址包括：
基于所述第一地址，确定所述第一地址对应的地址类型；其中，所述地址类型分为高地址和低地址；
基于所述第一地址对应的地址类型，确定所述第一地址对应的子存储空间；
在所述SRAM的存储空间中确定除所述第一地址对应的子存储空间外的目标子存储空间，从所述目标子存储空间中确定存储空间可用的所述第二地址。
3.一种SRAM译码电路，其特征在于，该电路包括：
地址模块，用于当所述SRAM的第一地址对应的存储空间存在坏点时，确定存储空间可用的第二地址；
映射模块，用于建立所述第一地址与所述第二地址的映射关系，使得用户访问所述第一地址对应的存储空间时，基于所述映射关系访问所述第二地址对应的存储空间；
其中，所述映射模块包括：
信号单元，用于根据所述第一地址获得第一地址信号；其中，所述第一地址信号为所述第一地址的十六进制表达；
更改单元，用于确定所述第一地址信号中特定位对应的控制信号，更改所述控制信号，得到第二地址信号中的特定位；其中，所述特定位表征地址信号对应的地址类型，所述第二地址信号为所述第二地址的十六进制表达；
地址单元，用于根据所述第二地址信号中的特定位得到所述第二地址。
4.如权利要求3所述的译码电路，所述SRAM的存储空间分为两个子存储空间，高地址和低地址分别对应所述两个子存储空间，其特征在于，所述地址模块还包括：
地址类型单元，用于基于所述第一地址，确定所述第一地址对应的地址类型；其中，所述地址类型分为高地址和低地址；
第一确定单元，用于基于所述第一地址对应的地址类型，确定所述第一地址对应的子存储空间；
第二确定单元，用于在所述SRAM的存储空间中确定除所述第一地址对应的子存储空间外的目标子存储空间，从所述目标子存储空间中确定存储空间可用的所述第二地址。
5.如权利要求3所述的译码电路，其特征在于，所述更改单元为第一选择器，所述第一选择器包括第一输入端、第二输入端、一个控制端和一个输出端；
从所述第一选择器的第一输入端输入所述第一地址信号中特定位对应的控制信号；
从所述第一选择器的第二输入端输入所述第二地址信号中特定位对应的控制信号；
所述第一选择器基于所述控制端输入的所述第一地址信号和所述第一地址信号中特定位对应的控制信号，从所述输出端输出所述第二地址信号特定位对应的控制信号。
6.如权利要求3所述的译码电路，其特征在于，所述地址单元为第二选择器，所述第二选择器包括第一输入端、第二输入端、一个控制端和一个输出端；
从所述第二选择器的第一输入端输入所述第一地址信号；
从所述第二选择器的第二输入端输入所述第二地址信号；
所述第二选择器基于所述控制端输入的第一地址信号和所述第一地址信号中特定位对应的控制信号，建立所述第一地址信号和所述第二地址信号的映射关系，从所述输出端输出所述第二地址信号。
7.如权利要求4所述的译码电路，当CPU或DMA访问所述SRAM时其特征在于，所述第二确定单元具体包括：
第一与门，所述第一与门有两个输入端，分别对应两个判断条件；其中，第一判断条件为当所述第二地址信号在预设范围内，向所述第一与门输入二进制“1”，否则输入二进制“0”；第二判断条件为当所述CPU或DMA访问所述SRAM的控制信号满足第一预设控制条件，向所述第一与门输入二进制“1”，否则输入二进制“0”；
第一或门，所述第一或门有两个输入端，分别对应两个判断条件；其中，一个判断条件为所述第二地址信号特定位对应的控制信号满足第一预设条件时，向所述第一或门输入二进制“1”，否则输入二进制“0”；另一个判断条件为所述第二地址信号特定位对应的控制信号满足第二预设条件时，向所述第一或门输入二进制“1”，否则输入二进制“0”；
第二与门，所述第二与门的输入信号包括所述第一与门的输出结果和所述第一或门的输出结果，根据所述第二与门输出结果中的二进制“1”确定所述第二地址对应的存储空间。
8.如权利要求7所述的译码电路，当CPU从所述SRAM启动系统时，其特征在于，所述第二判断条件为当所述系统从所述SRAM启动的选择信号满足预设选择条件时，向所述第一与门输入二进制“1”，否则输入二进制“0”，所述第二确定单元还包括：
第三与门，所述第三与门有两个输入端；其中，第一输入端对应一个判断条件，所述判断条件具体为当所述CPU访问所述SRAM的控制信号满足第二预设控制条件时，向所述第三与门输入二进制“1”，否则输入二进制“0”；第二输入端为所述第二与门的输出信号，所述第三与门的输出结果确定所述CPU从所述第二地址对应的存储空间启动系统。
CN201711078317.7A 2017-11-06 2017-11-06 一种sram译码电路和方法 Active CN107945826B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711078317.7A CN107945826B (zh) 2017-11-06 2017-11-06 一种sram译码电路和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711078317.7A CN107945826B (zh) 2017-11-06 2017-11-06 一种sram译码电路和方法

Publications (2)

Publication Number Publication Date
CN107945826A CN107945826A (zh) 2018-04-20
CN107945826B true CN107945826B (zh) 2020-06-16

Family

ID=61934335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711078317.7A Active CN107945826B (zh) 2017-11-06 2017-11-06 一种sram译码电路和方法

Country Status (1)

Country Link
CN (1) CN107945826B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273031B (zh) * 2018-10-09 2021-07-27 珠海格力电器股份有限公司 一种flash译码电路和flash译码方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101025715A (zh) * 2007-03-07 2007-08-29 北京飞天诚信科技有限公司 基于非易失性存储器中两个连续逻辑块的掉电保护方法
CN101320596A (zh) * 2008-06-10 2008-12-10 北京时代民芯科技有限公司 一种面向大容量flash固存的坏块管理方法
CN101369464A (zh) * 2007-05-17 2009-02-18 三星电子株式会社 非易失性存储器件、系统及其操作方法
WO2014021823A1 (en) * 2012-07-30 2014-02-06 Empire Technology Development Llc Bad block compensation for solid state storage devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101025715A (zh) * 2007-03-07 2007-08-29 北京飞天诚信科技有限公司 基于非易失性存储器中两个连续逻辑块的掉电保护方法
CN101369464A (zh) * 2007-05-17 2009-02-18 三星电子株式会社 非易失性存储器件、系统及其操作方法
CN101320596A (zh) * 2008-06-10 2008-12-10 北京时代民芯科技有限公司 一种面向大容量flash固存的坏块管理方法
WO2014021823A1 (en) * 2012-07-30 2014-02-06 Empire Technology Development Llc Bad block compensation for solid state storage devices

Also Published As

Publication number Publication date
CN107945826A (zh) 2018-04-20

Similar Documents

Publication Publication Date Title
US7100013B1 (en) Method and apparatus for partial memory power shutoff
AU2022203960B2 (en) Providing memory bandwidth compression using multiple last-level cache (llc) lines in a central processing unit (cpu)-based system
US8402249B1 (en) System and method for mixed-mode SDRAM address mapping
JP6945544B2 (ja) プロセッサベースシステムにおけるメモリ内の圧縮メモリラインの優先度ベースのアクセス
EP3430520B1 (en) Asymmetrical memory management
JP7229326B2 (ja) メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト
US20170108914A1 (en) System and method for memory channel interleaving using a sliding threshold address
WO2017065927A1 (en) System and method for page-by-page memory channel interleaving
KR20170130388A (ko) 비대칭 세트 결합된 캐시
KR20160064720A (ko) 캐시 메모리 장치 및 이를 포함하는 전자 시스템
US20170108911A1 (en) System and method for page-by-page memory channel interleaving
CN107003940B (zh) 用于在非统一存储器架构中提供改进的延迟的系统和方法
CN114556881A (zh) 一种地址翻译方法及装置
CN107945826B (zh) 一种sram译码电路和方法
US9697118B1 (en) Memory controller with interleaving and arbitration scheme
CN107111560B (zh) 用于在非统一存储器架构中提供改进的延迟的系统和方法
CN113253939B (zh) 数据处理方法、装置、电子设备及存储介质
US11086563B2 (en) Storage device including a memory controller and a method of operating an electronic system including memory
KR20020082282A (ko) 메모리 내장 마이크로 컨트롤러
CN105630698A (zh) 配置扩展缓存的方法、装置及扩展缓存

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant