JP7229326B2 - メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト - Google Patents
メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト Download PDFInfo
- Publication number
- JP7229326B2 JP7229326B2 JP2021193423A JP2021193423A JP7229326B2 JP 7229326 B2 JP7229326 B2 JP 7229326B2 JP 2021193423 A JP2021193423 A JP 2021193423A JP 2021193423 A JP2021193423 A JP 2021193423A JP 7229326 B2 JP7229326 B2 JP 7229326B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- address
- card
- memory location
- cmd22
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/062—Securing storage systems
- G06F3/0622—Securing storage systems in relation to access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
- G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0637—Permissions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0662—Virtualisation aspects
- G06F3/0667—Virtualisation aspects at data level, e.g. file, record or object virtualisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7207—Details relating to flash memory management management of metadata or control data
Description
条項1.ホストから電圧供給を受けるための電圧供給ピンと、
少なくとも1つの接地ピンと、
前記ホストからクロック信号を受信するためのクロックピンと、
前記ホストからコマンドを受信するためのコマンドピンと、
セキュアデジタル(SD)カードへのデータ書込み用又はSDカードからのデータ読取り用の4つのデータピンとを備えた前記SDカードにアクセスする方法であって、
前記コマンドピンを介して、前記ホストから、第1のアドレスを含むアドレス拡張コマンドを受信することと、
前記コマンドピンを介して、前記ホストから、第2のアドレスを含むアクセスコマンドを受信することと、
前記データピンを介して、少なくとも、前記第1のアドレスと前記第2のアドレスとの結合体である第3のアドレスによって示される前記SDカードのメモリロケーションにアクセスすることとを含み、
前記アクセスコマンドは、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作、及び消去動作から選択される前記SDカード上で実行されるアクセス動作を示す、方法。
条項2.前記第3のアドレスは、前記第1のアドレス及び前記第2のアドレスを直列に接続することによって生成される、条項1に記載の方法。
条項3.前記第1のアドレス及び前記第2のアドレスは両方とも32ビットである、条項1に記載の方法。
条項4.前記第1のアドレスは6ビットであり、前記第2のアドレスは32ビットである、条項1に記載の方法。
条項5.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD17コマンドを含む場合、前記SDカードの前記メモリロケーションにアクセスする前記ステップは、前記第3のアドレスによって示される前記メモリロケーションに対して前記単一読取り動作を実行することを含み、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD17コマンド内に含まれる前記第2のアドレスとに従って生成される、条項1に記載の方法。
条項6.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD24コマンドを含む場合、前記SDカードの前記メモリロケーションにアクセスする前記ステップは、前記第3のアドレスによって示される前記メモリロケーションに対して前記単一書込み動作を実行することを含み、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD24コマンド内に含まれる前記第2のアドレスとに従って生成される、条項1に記載の方法。
条項7.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD23コマンド及びCMD18コマンドを含む場合、前記SDカードの前記メモリロケーションにアクセスする前記ステップは、前記第3のアドレスによって示される前記メモリロケーションから前記複数読取り動作を実行することを含み、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD18コマンド内に含まれる前記第2のアドレスとに従って生成される、条項1に記載の方法。
条項8.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD23コマンド及びCMD25コマンドを含む場合、前記SDカードの前記メモリロケーションにアクセスする前記ステップは、前記第3のアドレスによって示される前記メモリロケーションから前記複数書込み動作を実行することを含み、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD25コマンド内に含まれる前記第2のアドレスとに従って生成される、条項1に記載の方法。
条項9.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD32及びCMD38コマンドを含む場合、前記SDカードの前記メモリロケーションにアクセスする前記ステップは、前記CMD38コマンドに応答して、前記第3のアドレスによって示される前記メモリロケーションから前記消去動作を実行することを含み、前記第3のアドレスは、前記CMD22コマンドと前記CMD32コマンドとに従って生成される、条項1に記載の方法。
条項10.前記アドレス拡張コマンドが第1のCMD22コマンド及び第2のCMD22コマンドを含み、前記アクセスコマンドがCMD32コマンド、CMD33コマンド及びCMD38コマンドを含む場合、前記SDカードの前記メモリロケーションにアクセスする前記ステップは、前記CMD38コマンドに応答して、前記第3のアドレスによって示される前記メモリロケーションから第4のアドレスによって示される別のメモリロケーションまで消去動作を実行することを含み、前記第3のアドレスは、前記第1のCMD22コマンドと前記CMD32コマンドとに従って生成され、前記第4のアドレスは、前記第2のCMD22コマンドと前記CMD33コマンドとに従って生成される、条項1に記載の方法。
条項11.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD44コマンド及びCMD45コマンドを含む場合、前記SDカードの前記メモリロケーションにアクセスする前記ステップは、前記第3のアドレスによって示される前記メモリロケーションからデータ転送を実行することを含み、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD45コマンド内に含まれる前記第2のアドレスとに従って生成される、条項1に記載の方法。
条項12.前記SDカードの容量に関する情報を前記ホストに送信することをさらに含む、条項1に記載の方法。
条項13.条項1から12のいずれか一項に記載の方法を実行するように構成されたSDカードのコントローラ。
条項14.ホストから電圧供給を受けるための電圧供給ピンと、
少なくとも1つの接地ピンと、
前記ホストからクロック信号を受信するためのクロックピンと、
前記ホストからコマンドを受信するためのコマンドピンと、
SDカードへのデータ書込み用又は前記SDカードからのデータ読取り用の4つのデータピンとを備えた前記SDカードにアクセスする方法であって、
前記コマンドピンを介して、第1のアドレスを含むアドレス拡張コマンドを前記SDカードに送信することと、
前記コマンドピンを介して、第2のアドレスを含むアクセスコマンドを前記SDカードに送信することと、
前記データピンを介して、少なくとも、前記第1のアドレスと前記第2のアドレスとの結合体である第3のアドレスによって示される前記SDカードのメモリロケーションにアクセスすることとを含み、
前記アクセスコマンドは、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作、及び消去動作から選択される前記SDカード上で実行されるアクセス動作を示す、方法。
条項15.前記第3のアドレスは、前記第1のアドレス及び前記第2のアドレスを直列に接続することによって生成される、条項14に記載の方法。
条項16.前記SDカードの容量に関する情報を受信することをさらに含み、前記アドレス拡張コマンドを送信する前記ステップは、前記SDカードの容量が所定の閾値を超える場合に実行される、条項14に記載の方法。
条項17.前記第1のアドレス及び前記第2のアドレスは両方とも32ビットである、条項14に記載の方法。
条項18.前記第1のアドレスは6ビットであり、前記第2のアドレスは32ビットである、条項14に記載の方法。
条項19.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD17コマンドを含む場合、前記SDカードの前記メモリロケーションにアクセスする前記ステップは、前記第3のアドレスによって示される前記メモリロケーションに対して前記単一読取り動作を実行することを含み、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD17コマンド内に含まれる前記第2のアドレスとに従って生成される、条項14に記載の方法。
条項20.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD24コマンドを含む場合、前記SDカードの前記メモリロケーションにアクセスする前記ステップは、前記第3のアドレスによって示される前記メモリロケーションに対して前記単一書込み動作を実行することを含み、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD24コマンド内に含まれる前記第2のアドレスとに従って生成される、条項14に記載の方法。
条項21.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD23コマンド及びCMD18コマンドを含む場合、前記SDカードの前記メモリロケーションにアクセスする前記ステップは、前記第3のアドレスによって示される前記メモリロケーションから前記複数読取り動作を実行することを含み、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD18コマンド内に含まれる前記第2のアドレスとに従って生成される、条項14に記載の方法。
条項22.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD23コマンド及びCMD25コマンドを含む場合、前記SDカードの前記メモリロケーションにアクセスする前記ステップは、前記第3のアドレスによって示される前記メモリロケーションから前記複数書込み動作を実行することを含み、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD25コマンド内に含まれる前記第2のアドレスとに従って生成される、条項14に記載の方法。
条項23.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD32及びCMD38コマンドを含む場合、前記SDカードの前記メモリロケーションにアクセスする前記ステップは、前記CMD38コマンドに応答して、前記第3のアドレスによって示される前記メモリロケーションから前記消去動作を実行することを含み、前記第3のアドレスは、前記CMD22コマンドと前記CMD32コマンドとに従って生成される、条項14に記載の方法。
条項24.前記アドレス拡張コマンドが第1のCMD22コマンド及び第2のCMD22コマンドを含み、前記アクセスコマンドがCMD32コマンド、CMD33コマンド及びCMD38コマンドを含む場合、前記SDカードの前記メモリロケーションにアクセスする前記ステップは、前記CMD38コマンドに応答して、前記第3のアドレスによって示される前記メモリロケーションから第4のアドレスによって示される別のメモリロケーションまで消去動作を実行することを含み、前記第3のアドレスは、前記第1のCMD22コマンドと前記CMD32コマンドとに従って生成され、前記第4のアドレスは、前記第2のCMD22コマンドと前記CMD33コマンドとに従って生成される、条項14に記載の方法。
条項25.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD44コマンド及びCMD45コマンドを含む場合、前記SDカードの前記メモリロケーションにアクセスする前記ステップは、前記第3のアドレスによって示される前記メモリロケーションからデータ転送を実行することを含み、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD45コマンド内に含まれる前記第2のアドレスとに従って生成される、条項14に記載の方法。
条項26.第4のアドレスによって示され得るメモリロケーションにアクセスすることを決定することと、
前記コマンドピンを介して、前記第4のアドレスを含む別のアクセスコマンドを前記SDカードに送信することと、
前記データピンを介して、前記第4のアドレスによって示される前記SDカードの前記メモリロケーションにアクセスすることとをさらに含む、条項14に記載の方法。
条項27.SDカードであって、
複数のメモリロケーションを含むメモリモジュールと、
入出力(I/O)インタフェースであって、
ホストから電圧供給を受けるための電圧供給ピンと、
少なくとも1つの接地ピンと、
ホストからクロック信号を受信するためのクロックピンと、
ホストからコマンドを受信するためのコマンドピンと、
前記SDカードへのデータ書込み用又は前記SDカードからのデータ読取り用の4つのデータピンと、を含む、入出力(I/O)インタフェースと、
次のコントローラであって、
前記コマンドピンを介して、前記I/Oインタフェースから第1のアドレスを含むアドレス拡張コマンドを受信し、
前記コマンドピンを介して、前記I/Oインタフェースから第2のアドレスを含むアクセスコマンドを受信し、
前記第1のアドレスと前記第2のアドレスとの結合体である第3のアドレスによって示される前記複数のメモリロケーションのうちの少なくとも1つにアクセスするように構成された前記コントローラとを備え、
前記アクセスコマンドは、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作、及び消去動作から選択される前記SDカード上で実行されるアクセス動作を示す、SDカード。
条項28.前記第3のアドレスは、前記第1のアドレス及び前記第2のアドレスを直列に接続することによって生成される、請求項27に記載のSDカード。
条項29.前記上位アドレス及び前記下位アドレスが両方とも32ビットである、請求項27に記載のSDカード。
条項30.前記上位アドレスが6ビットであり、前記下位アドレスが32ビットである、請求項27に記載のSDカード。
条項31.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD17コマンドを含む場合、前記コントローラは、前記第3のアドレスによって示される前記メモリロケーションに対して単一読取り動作を実行し、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD17コマンド内に含まれる前記第2のアドレスとに従って生成される、条項27に記載のSDカード。
条項32.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD24コマンドを含む場合、前記コントローラは、前記第3のアドレスによって示されるメモリロケーションに対して単一書込み動作を実行し、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD24コマンド内に含まれる前記第2のアドレスとに従って生成される、条項27に記載のSDカード。
条項33.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD23コマンド及びCMD18コマンドを含む場合、前記コントローラは第3のアドレスによって示される前記メモリロケーションから複数読取り動作を実行し、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD18コマンド内に含まれる前記第2のアドレスとに従って生成される、条項27に記載のSDカード。
条項34.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD23コマンド及びCMD25コマンドを含む場合、前記コントローラは、前記第3のアドレスによって示される前記メモリロケーションから複数書込み動作を実行し、前記第3のアドレスは、CMD22コマンド内に含まれる前記第1のアドレスと前記CMD25コマンド内に含まれる前記第2のアドレスとに従って生成される、条項27に記載のSDカード。
条項35.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD32及びCMD38コマンドを含む場合、前記コントローラは、CMD38コマンドに対応して前記第3のアドレスによって示される前記メモリロケーションから消去動作を実行し、前記第3のアドレスは、前記CMD22コマンドと前記CMD32コマンドとに従って生成される、条項27に記載のSDカード。
条項36.前記アドレス拡張コマンドが第1のCMD22コマンド及び第2のCMD22コマンドを含み、前記アクセスコマンドがCMD32コマンド、CMD33コマンド及びCMD38コマンドを含む場合、前記コントローラは、前記CMD38コマンドに応答して、前記第3のアドレスによって示される前記メモリロケーションから前記第4のアドレスによって示される別のメモリロケーションまで消去動作を実行し、前記第3のアドレスは前記第1のCMD22コマンドと前記CMD32コマンドとに従って生成され、前記第4のアドレスは前記第2のCMD22コマンドと前記CMD33コマンドとに従って生成される、条項27に記載のSDカード。
条項37.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD44コマンド及びCMD45コマンドを含む場合、前記コントローラは、前記第3のアドレスによって示される前記メモリロケーションからデータ転送を実行し、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD45コマンド内に含まれる前記第2のアドレスとに従って生成される、条項27に記載のSDカード。
条項38.前記コントローラは、前記SDカードの容量に関する情報を前記ホストに送信するようにさらに構成される、条項27に記載のSDカード。
条項39.SDカードにアクセスできる電子デバイスであって、
I/Oインタフェースと、
前記SDカードに電圧供給を提供するための電圧供給接点と、
少なくとも1つの接地接点と、
前記SDカードにクロック信号を提供するためのクロック接点と、
前記SDカードにコマンドを提供するためのコマンド接点と、
前記SDカードへのデータ書込み用又は前記SDカードからのデータ読取り用の4つのデータ接点と、
プロセッサであって、
前記コマンド接点を介して、前記第1のアドレスを含むアドレス拡張コマンドを前記SDカードに送信し、
前記コマンド接点を介して、前記第2のアドレスを含むアクセスコマンドを前記SDカードに送信し、
前記データ接点を介して、前記第1のアドレスと前記第2のアドレスとの結合体である第3のアドレスによって示される少なくとも前記SDカードのメモリロケーションにアクセスするように構成されたプロセッサとを備え、
前記アクセスコマンドは、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作、及び消去動作から選択される前記SDカード上で実行されるアクセス動作を示す、電子デバイス。
条項40.前記第3のアドレスは、前記第1のアドレス及び前記第2のアドレスを直列に接続することによって生成される、条項39に記載の電子デバイス。
条項41.前記プロセッサは、前記I/Oインタフェースから受信された情報に基づいて前記SDカードの容量を決定するようにさらに構成されており、前記決定されたSDカードの容量が所定の閾値を超える場合、前記アドレス拡張コマンドが送信される、条項39に記載の電子デバイス。
条項42.前記第1のアドレス及び前記第2のアドレスは両方とも32ビットである、条項39に記載の電子デバイス。
条項43.前記第1のアドレスが6ビットであり、前記第2のアドレスは32ビットである、条項39に記載の電子デバイス。
条項44.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD17コマンドを含む場合、前記プロセッサは、前記第3のアドレスによって示される前記メモリロケーションに対して単一読取り動作を実行し、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD17コマンド内に含まれる前記第2のアドレスとに従って生成される、条項39に記載のSDカード。
条項45.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD24コマンドを含む場合、前記プロセッサは、前記第3のアドレスによって示される前記メモリロケーションに対して単一書込み動作を実行し、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD24コマンド内に含まれる前記第2のアドレスとに従って生成される、条項39に記載の電子デバイス。
条項46.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD23コマンド及びCMD18コマンドを含む場合、前記プロセッサは、前記第3のアドレスによって示される前記メモリロケーションから複数読取り動作を実行し、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD18コマンド内に含まれる前記第2のアドレスとに従って生成される、条項39に記載の電子デバイス。
条項47.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD23コマンド及びCMD25コマンドを含む場合、前記プロセッサは、前記第3のアドレスによって示される前記メモリロケーションから複数書込み動作を実行し、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD25コマンド内に含まれる前記第2のアドレスとに従って生成される、条項39に記載の電子デバイス。
条項48.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD32及びCMD38コマンドを含む場合、前記プロセッサは、前記CMD38コマンドに応答して、前記第3のアドレスによって示される前記メモリロケーションから消去動作を実行し、前記第3のアドレスは、前記CMD22コマンドと前記CMD32コマンドとに従って生成される、条項39に記載の電子デバイス。
条項49.前記アドレス拡張コマンドが第1のCMD22コマンド及び第2のCMD22コマンドを含み、前記アクセスコマンドがCMD32コマンド、CMD33コマンド及びCMD38コマンドを含む場合、前記プロセッサは、前記CMD38コマンドに応答して、前記第3のアドレスによって示される前記メモリロケーションから前記第4のアドレスによって示される別のメモリロケーションまで消去動作を実行し、前記第3のアドレスは、前記第1のCMD22コマンドと前記CMD32コマンドとに従って生成され、前記第4のアドレスは、前記第2のCMD22コマンドと前記CMD33コマンドとに従って生成される、条項39に記載の電子デバイス。
条項50.前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD44コマンド及びCMD45コマンドを含む場合、前記プロセッサは、前記第3のアドレスによって示される前記メモリロケーションからデータ転送を実行し、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD45コマンド内に含まれる前記第2のアドレスとに従って生成される、条項39に記載の電子デバイス。
条項51.前記電子デバイスが第4のアドレスによって示され得るメモリロケーションにアクセスすることを決定する場合、前記プロセッサはさらに以下のように構成される、前記コマンドピンを介して、前記第4のアドレスを含む別のアクセスコマンドを前記SDカードに送信し、前記データピンを介して、前記第4のアドレスによって示される前記SDカードの前記メモリロケーションにアクセスする、条項39に記載の電子デバイス。
Claims (14)
- 電子デバイスがセキュアデジタル(SD)カードにアクセスするための方法であって、
前記電子デバイスは、
前記SDカードに電圧を供給するための電圧供給接点と、
少なくとも1つの接地接点と、
前記SDカードにクロック信号を提供するためのクロック接点と、
前記SDカードにコマンドを提供するためのコマンド接点と、
前記SDカードへのデータ書込み用又は該SDカードからのデータ読取り用の4つのデータ接点と、を含むI/Oインタフェースを備え、
該方法は、
前記コマンド接点を介して、第1のアドレスを含むアドレス拡張コマンドを前記SDカードへ送信することと、
前記コマンド接点を介して、第2のアドレスを含むアクセスコマンドを前記SDカードへ送信することと、
前記第1のアドレスと前記第2のアドレスとの結合体である第3のアドレスによって少なくとも示される前記SDカードの少なくとも1つのメモリロケーションにアクセスすることと、を含み、
前記アクセスコマンドは、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作、及び消去動作から選択される前記SDカード上で実行されるアクセス動作を示し、
前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD23コマンド及びCMD18コマンドを含む場合、前記SDカードの前記少なくとも1つのメモリロケーションにアクセスすることは、前記第3のアドレスによって示される前記少なくとも1つのメモリロケーションのうちの第1のメモリロケーションから前記複数の読取り動作を実行することを含み、前記第3のアドレスは、前記CMD22コマンド内に含まれる前記第1のアドレスと前記CMD18コマンド内に含まれる前記第2のアドレスとに従って生成される、
方法。 - 前記第3のアドレスは、前記第1のアドレス及び前記第2のアドレスを直列に接続することによって生成される、
請求項1に記載の方法。 - 前記第1のアドレス及び前記第2のアドレスは両方とも32ビットである、
請求項1に記載の方法。 - 前記第1のアドレスは6ビットであり、前記第2のアドレスは32ビットである、
請求項1に記載の方法。 - 前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD17コマンドを含む場合、前記SDカードの前記少なくとも1つのメモリロケーションにアクセスすることは、第4のアドレスによって示される前記少なくとも1つのメモリロケーションのうちの第2のメモリロケーションに対して前記単一読取り動作を実行することを含み、前記第4のアドレスは、前記CMD22コマンド内に含まれる第5のアドレスと前記CMD17コマンド内に含まれる第6のアドレスとに従って生成される、
請求項1に記載の方法。 - 前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD24コマンドを含む場合、前記SDカードの前記少なくとも1つのメモリロケーションにアクセスすることは、第4のアドレスによって示される前記少なくとも1つのメモリロケーションのうちの第2のメモリロケーションに対して前記単一書込み動作を実行することを含み、前記第4のアドレスは、前記CMD22コマンド内に含まれる第5のアドレスと前記CMD24コマンド内に含まれる第6のアドレスとに従って生成される、
請求項1に記載の方法。 - 前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD23コマンド及びCMD25コマンドを含む場合、前記SDカードの前記少なくとも1つのメモリロケーションにアクセスすることは、第4のアドレスによって示される前記少なくとも1つのメモリロケーションのうちの第2のメモリロケーションから前記複数書込み動作を実行することを含み、前記第4のアドレスは、前記CMD22コマンド内に含まれる第5のアドレスと前記CMD25コマンド内に含まれる前記第2のアドレスとに従って生成される、
請求項1に記載の方法。 - 前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD32及びCMD38コマンドを含む場合、前記SDカードの前記少なくとも1つのメモリロケーションにアクセスすることは、前記CMD38コマンドに応答して、前記第4のアドレスによって示される前記少なくとも1つのメモリロケーションのうちの第2のメモリロケーションから前記消去動作を実行することを含み、前記第4のアドレスは、前記CMD22コマンドと前記CMD32コマンドとに従って生成される、
請求項1に記載の方法。 - 前記アドレス拡張コマンドが第1のCMD22コマンド及び第2のCMD22コマンドを含み、前記アクセスコマンドがCMD32コマンド、CMD33コマンド及びCMD38コマンドを含む場合、前記SDカードの前記少なくとも1つのメモリロケーションにアクセスすることは、前記CMD38コマンドに応答して、第4のアドレスによって示される前記少なくとも1つのメモリロケーションのうちの第2のメモリロケーションから第5のアドレスによって示される別のメモリロケーションまで前記消去動作を実行することを含み、前記第4のアドレスは、前記第1のCMD22コマンドと前記CMD32コマンドとに従って生成され、前記第5のアドレスは、前記第2のCMD22コマンドと前記CMD33コマンドとに従って生成される、
請求項1に記載の方法。 - 前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD44コマンド及びCMD45コマンドを含む場合、前記SDカードの前記少なくとも1つのメモリロケーションにアクセスすることは、第4のアドレスによって示される前記少なくとも1つのメモリロケーションのうちの第2のメモリロケーションからデータ転送を実行することを含み、前記第4のアドレスは、前記CMD22コマンド内に含まれる第5のアドレスと前記CMD45コマンド内に含まれる第6のアドレスとに従って生成される、
請求項1に記載の方法。 - 電子デバイスがSDカードにアクセスするための方法であって、
前記電子デバイスは、
前記SDカードに電圧を供給するための電圧供給接点と、
少なくとも1つの接地接点と、
前記SDカードにクロック信号を提供するためのクロック接点と、
前記SDカードにコマンドを提供するためのコマンド接点と、
前記SDカードへのデータ書込み又は前記SDカードからのデータ読取りのための4つのデータ接点と、を含むI/Oインタフェースを備え、
前記方法は、
前記コマンド接点を介して、第1のアドレスを含むアドレス拡張コマンドを前記SDカードへ送信することと、
前記コマンド接点を介して、第2のアドレスを含むアクセスコマンドを前記SDカードへ送信することと、
前記第1のアドレスと前記第2のアドレスの組合せである第3のアドレスによって少なくとも示される前記SDカードの少なくとも1つのメモリロケーションにアクセスすることと、を含み、
前記アクセスコマンドは、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作、及び消去動作から選択される前記SDカード上で実行されるアクセス動作を示し、
前記アドレス拡張コマンドが第1のCMD22コマンド及び第2のCMD22コマンドを含み、前記アクセスコマンドがCMD32コマンド、CMD33コマンド、及びCMD38コマンドを含む場合、前記SDカードの前記少なくとも1つのメモリロケーションにアクセスすることは、前記CMD38コマンドに応答して、前記第3のアドレスによって示される前記少なくとも1つのメモリロケーションのうちの第1のメモリロケーションから第4のアドレスによって示される別のメモリロケーションまで前記消去動作を実行することを含み、前記第3のアドレスは、前記第1のCMD22コマンドと前記CMD32コマンドとに従って生成され、前記第4のアドレスは、前記第2のCMD22コマンドと前記CMD33コマンドとに従って生成される、
方法。 - 前記アドレス拡張コマンドがCMD22コマンドを含み、前記アクセスコマンドがCMD44コマンド及びCMD45コマンドを含む場合、前記SDカードの前記少なくとも1つのメモリロケーションにアクセスすることは、第5のアドレスによって示される前記少なくとも1つのメモリロケーションのうちの第2のメモリロケーションからデータ転送を実行することを含み、前記第5のアドレスは、前記CMD22コマンド内に含まれる第6のアドレスと前記CMD45コマンド内に含まれる第7のアドレスとに従って生成される、
請求項11に記載の方法。 - 前記SDカードの容量に関する情報を受信することをさらに含む、
請求項11に記載の方法。 - 電子デバイスであって、
前記SDカードに電圧を供給するための電圧供給接点と、
少なくとも1つの接地接点と、
前記SDカードにクロック信号を提供するためのクロック接点と、
前記SDカードにコマンドを提供するためのコマンド接点と、
前記SDカードへのデータ書込み又は前記SDカードからのデータ読取りのための4つのデータ接点と、
請求項1~13のいずれか一項に記載の方法を実行するように構成されたプロセッサと、
を含むI/Oインタフェースを備える、
電子デバイス。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762610937P | 2017-12-28 | 2017-12-28 | |
US62/610,937 | 2017-12-28 | ||
JP2020547277A JP6987267B2 (ja) | 2017-12-28 | 2018-12-28 | メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト |
PCT/CN2018/125004 WO2019129226A1 (en) | 2017-12-28 | 2018-12-28 | Memory addressing methods and associated controller, memory device and host |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020547277A Division JP6987267B2 (ja) | 2017-12-28 | 2018-12-28 | メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022028890A JP2022028890A (ja) | 2022-02-16 |
JP7229326B2 true JP7229326B2 (ja) | 2023-02-27 |
Family
ID=67058813
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020547277A Active JP6987267B2 (ja) | 2017-12-28 | 2018-12-28 | メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト |
JP2021193423A Active JP7229326B2 (ja) | 2017-12-28 | 2021-11-29 | メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020547277A Active JP6987267B2 (ja) | 2017-12-28 | 2018-12-28 | メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト |
Country Status (7)
Country | Link |
---|---|
US (3) | US10866746B2 (ja) |
EP (1) | EP3732574A4 (ja) |
JP (2) | JP6987267B2 (ja) |
KR (1) | KR102372972B1 (ja) |
CN (2) | CN115794665A (ja) |
TW (2) | TWI695382B (ja) |
WO (1) | WO2019129226A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI714487B (zh) | 2017-12-28 | 2020-12-21 | 慧榮科技股份有限公司 | 記憶卡控制器以及使用於記憶卡控制器的方法 |
US10866746B2 (en) * | 2017-12-28 | 2020-12-15 | Silicon Motion Inc. | Memory addressing methods and associated controller, memory device and host |
US11288187B2 (en) * | 2018-03-28 | 2022-03-29 | SK Hynix Inc. | Addressing switch solution |
US11544185B2 (en) * | 2020-07-16 | 2023-01-03 | Silicon Motion, Inc. | Method and apparatus for data reads in host performance acceleration mode |
US11544186B2 (en) * | 2020-07-16 | 2023-01-03 | Silicon Motion, Inc. | Method and apparatus for data reads in host performance acceleration mode |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090327644A1 (en) | 2008-06-26 | 2009-12-31 | Sdc Micro Inc. | Cpu and memory connection assembly to extend memory address space |
CN103268775A (zh) | 2013-05-17 | 2013-08-28 | 深圳市江波龙电子有限公司 | 存储芯片、存储设备及存储芯片使用方法 |
JP2017157209A (ja) | 2016-03-03 | 2017-09-07 | 三星電子株式会社Samsung Electronics Co.,Ltd. | メモリ装置のデータアドレッシング方法及びメモリ装置並びにメモリモジュール |
JP6232109B1 (ja) | 2016-09-27 | 2017-11-15 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置および連続読出し方法 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3923715B2 (ja) * | 2000-09-29 | 2007-06-06 | 株式会社東芝 | メモリカード |
TWM253045U (en) | 2003-12-16 | 2004-12-11 | I O Interconnect Inc | Removable flash memory portable storage device task |
JP4515793B2 (ja) | 2004-03-11 | 2010-08-04 | 株式会社東芝 | メモリカード装置およびメモリカード制御方法 |
US7814377B2 (en) | 2004-07-09 | 2010-10-12 | Sandisk Corporation | Non-volatile memory system with self test capability |
CN101089830B (zh) * | 2006-06-16 | 2010-06-09 | 亮发科技股份有限公司 | 记忆装置及其运作方法 |
KR100783988B1 (ko) | 2006-10-31 | 2007-12-07 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 동작방법 |
JP4956143B2 (ja) | 2006-11-02 | 2012-06-20 | 株式会社東芝 | 半導体メモリカード、ホスト装置、及びデータ転送方法 |
US7694099B2 (en) | 2007-01-16 | 2010-04-06 | Advanced Risc Mach Ltd | Memory controller having an interface for providing a connection to a plurality of memory devices |
US7916557B2 (en) | 2007-04-25 | 2011-03-29 | Micron Technology, Inc. | NAND interface |
JP2009026296A (ja) * | 2007-06-21 | 2009-02-05 | Toshiba Corp | 電子デバイス、メモリデバイス、ホスト装置 |
CN101782870B (zh) | 2009-01-16 | 2011-12-14 | 旺宏电子股份有限公司 | 存储器装置与其控制方法 |
CN101650690B (zh) | 2009-09-21 | 2011-03-02 | 中兴通讯股份有限公司 | 大容量存储卡的应用方法及移动终端 |
JP2011107851A (ja) * | 2009-11-13 | 2011-06-02 | Toshiba Corp | メモリシステム |
TWI421871B (zh) * | 2009-11-27 | 2014-01-01 | Macronix Int Co Ltd | 定址一記憶積體電路之方法與裝置 |
CN102214482B (zh) | 2010-04-07 | 2013-05-01 | 中国科学院电子学研究所 | 高速大容量固态电子记录器 |
US8713242B2 (en) | 2010-12-30 | 2014-04-29 | Solid State System Co., Ltd. | Control method and allocation structure for flash memory device |
TWI471862B (zh) | 2011-08-19 | 2015-02-01 | Silicon Motion Inc | 快閃記憶體控制器 |
KR101988260B1 (ko) | 2012-09-14 | 2019-06-12 | 삼성전자주식회사 | 임베디드 멀티미디어 카드, 및 이의 동작 방법 |
JP5976608B2 (ja) * | 2012-10-30 | 2016-08-23 | 株式会社東芝 | メモリデバイス |
KR102210961B1 (ko) | 2013-06-12 | 2021-02-03 | 삼성전자주식회사 | 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 동적 접근 방법 |
CN103488436B (zh) | 2013-09-25 | 2017-04-26 | 华为技术有限公司 | 内存扩展系统及方法 |
CN104679592A (zh) | 2013-12-02 | 2015-06-03 | 北京兆易创新科技股份有限公司 | 一种微控制单元mcu中资源动态分配的方法和系统 |
CN103809920B (zh) | 2014-02-13 | 2017-05-17 | 杭州电子科技大学 | 一种超大容量固态硬盘的实现方法 |
US9606738B2 (en) | 2014-03-10 | 2017-03-28 | Kabushiki Kaisha Toshiba | Memory system with a bridge part provided between a memory and a controller |
JP2016029556A (ja) | 2014-07-15 | 2016-03-03 | 株式会社東芝 | ホスト機器および拡張性デバイス |
US9418731B1 (en) | 2015-11-06 | 2016-08-16 | Phison Electronics Corp. | Memory management method, memory storage device and memory control circuit unit |
TWI599880B (zh) | 2016-03-22 | 2017-09-21 | 威盛電子股份有限公司 | 非揮發性記憶體裝置及其操作方法 |
TWI637264B (zh) | 2016-05-20 | 2018-10-01 | 慧榮科技股份有限公司 | 資料儲存裝置之資料頁對齊方法及其查找表的製作方法 |
US10303384B1 (en) * | 2017-11-28 | 2019-05-28 | Western Digital Technologies, Inc. | Task readiness for queued storage tasks |
US10866746B2 (en) * | 2017-12-28 | 2020-12-15 | Silicon Motion Inc. | Memory addressing methods and associated controller, memory device and host |
-
2018
- 2018-12-20 US US16/226,820 patent/US10866746B2/en active Active
- 2018-12-28 CN CN202211435745.1A patent/CN115794665A/zh active Pending
- 2018-12-28 CN CN201811624926.2A patent/CN110059017B/zh active Active
- 2018-12-28 JP JP2020547277A patent/JP6987267B2/ja active Active
- 2018-12-28 EP EP18897435.6A patent/EP3732574A4/en active Pending
- 2018-12-28 TW TW107147893A patent/TWI695382B/zh active
- 2018-12-28 KR KR1020207012536A patent/KR102372972B1/ko active IP Right Grant
- 2018-12-28 TW TW109122593A patent/TWI790456B/zh active
- 2018-12-28 WO PCT/CN2018/125004 patent/WO2019129226A1/en unknown
-
2020
- 2020-11-11 US US17/095,118 patent/US11422717B2/en active Active
-
2021
- 2021-11-29 JP JP2021193423A patent/JP7229326B2/ja active Active
-
2022
- 2022-07-14 US US17/865,130 patent/US20220350502A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090327644A1 (en) | 2008-06-26 | 2009-12-31 | Sdc Micro Inc. | Cpu and memory connection assembly to extend memory address space |
CN103268775A (zh) | 2013-05-17 | 2013-08-28 | 深圳市江波龙电子有限公司 | 存储芯片、存储设备及存储芯片使用方法 |
JP2017157209A (ja) | 2016-03-03 | 2017-09-07 | 三星電子株式会社Samsung Electronics Co.,Ltd. | メモリ装置のデータアドレッシング方法及びメモリ装置並びにメモリモジュール |
JP6232109B1 (ja) | 2016-09-27 | 2017-11-15 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置および連続読出し方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI790456B (zh) | 2023-01-21 |
EP3732574A4 (en) | 2021-10-27 |
TW202314723A (zh) | 2023-04-01 |
US11422717B2 (en) | 2022-08-23 |
JP2021504863A (ja) | 2021-02-15 |
US10866746B2 (en) | 2020-12-15 |
CN110059017B (zh) | 2022-11-04 |
US20210081118A1 (en) | 2021-03-18 |
US20220350502A1 (en) | 2022-11-03 |
US20190205047A1 (en) | 2019-07-04 |
TW201939509A (zh) | 2019-10-01 |
KR102372972B1 (ko) | 2022-03-10 |
JP2022028890A (ja) | 2022-02-16 |
KR20200060758A (ko) | 2020-06-01 |
CN115794665A (zh) | 2023-03-14 |
WO2019129226A1 (en) | 2019-07-04 |
TW202046326A (zh) | 2020-12-16 |
CN110059017A (zh) | 2019-07-26 |
TWI695382B (zh) | 2020-06-01 |
EP3732574A1 (en) | 2020-11-04 |
JP6987267B2 (ja) | 2021-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7229326B2 (ja) | メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト | |
US8615702B2 (en) | Method and apparatus for correcting errors in memory device | |
US20190317892A1 (en) | Memory system, data processing system, and operating method of memory system | |
US11269765B2 (en) | Operating method of controller and memory system | |
US10866736B2 (en) | Memory controller and data processing circuit with improved system efficiency | |
US11301393B2 (en) | Data storage device, operation method thereof, and storage system including the same | |
US20180239557A1 (en) | Nonvolatile memory device, data storage device including the same, and operating method of data storage device | |
CN107066201B (zh) | 数据存储装置及其方法 | |
TW200935437A (en) | Address translation between a memory controller and an external memory device | |
US10754768B2 (en) | Memory system using descriptor lookup tables to access setting information for a non-volatile memory, and an operating method thereof | |
TWI507883B (zh) | 記憶卡存取裝置、其控制方法與記憶卡存取系統 | |
US20190278716A1 (en) | Memory controller and operating method thereof | |
US20190278703A1 (en) | Memory system, operating method thereof and electronic device | |
CN107301872B (zh) | 半导体存储器装置的操作方法 | |
US20200117391A1 (en) | Memory device and operating method thereof | |
US10628322B2 (en) | Memory system and operating method thereof | |
KR101175250B1 (ko) | 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법 | |
CN117406913A (zh) | 计算系统及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211130 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7229326 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |