CN103268775A - 存储芯片、存储设备及存储芯片使用方法 - Google Patents

存储芯片、存储设备及存储芯片使用方法 Download PDF

Info

Publication number
CN103268775A
CN103268775A CN2013101858119A CN201310185811A CN103268775A CN 103268775 A CN103268775 A CN 103268775A CN 2013101858119 A CN2013101858119 A CN 2013101858119A CN 201310185811 A CN201310185811 A CN 201310185811A CN 103268775 A CN103268775 A CN 103268775A
Authority
CN
China
Prior art keywords
pin
chip
storage chip
storage
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013101858119A
Other languages
English (en)
Inventor
李志雄
李中政
吴方
胡宏辉
何宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Netcom Electronics Co Ltd
Original Assignee
Shenzhen Netcom Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Netcom Electronics Co Ltd filed Critical Shenzhen Netcom Electronics Co Ltd
Priority to CN2013101858119A priority Critical patent/CN103268775A/zh
Publication of CN103268775A publication Critical patent/CN103268775A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

一种存储芯片，包括控制电路，以及与控制电路正确电连接的存储电路；所述控制电路为支持标准SD协议的SD控制电路；所述存储芯片还包括包覆所述SD控制电路、存储电路的封装胶体，以及与SD控制电路、存储电路正确电连接的芯片管脚；所述芯片管脚均匀分布在所述存储芯片两侧，部分包覆在所述封装胶体内，部分露于所述封装胶体外，且所述芯片管脚的功能根据标准SD协议定义，有定义的芯片管脚至少包括电源线管脚、地线管脚、命令线管脚、时钟线管脚和数据线管脚。采用该存储芯片的产品生产周期短，生产成本稳定，且生产周期短。此外，还提供一种包含所述存储芯片的存储设备。

Description

存储芯片、存储设备及存储芯片使用方法
【技术领域】
本发明涉及半导体技术领域，尤其涉及一种存储芯片、存储设备及存储芯片使用方法。
【背景技术】
现有的大容量存储芯片主要是Nand Flash，但Nand Flash主要存在以下一些问题，如Nand Flash的制程变化太快，平均每3-6个月就会有新一代的NandFlash出来，为了能够支持最新的Nand Flash，很多方案商在Nand Flash的研发上面投入了巨大的人力物力，筋疲力尽也未必能解决问题，这将极大的推高厂商的生产和研发成本，从而延长新产品推出的速度。同时Nand Flash的市场波动较大，价格不稳定。
于是有些方案商把目光转向TF卡：在PCB板上焊一个卡槽、把TF卡插进去，作为系统启动卡。而TF卡天生就不是为嵌入式而设计的，当受到冲击、跌落、震动时，往往产生接触不良的问题。有些产品采用点胶等方法固定，又显得太山寨，同时不便维修，而且还有硬件不良的问题。
【发明内容】
基于此，有必要提供一种低成本且价格稳定适合嵌入式存储的存储芯片，从而降低采用嵌入式存储的产品的市场推出时间，且节约生产成本。
本发明提供一种存储芯片，所述存储芯片包括控制电路，以及与所述控制电路正确电连接的存储电路；其特征在于，所述控制电路为支持标准SD协议的SD控制电路；所述存储芯片还包括包覆所述SD控制电路、存储电路的封装胶体，以及与SD控制电路、存储电路正确电连接的芯片管脚；所述芯片管脚均匀分布在所述存储芯片两侧，部分包覆在所述封装胶体内，部分露于所述封装胶体外；且所述芯片管脚的功能根据标准SD协议定义，有定义的芯片管脚至少包括电源线管脚、地线管脚、命令线管脚、时钟线管脚和数据线管脚。
在优选的实施例中，所述存储芯片的封装结构采用TSOP封装。
在优选的实施例中，所述芯片管脚的数目为48。
在优选的实施例中，所述存储芯片有定义的芯片管脚的所在位置和TSOP封装48管脚的Nand Flash芯片有定义的芯片管脚的所在位置错开。
在优选的实施例中，所述存储芯片的第12芯片管脚和/或第37芯片管脚为电源线管脚，第13芯片管脚和/或第36芯片管脚为地线管脚。
在优选的实施例中，所述存储芯片的第26芯片管脚为内部电源线管脚，第27芯片管脚为数据线3管脚、第28芯片管脚为电源线管脚，第33芯片管脚为命令线管脚，第36芯片管脚为地线管脚，第40管脚为时钟线管脚，第45芯片管脚为数据线2管脚，第46芯片管脚为数据线1管脚，第47芯片管脚为数据线0管脚，其它芯片管脚空接。
在优选的实施例中，所述芯片管脚包括双电压电源输入管脚。
在优选的实施例中，所述存储芯片的第26芯片管脚为双电压电源输入线管脚，第27芯片管脚为数据线3管脚、第28芯片管脚为电源线管脚，第33芯片管脚为命令线管脚，第36芯片管脚为地线管脚，第40芯片管脚为时钟线管脚，第45芯片管脚为数据线2管脚，第46芯片管脚为数据线1管脚，第47芯片管脚为数据线0管脚，其它芯片管脚空接。
在优选的实施例中，所述有定义的芯片管脚全部位于存储芯片的同一侧。
在优选的实施例中，所述存储芯片还包括包覆在所述封装胶体内的至少一个被动元件，所述至少一个被动元件与所述控制电路、存储电路以及所述芯片管脚正确的电连接。
在优选的实施例中，所述SD控制电路为SD控制集成电路晶粒，所述存储电路为存储集成电路晶粒，所述存储芯片还包括包覆在所述封装胶体内的印刷电路板，所述SD控制集成电路晶粒、存储集成电路晶粒和至少一个被动元件固定在所述印刷电路板上。
在优选的实施例中，所述存储芯片还包括包覆于所述封装胶体内的芯片承座，所述印刷电路板固定在所述芯片承座上。
此外，本发明还提供了一种包括上述存储芯片的存储设备。
此外，本发明还提供一种包括双电压电源输入管脚的存储芯片的使用方法，其特征在于，所述存储芯片应用在印刷电路板上时，所述双电压电源输入管脚外接1.8V和3.3V两组电源输入支路，并在每组电源支路上设置一个0欧电阻焊接点，使用1.8V电源输入时在1.8V电源输入支路上的0欧电阻焊接点焊接一个0欧电阻，否则在3.3V电源输入支路上的0欧电阻焊接点焊接一个0欧电阻。
综上，本发明提供的存储芯片，具有以下有益效果：
（1）由于本发明提供的存储芯片集成了控制电路和存储电路，采用标准SD协议，因此厂商不需要花费太多人力和物力去支持最新制程的只包含存储电路的Nand Flash芯片，从而能够缩短新产品的上市周期和研发成本，加速产品的推陈出新速度；
（2）由于本发明提供的存储芯片的芯片管脚均匀分布在存储芯片的两侧，因此能够非常稳定的焊接在PCB板上，从而杜绝硬件原因造成的产品不良问题；
（3）由于存储芯片有定义的芯片管脚的所在位置和TSOP封装48管脚的Nand Flash芯片有定义的芯片管脚的所在位置错开，因此厂商能够在PCB板同时对本发明提供的存储芯片和Nand Flash芯片进行布线，再根据市场情况灵活选择其中一种芯片使用；
（4）本发明提供的存储芯片还支持两种电压的电源输入，在3.3V电源支路不够用时，用户可以选择1.8V电源输入替代。
【附图说明】
图1为本发明实施例提供的存储芯片的封装结构的剖面示意图；
图2为本发明实施例提供的存储芯片的外部形状及管脚排列的示意图；
图3为本发明实施例提供的存储芯片支持双电压电源输入的电路连接示意图。
【具体实施方式】
本发明提供的存储芯片，包括控制电路，以及与所述控制电路正确电连接的存储电路；所述控制电路为支持标准SD协议的SD控制电路；所述存储芯片还包括包覆所述SD控制电路、存储电路的封装胶体，以及与SD控制电路、存储电路正确电连接的芯片管脚；所述芯片管脚均匀分布在所述存储芯片两侧，部分包覆在所述封装胶体内，部分露于所述封装胶体外；且所述芯片管脚根据标准SD协议定义，有定义的芯片管脚至少包括电源线管脚、地线管脚、命令线管脚、时钟线管脚和数据线管脚。由于该存储芯片集成了控制电路和存储电路，且支持标准SD协议，芯片管脚均匀分布所述存储芯片的两侧，当作为嵌入式存储芯片应用在DTV、IPTV、MP4等设备上时，能够缩短这些新产品的上市周期和研发成本，加速产品的推陈出新速度，且能够杜绝硬件原因造成的产品不良问题。
如图1所示，存储芯片包括支持标准SD协议的SD控制电路121、存储电路122；所述SD控制电路121、存储电路122之间正确的电连接。
本实施例中，所述存储芯片还包括至少一个被动元件123，所述至少一个被动元件123与所述SD控制电路121、存储电路122之间正确的电连接。所述至少一个被动元件123用于提高各电路的稳定性，当SD控制电路121、存储电路122足够稳定时，所述至少一个被动元件123可以不需要。
本实施例中，所述存储芯片还包括包覆SD控制电路121、存储电路122和至少一被动元件123的封装胶体10；与SD控制电路121、存储电路122和至少一被动元件123正确电连接的芯片管脚111；所述芯片管脚111均匀分布在存储芯片的两侧，且部分包覆在封装胶体10内，部分露于封装胶体10外；所述芯片管脚111的功能根据标准SD协议定义，有定义的芯片管脚至少包括电源线管脚、地线管脚、命令线管脚、时钟线管脚和数据线管脚。
本实施例中，为了降低存储芯片的生产难度，所述控制电路和存储电路均采用未经封装的集成电路晶粒，即，本实施例中所述SD控制电路121为SD控制集成电路晶粒，存储电路122为存储集成电路晶粒。
本实施例中，为了提高存储芯片的生产良率，存储芯片还包括包覆在封装胶体10内的印刷电路板12，SD控制电路121、存储电路122和至少一被动元件123固定在印刷电路板12上。
本实施例中，为了进一步提高存储芯片的生产良率，存储芯片还包括包覆在封装胶体10内的芯片承座112，印刷电路板12固定在芯片承座112上。所述芯片管脚111和芯片承座112组成所述存储芯片的导线架11。
本实施例中，存储芯片的封装结构采用TSOP（Thin Small Outline Package，薄型小尺寸封装）封装；由于采用TSOP封装，因此本实施例提供的存储芯片因为封装成本、测试成本等因素相对于eMMC这种嵌入式存储芯片来说，更具有价格优势。在其他实施例中，存储芯片的封装结构也可以采用SOP（SmallOut-Line Package，小尺寸封装）、SOJ（Small Out-Line J-lead，J型引脚小外形封装）、PLCC（Plastic leaded Chip Carrier，表面贴装型封装）等其他封装形式。如图2所示，芯片管脚111的数目为48，均匀排列在存储芯片的两侧。在其他实施例中，芯片管脚111的数目也可以根据需要上下调整，在此并不用以限制本发明。
本实施例中，存储芯片有定义的芯片管脚111的所在位置与TSOP封装48管脚的Nand Flash芯片有定义的芯片管脚的所在位置错开。
表1所示为Nand Flash芯片的各芯片管脚的定义，其中NC（No Connection，无连接）表示没有定义的芯片管脚，其他表示有定义的芯片管脚。如表1所示，第7、8、9、12、13、16、17、18、19、29、30、31、32、41、42、43、44芯片管脚为Nand Flash芯片有定义的芯片管脚，因此，本实施例中存储芯片有定义的芯片管脚为除第7、8、9、12、13、16、17、18、19、29、30、31、32、41、42、43、44芯片管脚之外的芯片管脚。当然在其他实施例中，所述存储芯片和Nand Flash芯片的电源管脚和地线管脚也可以复用，如将第12芯片管脚和/或第37芯片管脚定义为存储芯片的电源线管脚，将第13芯片管脚和/或第36芯片管脚定义为存储芯片的地线管脚。
通过将存储芯片有定义的芯片管脚111的所在位置与TSOP封装48管脚的Nand Flash芯片有定义的芯片管脚位置错开，能够实现Nand Flash芯片和本实施例提供的存储芯片在同一块PCB电路板上同时布线，因此生产DTV、IPTV、MP4等需要嵌入式存储的产品厂商可以根据市场情况灵活选择使用其中一种芯片，即，当Nand Flash芯片的价格波动到较高位置时，则采用本实施例提供的存储芯片；当本实施例提供的存储芯片的价格超过Nand Flash芯片时，仍可以采用Nand Flash芯片。
表1
管脚序号 管脚定义 管脚序号 管脚定义
1 NC 25 NC
2 NC 26 NC
3 NC 27 NC
4 NC 28 NC
5 NC 29 I/O0
6 NC 30 I/O1
7 R/B 31 I/O2
8 RE 32 I/O3
9 CE 33 NC
10 NC 34 NC
11 NC 35 NC
12 VCC 36 VSS
13 VSS 37 VCC
14 NC 38 NC
15 NC 39 NC
16 CLE 40 NC
17 ALE 41 I/O4
18 WE 42 I/O5
19 WP 43 I/O6
20 NC 44 I/O7
21 NC 45 NC
22 NC 46 NC
23 NC 47 NC
24 NC 48 NC
本实施例中，所述有定义的芯片管脚的位置位于所述存储芯片的相同一侧。结合图2来说明，图2中第1芯片管脚至第24芯片管脚位于所述存储芯片的同一侧，第25芯片管脚至第28芯片管脚位于所述存储芯片的另一侧，即，本实施例中，所述有定义的芯片管脚只选用第1芯片管脚至第24芯片管脚中的若干个，其他未选用的芯片管脚以及第25芯片管脚至第48芯片管脚空接，无定义；或者所述有定义的芯片管脚只选用第25芯片管脚至第48芯片管脚中的若干个，其他未选用的芯片管脚以及第1芯片管脚至第24芯片管脚空接，无定义。所述有定义的芯片管脚采用这种单边排列的方式，由于在生产所述存储芯片时只需要单边打线，因此能够降低所述存储芯片的生产成本。
本实施例中，如表2所示，提供存储芯片各芯片管脚111的一种具体定义方式，当然所述存储芯片各芯片管脚111也可以采用其他方式定义。但不管采用什么方式定义，都需包含以下定义的芯片管脚，即：SDV33（电源线）、GND（地线）、SDCMD（命令线）、SDCLK（时钟线）、SDD0（数据线0）、SDD1（数据线1）、SDD2（数据线2）、SDD3（数据线3）。
表2
管脚序号 管脚定义 管脚序号 管脚定义
1 NC 25 NC
2 NC 26 SDIP
3 NC 27 SDD3
4 NC 28 SDV33
5 NC 29 NC
6 NC 30 NC
7 NC 31 NC
8 NC 32 NC
9 NC 33 SDCMD
10 NC 34 NC
11 NC 35 NC
12 NC 36 GND
13 NC 37 NC
14 NC 38 NC
15 NC 39 NC
16 NC 40 SDCLK
17 NC 41 NC
18 NC 42 NC
19 NC 43 NC
20 NC 44 NC
21 NC 45 SDD2
22 NC 46 SDD1
23 NC 47 SDD0
24 NC 48 NC
在对存储芯片进行封装时，往往在第26芯片管脚附近设注塑口（注塑口用于注入封装胶体对存储芯片进行封装），我们发现在第26芯片管脚附近位于印刷电路板12上的电容容易与空气接触从而损坏电容，因此将第26芯片管脚定义为SDIP（SD Internal Power，内部电源线），该芯片管脚用于将内部电源引出，并外接电容到地，以提高系统的稳定性。
当然，也可以将26管脚定义为SDCE，作为串口信息输出管脚，可以用于输出一些调试信息，不过这也存在同样问题，即第26芯片管脚附近处的电容容易损坏。
本实施例中，如表3所示，还提供另一种存储芯片各芯片管脚111的定义方式。
表3
管脚序号 管脚定义 管脚序号 管脚定义
1 NC 25 NC
2 NC 26 SDVCC
3 NC 27 SDD3
4 NC 28 SDV33
5 NC 29 NC
6 NC 30 NC
7 NC 31 NC
8 NC 32 NC
9 NC 33 SDCMD
10 NC 34 NC
11 NC 35 NC
12 NC 36 GND
13 NC 37 NC
14 NC 38 NC
15 NC 39 NC
16 NC 40 SDCLK
17 NC 41 NC
18 NC 42 NC
19 NC 43 NC
20 NC 44 NC
21 NC 45 SDD2
22 NC 46 SDD1
23 NC 47 SDD0
24 NC 48 NC
如表3所示，第26芯片管脚为双电压电源输入管脚（本实施例中用SDVCC表示），可以接收1.8V或者3.3V两种电压的电源输入。当然也可以将双电压输入管脚设置在其他芯片管脚的位置，在此不用于以限制本发明。
如图3所示，应用本实施例提供的支持双电压电源输入的存储芯片时，可以在电路板上设置1.8V的电源输入支路V18和3.3V电源输入支路V33电连接所述双电压电源输入管脚，1.8V的电源输入支路V18和3.3V电源输入支路V33上都设置有一个0Ω电阻的焊接点，图3中为R3和R2，当需要使用1.8V的电源输入时，则在电源输入支路V18上连接一个0Ω电阻R3，电源输入支路V33上的电阻R2不连接（相当于电源输入支路V33断开）；相反，如需使用3.3V的电源输入支路，则在电源输入支路V33上连接一个0Ω电阻R2，电源输入支路V33上的电阻R3不连接。
上述存储芯片集成了控制电路和存储电路，且支持标准SD协议，芯片管脚均匀分布所述存储芯片的两侧，当作为嵌入式存储芯片应用在DTV、IPTV、MP4等设备上时，能够缩短新产品的上市周期和研发成本，加速产品的推陈出新速度，且能够杜绝硬件原因造成的产品不良问题。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (14)

1.一种存储芯片，包括控制电路，以及与所述控制电路正确电连接的存储电路；其特征在于，所述控制电路为支持标准SD协议的SD控制电路；所述存储芯片还包括包覆所述SD控制电路、存储电路的封装胶体，以及与SD控制电路、存储电路正确电连接的芯片管脚；所述芯片管脚均匀分布在所述存储芯片两侧，部分包覆在所述封装胶体内，部分露于所述封装胶体外；且所述芯片管脚的功能根据标准SD协议定义，有定义的芯片管脚至少包括电源线管脚、地线管脚、命令线管脚、时钟线管脚和数据线管脚。
2.根据权利要求1所述的存储芯片，其特征在于，所述存储芯片的封装结构采用TSOP封装。
3.根据权利要求2所述的存储芯片，其特征在于，所述芯片管脚的数目为48。
4.根据权利要求3所述的存储芯片，其特征在于，所述存储芯片有定义的芯片管脚的所在位置和TSOP封装48管脚的Nand Flash芯片有定义的芯片管脚的所在位置错开。
5.根据权利要求3所述的存储芯片，其特征在于，所述存储芯片的第12芯片管脚和/或第37芯片管脚为电源线管脚，第13芯片管脚和/或第36芯片管脚为地线管脚。
6.根据权利要求3所述的存储芯片，其特征在于，所述存储芯片的第26芯片管脚为内部电源线管脚，第27芯片管脚为数据线3管脚、第28芯片管脚为电源线管脚，第33芯片管脚为命令线管脚，第36芯片管脚为地线管脚，第40管脚为时钟线管脚，第45芯片管脚为数据线2管脚，第46芯片管脚为数据线1管脚，第47芯片管脚为数据线0管脚，其它芯片管脚空接。
7.根据权利要求3所述的存储芯片，其特征在于，所述芯片管脚包括双电压电源输入管脚。
8.根据权利要求3所述的存储芯片，其特征在于，所述存储芯片的第26芯片管脚为双电压电源输入线管脚，第27芯片管脚为数据线3管脚、第28芯片管脚为电源线管脚，第33芯片管脚为命令线管脚，第36芯片管脚为地线管脚，第40芯片管脚为时钟线管脚，第45芯片管脚为数据线2管脚，第46芯片管脚为数据线1管脚，第47芯片管脚为数据线0管脚，其它芯片管脚空接。
9.根据权利要求3所述的存储芯片，其特征在于，所述有定义的芯片管脚全部位于所述存储芯片的同一侧。
10.根据权利要求1至9任一项所述的存储芯片，其特征在于，所述存储芯片还包括包覆在所述封装胶体内的至少一个被动元件，所述至少一个被动元件与所述控制电路、存储电路以及所述芯片管脚正确的电连接。
11.根据权利要求10所述的存储芯片，其特征在于，所述SD控制电路为SD控制集成电路晶粒，所述存储电路为存储集成电路晶粒，所述存储芯片还包括包覆在所述封装胶体内的印刷电路板，所述SD控制集成电路晶粒、存储集成电路晶粒和至少一个被动元件固定在所述印刷电路板上。
12.根据权利要求11所述的存储芯片，其特征在于，所述存储芯片还包括包覆于所述封装胶体内的芯片承座，所述印刷电路板固定在所述芯片承座上。
13.一种存储设备，其特征在于，包括根据权利要求1至12中任意一项所述的存储芯片。
14.一种根据权利要求7所述的存储芯片的使用方法，其特征在于，所述存储芯片应用在印刷电路板上时，所述双电压电源输入管脚外接1.8V和3.3V两组电源输入支路，并在每组电源支路上设置一个0Ω电阻焊接点，使用1.8V电源输入时在1.8V电源输入支路上的0Ω电阻焊接点焊接一个0Ω电阻，否则在3.3V电源输入支路上的0Ω电阻焊接点焊接一个0Ω电阻。
CN2013101858119A 2013-05-17 2013-05-17 存储芯片、存储设备及存储芯片使用方法 Pending CN103268775A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013101858119A CN103268775A (zh) 2013-05-17 2013-05-17 存储芯片、存储设备及存储芯片使用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013101858119A CN103268775A (zh) 2013-05-17 2013-05-17 存储芯片、存储设备及存储芯片使用方法

Publications (1)

Publication Number Publication Date
CN103268775A true CN103268775A (zh) 2013-08-28

Family

ID=49012398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013101858119A Pending CN103268775A (zh) 2013-05-17 2013-05-17 存储芯片、存储设备及存储芯片使用方法

Country Status (1)

Country Link
CN (1) CN103268775A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107015494A (zh) * 2016-01-27 2017-08-04 上海和辉光电有限公司 多路电压源电路
WO2019129226A1 (en) * 2017-12-28 2019-07-04 Silicon Motion Inc. Memory addressing methods and associated controller, memory device and host
US10691589B2 (en) 2017-12-28 2020-06-23 Silicon Motion Inc. Flash memory controller, SD card device, method used in flash memory controller, and host device coupled to SD card device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010020271A1 (en) * 2000-03-03 2001-09-06 Kabushiki Kaisha Toshiba Apparatus and method for controlling access to contents stored in card like electronic equipment
CN102231371A (zh) * 2011-05-30 2011-11-02 深圳市江波龙电子有限公司 半导体芯片、存储设备
CN203276861U (zh) * 2013-05-17 2013-11-06 深圳市江波龙电子有限公司 存储芯片、存储设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010020271A1 (en) * 2000-03-03 2001-09-06 Kabushiki Kaisha Toshiba Apparatus and method for controlling access to contents stored in card like electronic equipment
CN102231371A (zh) * 2011-05-30 2011-11-02 深圳市江波龙电子有限公司 半导体芯片、存储设备
CN203276861U (zh) * 2013-05-17 2013-11-06 深圳市江波龙电子有限公司 存储芯片、存储设备

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107015494B (zh) * 2016-01-27 2020-10-16 上海和辉光电有限公司 多路电压源电路
CN107015494A (zh) * 2016-01-27 2017-08-04 上海和辉光电有限公司 多路电压源电路
US10866746B2 (en) 2017-12-28 2020-12-15 Silicon Motion Inc. Memory addressing methods and associated controller, memory device and host
US10691589B2 (en) 2017-12-28 2020-06-23 Silicon Motion Inc. Flash memory controller, SD card device, method used in flash memory controller, and host device coupled to SD card device
CN110059017A (zh) * 2017-12-28 2019-07-26 慧荣科技股份有限公司 用于存取安全数字sd卡的方法及sd卡的控制器
US10853239B2 (en) 2017-12-28 2020-12-01 Silicon Motion Inc. Memory card controller, memory card device, method used in memory card controller, and electronic device coupled to memory card device
WO2019129226A1 (en) * 2017-12-28 2019-07-04 Silicon Motion Inc. Memory addressing methods and associated controller, memory device and host
JP2021504863A (ja) * 2017-12-28 2021-02-15 シリコン モーション インコーポレイティッドＳｉｌｉｃｏｎ Ｍｏｔｉｏｎ Ｉｎｃ． メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト
US11249893B2 (en) 2017-12-28 2022-02-15 Silicon Motion Inc. Flash memory controller, SD card device, method used in flash memory controller, and host device coupled to SD card device
JP2022028890A (ja) * 2017-12-28 2022-02-16 シリコン モーション インコーポレイティッド メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト
US11422717B2 (en) 2017-12-28 2022-08-23 Silicon Motion Inc. Memory addressing methods and associated controller, memory device and host
CN110059017B (zh) * 2017-12-28 2022-11-04 慧荣科技股份有限公司 用于存取安全数字sd卡的方法及sd卡的控制器
JP7229326B2 (ja) 2017-12-28 2023-02-27 シリコン モーション インコーポレイティッド メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト
US11829289B2 (en) 2017-12-28 2023-11-28 Silicon Motion Inc. Flash memory controller, SD card device, method used in flash memory controller, and host device coupled to SD card device

Similar Documents

Publication Publication Date Title
CN203276862U (zh) 存储芯片、存储设备
CN103268775A (zh) 存储芯片、存储设备及存储芯片使用方法
CN103117263A (zh) 一种集成电路封装
CN105301475A (zh) 封装芯片背面失效定点的方法
CN203276861U (zh) 存储芯片、存储设备
CN204706557U (zh) 一种智能功率模块
CN202216823U (zh) 双列直插式封装集成电路振动冲击试验用夹具
CN103348471B (zh) 半导体芯片、存储设备
CN201450006U (zh) 集成存储芯片和控制芯片的半导体器件
CN101714544A (zh) 一种集成三极管及其制造方法
CN105575941A (zh) 一种双芯片封装实现的大功率谐振电源控制芯片
CN202067792U (zh) 半导体芯片、存储设备
CN204465503U (zh) 通用数字逻辑集成电路代换模块
CN203445114U (zh) 具有负压保护的芯片结构
CN103762214A (zh) 应用于开关型调节器的集成电路组件
CN104811185B (zh) 提供多种主电压源电压的可编程逻辑器件
CN203759709U (zh) 一种读卡器
CN202374566U (zh) 一种多模块pcb封装及通讯终端
CN206574708U (zh) 一种电机控制模块集成电路的封装结构
CN104538385A (zh) 多芯片封装结构以及电子设备
CN204464273U (zh) 多芯片封装结构以及电子设备
CN204303865U (zh) 一种led驱动芯片的封装结构
CN203405841U (zh) 一种接触式ic智能卡
CN201549504U (zh) 一种集成三极管
CN206877982U (zh) 新型线路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130828