JP2021504863A - メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト - Google Patents

メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト Download PDF

Info

Publication number
JP2021504863A
JP2021504863A JP2020547277A JP2020547277A JP2021504863A JP 2021504863 A JP2021504863 A JP 2021504863A JP 2020547277 A JP2020547277 A JP 2020547277A JP 2020547277 A JP2020547277 A JP 2020547277A JP 2021504863 A JP2021504863 A JP 2021504863A
Authority
JP
Japan
Prior art keywords
command
address
card
memory location
cmd22
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020547277A
Other languages
English (en)
Other versions
JP6987267B2 (ja
Inventor
チャオ クイ シェ
チャオ クイ シェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of JP2021504863A publication Critical patent/JP2021504863A/ja
Priority to JP2021193423A priority Critical patent/JP7229326B2/ja
Application granted granted Critical
Publication of JP6987267B2 publication Critical patent/JP6987267B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0637—Permissions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0667—Virtualisation aspects at data level, e.g. file, record or object virtualisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Abstract

本発明は、ホストから電圧供給を受けるための電圧供給ピン、少なくとも１つの接地ピン、ホストからクロック信号を受信するためのクロックピン、ホストからコマンドを受信するためのコマンドピン、及びＳＤカードへのデータ書込み用又はＳＤカードからのデータ読取り用の４つのデータピンを含む、セキュアデジタル（ＳＤ）カードにアクセスする方法を提供する。本方法は、コマンドピンを介して、ホストから第１のアドレスを含むアドレス拡張コマンドを受信することと、コマンドピンを介して、ホストから第２のアドレスを含むアクセスコマンドを受信することと、データピンを介して、少なくとも、第１のアドレスと第２のアドレスとの結合体である第３のアドレスによって示されるＳＤカードのメモリロケーションにアクセスすることとを含む。アクセスコマンドは、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作及び消去動作から選択されたＳＤカード上で実行されるアクセス動作を示す。

Description

本発明は、メモリデバイス及び関連するコントローラ、メモリデバイス及びホストのための方法に関し、より詳細には、メモリデバイス及び関連するコントローラ、メモリデバイス及びホストのためのメモリアドレス指定方法に関する。
ビデオデータ及び／又は音楽データを処理するためのデジタル通信デバイス又は電子デバイスの普及、ならびにＩＡ（インターネットアプライアンス）製品の一般化に伴い、デジタルデータを格納するための様々なタイプのストレージデバイスが開発されてきた。メモリカードは、コンパクトで低消費電力という優位性から、市場の主流となっている。メモリカードは、デジタルカメラ、デジタルビデオカメラ、ＭＰ３プレーヤー、携帯電話、携帯情報端末（ＰＤＡ）、全地球測位システム（ＧＰＳ）デバイスなど、様々な種類のホスト／デバイス／システムでの使用に非常に適している。
セキュアデジタル（ＳＤ）カードは、市場で人気のあるメモリカードである。ただし、ＳＤカードのコマンドのアドレスパラメータ又は引数は３２ビットしかないため、現在ＳＤカードがサポートできる最大ストレージ容量は２テラバイト（ＴＢ）であり、様々なアプリケーションの容量要件に対して不十分になっている。より大きな容量をサポートできるＳＤカードを用意することが望ましく、そのようなＳＤカードにアドレス指定又はアクセスの方法を提供する必要もある。
したがって、本発明の１つの目的は、２ＴＢを超える容量をサポートするＳＤカードにアクセスできるアドレス指定方法を提供し、関連するＳＤカード、ＳＤカードのコントローラ及びホストを提供することである。
本発明の実施形態は、ホストから電圧供給を受けるための電圧供給ピン、少なくとも１つの接地ピン、ホストからクロック信号を受信するためのクロックピン、ホストからコマンドを受信するためのコマンドピン、及びＳＤカードへのデータ書込み用又はＳＤカードからのデータ読取り用の４つのデータピンを含む、セキュアデジタル（ＳＤ）カードにアクセスする方法を開示する。本方法は、コマンドピンを介して、ホストから第１のアドレスを含むアドレス拡張コマンドを受信することと、コマンドピンを介して、ホストから第２のアドレスを含むアクセスコマンドを受信することと、データピンを介して、少なくとも、第１のアドレスと第２のアドレスとの結合体である第３のアドレスによって示されるＳＤカードのメモリロケーションにアクセスすることとを含む。アクセスコマンドは、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作及び消去動作から選択されたＳＤカード上で実行されるアクセス動作を示す。
本発明の別の実施形態は、上記の方法を実行するように構成されたＳＤカードのコントローラを開示する。
本発明の別の実施形態は、ホストから電圧供給を受けるための電圧供給ピン、少なくとも１つの接地ピン、ホストからクロック信号を受信するためのクロックピン、ホストからコマンドを受信するためのコマンドピン、ＳＤカードへのデータ書込み用又はＳＤカードからのデータ読取り用の４つのデータピン、を含むＳＤカードにアクセスする方法を開示する。本方法は、コマンドピンを介して、第１のアドレスを含むアドレス拡張コマンドをＳＤカードに送信すること、コマンドピンを介して、第２のアドレスを含むアクセスコマンドをＳＤカードに送信すること、及びデータピンを介して、少なくとも、第１のアドレスと第２のアドレスとの結合体である第３のアドレスによって示されるＳＤカードのメモリロケーションにアクセスすることを含む。アクセスコマンドは、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作及び消去動作から選択されたＳＤカード上で実行されるアクセス動作を示す。
本発明の別の実施形態は、メモリモジュール、入力／出力（Ｉ／Ｏ）インタフェース、及びコントローラを含むＳＤカードを開示する。メモリモジュールは、複数のメモリロケーションを含む。Ｉ／Ｏインタフェースには、ホストから電圧供給を受けるための電圧供給ピン、少なくとも１つの接地ピン、ホストからクロック信号を受信するためのクロックピン、ホストからコマンドを受信するためのコマンドピン、及びＳＤカードへのデータ書込み用又はＳＤカードからのデータ読取り用の４つのデータピンが含まれる。コントローラは、コマンドピンを介して、Ｉ／Ｏインタフェースから第１のアドレスを含むアドレス拡張コマンドを受信すること、コマンドピンを介して、Ｉ／Ｏインタフェースから第２のアドレスを含むアクセスコマンドを受信すること、及び第１のアドレスと第２のアドレスとの結合体である第３のアドレスによって示される複数のメモリロケーションの少なくとも１つにアクセスすることを行うように構成される。アクセスコマンドは、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作及び消去動作から選択されたＳＤカード上で実行されるアクセス動作を示す。
本発明のさらに別の実施形態は、ＳＤカードにアクセスすることができる電子デバイスを開示する。ＳＤカードには、Ｉ／Ｏインタフェースとプロセッサが含まれている。Ｉ／Ｏインタフェースには、ＳＤカードに電圧を供給するための電圧供給接点、少なくとも１つの接地接点、ＳＤカードにクロック信号を供給するためのクロック接点、ＳＤカードにコマンドを提供するためのコマンド接点、及びＳＤカードへのデータ書込み用又はＳＤカードからのデータ読取り用の４つのデータ接点が含まれる。プロセッサは、コマンド接点を介して、第１のアドレスを含むアドレス拡張コマンドをＳＤカードに送信すること、コマンド接点を介して、第２のアドレスを含むアクセスコマンドをＳＤカードに送信すること、及びデータ接点を介して、第１のアドレスと第２のアドレスとの結合体である第３のアドレスによって示されるＳＤカードの少なくともメモリロケーションにアクセスすることを行うように構成される。アクセスコマンドは、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作及び消去動作から選択されたＳＤカード上で実行されるアクセス動作を示す。
本発明の目的は、様々な図及び図面に示されている好ましい実施形態の以下の詳細な説明を読んだ後、当業者には疑いなく明らかになるであろう。
本発明のいくつかの実施形態による、ＳＤカードに対するコマンドの概略図を示す。 本発明のいくつかの実施形態による、メモリ・コマンド・シーケンスを示す。 本発明のいくつかの実施形態による、メモリ・コマンド・シーケンスを示す。 本発明のいくつかの実施形態による、メモリ・コマンド・シーケンスを示す。 本発明のいくつかの実施形態による、メモリ・コマンド・シーケンスを示す。 本発明のいくつかの実施形態による、ＳＤカードの概略図である。 本発明のいくつかの実施形態による、ＳＤカードのピンの説明の表である。 本発明のいくつかの実施形態による、ＳＤカードとホストの組合せを示すブロック図である。 本発明のいくつかの実施形態による、ＳＤカードにアクセスするためのホストの方法のフローチャートである。 本発明のいくつかの実施形態による、ＳＤカードにアクセスするためのホストの方法のフローチャートである。 本発明のいくつかの実施形態による、ＳＤカードにアクセスするためのホストの方法のフローチャートである。 本発明のいくつかの実施形態による、ＳＤカードにアクセスするためにＳＤカード又はＳＤカードのコントローラによって実行される方法のフローチャートである。 本発明のいくつかの実施形態による、ＳＤカードにアクセスするためにＳＤカード又はＳＤカードのコントローラによって実行される方法のフローチャートである。 本発明のいくつかの実施形態による、ＳＤカードがアクセスされているときのＳＤカードの状態の変化を示す状態図である。
図１は、本発明のいくつかの実施形態による、ＳＤカードに対するコマンドの概略図を示す。
ＳＤカードとホスト間の通信は、コマンドとデータストリームに基づいている。コマンドは、特定の動作を実行するための要求と見なしてもよい。コマンドは、ＳＤカードのコマンド（ＣＭＤ）ピンを介してホストからＳＤカードに送信される。図１に示すように、コマンドの全長は４８ビットである。コマンドは、開始ビット（「０」）によって開始又は先行され、ストップビット又は終了ビット（「１」）によって終了又は成功となる。トランスミッタビットが「１」であることは、コマンドがホストからＳＤカードに送信されることを示す。ＳＤカードからホストへの応答もコマンドピンを介して送信される。この場合、トランスミッタビットは「０」に設定される。インデックスには６ビットが含まれており、ＳＤカード上で実行する動作を決定するコマンドのタイプを示す。ＳＤカードの様々なコマンドの定義は、ＳＤ Ｃａｒｄ Ａｓｓｏｃｉａｔｉｏｎによって発行された「パート１ 物理層の仕様」のセクション４．７．３で詳しく説明されている。アドレス引数（又はアドレスパラメータ）には３２ビットが含まれ、コマンドのアドレス情報が示される。巡回冗長検査（ＣＲＣ）コードには７ビットが含まれ、伝送エラーを検出し、インデックスの内容とコマンドのアドレスを保護するために使用される。
様々な種類のコマンドの例を以下に示す。
ＣＭＤ１７コマンドは、コマンド内の３２ビットアドレスによって示されるＳＤカード内のメモリロケーションに対して単一読取り（又は単一ブロック読取り）動作を実行するコマンドを示す。１０進数１７の２進コードは「１０００１」なので、ＣＭＤ １７コマンドのインデックスは「１０００１」である。ＣＭＤ２４コマンドは、インデックス「１１０００」を有し、コマンド内の３２ビットアドレスによって示されるＳＤカード内のメモリロケーションに対して単一書込み（又は単一ブロック書込み）動作を実行するコマンドを示す。１０進数２４の２進コードは「１１０００」なので、ＣＭＤ ２４コマンドのインデックスは「１１０００」である。
ＣＭＤ１８コマンドは、インデックス「１００１０」を有し、コマンド内の３２ビットアドレスによって示されるＳＤカード内のメモリロケーションから複数読取り（又は複数ブロック読取り）動作を実行するコマンドを示す。ＣＭＤ２３コマンドとＣＭＤ１８コマンドとの結合体（例えば、ＣＭＤ２３コマンドの後にＣＭＤ１８コマンドが続く）は、ＣＭＤ１８コマンド内の３２ビットアドレスによって示されるＳＤカードのメモリロケーションから複数読取り動作を示し、ＣＭＤ２３はデータ読取り長さの情報を有する。
ＣＭＤ２５コマンドは、インデックス「１１００１」を有し、コマンド内の３２ビットアドレスによって示されるＳＤカード内のメモリロケーションから複数書込み（又は複数ブロック読取り）動作を実行するコマンドを示す。ＣＭＤ２３コマンドとＣＭＤ２５コマンドとの結合体（例えば、ＣＭＤ２３コマンドの後にＣＭＤ２５コマンドが続く）は、ＣＭＤ２５コマンド内の３２ビットアドレスによって示されるＳＤカード内のメモリロケーションからの複数書込み動作を示し、ＣＭＤ２３はデータ書込み長さの情報を有する。
ＣＭＤ３８コマンドは、インデックス「１００１１０」を有し、ＳＤカード上で消去動作を実行するコマンドを示す。例えば、ＣＭＤ３２コマンドとＣＭＤ３８コマンドとの結合体（例えば、ＣＭＤ３２コマンドの後にＣＭＤ３８コマンドが続く）は、ＣＭＤ３２コマンド内の３２ビットアドレスによって示されるＳＤカード内のメモリロケーションから消去動作を示す。ＣＭＤ３２コマンド、ＣＭＤ３３コマンド、及びＣＭＤ３８コマンドの結合体（例えば、ＣＭＤ３２コマンドの後にＣＭＤ３３コマンドが続き、その後にＣＭＤ３８コマンドが続く）は、ＣＭＤ３２コマンド内の３２ビットアドレスによって示されるＳＤカード内のメモリロケーションから、ＣＭＤ３３コマンド内の３２ビットアドレスによって示されるＳＤカード内のメモリロケーションまでの消去動作を示す。
ＣＭＤ４４コマンドは、インデックス「１０１１００」を有し、ＳＤカード上でデータ転送動作を実行するコマンドを示す。例えば、ＣＭＤ４４コマンドとＣＭＤ４５コマンドとの結合体（例えば、ＣＭＤ４４コマンドの後にＣＭＤ４５コマンドが続く）は、ＣＭＤ４５コマンド内の３２ビットアドレスによって示されるＳＤカード内のメモリロケーションから開始されたデータ転送動作を示す。
従来、実行されるべき動作のアドレス情報は、動作に対応する１つのコマンド内で３２ビットのアドレスで示されていたため、１つのコマンドのアドレス指定能力又はアクセス能力は２ＴＢ（２３２（３２ビットアドレス）＊２９（５１２Ｂブロック）＝２４１バイト＝２ＴＢ）に制限されており、これにより、ＳＤカードがサポートできる最大容量も２ＴＢに制限される。
本発明のいくつかの実施形態では、２ＴＢを超える容量をサポートできるメモリアドレス指定方法が提供される。アドレス拡張コマンドは、アクセスコマンド内の３２ビットアドレスを３２ビット以上に拡張するために使用されるので、２ＴＢを超える容量を提供できる。アクセスコマンドは、上述のコマンドＣＭＤ１７、ＣＭＤ１８、ＣＭＤ２４、ＣＭＤ２５、ＣＭＤ３２、ＣＭＤ３３又はＣＭＤ４４を含み得、これは、実行されるべき対応する動作のためのアドレス情報を伝送する。いくつかの実施形態では、アクセスコマンドは、上記のコマンドＣＭＤ１７、ＣＭＤ１８、ＣＭＤ２４、ＣＭＤ２５、ＣＭＤ３２、ＣＭＤ３３又はＣＭＤ４４の結合体であってもよい。アドレス拡張コマンドは、従来のＳＤカードアプリケーションにおける予約されたコマンドプールから選択されたコマンドであってもよく、すなわち、アドレス拡張コマンドは、ＣＭＤ２２、ＣＭＤ３１、ＣＭＤ３９、ＣＭＤ４１又はＣＭＤ５１であってもよい。いくつかの実施形態では、アドレス拡張コマンドは、予約されたコマンドプールから選択されたコマンドの結合体であってもよく、例えば、アドレス拡張コマンドは、２つのＣＭＤ２２コマンドを含んでもよい。
特に、アドレス拡張コマンドは、インデックス「０１０１１０」（ＣＭＤ２２）を有することができ、その３２ビットアドレス引数でアドレスを伝送するが、ここで、アドレスは６ビット（例えば、３２ビットアドレス引数の下位６ビット）、３２ビット、又は３２ビットアドレス引数の任意のその他のビット数を占めてもよい。アドレス拡張コマンド内のアドレスは、アドレス拡張コマンドに続くアクセスコマンド内のアドレスと結合されて、３２ビットを超える結合アドレスを形成し、２ＴＢを超えるメモリ容量へのアクセスに使用できる。アドレス拡張コマンド内のアドレスが６ビットの場合、結合アドレスは３８ビットで、１２８ＴＢ（２６＊２ＴＢ＝１２８ＴＢ）のメモリ空間へのアクセスが可能になる。アドレス拡張コマンド内のアドレスが３２ビットである場合、結合アドレスは６４ビットであり、２３２＊２ＴＢのメモリ空間へのアクセスが可能になる。好ましい実施形態によれば、アドレス拡張コマンド内のアドレスは、結合アドレスの上位アドレスであってもよく、アクセスコマンド内のアドレスは、結合アドレスの下位アドレスであってもよい。別の実施形態では、アドレス拡張コマンド内のアドレスは、結合アドレスの下位アドレスであってもよく、アクセスコマンド内のアドレスは、結合アドレスの上位アドレスであってもよい。
好ましい実施形態では、結合アドレスは、アドレス拡張コマンドに含まれるアドレスとアクセスコマンドを含んだアドレスとを直列に接続することによって生成される。例えば、アドレス拡張コマンド内に含まれるアドレスが［Ｘ３１：Ｘ０］で、アクセスコマンドを含んだアドレスが［Ｙ３１：Ｙ０］の場合、結合アドレスは［Ｘ３１：Ｘ０、Ｙ３１：Ｙ０］（又は、いくつかの実施形態で［Ｙ３１：Ｙ０、Ｘ３１、Ｘ０］）である。図２は、本発明のいくつかの実施形態によるメモリ読取りコマンドシーケンスの例を示す。アドレス拡張コマンドＣＭＤ２２は、単一読取りコマンドＣＭＤ１７又は複数読取りコマンドＣＭＤ１８に先行する。アドレス拡張コマンドＣＭＤ２２は、単一読取りコマンドＣＭＤ１７内又は複数読取りコマンドＣＭＤ１８内のアドレスと結合される（３２ビットアドレス引数で）アドレスを伝送し、単一読取り動作又は複数読取り動作が実行されるメモリロケーションを示す、３２ビットを超える結合アドレスを形成する。
複数読取り動作に関しては、ＣＭＤ２３コマンドを使用して、動作のデータ読取り長さを設定できる。ＣＭＤ１２コマンドを使用して、ＣＭＤ２３コマンドによる複数読取り動作のデータ読取り長さを設定せずに、複数読取り動作を停止させてもよい。
図３は、本発明のいくつかの実施形態によるメモリ書込みコマンドシーケンスの例を示す。アドレス拡張コマンドＣＭＤ２２は、単一書込みコマンドＣＭＤ２４又は複数書込みコマンドＣＭＤ２５に先行する。アドレス拡張コマンドＣＭＤ２２は、単一書込みコマンドＣＭＤ２４内又は複数書込みコマンドＣＭＤ２５内のアドレスと結合され、（３２ビットアドレス引数で）アドレスを伝送し、単一書込み動作又は複数書込み動作が実行されるメモリロケーションを示す３２ビットを超える結合アドレスを形成する。
複数書込み動作に関しては、ＣＭＤ２３コマンドを使用して、動作のデータ書込み長さを設定してもよい。ＣＭＤ１２コマンドを使用して、ＣＭＤ２３コマンドによる複数書込み動作のデータ書込み長さを設定せずに、複数書込み動作を停止させてもよい。
図４Ａは、本発明のいくつかの実施形態によるメモリ消去コマンドシーケンスの例を示す。１つのアドレス拡張コマンドＣＭＤ２２はＣＭＤ３２コマンドに先行し、（３２ビットアドレス引数で）アドレスを伝送してＣＭＤ３２コマンド内のアドレスと結合され、消去動作が開始されるメモリロケーションを示す、３２ビットを超える結合アドレスを形成する。別のアドレス拡張コマンドＣＭＤ２２はＣＭＤ３３コマンドに先行し、（３２ビットアドレス引数で）アドレスを伝送してＣＭＤ３３コマンド内のアドレスと結合され、消去動作が終了されるメモリロケーションを示す、３２ビットを超える別の結合アドレスを形成する。ＣＭＤ３８コマンドは、消去動作を開始する。
図４Ｂは、本発明のいくつかの実施形態によるメモリデータ転送コマンドシーケンスの例を示す。ＣＭＤ４４コマンドは、ＳＤカード上でデータ転送動作を示す。アドレス拡張コマンドＣＭＤ２２はＣＭＤ４５コマンドに先行し、（３２ビットアドレス引数で）アドレスを伝送してＣＭＤ４５コマンド内のアドレスと結合され、データ転送が開始されるメモリロケーションを示す、３２ビットを超える結合アドレスを形成する。
図５Ａは、ＳＤカードＡの上面図である。図５Ａに示すように、ＳＤカードＡは、Ａ１からＡ９とラベル付けされた９つのピンを含む。
図５Ｂは、図５Ａに示すＳＤカードＡのピンＡ１〜Ａ９の説明又は定義の表である。表に示すように、ピンＡ１及びＡ７〜Ａ９は、ＳＤカードＡへのデータ書込み用又はＳＤカードＡからのデータ読取り用のデータピンである。ピンＡ２はコマンドピンと呼ばれ、ホストからＳＤカードＡに送信されたコマンドを受信し、コマンドに応答して、ＳＤカードＡからホストに応答を送信できる。ピンＡ４はＶＤＤピンと呼ばれ、ＳＤカードＡの電圧供給ピンとして動作する。ピンＡ４は、２．７から３．６ボルト（Ｖ）の範囲内の電圧を受電するように構成できる。ピンＡ５はクロック（ＣＬＫ）ピンと呼ばれ、クロック信号を受信するように構成される。ピンＡ３及び／又はＡ６は、接地ピンである。
図６は、本発明のいくつかの実施形態による、ＳＤカードＡとホストＨの組合せを示すブロック図である。ＳＤカードＡは、フラッシュ・メモリ・モジュール１２０及びフラッシュ・メモリ・コントローラ（又はコントローラ）１１０を含み、フラッシュ・メモリ・コントローラ１１０は、フラッシュ・メモリ・モジュール１２０にアクセスするように構成される。フラッシュ・メモリ・コントローラ１１０は、ホストＨからコマンド（例えば、アドレス拡張コマンド又はアクセスコマンド）を受信し、コマンド内のアドレスに従ってフラッシュ・メモリ・モジュール１２０内のメモリロケーションにアクセスするように構成され得る。フラッシュ・メモリ・コントローラ１１０は、マイクロプロセッサ１１２、読取り専用メモリ（ＲＯＭ）１１２Ｍ、制御ロジック１１４、バッファメモリ１１６、及びインタフェースロジック１１８を備える。ＲＯＭ１１２Ｍは、プログラムコード１１２Ｃを記憶するように構成され、マイクロプロセッサ１１２は、フラッシュ・メモリ・モジュール１２０へのアクセスを制御するためにプログラムコード１１２Ｃを実行するように構成される。制御ロジック１１４は、エンコーダ１４２及びデコーダ１４４を備える。
いくつかの実施形態では、フラッシュ・メモリ・モジュール１２０は、それぞれが複数のブロックを含む複数のフラッシュ・メモリ・チップを含み、フラッシュ・メモリ・コントローラ１１０は、フラッシュ・メモリ・モジュール１２０上で動作を実行する消去ユニットとして「ブロック」をとる。フラッシュ・メモリ・コントローラ１１０は、マイクロプロセッサ１１２を介してプログラムコード１１２Ｃを実行することができる。いくつかの実施形態では、ブロックは特定の数のページを含むことができ、フラッシュ・メモリ・コントローラ１１０は、フラッシュ・メモリ・モジュール１２０にデータを書き込む単位として「ページ」を用いる。いくつかの実施形態では、フラッシュ・メモリ・モジュール１２０は、３Ｄ ＮＡＮＤ型フラッシュメモリを含んでもよい。
実際には、マイクロプロセッサ１１２を介してプログラムコード１１２Ｃを実行するフラッシュ・メモリ・コントローラ１１０は、その内部要素を使用して、様々な制御動作を実行、例えば、制御ロジック１１４を使用してフラッシュ・メモリ・モジュール１２０のアクセス動作（特に、少なくとも１つのブロック又は少なくとも１つのページに対するアクセス動作）を制御、バッファメモリ１１６を使用して必要なバッファリングプロセスを実行、及びインタフェースロジック１１８を使用してＳＤカードＡのデータピンを介してホストＨと通信してもよい。バッファメモリ１１６は、例えば、スタティック・ランダム・アクセス・メモリ（スタティックＲＡＭ（ＳＲＡＭ））であってもよいが、本発明はそれに限定されない。
ホストＨは、プロセッサ１３２と、ＳＤカードＡに結合された入力／出力（Ｉ／Ｏ）インタフェース１３４とを含むことができる。Ｉ／Ｏインタフェース１３４は、ＳＤカードＡのピンにそれぞれ対応する接点を含み得る（すなわち、Ｉ／Ｏインタフェースは、９つの接点を含み得る）。Ｉ／Ｏインタフェース１３４は、電圧供給を提供するための電圧供給接点、１つ以上の接地接点、クロック信号を提供するためのクロック接点、及びＳＤカードＡのコマンドピンに電気的に接続するためのコマンド接点を含んでもよい。ホストＨの各接点の定義は、図５Ｂに示される表を参照してもよい。
図７は、本発明のいくつかの実施形態による、ＳＤカードにアクセスするためにホスト（又はホストのプロセッサ）によって実行される方法７００のフローチャートである。詳細なステップは以下の通りである。
ステップ７０２で、ホストは、ＳＤカード上で実行されるアクセス動作を決定する。アクセス動作は、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作、及び消去動作から選択することができる。
ステップ７０４で、ホストは、アクセス動作の対象となるＳＤカードのメモリロケーションを決定し、メモリロケーションは、６４ビットアドレスによって示され得る。
ステップ７０６で、ホストは、６４ビットのアドレスを３２ビットの上位アドレスと３２ビットの下位アドレスとに分離する。
ステップ７０８で、ホストは、（アドレス引数内の）上位アドレスを含むアドレス拡張コマンドを、ホストのＩ／ＯインタフェースからＳＤカードのコマンドピンを介してＳＤカードに送信する。
ステップ７１０で、ホストは、（アドレス引数内の）下位アドレスと（インデックス内の）アクセス動作を示す情報とを含むアクセスコマンドを、ＳＤカードのコマンドピンを介してＳＤカードに送信する。
ステップ７１２で、ホストは、ＳＤカードのデータピンを介して、上位アドレスと下位アドレスとの結合体である結合アドレスによって示されるＳＤカードのメモリロケーションにアクセスする。
上述の実施形態では、上位アドレス及び下位アドレスは両方とも３２ビットである。他のいくつかの実施形態では、ステップ７０４で決定されたメモリロケーションを示すアドレスは３８ビットであり得、上位アドレスは６ビット、下位アドレスは３２ビットであり得る。本開示によれば、上位アドレスのビット数は、３２以下の任意の数であってよく、したがって、上記の実施形態に限定されない。さらに、いくつかの実施形態では、アドレス拡張コマンドは下位アドレスを含むことができ、アクセスコマンドは上位アドレスを含むことができる。
いくつかの実施形態では、アドレス拡張コマンドがＣＭＤ２２コマンドを含み、アクセスコマンドがＣＭＤ１７コマンドを含む場合、ＳＤカードのメモリロケーションにアクセスするステップ（ステップ７１２）は、ＣＭＤ２２コマンド内に含まれる上位アドレスとＣＭＤ１７コマンド内に含まれる下位アドレスとに従って生成される結合アドレスによって示されるメモリロケーションに対して単一読取り動作を実行することを含む。
いくつかの実施形態では、アドレス拡張コマンドがＣＭＤ２２コマンドを含み、アクセスコマンドがＣＭＤ２４コマンドを含む場合、ＳＤカードのメモリロケーションにアクセスするステップ（ステップ７１２）は、ＣＭＤ２２コマンド内に含まれる上位アドレスとＣＭＤ２４コマンド内に含まれる下位アドレスとに従って生成される結合アドレスによって示されるメモリロケーションに対して単一書込み動作を実行することを含む。
いくつかの実施形態では、アドレス拡張コマンドがＣＭＤ２２コマンドを含み、アクセスコマンドがＣＭＤ２３コマンド及びＣＭＤ１８コマンドを含む場合（図２に示すように）、ＳＤカードのメモリロケーションにアクセスするステップ（ステップ７１２）は、ＣＭＤ２２コマンド内に含まれる上位アドレスとＣＭＤ１８コマンド内に含まれる下位アドレスとに従って生成される結合アドレスによって示されるメモリロケーションから複数の読取り動作を実行することを含む。ＣＭＤ２３コマンドを使用して、複数読取り動作のデータ読取り長さを設定する。
いくつかの実施形態では、アドレス拡張コマンドがＣＭＤ２２コマンドを含み、アクセスコマンドがＣＭＤ２３コマンド及びＣＭＤ２５コマンドを含む場合（図３に示すように）、ＳＤカードのメモリロケーションにアクセスするステップ（ステップ７１２）は、ＣＭＤ２２コマンド内に含まれる上位アドレスとＣＭＤ２５コマンド内に含まれる下位アドレスとに従って生成される結合アドレスによって示されるメモリロケーションから複数の書込み動作を実行することを含む。ＣＭＤ２３コマンドを使用して、複数書込み動作のデータ書込み長さを設定する。
いくつかの実施形態では、アドレス拡張コマンドがＣＭＤ２２コマンドを含み、アクセスコマンドがＣＭＤ３２及びＣＭＤ３８コマンドを含む場合、ＳＤカードのメモリロケーションにアクセスするステップ（ステップ７１２）は、ＣＭＤ３８コマンドに応答して、結合アドレスによって示されるメモリロケーションから消去動作を実行することを含む。結合アドレスは、ＣＭＤ２２コマンド内に含まれる上位アドレスとＣＭＤ３２コマンド内に含まれる下位アドレスとに従って生成される。
いくつかの実施形態では、アドレス拡張コマンドが第１のＣＭＤ２２コマンド及び第２のＣＭＤ２２コマンドを含み、アクセスコマンドがＣＭＤ３２コマンド、ＣＭＤ３３コマンド及びＣＭＤ３８コマンドを含む場合（図４Ａに示すように）、ＳＤカードのメモリロケーションにアクセスするステップ（ステップ７１２）は、開始アドレスによって示されるメモリロケーションから終了アドレスによって示される別のメモリロケーションまでの消去動作の実行を含み、開始アドレスは、第１のＣＭＤ２２コマンド内に含まれる上位アドレスとＣＭＤ３２コマンド内に含まれる下位アドレスとに従って生成され、終了アドレスは、第２のＣＭＤ２２コマンド内に含まれる上位アドレスとＣＭＤ３３コマンド内に含まれる下位アドレスとに従って生成される。消去動作は、ＣＭＤ３８コマンドによって開始される。
いくつかの実施形態では、アドレス拡張コマンドがＣＭＤ２２コマンドを含み、アクセスコマンドがＣＭＤ４４コマンド及びＣＭＤ４５コマンドを含む場合（図４Ｂに示されるように）、ＳＤカードのメモリロケーションにアクセスするステップ（ステップ７１２）は、ＣＭＤ２２コマンド内に含まれる上位アドレスとＣＭＤ４５コマンド内に含まれる下位アドレスとに従って生成される結合アドレスによって示されるメモリロケーションからデータ転送を実行することを含む。ＣＭＤ４４コマンドを使用して、データの方向、優先タスクＩＤ、及び転送ブロックの総数を設定する。
図７に示されるステップの順序は例示に過ぎず、ステップは、様々な用途に応じて、任意の他の適切な順序に再配置できることに注意すべきである。例えば、いくつかの他の実施形態では、ステップ７０４はステップ７０２に先行してもよく、又はステップ７１０はステップ７０８に先行してもよい。
図８は、本発明のいくつかの実施形態による、ＳＤカードにアクセスするためにホストによって実行される方法８００のフローチャートである。詳細なステップは以下の通りである。
ステップ８０２で、ホストは、ＳＤカードの容量に関する情報を受信する。情報は、ＳＤカード内のカード固有データ（ＣＳＤ）レジスタに記憶できる。
ステップ８０４で、ホストは、ＳＤカードの容量が所定の閾値、例えば、３２ビットアドレスで提示できる容量を超えるかどうかを決定する。しきい値は２ＴＢ又は２ＴＢ未満であってもよい。結果が肯定の場合、プロセスはステップ８０６に進む。結果が否定の場合、プロセスはステップ８２０に進む。
ステップ８０６で、ホストは、ＳＤカード上で実行されるアクセス動作を決定する。アクセス動作は、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作、及び消去動作から選択することができる。
ステップ８０８で、ホストは、アクセス動作の対象となるＳＤカードのメモリロケーションを決定し、メモリロケーションは、６４ビットアドレスによって示され得る。
ステップ８１０で、ホストは、６４ビットのアドレスを３２ビットの上位アドレスと３２ビットの下位アドレスに分離する。
ステップ８１２で、ホストは、（アドレス引数内の）上位アドレスを含むアドレス拡張コマンドを、ホストのＩ／ＯインタフェースからＳＤカードのコマンドピンを介してＳＤカードに送信する。
ステップ８１４で、ホストは、（アドレス引数内の）下位アドレスと（インデックス内の）アクセス動作を示す情報を含むアクセスコマンドを、ＳＤカードのコマンドピンを介してＳＤカードに送信する。
ステップ８１６で、ホストは、ＳＤカードのデータピンを介して、上位アドレスと下位アドレスとの結合体である結合アドレスによって示されるＳＤカードのメモリロケーションにアクセスする。
ステップ８２０で、ホストは、ＳＤカード上で実行されるアクセス動作を決定する。アクセス動作は、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作、及び消去動作から選択することができる。
ステップ８２２で、ホストは、アクセス動作の対象となるＳＤカードのメモリロケーションを決定し、メモリロケーションは３２ビットアドレスによって示される。
ステップ８２４で、ホストは、（アドレス引数内の）３２ビットアドレス及び（インデックス内の）アクセス動作を示す情報を含むアクセスコマンドを、ＳＤカードのコマンドピンを介してＳＤカードに送信する。
ステップ８２６で、ホストは、ステップ８２４におけるアクセス動作に従って、ＳＤカードのデータピンを介して、３２ビットアドレスによって示されるＳＤカードのメモリロケーションにアクセスする。
現在の実施形態では、ホストＨは最初にＳＤカードの容量を決定する。ＳＤカードの容量が閾値、例えば２ＴＢを超える場合、プロセスはステップ８０６に進み、そうでなければ、プロセスはステップ８２０に進む。ステップ８０６〜８１６の動作は、ステップ７０２〜７１２の動作と同じである。つまり、ＳＤカードの容量が２ＴＢを超えるとホストＨが判断した場合、ＳＤカードにアクセスするにはアドレス拡張コマンドが必要であり、それ以外の場合、ＳＤカードにアクセスするには、アクセスコマンドのみで十分である。
図８に示されるステップの順序は例示に過ぎず、ステップは、様々な用途に応じて他の任意の適切な順序に再配置できることに注意すべきである。例えば、いくつかの他の実施形態では、ステップ８０６及びステップ８２０は結合されて、ステップ８０２に先行してもよく、又は、ステップ８１４は、ステップ８１２に先行してもよい。
図９は、本発明のいくつかの実施形態による、ＳＤカードにアクセスするためにホストによって実行される方法９００のフローチャートである。詳細なステップは以下の通りである。
ステップ９０１で、ホストは、ＳＤカード上で実行されるアクセス動作を決定する。アクセス動作は、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作、及び消去動作から選択することができる。
ステップ９０２で、ホストは、ＳＤカードの容量に関する情報を受信する。情報は、ＳＤカード内のＣＳＤレジスタに記憶できる。
ステップ９０４で、ホストは、ＳＤカードの容量が所定の閾値を超えるかどうかを決定する。しきい値は２ＴＢ又は２ＴＢ未満であってもよい。結果が肯定の場合、プロセスはステップ９０６に進む。結果が否定の場合、プロセスはステップ９２２に進む。
ステップ９０６で、ホストは、ステップ９０１で決定されたアクセス動作の対象となるＳＤカードのメモリロケーションを決定し、メモリロケーションは、６４ビットアドレス又は３２ビットアドレスによって示されてもよい。メモリロケーションが３２ビットより大きいアドレスによって示されなければならない場合、プロセスはステップ９０８に進む。メモリロケーションを３２ビットアドレスによって示すことができる場合、プロセスはステップ９２２に進む。
ステップ９０８で、ホストは、６４ビットアドレスを３２ビットの上位アドレスと３２ビットの下位アドレスに分離する。
ステップ９１０で、ホストは、（アドレス引数内の）上位アドレスを含むアドレス拡張コマンドを、ホストのＩ／ＯインタフェースからＳＤカードのコマンドピンを介してＳＤカードに送信する。
ステップ９１２で、ホストは、（アドレス引数内の）下位アドレス及び（インデックス内の）アクセス動作を示す情報を含むアクセスコマンドを、ＳＤカードのコマンドピンを介してＳＤカードに送信する。
ステップ９１４で、ホストは、ＳＤカードのデータピンを介して、上位アドレスと下位アドレスとの結合体である結合アドレスによって示されるＳＤカードのメモリロケーションにアクセスする。
ステップ９２２：ホストは、アクセス動作の対象となるＳＤカードのメモリロケーションを決定し、メモリロケーションは３２ビットアドレスによって示される。
ステップ９２４で、ホストは、（アドレス引数内の）３２ビットアドレス及び（インデックス内の）アクセス動作を示す情報を含むアクセスコマンドを、ＳＤカードのコマンドピンを介してＳＤカードに送信する。
ステップ９２６で、ホストは、ステップ８２４におけるアクセス動作に従って、ＳＤカードのデータピンを介して、３２ビットアドレスによって示されるＳＤカードのメモリロケーションにアクセスする。
方法９００では、ＳＤカードが例えば２ＴＢより大きい容量をサポートすることをホストが認識した場合でも、ホストは、３２ビットアドレスによって示されることができるメモリロケーションを選択して、アクセス動作を実行でき、アドレス拡張コマンドを送信する必要がないことに注意すべきである。
図１０は、本発明のいくつかの実施形態による、ＳＤカードにアクセスするためにＳＤカード又はＳＤカードのコントローラによって実行される方法１０００のフローチャートである。詳細なステップは以下の通りである。
ステップ１００２で、ＳＤカード（又はＳＤカードのコントローラ）は、ホストのＩ／ＯインタフェースからＳＤカードのコマンドピンを介して（アドレス引数内の）上位アドレスを含むアドレス拡張コマンドを受信する。
ステップ１００４で、ＳＤカード（又はＳＤカードのコントローラ）は、（アドレス引数内の）下位アドレス及び（インデックス内の）アクセス動作を示す情報を含むアクセスコマンドを、ＳＤカードのコマンドピンを介して受信する。アクセス動作は、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作、及び消去動作から選択することができる。
ステップ１００６で、ＳＤカード（又はＳＤカードのコントローラ）は、上位アドレスと下位アドレスとの結合体である結合アドレスによって示されるＳＤカードのメモリロケーションにアクセスする。
上位アドレスと下位アドレスはどちらも３２ビットであってもよい。いくつかの他の実施形態では、上位アドレスは６ビットであってもよく、下位アドレスは３２ビットである。それ以外の場合、上位アドレスは３２ビットで、６ビットの意味のあるビットのみを含む場合がある。本開示によれば、上位アドレスのビット数（例えば、意味のあるビット）は、３２以下の任意の数であってよく、したがって、上記の実施形態に限定されない。さらに、いくつかの実施形態では、アドレス拡張コマンドは下位アドレスを含むことができ、アクセスコマンドは上位アドレスを含むことができる。
いくつかの実施形態では、アドレス拡張コマンドがＣＭＤ２２コマンドを含み、アクセスコマンドがＣＭＤ１７コマンドを含む場合、ＳＤカードのメモリロケーションにアクセスするステップ（ステップ１００６）は、ＣＭＤ２２コマンド内に含まれる上位アドレスとＣＭＤ１７コマンド内に含まれる下位アドレスとに従って生成される結合アドレスによって示されるメモリロケーションに対して単一読取り動作を実行することを含む。
いくつかの実施形態では、アドレス拡張コマンドがＣＭＤ２２コマンドを含み、アクセスコマンドがＣＭＤ２４コマンドを含む場合、ＳＤカードのメモリロケーションにアクセスするステップ（ステップ１００６）は、ＣＭＤ２２コマンド内に含まれる上位アドレスとＣＭＤ２４コマンド内に含まれる下位アドレスとに従って生成される結合アドレスによって示されるメモリロケーションに対して単一書込み動作を実行することを含む。
いくつかの実施形態では、アドレス拡張コマンドがＣＭＤ２２コマンドを含み、アクセスコマンドがＣＭＤ２３コマンド及びＣＭＤ１８コマンドを含む場合（図２に示すように）、ＳＤカードのメモリロケーションにアクセスするステップ（ステップ１００６）は、ＣＭＤ２２コマンド内に含まれる上位アドレスとＣＭＤ１８コマンド内に含まれる下位アドレスとに従って生成される結合アドレスによって示されるメモリロケーションからの複数読取り動作を含む。ＣＭＤ２３コマンドを使用して、複数読取り動作のデータ読取り長さを設定する。
いくつかの実施形態では、アドレス拡張コマンドがＣＭＤ２２コマンドを含み、アクセスコマンドがＣＭＤ２３コマンド及びＣＭＤ２５コマンドを含む場合（図３に示すように）、ＳＤカードのメモリロケーションにアクセスするステップ（ステップ１００６）は、ＣＭＤ２２コマンド内に含まれる上位アドレスとＣＭＤ２５コマンド内に含まれる下位アドレスとに従って生成される結合アドレスによって示されるメモリロケーションからの複数書込み動作を含む。ＣＭＤ２３コマンドを使用して、複数書込み動作のデータ書込み長さを設定する。
いくつかの実施形態では、アドレス拡張コマンドがＣＭＤ２２コマンドを含み、アクセスコマンドがＣＭＤ３２及びＣＭＤ３８コマンドを含む場合、ＳＤカードのメモリロケーションにアクセスするステップ（ステップ１００６）は、ＣＭＤ３８コマンドに応答して、結合アドレスによって示されるメモリロケーションから消去動作を実行することを含む。結合アドレスは、ＣＭＤ２２コマンド内に含まれる上位アドレスとＣＭＤ３２コマンド内に含まれる下位アドレスとに従って生成される。
いくつかの実施形態では、アドレス拡張コマンドが第１のＣＭＤ２２コマンド及び第２のＣＭＤ２２コマンドを含み、アクセスコマンドがＣＭＤ３２コマンド、ＣＭＤ３３コマンド及びＣＭＤ３８コマンドを含む場合（図４Ａに示すように）、ＳＤカードのメモリロケーションにアクセスするステップ（ステップ１００６）は、開始アドレスによって示されるメモリロケーションから終了アドレスによって示される別のメモリロケーションまでの消去動作の実行を含み、開始アドレスは、第１のＣＭＤ２２コマンド内に含まれる上位アドレスとＣＭＤ３２コマンド内に含まれる下位アドレスとに従って生成され、終了アドレスは、第２のＣＭＤ２２コマンド内に含まれる上位アドレスとＣＭＤ３３コマンド内に含まれる下位アドレスとに従って生成されてもよい。消去動作は、ＣＭＤ３８コマンドによって開始される。
いくつかの実施形態では、アドレス拡張コマンドがＣＭＤ２２コマンドを含み、アクセスコマンドがＣＭＤ４４コマンド及びＣＭＤ４５コマンドを含む場合（図４Ｂに示すように）、ＳＤカードのメモリロケーションにアクセスするステップ（ステップ１００６）は、ＣＭＤ２２コマンド内に含まれる上位アドレスとＣＭＤ４５コマンド内に含まれる下位アドレスとに従って生成される結合アドレスによって示されるメモリロケーションからデータ転送を実行することを含む。ＣＭＤ４４コマンドを使用して、データの方向、優先タスクＩＤ、及び転送ブロックの総数を設定する。
図１０に示すステップの順序は例示に過ぎず、ステップは、様々な用途に応じて他の任意の適切な順序に再配置できることに注意すべきである。例えば、いくつかの他の実施形態では、ステップ１００４はステップ１００２に先行してもよい。
図１１は、本発明のいくつかの実施形態による、ＳＤカードにアクセスするためにＳＤカード又はＳＤカードのコントローラによって実行される方法１１００のフローチャートである。詳細なステップは以下の通りである。
ステップ１１０２で、ＳＤカード（又はＳＤカードのコントローラ）は、ＳＤカードの容量に関する情報をホストに送信する。情報は、ＳＤカード内のＣＳＤレジスタに記憶できる。
ステップ１１０４で、ＳＤカードは、（アドレス引数内の）上位アドレスを含むアドレス拡張コマンドが受信されたかどうかを判定する。アドレス拡張コマンドが受信された場合、プロセスはステップ１１０６に進み、それ以外の場合は、ステップ１１２０に進む。
ステップ１１０６で、ＳＤカード（又はＳＤカードのコントローラ）は、（アドレス引数内の）下位アドレス及び（インデックス内の）アクセス動作を示す情報を含むアクセスコマンドを、ＳＤカードのコマンドピンを介して受信する。アクセス動作は、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作、及び消去動作から選択することができる。
ステップ１１０８で、ＳＤカード（又はＳＤカードのコントローラ）は、上位アドレスと下位アドレスとの結合体である結合アドレスによって示されるＳＤカードのメモリロケーションにアクセスする。アクセス動作は、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作、及び消去動作から選択することができる。
ステップ１１２０で、ＳＤカード（又はＳＤカードのコントローラ）は、（アドレス引数内の）３２ビットアドレスと、（インデックス内の）アクセス動作を示す情報を含むアクセスコマンドを、ＳＤカードのコマンドピンを介して、ホストのＩ／Ｏインタフェースから受信する。
ステップ１１２２で、ＳＤカード（又はＳＤカードのコントローラ）は、ステップ１１２０でのアクセス動作に従って、３２ビットアドレスによって示されるＳＤカードのメモリロケーションにアクセスする。
図１１に示すステップの順序は例示に過ぎず、ステップは、様々な用途に応じて他の任意の適切な順序に再配置できることに注意すべきである。例えば、アクセスコマンドを受信するためのステップ１１０６及び１１２０は、結合されてもよく、ステップ１１０４に先行してもよい。
図１２は、本発明のいくつかの実施形態による、ＳＤカードがアクセスされているときのＳＤカードの状態の変化を示す状態図である。
状態図は、転送状態である状態１２００で始まり、ＳＤカードは、特定の時間内にまだアクセスコマンドを受信していない。すなわち、ＳＤカードはまだ上位アドレス又は下位アドレスを受信していない。
状態１２００では、ＣＭＤ１７、ＣＭＤ１８、ＣＭＤ２４又はＣＭＤ２５コマンドが受信されると、ＳＤカードはＣＭＤ１７、ＣＭＤ１８、ＣＭＤ２４又はＣＭＤ２５コマンドによって伝送される下位アドレスを受信し、ＳＤカードは状態１２０４に入る。その後、ＳＤカードは状態１２５０に入る。
状態１２００では、ＣＭＤ２２コマンドが受信されると、ＳＤカードはＣＭＤ２２コマンドによって伝送される上位アドレスを受信し、ＳＤカードは状態１２０２に入る。
状態１２００では、ＣＭＤ２３コマンドが受信されると、ＳＤカードはＣＭＤ２３コマンドによって伝送されるデータ長を受信し、ＳＤカードは状態１２２２に入るが、ＳＤカードはまだ上位アドレス又は下位アドレスを受信していない。
状態１２００では、ＣＭＤ３２コマンドが受信されると、ＳＤカードはＣＭＤ３２コマンドによって伝送される下位アドレスを受信し、ＳＤカードは状態１２１２に入る。
状態１２０２では、新しいＣＭＤ２２コマンドが受信されると、ＳＤカードが状態１２００から状態１２０２に切り替わるときに受信された上位アドレスが、新しいＣＭＤ２２コマンドによって伝送される上位アドレスに置き換わり、ＳＤカードは状態１２０２のままである。
状態１２０２では、ＣＭＤ１７、ＣＭＤ１８、ＣＭＤ２４又はＣＭＤ２５コマンドが受信されると、ＳＤカードはＣＭＤ１７、ＣＭＤ１８、ＣＭＤ２４又はＣＭＤ２５コマンドによって伝送される下位アドレスを受信し、ＳＤカードは状態１２０４に入る。その後、ＳＤカードは状態１２５０に入る。
状態１２０２では、コマンド３２が受信されると、ＳＤカードはＣＭＤ３２コマンドによって伝送される下位アドレスを受信し、ＳＤカードは状態１２１２に入る。
状態１２２２では、新しいＣＭＤ２３コマンドを受信すると、ＳＤカードが状態１２００から状態１２２２に切り替わるときに受信したデータ長が、新しいＣＭＤ２３コマンドによって伝送されるデータ長に置き換わり、ＳＤカードは状態１２２２のままである。
状態１２２２では、ＣＭＤ２２コマンドが受信されると、ＳＤカードはＣＭＤ２２コマンドによって伝送される上位アドレスを受信し、ＳＤカードは状態１２２３に入る。
状態１２２２では、ＣＭＤ１８又はＣＭＤ２５コマンドが受信されると、ＳＤカードはＣＭＤ１８又はＣＭＤ２５コマンドによって伝送される下位アドレスを受信し、ＳＤカードは状態１２２４に入り、その後状態１２５０に入る。
状態１２２３では、新しいＣＭＤ２２コマンドが受信されると、ＳＤカードが状態１２２２から状態１２２３に切り替わるときに受信された上位アドレスが、新しいＣＭＤ２２コマンドによって伝送される上位アドレスに置き換わり、ＳＤカードは状態１２２３のままである。
状態１２２３では、新しいＣＭＤ２３コマンドが受信されると、現在のデータ長が、新しいＣＭＤ２３コマンドによって伝送されるデータ長に置き換わり、ＳＤカードは状態１２２２に戻る。
状態１２２３では、ＣＭＤ１８又はＣＭＤ２５コマンドが受信されると、ＳＤカードはＣＭＤ１８又はＣＭＤ２５コマンドによって伝送される下位アドレスを受信し、ＳＤカードは状態１２２４に入り、その後状態１２５０に入る。
状態１２１２では、ＳＤカードは、その後、状態１２１４に入る。
状態１２１４では、ＣＭＤ３３コマンドが受信されると、ＳＤカードはＣＭＤ３３コマンドによって伝送される下位アドレスを受信し、ＳＤカードは状態１２１６に入る。
状態１２１４では、ＣＭＤ２２コマンドが受信されると、ＳＤカードはＣＭＤ２２コマンドによって伝送される上位アドレスを受信し、ＳＤカードは状態１２１５に入る。
状態１２１５では、新しいＣＭＤ２２コマンドが受信されると、ＳＤカードが状態１２１４から状態１２１５に切り替わるときに受信された上位アドレスが、新しいＣＭＤ２２コマンドによって伝送される上位アドレスに置き換わり、ＳＤカードは状態１２１５のままである。
状態１２１５では、ＣＭＤ３３コマンドが受信されると、ＳＤカードはＣＭＤ３３コマンドによって伝送される下位アドレスを受信し、ＳＤカードは状態１２１６に入る。
状態１２１６では、ＣＭＤ３８コマンドが受信されると、対応する動作（例えば、消去動作）がＳＤカードに命令され、ＳＤカードは状態１２１８に入り、その後、ＳＤカードは状態１２５０に入る。
状態１２５０では、ＳＤカードは、アクセスコマンド（ＣＭＤ１７、ＣＭＤ１８、ＣＭＤ２４、ＣＭＤ２５、ＣＭＤ３２、及びＣＭＤ３３）のインデックスフィールドによって示される動作に従って、下位アドレス又は上位アドレスと下位アドレスとの結合体によって決定されるＳＤカードのロケーションでアクセスされる。決定されたロケーションにアクセスできない場合（例えば、読取り専用領域内）、又はＳＤカード内に存在しない場合（例えば、ＳＤカードの容量を超える場合）、アクセスは拒否され、ＳＤカードは状態１２００に戻る。
図１２に示す例示的な実施形態において、状態１２０２、状態１２２２、状態１２２３、状態１２１４、状態１２１５、及び状態１２１６では、予期しないコマンド（すなわち、上記のそれぞれの説明で説明されているコマンド以外のコマンド）が受信されると、ＳＤカードは転送状態１２００に戻る（点線の矢印で示されている）。
上記を考慮して、当業者は、図７〜図１１に示されるフローチャートが主題開示の実施形態であることを理解でき、図１２の状態図に基づいてＳＤカード又はホストによって実行される他のフローチャートを導き出すことができる。
本開示は、以下の条項を使用してさらに説明することができる。
条項１．ホストから電圧供給を受けるための電圧供給ピンと、
少なくとも１つの接地ピンと、
前記ホストからクロック信号を受信するためのクロックピンと、
前記ホストからコマンドを受信するためのコマンドピンと、
セキュアデジタル（ＳＤ）カードへのデータ書込み用又はＳＤカードからのデータ読取り用の４つのデータピンとを備えた前記ＳＤカードにアクセスする方法であって、
前記コマンドピンを介して、前記ホストから、第１のアドレスを含むアドレス拡張コマンドを受信することと、
前記コマンドピンを介して、前記ホストから、第２のアドレスを含むアクセスコマンドを受信することと、
前記データピンを介して、少なくとも、前記第１のアドレスと前記第２のアドレスとの結合体である第３のアドレスによって示される前記ＳＤカードのメモリロケーションにアクセスすることとを含み、
前記アクセスコマンドは、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作、及び消去動作から選択される前記ＳＤカード上で実行されるアクセス動作を示す、方法。
条項２．前記第３のアドレスは、前記第１のアドレス及び前記第２のアドレスを直列に接続することによって生成される、条項１に記載の方法。
条項３．前記第１のアドレス及び前記第２のアドレスは両方とも３２ビットである、条項１に記載の方法。
条項４．前記第１のアドレスは６ビットであり、前記第２のアドレスは３２ビットである、条項１に記載の方法。
条項５．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ１７コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記第３のアドレスによって示される前記メモリロケーションに対して前記単一読取り動作を実行することを含み、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ１７コマンド内に含まれる前記第２のアドレスとに従って生成される、条項１に記載の方法。
条項６．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ２４コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記第３のアドレスによって示される前記メモリロケーションに対して前記単一書込み動作を実行することを含み、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ２４コマンド内に含まれる前記第２のアドレスとに従って生成される、条項１に記載の方法。
条項７．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ２３コマンド及びＣＭＤ１８コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記第３のアドレスによって示される前記メモリロケーションから前記複数読取り動作を実行することを含み、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ１８コマンド内に含まれる前記第２のアドレスとに従って生成される、条項１に記載の方法。
条項８．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ２３コマンド及びＣＭＤ２５コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記第３のアドレスによって示される前記メモリロケーションから前記複数書込み動作を実行することを含み、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ２５コマンド内に含まれる前記第２のアドレスとに従って生成される、条項１に記載の方法。
条項９．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ３２及びＣＭＤ３８コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記ＣＭＤ３８コマンドに応答して、前記第３のアドレスによって示される前記メモリロケーションから前記消去動作を実行することを含み、前記第３のアドレスは、前記ＣＭＤ２２コマンドと前記ＣＭＤ３２コマンドとに従って生成される、条項１に記載の方法。
条項１０．前記アドレス拡張コマンドが第１のＣＭＤ２２コマンド及び第２のＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ３２コマンド、ＣＭＤ３３コマンド及びＣＭＤ３８コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記ＣＭＤ３８コマンドに応答して、前記第３のアドレスによって示される前記メモリロケーションから第４のアドレスによって示される別のメモリロケーションまで消去動作を実行することを含み、前記第３のアドレスは、前記第１のＣＭＤ２２コマンドと前記ＣＭＤ３２コマンドとに従って生成され、前記第４のアドレスは、前記第２のＣＭＤ２２コマンドと前記ＣＭＤ３３コマンドとに従って生成される、条項１に記載の方法。
条項１１．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ４４コマンド及びＣＭＤ４５コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記第３のアドレスによって示される前記メモリロケーションからデータ転送を実行することを含み、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ４５コマンド内に含まれる前記第２のアドレスとに従って生成される、条項１に記載の方法。
条項１２．前記ＳＤカードの容量に関する情報を前記ホストに送信することをさらに含む、条項１に記載の方法。
条項１３．条項１から１２のいずれか一項に記載の方法を実行するように構成されたＳＤカードのコントローラ。
条項１４．ホストから電圧供給を受けるための電圧供給ピンと、
少なくとも１つの接地ピンと、
前記ホストからクロック信号を受信するためのクロックピンと、
前記ホストからコマンドを受信するためのコマンドピンと、
ＳＤカードへのデータ書込み用又は前記ＳＤカードからのデータ読取り用の４つのデータピンとを備えた前記ＳＤカードにアクセスする方法であって、
前記コマンドピンを介して、第１のアドレスを含むアドレス拡張コマンドを前記ＳＤカードに送信することと、
前記コマンドピンを介して、第２のアドレスを含むアクセスコマンドを前記ＳＤカードに送信することと、
前記データピンを介して、少なくとも、前記第１のアドレスと前記第２のアドレスとの結合体である第３のアドレスによって示される前記ＳＤカードのメモリロケーションにアクセスすることとを含み、
前記アクセスコマンドは、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作、及び消去動作から選択される前記ＳＤカード上で実行されるアクセス動作を示す、方法。
条項１５．前記第３のアドレスは、前記第１のアドレス及び前記第２のアドレスを直列に接続することによって生成される、条項１４に記載の方法。
条項１６．前記ＳＤカードの容量に関する情報を受信することをさらに含み、前記アドレス拡張コマンドを送信する前記ステップは、前記ＳＤカードの容量が所定の閾値を超える場合に実行される、条項１４に記載の方法。
条項１７．前記第１のアドレス及び前記第２のアドレスは両方とも３２ビットである、条項１４に記載の方法。
条項１８．前記第１のアドレスは６ビットであり、前記第２のアドレスは３２ビットである、条項１４に記載の方法。
条項１９．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ１７コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記第３のアドレスによって示される前記メモリロケーションに対して前記単一読取り動作を実行することを含み、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ１７コマンド内に含まれる前記第２のアドレスとに従って生成される、条項１４に記載の方法。
条項２０．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ２４コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記第３のアドレスによって示される前記メモリロケーションに対して前記単一書込み動作を実行することを含み、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ２４コマンド内に含まれる前記第２のアドレスとに従って生成される、条項１４に記載の方法。
条項２１．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ２３コマンド及びＣＭＤ１８コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記第３のアドレスによって示される前記メモリロケーションから前記複数読取り動作を実行することを含み、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ１８コマンド内に含まれる前記第２のアドレスとに従って生成される、条項１４に記載の方法。
条項２２．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ２３コマンド及びＣＭＤ２５コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記第３のアドレスによって示される前記メモリロケーションから前記複数書込み動作を実行することを含み、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ２５コマンド内に含まれる前記第２のアドレスとに従って生成される、条項１４に記載の方法。
条項２３．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ３２及びＣＭＤ３８コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記ＣＭＤ３８コマンドに応答して、前記第３のアドレスによって示される前記メモリロケーションから前記消去動作を実行することを含み、前記第３のアドレスは、前記ＣＭＤ２２コマンドと前記ＣＭＤ３２コマンドとに従って生成される、条項１４に記載の方法。
条項２４．前記アドレス拡張コマンドが第１のＣＭＤ２２コマンド及び第２のＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ３２コマンド、ＣＭＤ３３コマンド及びＣＭＤ３８コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記ＣＭＤ３８コマンドに応答して、前記第３のアドレスによって示される前記メモリロケーションから第４のアドレスによって示される別のメモリロケーションまで消去動作を実行することを含み、前記第３のアドレスは、前記第１のＣＭＤ２２コマンドと前記ＣＭＤ３２コマンドとに従って生成され、前記第４のアドレスは、前記第２のＣＭＤ２２コマンドと前記ＣＭＤ３３コマンドとに従って生成される、条項１４に記載の方法。
条項２５．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ４４コマンド及びＣＭＤ４５コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記第３のアドレスによって示される前記メモリロケーションからデータ転送を実行することを含み、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ４５コマンド内に含まれる前記第２のアドレスとに従って生成される、条項１４に記載の方法。
条項２６．第４のアドレスによって示され得るメモリロケーションにアクセスすることを決定することと、
前記コマンドピンを介して、前記第４のアドレスを含む別のアクセスコマンドを前記ＳＤカードに送信することと、
前記データピンを介して、前記第４のアドレスによって示される前記ＳＤカードの前記メモリロケーションにアクセスすることとをさらに含む、条項１４に記載の方法。
条項２７．ＳＤカードであって、
複数のメモリロケーションを含むメモリモジュールと、
入出力（Ｉ／Ｏ）インタフェースであって、
ホストから電圧供給を受けるための電圧供給ピンと、
少なくとも１つの接地ピンと、
ホストからクロック信号を受信するためのクロックピンと、
ホストからコマンドを受信するためのコマンドピンと、
前記ＳＤカードへのデータ書込み用又は前記ＳＤカードからのデータ読取り用の４つのデータピンと、を含む、入出力（Ｉ／Ｏ）インタフェースと、
次のコントローラであって、
前記コマンドピンを介して、前記Ｉ／Ｏインタフェースから第１のアドレスを含むアドレス拡張コマンドを受信し、
前記コマンドピンを介して、前記Ｉ／Ｏインタフェースから第２のアドレスを含むアクセスコマンドを受信し、
前記第１のアドレスと前記第２のアドレスとの結合体である第３のアドレスによって示される前記複数のメモリロケーションのうちの少なくとも１つにアクセスするように構成された前記コントローラとを備え、
前記アクセスコマンドは、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作、及び消去動作から選択される前記ＳＤカード上で実行されるアクセス動作を示す、ＳＤカード。
条項２８．前記第３のアドレスは、前記第１のアドレス及び前記第２のアドレスを直列に接続することによって生成される、請求項２７に記載のＳＤカード。
条項２９．前記上位アドレス及び前記下位アドレスが両方とも３２ビットである、請求項２７に記載のＳＤカード。
条項３０．前記上位アドレスが６ビットであり、前記下位アドレスが３２ビットである、請求項２７に記載のＳＤカード。
条項３１．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ１７コマンドを含む場合、前記コントローラは、前記第３のアドレスによって示される前記メモリロケーションに対して単一読取り動作を実行し、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ１７コマンド内に含まれる前記第２のアドレスとに従って生成される、条項２７に記載のＳＤカード。
条項３２．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ２４コマンドを含む場合、前記コントローラは、前記第３のアドレスによって示されるメモリロケーションに対して単一書込み動作を実行し、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ２４コマンド内に含まれる前記第２のアドレスとに従って生成される、条項２７に記載のＳＤカード。
条項３３．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ２３コマンド及びＣＭＤ１８コマンドを含む場合、前記コントローラは第３のアドレスによって示される前記メモリロケーションから複数読取り動作を実行し、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ１８コマンド内に含まれる前記第２のアドレスとに従って生成される、条項２７に記載のＳＤカード。
条項３４．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ２３コマンド及びＣＭＤ２５コマンドを含む場合、前記コントローラは、前記第３のアドレスによって示される前記メモリロケーションから複数書込み動作を実行し、前記第３のアドレスは、ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ２５コマンド内に含まれる前記第２のアドレスとに従って生成される、条項２７に記載のＳＤカード。
条項３５．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ３２及びＣＭＤ３８コマンドを含む場合、前記コントローラは、ＣＭＤ３８コマンドに対応して前記第３のアドレスによって示される前記メモリロケーションから消去動作を実行し、前記第３のアドレスは、前記ＣＭＤ２２コマンドと前記ＣＭＤ３２コマンドとに従って生成される、条項２７に記載のＳＤカード。
条項３６．前記アドレス拡張コマンドが第１のＣＭＤ２２コマンド及び第２のＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ３２コマンド、ＣＭＤ３３コマンド及びＣＭＤ３８コマンドを含む場合、前記コントローラは、前記ＣＭＤ３８コマンドに応答して、前記第３のアドレスによって示される前記メモリロケーションから前記第４のアドレスによって示される別のメモリロケーションまで消去動作を実行し、前記第３のアドレスは前記第１のＣＭＤ２２コマンドと前記ＣＭＤ３２コマンドとに従って生成され、前記第４のアドレスは前記第２のＣＭＤ２２コマンドと前記ＣＭＤ３３コマンドとに従って生成される、条項２７に記載のＳＤカード。
条項３７．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ４４コマンド及びＣＭＤ４５コマンドを含む場合、前記コントローラは、前記第３のアドレスによって示される前記メモリロケーションからデータ転送を実行し、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ４５コマンド内に含まれる前記第２のアドレスとに従って生成される、条項２７に記載のＳＤカード。
条項３８．前記コントローラは、前記ＳＤカードの容量に関する情報を前記ホストに送信するようにさらに構成される、条項２７に記載のＳＤカード。
条項３９．ＳＤカードにアクセスできる電子デバイスであって、
Ｉ／Ｏインタフェースと、
前記ＳＤカードに電圧供給を提供するための電圧供給接点と、
少なくとも１つの接地接点と、
前記ＳＤカードにクロック信号を提供するためのクロック接点と、
前記ＳＤカードにコマンドを提供するためのコマンド接点と、
前記ＳＤカードへのデータ書込み用又は前記ＳＤカードからのデータ読取り用の４つのデータ接点と、
プロセッサであって、
前記コマンド接点を介して、前記第１のアドレスを含むアドレス拡張コマンドを前記ＳＤカードに送信し、
前記コマンド接点を介して、前記第２のアドレスを含むアクセスコマンドを前記ＳＤカードに送信し、
前記データ接点を介して、前記第１のアドレスと前記第２のアドレスとの結合体である第３のアドレスによって示される少なくとも前記ＳＤカードのメモリロケーションにアクセスするように構成されたプロセッサとを備え、
前記アクセスコマンドは、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作、及び消去動作から選択される前記ＳＤカード上で実行されるアクセス動作を示す、電子デバイス。
条項４０．前記第３のアドレスは、前記第１のアドレス及び前記第２のアドレスを直列に接続することによって生成される、条項３９に記載の電子デバイス。
条項４１．前記プロセッサは、前記Ｉ／Ｏインタフェースから受信された情報に基づいて前記ＳＤカードの容量を決定するようにさらに構成されており、前記決定されたＳＤカードの容量が所定の閾値を超える場合、前記アドレス拡張コマンドが送信される、条項３９に記載の電子デバイス。
条項４２．前記第１のアドレス及び前記第２のアドレスは両方とも３２ビットである、条項３９に記載の電子デバイス。
条項４３．前記第１のアドレスが６ビットであり、前記第２のアドレスは３２ビットである、条項３９に記載の電子デバイス。
条項４４．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ１７コマンドを含む場合、前記プロセッサは、前記第３のアドレスによって示される前記メモリロケーションに対して単一読取り動作を実行し、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ１７コマンド内に含まれる前記第２のアドレスとに従って生成される、条項３９に記載のＳＤカード。
条項４５．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ２４コマンドを含む場合、前記プロセッサは、前記第３のアドレスによって示される前記メモリロケーションに対して単一書込み動作を実行し、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ２４コマンド内に含まれる前記第２のアドレスとに従って生成される、条項３９に記載の電子デバイス。
条項４６．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ２３コマンド及びＣＭＤ１８コマンドを含む場合、前記プロセッサは、前記第３のアドレスによって示される前記メモリロケーションから複数読取り動作を実行し、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ１８コマンド内に含まれる前記第２のアドレスとに従って生成される、条項３９に記載の電子デバイス。
条項４７．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ２３コマンド及びＣＭＤ２５コマンドを含む場合、前記プロセッサは、前記第３のアドレスによって示される前記メモリロケーションから複数書込み動作を実行し、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ２５コマンド内に含まれる前記第２のアドレスとに従って生成される、条項３９に記載の電子デバイス。
条項４８．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ３２及びＣＭＤ３８コマンドを含む場合、前記プロセッサは、前記ＣＭＤ３８コマンドに応答して、前記第３のアドレスによって示される前記メモリロケーションから消去動作を実行し、前記第３のアドレスは、前記ＣＭＤ２２コマンドと前記ＣＭＤ３２コマンドとに従って生成される、条項３９に記載の電子デバイス。
条項４９．前記アドレス拡張コマンドが第１のＣＭＤ２２コマンド及び第２のＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ３２コマンド、ＣＭＤ３３コマンド及びＣＭＤ３８コマンドを含む場合、前記プロセッサは、前記ＣＭＤ３８コマンドに応答して、前記第３のアドレスによって示される前記メモリロケーションから前記第４のアドレスによって示される別のメモリロケーションまで消去動作を実行し、前記第３のアドレスは、前記第１のＣＭＤ２２コマンドと前記ＣＭＤ３２コマンドとに従って生成され、前記第４のアドレスは、前記第２のＣＭＤ２２コマンドと前記ＣＭＤ３３コマンドとに従って生成される、条項３９に記載の電子デバイス。
条項５０．前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ４４コマンド及びＣＭＤ４５コマンドを含む場合、前記プロセッサは、前記第３のアドレスによって示される前記メモリロケーションからデータ転送を実行し、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ４５コマンド内に含まれる前記第２のアドレスとに従って生成される、条項３９に記載の電子デバイス。
条項５１．前記電子デバイスが第４のアドレスによって示され得るメモリロケーションにアクセスすることを決定する場合、前記プロセッサはさらに以下のように構成される、前記コマンドピンを介して、前記第４のアドレスを含む別のアクセスコマンドを前記ＳＤカードに送信し、前記データピンを介して、前記第４のアドレスによって示される前記ＳＤカードの前記メモリロケーションにアクセスする、条項３９に記載の電子デバイス。
上記の開示は例示を目的としたものであり、本開示を限定するものと見なされるべきではないことに注意すべきである。当業者は、本開示の教示を保持しながら、デバイス及び方法に関する多くの修正及び変更が行われ得ることを容易に観察するであろう。したがって、上記の開示は、添付の特許請求の範囲の境界によってのみ限定されると解釈されるべきである。

Claims (13)

  1. ホストから電圧供給を受けるための電圧供給ピンと、
    少なくとも１つの接地ピンと、
    前記ホストからクロック信号を受信するためのクロックピンと、
    前記ホストからコマンドを受信するためのコマンドピンと、
    セキュアデジタル（ＳＤ）カードへのデータ書込み用又は該ＳＤカードからのデータ読取り用の４つのデータピンと、を備えた該ＳＤカードにアクセスする方法であって、
    前記コマンドピンを介して、前記ホストから、第１のアドレスを含むアドレス拡張コマンドを受信することと、
    前記コマンドピンを介して、前記ホストから、第２のアドレスを含むアクセスコマンドを受信することと、
    前記データピンを介して、少なくとも、前記第１のアドレスと前記第２のアドレスとの結合体である第３のアドレスによって示される前記ＳＤカードのメモリロケーションにアクセスすることとを含み、
    前記アクセスコマンドは、単一読取り動作、単一書込み動作、複数読取り動作、複数書込み動作、及び消去動作から選択される前記ＳＤカード上で実行されるアクセス動作を示す、方法。
  2. 前記第３のアドレスは、前記第１のアドレス及び前記第２のアドレスを直列に接続することによって生成される、
    請求項１に記載の方法。
  3. 前記第１のアドレス及び前記第２のアドレスは両方とも３２ビットである、
    請求項１に記載の方法。
  4. 前記第１のアドレスは６ビットであり、前記第２のアドレスは３２ビットである、
    請求項１に記載の方法。
  5. 前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ１７コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記第３のアドレスによって示される前記メモリロケーションに対して前記単一読取り動作を実行することを含み、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ１７コマンド内に含まれる前記第２のアドレスとに従って生成される、
    請求項１に記載の方法。
  6. 前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ２４コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記第３のアドレスによって示される前記メモリロケーションに対して前記単一書込み動作を実行することを含み、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ２４コマンド内に含まれる前記第２のアドレスとに従って生成される、
    請求項１に記載の方法。
  7. 前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ２３コマンド及びＣＭＤ１８コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記第３のアドレスによって示される前記メモリロケーションから前記複数読取り動作を実行することを含み、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ１８コマンド内に含まれる前記第２のアドレスとに従って生成される、
    請求項１に記載の方法。
  8. 前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ２３コマンド及びＣＭＤ２５コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記第３のアドレスによって示される前記メモリロケーションから前記複数書込み動作を実行することを含み、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ２５コマンド内に含まれる前記第２のアドレスとに従って生成される、
    請求項１に記載の方法。
  9. 前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ３２及びＣＭＤ３８コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記ＣＭＤ３８コマンドに応答して、前記第３のアドレスによって示される前記メモリロケーションから前記消去動作を実行することを含み、前記第３のアドレスは、前記ＣＭＤ２２コマンドと前記ＣＭＤ３２コマンドとに従って生成される、
    請求項１に記載の方法。
  10. 前記アドレス拡張コマンドが第１のＣＭＤ２２コマンド及び第２のＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ３２コマンド、ＣＭＤ３３コマンド及びＣＭＤ３８コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記ＣＭＤ３８コマンドに応答して、前記第３のアドレスによって示される前記メモリロケーションから第４のアドレスによって示される別のメモリロケーションまで消去動作を実行することを含み、前記第３のアドレスは、前記第１のＣＭＤ２２コマンドと前記ＣＭＤ３２コマンドとに従って生成され、前記第４のアドレスは、前記第２のＣＭＤ２２コマンドと前記ＣＭＤ３３コマンドとに従って生成される、
    請求項１に記載の方法。
  11. 前記アドレス拡張コマンドがＣＭＤ２２コマンドを含み、前記アクセスコマンドがＣＭＤ４４コマンド及びＣＭＤ４５コマンドを含む場合、前記ＳＤカードの前記メモリロケーションにアクセスする前記ステップは、前記第３のアドレスによって示される前記メモリロケーションからデータ転送を実行することを含み、前記第３のアドレスは、前記ＣＭＤ２２コマンド内に含まれる前記第１のアドレスと前記ＣＭＤ４５コマンド内に含まれる前記第２のアドレスとに従って生成される、
    請求項１に記載の方法。
  12. 前記ＳＤカードの容量に関する情報を前記ホストに送信することをさらに含む、
    請求項１に記載の方法。
  13. 請求項１乃至請求項１２のいずれか１項に記載の方法を実行するように構成された、
    ＳＤカードのコントローラ。
JP2020547277A 2017-12-28 2018-12-28 メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト Active JP6987267B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021193423A JP7229326B2 (ja) 2017-12-28 2021-11-29 メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762610937P 2017-12-28 2017-12-28
US62/610,937 2017-12-28
PCT/CN2018/125004 WO2019129226A1 (en) 2017-12-28 2018-12-28 Memory addressing methods and associated controller, memory device and host

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021193423A Division JP7229326B2 (ja) 2017-12-28 2021-11-29 メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト

Publications (2)

Publication Number Publication Date
JP2021504863A true JP2021504863A (ja) 2021-02-15
JP6987267B2 JP6987267B2 (ja) 2021-12-22

Family

ID=67058813

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020547277A Active JP6987267B2 (ja) 2017-12-28 2018-12-28 メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト
JP2021193423A Active JP7229326B2 (ja) 2017-12-28 2021-11-29 メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021193423A Active JP7229326B2 (ja) 2017-12-28 2021-11-29 メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト

Country Status (7)

Country Link
US (3) US10866746B2 (ja)
EP (1) EP3732574A4 (ja)
JP (2) JP6987267B2 (ja)
KR (1) KR102372972B1 (ja)
CN (2) CN115794665A (ja)
TW (2) TWI695382B (ja)
WO (1) WO2019129226A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI714487B (zh) 2017-12-28 2020-12-21 慧榮科技股份有限公司 記憶卡控制器以及使用於記憶卡控制器的方法
US10866746B2 (en) * 2017-12-28 2020-12-15 Silicon Motion Inc. Memory addressing methods and associated controller, memory device and host
US11288187B2 (en) * 2018-03-28 2022-03-29 SK Hynix Inc. Addressing switch solution
US11544185B2 (en) * 2020-07-16 2023-01-03 Silicon Motion, Inc. Method and apparatus for data reads in host performance acceleration mode
US11544186B2 (en) * 2020-07-16 2023-01-03 Silicon Motion, Inc. Method and apparatus for data reads in host performance acceleration mode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090327644A1 (en) * 2008-06-26 2009-12-31 Sdc Micro Inc. Cpu and memory connection assembly to extend memory address space
CN103268775A (zh) * 2013-05-17 2013-08-28 深圳市江波龙电子有限公司 存储芯片、存储设备及存储芯片使用方法
JP2017157209A (ja) * 2016-03-03 2017-09-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． メモリ装置のデータアドレッシング方法及びメモリ装置並びにメモリモジュール
JP6232109B1 (ja) * 2016-09-27 2017-11-15 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および連続読出し方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3923715B2 (ja) * 2000-09-29 2007-06-06 株式会社東芝 メモリカード
TWM253045U (en) 2003-12-16 2004-12-11 I O Interconnect Inc Removable flash memory portable storage device task
JP4515793B2 (ja) 2004-03-11 2010-08-04 株式会社東芝 メモリカード装置およびメモリカード制御方法
US7814377B2 (en) 2004-07-09 2010-10-12 Sandisk Corporation Non-volatile memory system with self test capability
CN101089830B (zh) * 2006-06-16 2010-06-09 亮发科技股份有限公司 记忆装置及其运作方法
KR100783988B1 (ko) 2006-10-31 2007-12-07 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작방법
JP4956143B2 (ja) 2006-11-02 2012-06-20 株式会社東芝 半導体メモリカード、ホスト装置、及びデータ転送方法
US7694099B2 (en) 2007-01-16 2010-04-06 Advanced Risc Mach Ltd Memory controller having an interface for providing a connection to a plurality of memory devices
US7916557B2 (en) 2007-04-25 2011-03-29 Micron Technology, Inc. NAND interface
JP2009026296A (ja) * 2007-06-21 2009-02-05 Toshiba Corp 電子デバイス、メモリデバイス、ホスト装置
CN101782870B (zh) 2009-01-16 2011-12-14 旺宏电子股份有限公司 存储器装置与其控制方法
CN101650690B (zh) 2009-09-21 2011-03-02 中兴通讯股份有限公司 大容量存储卡的应用方法及移动终端
JP2011107851A (ja) * 2009-11-13 2011-06-02 Toshiba Corp メモリシステム
TWI421871B (zh) * 2009-11-27 2014-01-01 Macronix Int Co Ltd 定址一記憶積體電路之方法與裝置
CN102214482B (zh) 2010-04-07 2013-05-01 中国科学院电子学研究所 高速大容量固态电子记录器
US8713242B2 (en) 2010-12-30 2014-04-29 Solid State System Co., Ltd. Control method and allocation structure for flash memory device
TWI471862B (zh) 2011-08-19 2015-02-01 Silicon Motion Inc 快閃記憶體控制器
KR101988260B1 (ko) 2012-09-14 2019-06-12 삼성전자주식회사 임베디드 멀티미디어 카드, 및 이의 동작 방법
JP5976608B2 (ja) * 2012-10-30 2016-08-23 株式会社東芝 メモリデバイス
KR102210961B1 (ko) 2013-06-12 2021-02-03 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 동적 접근 방법
CN103488436B (zh) 2013-09-25 2017-04-26 华为技术有限公司 内存扩展系统及方法
CN104679592A (zh) 2013-12-02 2015-06-03 北京兆易创新科技股份有限公司 一种微控制单元mcu中资源动态分配的方法和系统
CN103809920B (zh) 2014-02-13 2017-05-17 杭州电子科技大学 一种超大容量固态硬盘的实现方法
US9606738B2 (en) 2014-03-10 2017-03-28 Kabushiki Kaisha Toshiba Memory system with a bridge part provided between a memory and a controller
JP2016029556A (ja) 2014-07-15 2016-03-03 株式会社東芝 ホスト機器および拡張性デバイス
US9418731B1 (en) 2015-11-06 2016-08-16 Phison Electronics Corp. Memory management method, memory storage device and memory control circuit unit
TWI599880B (zh) 2016-03-22 2017-09-21 威盛電子股份有限公司 非揮發性記憶體裝置及其操作方法
TWI637264B (zh) 2016-05-20 2018-10-01 慧榮科技股份有限公司 資料儲存裝置之資料頁對齊方法及其查找表的製作方法
US10303384B1 (en) * 2017-11-28 2019-05-28 Western Digital Technologies, Inc. Task readiness for queued storage tasks
US10866746B2 (en) * 2017-12-28 2020-12-15 Silicon Motion Inc. Memory addressing methods and associated controller, memory device and host

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090327644A1 (en) * 2008-06-26 2009-12-31 Sdc Micro Inc. Cpu and memory connection assembly to extend memory address space
CN103268775A (zh) * 2013-05-17 2013-08-28 深圳市江波龙电子有限公司 存储芯片、存储设备及存储芯片使用方法
JP2017157209A (ja) * 2016-03-03 2017-09-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． メモリ装置のデータアドレッシング方法及びメモリ装置並びにメモリモジュール
JP6232109B1 (ja) * 2016-09-27 2017-11-15 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および連続読出し方法

Also Published As

Publication number Publication date
TWI790456B (zh) 2023-01-21
EP3732574A4 (en) 2021-10-27
TW202314723A (zh) 2023-04-01
JP7229326B2 (ja) 2023-02-27
US11422717B2 (en) 2022-08-23
US10866746B2 (en) 2020-12-15
CN110059017B (zh) 2022-11-04
US20210081118A1 (en) 2021-03-18
US20220350502A1 (en) 2022-11-03
US20190205047A1 (en) 2019-07-04
TW201939509A (zh) 2019-10-01
KR102372972B1 (ko) 2022-03-10
JP2022028890A (ja) 2022-02-16
KR20200060758A (ko) 2020-06-01
CN115794665A (zh) 2023-03-14
WO2019129226A1 (en) 2019-07-04
TW202046326A (zh) 2020-12-16
CN110059017A (zh) 2019-07-26
TWI695382B (zh) 2020-06-01
EP3732574A1 (en) 2020-11-04
JP6987267B2 (ja) 2021-12-22

Similar Documents

Publication Publication Date Title
JP6987267B2 (ja) メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト
US10891236B2 (en) Data storage device and operating method thereof
US11809718B2 (en) Channel optimized storage modules
US20190317892A1 (en) Memory system, data processing system, and operating method of memory system
US10235300B2 (en) Memory system including memory device and operation method thereof
CN108572798B (zh) 针对快速数据传输执行监听操作的存储装置及其方法
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
US10754768B2 (en) Memory system using descriptor lookup tables to access setting information for a non-volatile memory, and an operating method thereof
TWI507883B (zh) 記憶卡存取裝置、其控制方法與記憶卡存取系統
US20190278703A1 (en) Memory system, operating method thereof and electronic device
US20150160863A1 (en) Unified memory type aware storage module
CN107301872B (zh) 半导体存储器装置的操作方法
KR20190105869A (ko) 메모리 컨트롤러 및 그 동작 방법
US11188265B2 (en) Method for performing storage space management, associated data storage device, and controller thereof
US20230112776A1 (en) Operation method of memory module, operation method of memory controller, and operation method of memory system
US20230096111A1 (en) Memory controller, storage device, and host device
US10628322B2 (en) Memory system and operating method thereof
KR20230041570A (ko) 메모리 컨트롤러, 스토리지 장치 및 호스트 장치
KR20230064538A (ko) 메모리 컨트롤러 및 스토리지 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200529

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211005

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211130

R150 Certificate of patent or registration of utility model

Ref document number: 6987267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150