KR20190105869A - 메모리 컨트롤러 및 그 동작 방법 - Google Patents

메모리 컨트롤러 및 그 동작 방법 Download PDF

Info

Publication number
KR20190105869A
KR20190105869A KR1020180026503A KR20180026503A KR20190105869A KR 20190105869 A KR20190105869 A KR 20190105869A KR 1020180026503 A KR1020180026503 A KR 1020180026503A KR 20180026503 A KR20180026503 A KR 20180026503A KR 20190105869 A KR20190105869 A KR 20190105869A
Authority
KR
South Korea
Prior art keywords
map
map data
data
memory device
buffer
Prior art date
Application number
KR1020180026503A
Other languages
English (en)
Inventor
조영익
박병규
홍성관
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180026503A priority Critical patent/KR20190105869A/ko
Priority to US16/157,677 priority patent/US20190278716A1/en
Priority to CN201811322274.7A priority patent/CN110232938A/zh
Publication of KR20190105869A publication Critical patent/KR20190105869A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/401—Compressed data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)

Abstract

메모리 장치의 동작을 제어하는 메모리 컨트롤러는 맵 테이블 버퍼, 압축 맵 버퍼 및 처리부를 포함한다. 상기 맵 테이블 버퍼는 상기 메모리 장치로부터 수신된 맵 데이터를 저장한다. 상기 압축 맵 버퍼는 상기 맵 데이터가 압축되어 생성된, 압축 맵 데이터를 저장한다. 상기 처리부는 상기 맵 테이블 버퍼 및 상기 압축 맵 버퍼의 동작을 제어한다.

Description

메모리 컨트롤러 및 그 동작 방법 {MEMORY CONTROLLER AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 상세하게는 메모리 컨트롤러 및 그 동작 방법에 관한 것이다.
메모리 장치는 스트링이 반도체 기판에 수평하게 배열된 2차원 구조로 형성되거나, 스트링이 반도체 기판에 수직으로 적층된 3차원 구조로 형성될 수 있다. 3차원 메모리 장치는 2차원 메모리 장치의 집적도 한계를 해소하기 위하여 고안된 메모리 장치로써, 반도체 기판 상에 수직방향으로 적층된 다수의 메모리 셀들을 포함할 수 있다.
본 발명의 일 실시 예는 메모리 시스템의 동작 속도를 향상시킬 수 있는 메모리 컨트롤러를 제공한다.
본 발명의 다른 실시 예는 메모리 시스템의 동작 속도를 향상시킬 수 있는 메모리 컨트롤러의 동작 방법을 제공한다.
본 발명의 일 실시 예에 따라 메모리 장치의 동작을 제어하는 메모리 컨트롤러는 맵 테이블 버퍼, 압축 맵 버퍼 및 처리부를 포함한다. 상기 맵 테이블 버퍼는 상기 메모리 장치로부터 수신된 맵 데이터를 저장한다. 상기 압축 맵 버퍼는 상기 맵 데이터가 압축되어 생성된, 압축 맵 데이터를 저장한다. 상기 처리부는 상기 맵 테이블 버퍼 및 상기 압축 맵 버퍼의 동작을 제어한다.
일 실시 예에서, 상기 메모리 컨트롤러는 호스트로부터 기입 요청, 기입 데이터 및 기입 논리 어드레스를 수신할 수 있다. 상기 메모리 컨트롤러는 상기 메모리 장치의 예비 영역로부터 상기 맵 테이블 데이터를 수신하며, 상기 맵 데이터에 기초하여, 상기 기입 논리 어드레스에 대응하는 물리 어드레스에 상기 기입 데이터를 프로그램하도록 상기 메모리 장치를 제어할 수 있다. 상기 메모리 컨트롤러는 상기 프로그램 동작에 따라 상기 맵 데이터를 업데이트 할 수 있다.
일 실시 예에서, 상기 처리부는, 상기 메모리 장치의 프로그램 동작에 따라 업데이트된 상기 맵 데이터를 압축하여 상기 압축 맵 데이터로서 상기 압축 맵 버퍼에 저장하도록, 상기 맵 테이블 버퍼와 상기 압축 맵 버퍼를 제어할 수 있다.
일 실시 예에서, 상기 메모리 컨트롤러는 상기 업데이트된 맵 데이터를 상기 예비 영역에 프로그램하도록 상기 반도체 메모리 장치를 제어할 수 있다.
일 실시 예에서, 상기 압축 맵 버퍼는 상기 압축 맵 데이터에 포함된 데이터의 설명자(descriptor)를 저장할 수 있다.
일 실시 예에서, 상기 메모리 컨트롤러는 상기 호스트로부터 판독 요청 및 판독 논리 어드레스를 수신하고, 상기 판독 논리 어드레스에 대응하는 설명자가 상기 압축 맵 버퍼에 저장되었는지 여부를 판단할 수 있다.
일 실시 예에서, 상기 메모리 컨트롤러는 상기 판독 논리 어드레스에 대응하는 설명자가 상기 압축 맵 버퍼에 저장된 경우, 상기 압축 맵 데이터를 압축 해제하여 상기 맵 데이터를 생성하며, 생성된 상기 맵 테이블 데이터를 상기 맵 테이블 버퍼로 로딩할 수 있다. 상기 메모리 컨트롤러는 로딩된 상기 맵 데이터에 기초하여 데이터를 리드하도록 상기 메모리 장치를 제어할 수 있다.
일 실시 예에서, 상기 메모리 컨트롤러는 상기 판독 논리 어드레스에 대응하는 설명자가 상기 압축 맵 버퍼에 저장되어 있지 않은 경우, 상기 메모리 장치로부터 상기 판독 논리 어드레스에 대응하는 맵 데이터를 수신하여 상기 맵 테이블 버퍼로 로딩할 수 있다. 상기 메모리 컨트롤러는 로딩된 상기 맵 데이터에 기초하여 데이터를 리드하도록 상기 메모리 장치를 제어할 수 있다.
본 발명의 다른 실시 예에 따르면, 메모리 장치의 동작을 제어하는 메모리 컨트롤러의 동작 방법은 호스트로부터 기입 요청을 수신하는 단계, 상기 기입 요청에 대응하는 맵 데이터를 메모리 장치로부터 수신하는 단계, 상기 맵 데이터를 업데이트하고, 상기 기입 요청에 대응하는 데이터를 프로그램하도록 상기 메모리 장치를 제어하는 단계, 상기 업데이트 된 맵 데이터를 상기 메모리 장치에 프로그램 하도록 상기 메모리 장치를 제어하는 단계 및 상기 업데이트 된 맵 데이터를 압축하여 저장하는 단계를 포함한다.
일 실시 예에서, 상기 업데이트 된 맵 데이터를 압축하여 저장하는 단계에서는, 상기 업데이트 된 맵 데이터를 압축 맵 데이터로서 압축 맵 버퍼에 저장할 수 있다.
일 실시 예에서, 상기 업데이트 된 맵 데이터를 압축하여 저장하는 단계에서는, 상기 압축 맵 데이터에 포함된 데이터의 설명자(descriptor)를 상기 압축 맵 버퍼에 저장할 수 있다.
본 발명의 또다른 실시 예에 따라, 메모리 장치의 동작을 제어하는 메모리 컨트롤러의 동작 방법은, 호스트로부터 판독 요청을 수신하는 단계, 상기 판독 요청에 대응하는 어드레스가 압축 맵 버퍼에 저장되었는지 여부를 판단하는 단계 및 상기 판단 결과에 기초하여 맵 데이터를 로딩하는 단계를 포함한다.
일 실시 예에서, 상기 판단 결과에 기초하여 맵 데이터를 로딩하는 단계에서는, 상기 판독 요청에 대응하는 어드레스가 상기 압축 맵 버퍼에 저장되어 있는 경우, 상기 압축 맵 버퍼에 저장된 압축 맵 데이터를 압축 해제하여 상기 맵 데이터로서 로딩할 수 있다.
일 실시 예에서, 상기 판단 결과에 기초하여 맵 데이터를 로딩하는 단계에서는, 상기 판독 요청에 대응하는 어드레스가 상기 압축 맵 버퍼에 저장되어 있지 않은 경우, 상기 메모리 장치로부터 상기 맵 데이터를 수신할 수 있다.
일 실시 예에서, 본 발명에 따른 방법은 상기 판단 결과에 기초하여 맵 데이터를 로딩하는 단계 이후에, 상기 로딩된 맵 데이터에 기초하여 리드 커맨드를 생성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에 의하면, 메모리 시스템의 동작 속도를 향상시킬 수 있는 메모리 컨트롤러를 제공할 수 있다.
본 발명의 다른 실시 예에 의하면, 메모리 시스템의 동작 속도를 향상시킬 수 있는 메모리 컨트롤러의 동작 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 메모리 컨트롤러를 포함하는 메모리 시스템을 설명하기 위한 도면이다.
도 2는 도 1의 메모리 장치를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시 예에 따른 메모리 컨트롤러를 나타내는 블록도이다.
도 4는 메모리 장치(1100)의 메모리 셀 어레이(100)에 저장되는 맵 테이블을 설명하기 위한 도면이다.
도 5a는 맵 테이블의 구성을 보다 상세히 나타내는 도면이다. 도 5b는 맵 데이터, 압축 맵 데이터 및 데이터 설명자의 관계를 나타내는 도면이다.
도 6은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작 방법을 나타내는 순서도이다.
도 7a 내지 도 7c는 도 6의 동작 방법을 설명하기 위한 블록도이다.
도 8은 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 동작 방법을 나타내는 순서도이다.
도 9a 내지 도 9c는 압축 맵 데이터를 이용한 리드 과정을 설명하기 위한 블록도이다.
도 10a 내지 도 10c는 메모리 장치로부터 수신된 맵 데이터를 이용한 리드 과정을 설명하기 위한 블록도이다.
도 11은 도 3에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 12는 도 3에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 13은 도 3에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 14는 도 3에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명한다. 이 때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다.
도 1은 본 발명의 일 실시 예에 따른 메모리 컨트롤러를 포함하는 메모리 시스템을 설명하기 위한 도면이다.
도 1을 참조하면, 메모리 시스템(Memory System; 1000)은 데이터가 저장되는 메모리 장치(Memory Device; 1100)와, 호스트(Host; 2000)의 제어에 따라 메모리 장치(1100)를 제어하는 메모리 컨트롤러(Memory Controller; 1200)를 포함할 수 있다.
호스트(2000)는 PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), 또는 SAS(serial attached SCSI)와 같은 인터페이스 프로토콜을 사용하여 메모리 시스템(1000)과 통신할 수 있다. 또한 호스트(2000)와 메모리 시스템(1000) 간의 인터페이스 프로토콜들은 상술한 예에 한정되지 않으며, USB(Universal Serial Bus),MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), 또는 IDE(Integrated Drive Electronics) 등과 같은 다른 인터페이스 프로토콜들 중 하나일 수 있다.
메모리 컨트롤러(1200)는 메모리 시스템(1000)의 동작을 전반적으로 제어하며, 호스트(2000)와 메모리 장치(1100) 사이의 데이터 교환을 제어할 수 있다. 예를 들면, 메모리 컨트롤러(1200)는 호스트(2000)의 요청에 따라 메모리 장치(1100)를 제어하여 데이터를 프로그램(program)하거나 리드(read)할 수 있다. 또한, 메모리 컨트롤러(1200)는 메모리 장치(1100)에 포함된 메인 메모리 블록들 및 서브 메모리 블록들의 정보를 저장하고, 프로그램 동작을 위해 로딩된 데이터 량에 따라 메인 메모리 블록 또는 서브 메모리 블록에 프로그램 동작이 수행되도록 메모리 장치(1100)를 선택할 수 있다. 실시 예에 따라, 메모리 장치(1100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory) 또는 플래시 메모리(FLASH Memory)를 포함할 수 있다.
메모리 장치(1100)는 메모리 컨트롤러(1200)의 제어에 따라 프로그램(program), 리드(read) 또는 소거(erase) 동작을 수행할 수 있다. 메모리 장치(1100)의 자세한 구성 및 동작에 대해서는 도 2를 참조하여 예시적으로 설명하기로 한다.
본 발명의 일 실시 예에 따른 메모리 컨트롤러(1200)는 프로그램 동작 시 업데이트 되는 맵 데이터를 압축하여 저장한다. 한편, 리드 동작 시 먼저 압축된 맵 데이터를 참조하여 리드 동작에 필요한 맵 데이터가 있는지 판단하고, 판단 결과에 따라 맵 데이터를 로딩한다. 이에 따라 메모리 장치(1100)로부터 맵 데이터를 리드하는 과정을 줄일 수 있어 메모리 시스템의 동작 속도가 향상된다. 본 발명의 일 실시 예에 따른 메모리 컨트롤러(1200)에 대해서는 도 3을 참조하여 보다 자세히 설명하기로 한다.
도 2는 도 1의 메모리 장치를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(1100)는 데이터가 저장되는 메모리 셀 어레이(100)를 포함할 수 있다. 메모리 장치(1100)는 메모리 셀 어레이(100)에 데이터를 저장하기 위한 프로그램 동작(program operation), 저장된 데이터를 출력하기 위한 리드 동작(read operation) 및 저장된 데이터를 소거하기 위한 소거 동작(erase operation)을 수행하도록 구성된 주변 회로들(200)을 포함할 수 있다. 메모리 장치(1100)는 메모리 컨트롤러(도 1의 1200)의 제어에 따라 주변 회로들(200)을 제어하는 제어 로직(300)을 포함할 수 있다.
메모리 셀 어레이(100)는 다수의 메모리 블록들(MB1~MBk; 110 (k는 양의 정수))을 포함할 수 있다. 각각의 메모리 블록들(MB1~MBk; 110)에는 로컬 라인들(local lines; LL)과 비트 라인들(BL1~BLn; n은 양의 정수)이 연결될 수 있다. 예를 들면, 로컬 라인들(LL)은 제1 셀렉트 라인(first select line), 제2 셀렉트 라인(second select line), 상기 제1 및 제2 셀렉트 라인들 사이에 배열된 다수의 워드 라인들(word lines)을 포함할 수 있다. 또한, 로컬 라인들(LL)은 제1 셀렉트 라인과 워드 라인들 사이, 제2 셀렉트 라인과 워드 라인들 사이에 배열된 더미 라인들을 포함할 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인일 수 있다. 예를 들면, 로컬 라인들(LL)은 워드 라인들, 드레인 및 소스 셀렉트 라인들 및 소스 라인들(source lines, SL)을 포함할 수 있다. 예를 들면, 로컬 라인들(LL)은 더미 라인들(dummy lines)을 더 포함할 수 있다. 예를 들면, 로컬 라인들(LL)은 파이프 라인들(pipe lines)을 더 포함할 수 있다. 로컬 라인들(LL)은 메모리 블록들(MB1~MBk; 110)에 각각 연결될 수 있으며, 비트 라인들(BL1~BLn)은 메모리 블록들(MB1~MBk; 110)에 공통으로 연결될 수 있다. 메모리 블록들(MB1~MBk; 110)은 2차원 또는 3차원 구조로 구현될 수 있다. 예를 들면, 2차원 구조의 메모리 블록들(110)에서 메모리 셀들은 기판에 평행한 방향으로 배열될 수 있다. 예를 들면, 3차원 구조의 메모리 블록들(110)에서 메모리 셀들은 기판에 수직 방향으로 적층될 수 있다.
주변 회로들(200)은 제어 로직(300)의 제어에 따라 선택된 메모리 블록(110)의 프로그램, 리드 및 소거 동작을 수행하도록 구성될 수 있다. 예를 들면, 주변 회로들(200)은 제어 로직(300)의 제어에 따라 제1 셀렉트 라인, 제2 셀렉트 라인 및 워드 라인들에 검증 전압 및 패스 전압들을 공급하고, 제1 셀렉트 라인, 제2 셀렉트 라인 및 워드 라인들을 선택적으로 디스차지할 수 있고, 워드 라인들 중 선택된 워드 라인에 연결된 메모리 셀들을 검증할 수 있다. 예를 들면, 주변 회로들(200)은 전압 생성 회로(voltage generating circuit; 210), 로우 디코더(row decoder; 220), 페이지 버퍼 그룹(page buffergroup; 230), 컬럼 디코더(column decoder; 240), 입출력 회로(input/output circuit; 250) 및 센싱 회로(sensing circuit; 260)를 포함할 수 있다.
전압 생성 회로(210)는 동작 신호(OP_CMD)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 또한, 전압 생성 회로(210)는 동작 신호(OP_CMD)에 응답하여 로컬 라인들(LL)을 선택적으로 디스차지(discharge)할 수 있다. 예를 들면, 전압 생성 회로(210)는 제어 로직(300)의 제어에 따라 프로그램 전압, 검증 전압, 패스 전압들, 턴온 전압, 리드 전압, 소거 전압 및 소스 라인 전압 등을 생성할 수 있다.
로우 디코더(row decoder; 220)는 로우 어드레스(RADD)에 응답하여 동작 전압들(Vop)을 선택된 메모리 블록(110)에 연결된 로컬 라인들(LL)에 전달할 수 있다.
페이지 버퍼 그룹(230)은 비트 라인들(BL1~BLn)에 연결된 다수의 페이지 버퍼들(PB1~PBn; 231)을 포함할 수 있다. 페이지 버퍼들(PB1~PBn; 231)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 페이지 버퍼들(PB1~PBn; 231)은 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
컬럼 디코더(240)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(250)와 페이지 버퍼 그룹(230) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(240)는 데이터 라인들(DL)을 통해 페이지 버퍼들(231)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(250)와 데이터를 주고받을 수 있다.
입출력 회로(250)는 메모리 컨트롤러(도 1의 1200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADD)를 제어 로직(300)에 전달하거나, 데이터(DATA)를 컬럼 디코더(240)와 주고받을 수 있다.
센싱 회로(260)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트(VRY_BIT<#>)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(230)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(300)은 커맨드(CMD) 및 어드레스(ADD)에 응답하여 동작 신호(OP_CMD), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRY_BIT<#>)를 출력하여 주변 회로들(200)을 제어할 수 있다. 또한, 제어 로직(300)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
도 3은 본 발명의 일 실시 예에 따른 메모리 컨트롤러를 나타내는 블록도이다.
도 3을 참조하면, 본 발명의 일 실시 예에 따른 메모리 컨트롤러(1200)는 맵 테이블 버퍼(410), 압축 맵 버퍼(430) 및 처리부(450)를 포함한다. 한편, 도 3에는 도시되지 않았으나, 메모리 컨트롤러(1200)는 호스트(2000)의 요청에 따라 메모리 장치(1100)의 동작을 제어하기 위해 다른 구성 요소들을 더욱 포함할 수 있다.
맵 테이블 버퍼(410)는 맵 데이터(MDi, 415)를 저장한다. 메모리 장치(1100)는, 메모리 셀 어레이(100)에 저장되는 데이터의 물리 어드레스와 논리 어드레스 사이의 관계를 나타내는 맵 테이블을 저장할 수 있다. 맵 데이터(MDi)는 상기 맵 테이블의 일부 데이터에 해당할 수 있다. 메모리 셀 어레이(100)의 용량이 방대해짐에 따라, 맵 테이블의 전체 데이터 크기도 커지게 된다. 따라서, 메모리 컨트롤러(1200)는 전체 맵 테이블 중 일부의 맵 데이터(MDi)만을 맵 테이블 버퍼(410)에 로딩하여 동작을 수행할 수 있다. 예시적으로, 호스트(2000)로부터 판독 요청(read request)을 수신한 경우, 메모리 컨트롤러(1200)는 판독 요청에 대응하는 논리 어드레스를 포함하고 있는 일부 맵 데이터(MDi)를 메모리 장치(1100)로부터 수신하여 맵 테이블 버퍼(410)에 저장한다. 이후에, 메모리 컨트롤러(1200)는 수신한 맵 데이터(MDi)에 기초하여 리드 커맨드를 생성하고, 생성된 리드 커맨드를 메모리 장치(1100)로 전달한다. 메모리 장치(1100)는 수신한 리드 커맨드에 따라 대응하는 데이터를 리드하여 메모리 컨트롤러(1200)로 전달한다. 메모리 컨트롤러(1200)는 수신한 데이터를 다시 호스트(2000)로 전달한다. 이후에, 맵 테이블 버퍼(410)는 비워진다.
위와 같은 과정에 의하면, 호스트(2000)가 판독 요청을 메모리 컨트롤러(1200)로 전달할 때마다, 메모리 장치(1100)로부터 맵 데이터(MDi)가 메모리 컨트롤러(1200)로 전달되어야 한다. 이는 메모리 시스템(1000) 전체의 동작 속도를 낮추는 요인이 된다.
본 발명의 일 실시 예에 따른 메모리 컨트롤러(1200)에 의하면, 프로그램 동작에 따라 업데이트 되는 맵 데이터(MDi)를 압축하여 압축 맵 데이터(CMDi)를 생성하고, 생성된 압축 맵 데이터(CDMi, 435)를 압축 맵 버퍼(430)에 저장한다. 이후에 호스트(2000)로부터 판독 요청을 수신하는 경우, 메모리 컨트롤러(1200)는 먼저 압축 맵 버퍼(430)를 참조하여 압축 맵 데이터(CDMi, 435)가 상기 수신한 판독 요청에 대응하는 논리 어드레스를 포함하고 있는지 여부를 판단한다. 압축 맵 데이터(CDMi, 435)가 상기 수신한 판독 요청에 대응하는 논리 어드레스를 포함하고 있는 경우, 압축 맵 데이터(CDMi, 435)를 압축 해제하여 생성된 맵 데이터(MDi, 415)를 맵 테이블 버퍼(410)에 로딩한다. 이후에 메모리 컨트롤러(1200)는 로딩된 맵 데이터(MDi)에 기초하여, 메모리 장치(1100)의 리드 동작을 제어할 수 있다. 보다 구체적으로, 메모리 컨트롤러(1200)는 로딩된 맵 데이터(MDi)에 기초하여 리드 커맨드 및 대응하는 물리 어드레스를 생성하고 이를 메모리 장치(1100)로 전달할 수 있다. 이 과정에서, 맵 데이터(MDi)를 메모리 장치로부터 읽어 오는 과정이 수행되지 않으므로, 메모리 시스템(1000)의 동작 속도가 향상될 수 있다. 결과적으로, 본 발명의 일 실시 예에 따른 메모리 컨트롤러 및 그 동작 방법에 의하면, 맵 데이터를 메모리 장치로부터 읽어 오는 횟수를 줄여 메모리 시스템(1000)의 전체적인 동작 속도를 향상시킬 수 있다.
압축 맵 버퍼(430)는 전술한 바와 같이 맵 데이터(MDi)가 압축되어 생성된 압축 맵 데이터(CMDi)를 저장한다. 상기 압축 맵 데이터(CMDi)는 다양한 압축 방식에 의해 생성될 수 있다. 예시적으로, 메모리 컨트롤러(1200)는 런-렝스 압축(Run-lengthcompression) 방식에 의해 맵 데이터(MDi)를 압축하여 압축 맵 데이터(CMDi)를 생성할 수 있다. 다른 예시에서, 메모리 컨트롤러(1200)는 렘펠-지브-웰치 압축(Lempel-Ziv-Welch compression, LZW compression) 방식에 의해 맵 데이터(MDi)를 압축하여 압축 맵 데이터(CMDi)를 생성할 수 있다. 또 다른 방식에서, 메모리 컨트롤러(1200)는 가변-길이 압축(variable-length compression) 방식에 의해 맵 데이터(MDi)를 압축하여 압축 맵 데이터(CMDi)를 생성할 수 있다. 본 발명에 따른 메모리 컨트롤러 및 그 동작 방법에 있어서 압축 맵 데이터(CMDi)를 생성하는 압축 방식은 위의 예시들에 의해 제한되지 않으며, 그 외에 알려진 여러 다른 압축 방법에 의해서 압축 맵 데이터(CMDi)가 생성될 수 있다.
한편, 압축 맵 버퍼(430)는 압축 맵 데이터(CMDi) 이외에도 데이터 설명자(data descriptor)(DD, 437)를 저장할 수 있다. 데이터 설명자(DD, 437)는, 압축 맵 데이터(CMDi)에 어떠한 논리 어드레스와 관련된 데이터가 저장되어 있는지를 나타내는 데이터일 수 있다. 맵 데이터(MDi, 415), 압축 맵 데이터(CMDi, 435) 및 데이터 설명자(DD, 437)의 관계에 대해서는 도 5b를 참조하여 더욱 자세히 설명하기로 한다.
맵 테이블 버퍼(410) 및 압축 맵 버퍼(430)는 데이터를 임시 저장하는 기억 장치로서 구성될 수 있다. 예를 들어, 맵 테이블 버퍼(410) 및 압축 맵 버퍼(430)는 DRAM, SRAM, 레지스터 등 다양한 형태의 기억 장치로 구성될 수 있다.
처리부(450)는 맵 테이블 버퍼(410) 및 압축 맵 버퍼(430)의 동작을 제어한다. 보다 구체적으로, 처리부(450)는 제1 제어 신호(CTR1)를 통해 맵 테이블 버퍼(410)의 동작을 제어하고, 제2 제어 신호(CTR2)를 통해 압축 맵 버퍼(430)의 동작을 제어할 수 있다. 처리부(450)는 마이크로 컨트롤러(micro controller), 마이크로 프로세서(microprocessor) 등으로 구현될 수 있다. 한편, 처리부(450)는 맵 테이블 버퍼(410) 및 압축 맵 버퍼(430) 이외에도 메모리 컨트롤러(1200)의 전반적인 동작을 제어할 수 있다.
도 4는 메모리 장치(1100)의 메모리 셀 어레이(100)에 저장되는 맵 테이블을 설명하기 위한 도면이다. 도 4를 참조하면, 메모리 셀 어레이(100)는 사용자 영역(130) 및 예비 영역(150)으로 구분될 수 있다. 사용자 영역(user area, 130) 및 예비 영역(reserved area, 150) 각각은 복수의 메모리 블록들을 포함할 수 있다. 사용자 영역(130)에는 호스트(2000)로부터 수신되는 데이터가 저장될 수 있다. 예비 영역(150)에는 그 이외에 다양한 데이터가 저장될 수 있다. 예를 들어, 캠(content-addressable memory; CAM) 데이터가 예비 영역(150)에 저장될 수 있다. 한편, 예비 영역(150)에는 맵 테이블(Map table)(MT, 170)이 저장될 수 있다. 맵 테이블(170)에 포함된 데이터는 메모리 컨트롤러(1200)에 의해 로딩될 수 있다.
도 5a는 맵 테이블의 구성을 보다 상세히 나타내는 도면이다. 도 5b는 맵 데이터, 압축 맵 데이터 및 데이터 설명자의 관계를 나타내는 도면이다.
도 5a를 참조하면, 맵 테이블(170)은 복수의 맵 데이터들(MD1~MDn)을 포함할 수 있다. 맵 테이블(170)은 메모리 장치(1100)의 메모리 셀 어레이(100) 중 사용자 영역(130)에 저장된 전체 데이터의 물리 어드레스와 논리 어드레스의 맵핑 관계를 나타낼 수 있다. 따라서, 맵 테이블(170)의 일부를 구성하는 맵 데이터들(MD1~MDn)은 사용자 영역(130)에 저장된 전체 데이터 중 일부 데이터의 물리 어드레스와 논리 어드레스의 맵핑 관계를 나타낼 수 있다. 리드 동작 시, 대응하는 어드레스 맵핑 관계를 포함하고 있는 맵 데이터가 메모리 컨트롤러(1200)로 전달된다.
도 5b를 참조하면, 맵 테이블 버퍼(410)에 포함된 맵 데이터(415)는 복수의 세그먼트들(Segment 1~Segment 4)을 포함한다. 도 5b에서, 맵 데이터(415)가 네 개의 세그먼트들(Segment 1~Segment 4)을 포함하는 것으로 도시되었으나, 이는 예시적인 것으로 다른 다양한 개수의 세그먼트들이 맵 데이터(415)에 포함될 수 있다.
한편, 압축 맵 버퍼(430)는 압축 맵 데이터(435)를 저장한다. 압축 맵 데이터(435)는 복수의 압축 세그먼트들(C_Segment 1~C_Segment 4)을 포함한다. 각각의 압축 세그먼트들(C_Segment 1~C_Segment 4)은 맵 데이터(415)에 포함된 세그먼트들(Segment 1~Segment 4)에 대응할 수 있다. 예를 들어, 제1 세그먼트(Segement 1)가 압축되어 제1 압축 세그먼트(C_Segment 1)를 구성할 수 있고, 제2 세그먼트(Segement 2)가 압축되어 제2 압축 세그먼트(C_Segment 2)를 구성할 수 있다. 한편, 제3 세그먼트(Segement 3)가 압축되어 제3 압축 세그먼트(C_Segment 3)를 구성할 수 있으며, 제4 세그먼트(Segement 4)가 압축되어 제4 압축 세그먼트(C_Segment 4)를 구성할 수 있다. 각 세그먼트들의 서로 압축률은 상이할 수 있다.
한편, 압축 맵 버퍼(430)는 데이터 설명자(437)를 포함한다. 데이터 설명자(437)는 설명자들(Dsc 1~Dsc 4)을 포함한다. 각각의 설명자(Dsc 1~Dsc 4)는 대응하는 압축 세그먼트들(C_Segment 1~C_Segment 4)에 포함된 논리 어드레스를 포함할 수 있다.
예를 들어, 제1 설명자(Dsc 1)는, 제1 압축 세그먼트(C_Segment 1)가 제1 내지 제m 논리 어드레스(logical address 1~m)의 맵핑 관계를 포함한다는 것을 나타낼 수 있다.
맵 데이터(415), 압축 맵 데이터(435) 및 데이터 설명자(437)를 이용하여 리드 동작을 수행하는 방법에 대해서는 도 9a 내지 도 10c를 통해 더욱 자세히 설명하기로 한다.
도 6은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작 방법을 나타내는 순서도이다. 도 7a 내지 도 7c는 도 6의 동작 방법을 설명하기 위한 블록도이다. 도 7a 내지 도 7c에서, 도시의 편의를 위해 메모리 컨트롤러(1200)의 맵 테이블 버퍼(410) 및 압축 맵 버퍼(430)만이 도시되었고, 그 외 구성 요소의 도시는 생략되었다. 또한, 메모리 장치(1100)의 메모리 셀 어레이(100) 중 사용자 영역(130) 및 예비 영역(150)만이 도시되었고, 그 외 구성 요소의 도시는 생략되었다. 이하에서는 도 6과, 도 7a 내지 도 7c를 함께 참조하여 본 발명에 따른 메모리 컨트롤러의 동작 방법을 설명하기로 한다.
도 6의 단계(S110)에서, 호스트로부터 기입 요청(write request)을 수신한다. 도 7a에 도시된 바와 같이, 호스트(2000)는 메모리 컨트롤러(1200)로 기입 요청(WR) 및 제2 데이터(Data2)를 전달한다. 제2 데이터(Data2)는 기입 대상 데이터이다. 메모리 장치(1100)의 사용자 영역(130)에는 제1 데이터(Data1)가 이미 저장되어 있다.
단계(S120)에서 기입 요청에 대응하는 맵 데이터를 메모리 장치로부터 수신한다. 제2 데이터(Data2)가 전달됨에 따라, 메모리 컨트롤러(1200)의 제어에 의해, 메모리 장치(1100)로부터 메모리 컨트롤러(1200)로 맵 데이터(MD2)가 전달된다. 맵 데이터(MD2)는 제2 데이터(Data2)의 논리 어드레스 와 물리 어드레스의 관계를 저장하는 데이터일 수 있다. 맵 데이터(MD2)는 맵 테이블(MT)을 구성하는 일부의 맵 데이터일 수 있다.
단계(S130)에서, 맵 데이터를 업데이트하고, 기입 요청에 대응하는 데이터를 메모리 장치에 프로그램한다. 도 7b에 도시된 바와 같이, 맵 데이터(MD2)는 맵 테이블 버퍼(410)에 로딩된다. 메모리 컨트롤러(1200)는 기입 요청(WR)에 대응하는 제2 데이터(Data2)의 맵핑 관계를 반영하여 맵 데이터(MD2)를 업데이트한다. 또한, 맵 데이터에 기초하여 프로그램 커맨드(PCMD)가 생성된다. 상기 프로그램 커맨드(PCMD)는 제2 데이터(Data2)가 저장될 물리 어드레스를 포함할 수 있다.
프로그램 커맨드(PCMD) 및 제2 데이터(Data2)가 메모리 장치(1100)로 전달된다. 이후 도 7c에 도시된 바와 같이, 제2 데이터(Data2)가 메모리 장치(1100)의 사용자 영역(130)에 프로그램된다.
단계(S140)에서, 업데이트 된 맵 데이터를 메모리 장치에 프로그램하고, 단계(S150)에서 업데이트된 맵 데이터를 압축하여 압축 맵 버퍼에 저장한다. 업데이트 된 맵 데이터(MD2)는 메모리 장치(1100)로 전달되어 예비 영역(150)에 프로그램된다. 이에 따라 예비 영역(150)의 맵 테이블(170)이 업데이트된다.
또한, 업데이트 된 맵 데이터(MD2)가 압축되어 압축 맵 데이터(CMD2)가 생성된다. 생성된 압축 맵 데이터(CMD2)는 압축 맵 버퍼(430)에 저장된다. 한편, 압축 맵 데이터(CMD2)의 생성과 함께 데이터 설명자(DD)가 생성되어 압축 맵 버퍼(430)에 함께 저장될 수 있다.
이후에 또 다른 데이터 기입 요청이 호스트(2000)로부터 전달되는 경우, 도 6에 도시된 방법을 통해 추가적인 압축 맵 데이터가 압축 맵 버퍼(430)에 저장될 수 있다.
도 8은 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 동작 방법을 나타내는 순서도이다. 도 9a 내지 도 9c는 압축 맵 데이터를 이용한 리드 과정을 설명하기 위한 블록도이다. 도 10a 내지 도 10c는 메모리 장치로부터 수신된 맵 데이터를 이용한 리드 과정을 설명하기 위한 블록도이다.
먼저 도 8 및 도 9a 내지 도 9c를 참조하여 본 발명의 실시 예에 따른 동작 방법을 설명하기로 한다.
단계(S210)에서, 호스트로부터 판독 요청을 수신한다. 도 9a에 도시된 바와 같이, 호스트(2000)로부터 판독 요청(RR2)이 수신된다. 상기 판독 요청(RR2)은 제2 데이터(Data2)를 판독하기 위한 요청이다.
단계(S220)에서, 판독 요청에 대응하는 어드레스가 압축 맵 버퍼에 저장되었는지 판단한다. 압축 맵 버퍼(430)의 데이터 설명자(DD)를 참조하여, 판독 요청(RR2)에 대응하는 논리 어드레스가 압축 맵 데이터(CMD2)에 포함되었는지 여부를 판단할 수 있다.
단계(S230)의 판단 결과 어드레스가 압축 맵 버퍼(430)에 저장되어 있는 경우, 압축 맵 버퍼에 저장된 맵 데이터의 압축을 해제하여 맵 테이블 버퍼로 로딩된다(S240). 도 9b에 도시된 바와 같이, 압축 맵 데이터(CMD2)가 압축 해제되어 맵 데이터(MD2)가 생성된다. 생성된 맵 데이터(MD2)는 맵 테이블 버퍼(410)로 로딩된다.
단계(S250)에서, 맵 테이블 버퍼에 로딩된 맵 데이터에 기초하여 리드 커맨드가 생성된다. 단계(S260)에서, 생성된 리드 커맨드를 메모리 장치로 전달한다. 도 9b에 도시된 바와 같이, 맵 데이터(MD2)에 의해 생성된 리드 커맨드(RCMD2)가 메모리 장치(1100)로 전달된다. 이후에, 도 9c에 도시된 바와 같이 리드 커맨드(RCMD2)에 대응하는 데이터(Data2)가 메모리 컨트롤러(1200)로 전달되고, 이후에 호스트(2000)로 전달된다.
이제 도 10a 내지 도 10c를 참조하여, 본 발명에 따른 메모리 컨트롤러의 동작 방법을 설명한다. 도 10a 내지 도 10c는 압축 맵 데이터에 저장되어 있지 않은 어드레스에 대응하는 데이터를 판독하는 과정을 설명하는 블록도이다.
도 10a에 도시된 바와 같이, 호스트(2000)로부터 판독 요청(RR1)이 수신된다(S210). 상기 판독 요청(RR1)은 제1 데이터(Data1)를 판독하기 위한 요청이다. 이후에 판독 요청에 대응하는 어드레스가 압축 맵 버퍼에 저장되었는지 판단한다(S220). 데이터 설명자(DD)를 참조한 결과, 판독 요청(RR1)에 대응하는 어드레스가 압축 맵 버퍼(430)에 저장되어 있지 않으므로, 단계(S230)의 수행 결과 단계(S270)로 진행한다.
단계(S270)에서, 메모리 장치로부터 맵 데이터를 수신하여, 맵 테이블 버퍼로 로딩한다. 판독 요청(RR1)에 대응하는 맵 데이터가 압축 맵 버퍼(430)에 존재하지 않으므로, 도 10a에 도시된 바와 같이 맵 테이블(MT)로부터 맵 데이터(MD1)가 전달된다.
단계(S250)에서, 도 10b에 도시된 바와 같이 맵 테이블 버퍼에 로딩된 맵 데이터(MD1)에 기초하여 리드 커맨드(RCMD1)가 생성된다. 생성된 리드 커맨드(RCMD1)는 메모리 장치(1100)로 전달되며(S260), 이후 도 10c에 도시된 바와 같이 리드 커맨드(RCMD1)에 대응하는 제1 데이터(Data1)가 메모리 컨트롤러(1200)를 거쳐 호스트(2000)로 전달된다.
도 11은 도 3에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 11을 참조하면, 메모리 시스템(Memory System; 3000)은 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant) 또는 무선 통신 장치로 구현될 수 있다. 메모리 시스템(3000)은 메모리 장치(1100)와 상기 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함할 수 있다. 메모리 컨트롤러(1200)는 프로세서(Processor; 3100)의 제어에 따라 메모리 장치(1100)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 소거(erase) 동작 또는 리드(read) 동작을 제어할 수 있다.
메모리 장치(1100)에 프로그램된 데이터는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다.
무선 송수신기(RADIO TRANSCEIVER; 3300)는 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(1200) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(1200)는 프로세서(3100)에 의하여 처리(process)된 신호를 반도체 메모리 장치(1100)에 프로그램 할 수 있다. 또한, 무선 송수신기(3300)는 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는 메모리 컨트롤러(1200)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.
실시 예에 따라, 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(3100)의 일부로서 구현될 수 있고 또한 프로세서(3100)와 별도의 칩으로 구현될 수 있다.
도 12는 도 3에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 12를 참조하면, 메모리 시스템(Memory System; 4000)은 PC(personal computer), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimediaplayer), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
메모리 시스템(4000)은 메모리 장치(Memory Device; 1100)와 상기 메모리 장치(1100)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(memory Controller; 1200)를 포함할 수 있다.
프로세서(Processor; 4100)는 입력 장치(Input Device; 4200)를 통하여 입력된 데이터에 따라 메모리 장치(1100)에 저장된 데이터를 디스플레이(Display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
프로세서(4100)는 메모리 시스템(4000)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(1200)의 동작을 제어할 수 있다. 실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와 별도의 칩으로 구현될 수 있다.
도 13은 도 3에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 13을 참조하면, 메모리 시스템(5000)은 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.
메모리 시스템(5000)은 메모리 장치(Memory Device; 1100)와 상기 메모리 장치(1100)의 데이터 처리 동작, 예컨대 프로그램 동작, 소거 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함한다.
메모리 시스템(5000)의 이미지 센서(Image Sensor; 5200)는 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(Processor; 5100) 또는 메모리 컨트롤러(1200)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(Display; 5300)를 통하여 출력되거나 메모리 컨트롤러(1200)를 통하여 반도체 메모리 장치(1100)에 저장될 수 있다. 또한, 메모리 장치(1100)에 저장된 데이터는 프로세서(5100) 또는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.
실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와 별개의 칩으로 구현될 수 있다.
도 14는 도 3에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 14를 참조하면, 메모리 시스템(Memory System; 7000)은 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(7000)은 메모리 장치(Memory Device; 1100), 메모리 컨트롤러(Memory Controller; 1200) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다.
메모리 컨트롤러(1200)는 반도체 메모리 장치(1100)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다.
카드 인터페이스(7100)는 호스트(HOST; 6000)의 프로토콜에 따라 호스트(6000)와 메모리 컨트롤러(1200) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라 카드 인터페이스(7100)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스는 호스트(6000)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(7000)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(6000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(1200)를 통하여 메모리 장치(1100)와 데이터 통신을 수행할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 메모리 셀 어레이 110: 메모리 블록
200: 주변 회로 210: 전압 생성 회로
220: 로우 디코더 230: 페이지 버퍼 그룹
240: 컬럼 디코더 250: 입출력 회로
260: 센싱 회로 300: 제어 로직
1000: 메모리 시스템 1100: 메모리 장치
1200: 메모리 컨트롤러 2000: 호스트

Claims (15)

  1. 메모리 장치의 동작을 제어하는 메모리 컨트롤러로서:
    상기 메모리 장치로부터 수신된 맵 데이터를 저장하는 맵 테이블 버퍼;
    상기 맵 데이터가 압축되어 생성된, 압축 맵 데이터를 저장하는 압축 맵 버퍼; 및
    상기 맵 테이블 버퍼 및 상기 압축 맵 버퍼의 동작을 제어하는 처리부를 포함하는, 메모리 컨트롤러.
  2. 제1 항에 있어서,
    호스트로부터 기입 요청, 기입 데이터 및 기입 논리 어드레스를 수신하고,
    상기 메모리 장치의 예비 영역로부터 상기 맵 테이블 데이터를 수신하며,
    상기 맵 데이터에 기초하여, 상기 기입 논리 어드레스에 대응하는 물리 어드레스에 상기 기입 데이터를 프로그램하도록 상기 메모리 장치를 제어하고,
    상기 프로그램 동작에 따라 상기 맵 데이터를 업데이트 하는 것을 특징으로 하는, 메모리 컨트롤러.
  3. 제2 항에 있어서, 상기 처리부는, 상기 메모리 장치의 프로그램 동작에 따라 업데이트된 상기 맵 데이터를 압축하여 상기 압축 맵 데이터로서 상기 압축 맵 버퍼에 저장하도록, 상기 맵 테이블 버퍼와 상기 압축 맵 버퍼를 제어하는 것을 특징으로 하는, 메모리 컨트롤러.
  4. 제3 항에 있어서, 상기 업데이트된 맵 데이터를 상기 예비 영역에 프로그램하도록 상기 반도체 메모리 장치를 제어하는 것을 특징으로 하는, 메모리 컨트롤러.
  5. 제3 항에 있어서, 상기 압축 맵 버퍼는 상기 압축 맵 데이터에 포함된 데이터의 설명자(descriptor)를 저장하는 것을 특징으로 하는, 메모리 컨트롤러.
  6. 제5 항에 있어서,
    상기 호스트로부터 판독 요청 및 판독 논리 어드레스를 수신하고,
    상기 판독 논리 어드레스에 대응하는 설명자가 상기 압축 맵 버퍼에 저장되었는지 여부를 판단하는 것을 특징으로 하는, 메모리 컨트롤러.
  7. 제6 항에 있어서,
    상기 판독 논리 어드레스에 대응하는 설명자가 상기 압축 맵 버퍼에 저장된 경우, 상기 압축 맵 데이터를 압축 해제하여 상기 맵 데이터를 생성하며, 생성된 상기 맵 테이블 데이터를 상기 맵 테이블 버퍼로 로딩하고,
    로딩된 상기 맵 데이터에 기초하여 데이터를 리드하도록 상기 메모리 장치를 제어하는 것을 특징으로 하는, 메모리 컨트롤러.
  8. 제6 항에 있어서,
    상기 판독 논리 어드레스에 대응하는 설명자가 상기 압축 맵 버퍼에 저장되어 있지 않은 경우, 상기 메모리 장치로부터 상기 판독 논리 어드레스에 대응하는 맵 데이터를 수신하여 상기 맵 테이블 버퍼로 로딩하고,
    로딩된 상기 맵 데이터에 기초하여 데이터를 리드하도록 상기 메모리 장치를 제어하는 것을 특징으로 하는, 메모리 컨트롤러.
  9. 메모리 장치의 동작을 제어하는 메모리 컨트롤러의 동작 방법으로서,
    호스트로부터 기입 요청을 수신하는 단계;
    상기 기입 요청에 대응하는 맵 데이터를 메모리 장치로부터 수신하는 단계;
    상기 맵 데이터를 업데이트하고, 상기 기입 요청에 대응하는 데이터를 프로그램하도록 상기 메모리 장치를 제어하는 단계;
    상기 업데이트 된 맵 데이터를 상기 메모리 장치에 프로그램 하도록 상기 메모리 장치를 제어하는 단계; 및
    상기 업데이트 된 맵 데이터를 압축하여 저장하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.
  10. 제9 항에 있어서, 상기 업데이트 된 맵 데이터를 압축하여 저장하는 단계에서는, 상기 업데이트 된 맵 데이터를 압축 맵 데이터로서 압축 맵 버퍼에 저장하는 것을 특징으로 하는, 메모리 컨트롤러의 동작 방법.
  11. 제10 항에 있어서, 상기 업데이트 된 맵 데이터를 압축하여 저장하는 단계에서는, 상기 압축 맵 데이터에 포함된 데이터의 설명자(descriptor)를 상기 압축 맵 버퍼에 저장하는 것을 특징으로 하는, 메모리 컨트롤러의 동작 방법.
  12. 메모리 장치의 동작을 제어하는 메모리 컨트롤러의 동작 방법으로서,
    호스트로부터 판독 요청을 수신하는 단계;
    상기 판독 요청에 대응하는 어드레스가 압축 맵 버퍼에 저장되었는지 여부를 판단하는 단계; 및
    상기 판단 결과에 기초하여 맵 데이터를 로딩하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.
  13. 제12 항에 있어서,
    상기 판단 결과에 기초하여 맵 데이터를 로딩하는 단계에서는,
    상기 판독 요청에 대응하는 어드레스가 상기 압축 맵 버퍼에 저장되어 있는 경우, 상기 압축 맵 버퍼에 저장된 압축 맵 데이터를 압축 해제하여 상기 맵 데이터로서 로딩하는 것을 특징으로 하는, 메모리 컨트롤러의 동작 방법.
  14. 제12 항에 있어서,
    상기 판단 결과에 기초하여 맵 데이터를 로딩하는 단계에서는,
    상기 판독 요청에 대응하는 어드레스가 상기 압축 맵 버퍼에 저장되어 있지 않은 경우,
    상기 메모리 장치로부터 상기 맵 데이터를 수신하는 것을 특징으로 하는, 메모리 컨트롤러의 동작 방법.
  15. 제12 항에 있어서, 상기 판단 결과에 기초하여 맵 데이터를 로딩하는 단계 이후에,
    상기 로딩된 맵 데이터에 기초하여 리드 커맨드를 생성하는 단계를 더 포함하는 것을 특징으로 하는, 메모리 컨트롤러의 동작 방법.
KR1020180026503A 2018-03-06 2018-03-06 메모리 컨트롤러 및 그 동작 방법 KR20190105869A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180026503A KR20190105869A (ko) 2018-03-06 2018-03-06 메모리 컨트롤러 및 그 동작 방법
US16/157,677 US20190278716A1 (en) 2018-03-06 2018-10-11 Memory controller and operating method thereof
CN201811322274.7A CN110232938A (zh) 2018-03-06 2018-11-08 存储器控制器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180026503A KR20190105869A (ko) 2018-03-06 2018-03-06 메모리 컨트롤러 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20190105869A true KR20190105869A (ko) 2019-09-18

Family

ID=67842621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180026503A KR20190105869A (ko) 2018-03-06 2018-03-06 메모리 컨트롤러 및 그 동작 방법

Country Status (3)

Country Link
US (1) US20190278716A1 (ko)
KR (1) KR20190105869A (ko)
CN (1) CN110232938A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4139805A4 (en) 2020-04-22 2023-06-21 Micron Technology, Inc. MAPPING DESCRIPTORS FOR READ OPERATIONS
CN113407463A (zh) * 2021-06-29 2021-09-17 长江存储科技有限责任公司 控制存储器系统的方法、计算机装置以及存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9582431B2 (en) * 2010-03-22 2017-02-28 Seagate Technology Llc Storage address space to NVM address, span, and length mapping/converting
KR102261817B1 (ko) * 2014-12-15 2021-06-07 삼성전자주식회사 다수의 레이어들을 포함하는 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작방법
KR20170053278A (ko) * 2015-11-06 2017-05-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20170074264A (ko) * 2015-12-21 2017-06-30 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10067881B2 (en) * 2016-06-15 2018-09-04 Western Digital Technologies, Inc. Compression and caching for logical-to-physical storage address mapping tables

Also Published As

Publication number Publication date
US20190278716A1 (en) 2019-09-12
CN110232938A (zh) 2019-09-13

Similar Documents

Publication Publication Date Title
US11068408B2 (en) Memory system and operating method thereof
US10789161B2 (en) Data storage device to identify and process a sequential read request and operating method thereof
US11342032B2 (en) Memory controller, memory system, and method of operating memory system
US11309050B2 (en) Memory controller and memory system having the same
US11294814B2 (en) Memory system having a memory controller and a memory device having a page buffer
US20190065102A1 (en) Memory system and operating method thereof
CN110287133B (zh) 存储器控制器及具有其的存储器系统
US11061607B2 (en) Electronic system having host and memory controller, and operating method thereof
US11442664B2 (en) Memory system and method of operating the same
US11782638B2 (en) Storage device with improved read latency and operating method thereof
CN113778322B (zh) 存储器系统及其操作方法
KR20190105869A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20190099879A (ko) 메모리 컨트롤러 및 그 동작 방법
CN110069427B (zh) 存储器控制器以及存储器控制器的操作方法
US20200117391A1 (en) Memory device and operating method thereof
KR102526256B1 (ko) 데이터 출력 버퍼
US12118241B2 (en) Memory controller, memory system, and operating method thereof
US10942675B2 (en) Memory system and operating method thereof
US20240272793A1 (en) Operation method of host configured to control storage device and operation method of storage system
US11416366B2 (en) Controller and memory system having the same
KR102492033B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
CN118192881A (zh) 被配置为控制存储器装置的存储器控制器的操作方法