CN110232938A - 存储器控制器及其操作方法 - Google Patents

存储器控制器及其操作方法 Download PDF

Info

Publication number
CN110232938A
CN110232938A CN201811322274.7A CN201811322274A CN110232938A CN 110232938 A CN110232938 A CN 110232938A CN 201811322274 A CN201811322274 A CN 201811322274A CN 110232938 A CN110232938 A CN 110232938A
Authority
CN
China
Prior art keywords
data
mapping
mapping data
compression
memory controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811322274.7A
Other languages
English (en)
Inventor
赵荣翼
朴炳奎
洪性宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110232938A publication Critical patent/CN110232938A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/401—Compressed data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Abstract

本发明涉及一种用于控制存储器装置的操作的存储器控制器，该存储器控制器包括映射表缓冲器、压缩映射缓冲器和处理器。映射表缓冲器存储从存储器装置接收到的映射数据。压缩映射缓冲器存储通过对映射数据进行压缩生成的经压缩映射数据。处理器控制映射表缓冲器和压缩映射缓冲器的操作。

Description

存储器控制器及其操作方法
相关申请的交叉引用
本申请要求于2018年3月6日提交的申请号为10-2018-0026503的韩国专利申请的优先权，其全部公开内容通过引用整体并入本文。
技术领域
本公开总体涉及一种电子装置，并且更特别地，涉及一种存储器控制器及其操作方法。
背景技术
存储器装置可以形成为其中串平行于半导体衬底而布置的二维结构，或者形成为其中串垂直于半导体衬底而布置的三维结构。三维半导体装置是为了克服二维半导体装置中集成度的限制而设计的存储器装置，并且可以包括垂直堆叠在半导体衬底上的多个存储器单元。
发明内容
实施例提供一种能够提高存储器系统的操作速度的存储器控制器。
实施例还提供一种能够提高存储器系统的操作速度的存储器控制器的操作方法。
根据本公开的方面，提供一种用于控制存储器装置的操作的存储器控制器，该存储器控制器包括：映射表缓冲器，被配置成存储从存储器装置接收到的映射数据；压缩映射缓冲器，被配置成存储通过对该映射数据进行压缩所生成的经压缩映射数据；以及处理器，被配置成控制映射表缓冲器和压缩映射缓冲器的操作。
存储器控制器可以从主机接收写入请求、写入数据和写入逻辑地址，从存储器装置的保留区域接收映射数据，基于映射数据控制存储器装置以在与写入逻辑地址相对应的物理地址处对写入数据执行编程操作，并且根据编程操作更新映射数据。
处理器可以控制映射表缓冲器和压缩映射缓冲器以对根据存储器装置的编程操作而更新的映射数据进行压缩，并将被压缩的映射数据作为经压缩映射数据存储在压缩映射缓冲器中。
存储器控制器可以控制存储器装置将更新的映射数据编程在保留区域中。
压缩映射缓冲器可以存储经压缩映射数据中包括的数据的描述符。
存储器控制器可以从主机接收读取请求和读取逻辑地址，并且确定与读取逻辑地址相对应的描述符是否已被存储在压缩映射缓冲器中。
当与读取逻辑地址相对应的描述符被存储在压缩映射缓冲器中时，存储器控制器可以通过对经压缩映射数据进行解压缩来生成映射数据，并将生成的映射数据加载到映射表缓冲器中。存储器控制器可以基于被加载的映射数据控制存储器装置读取数据。
当与读取逻辑地址相对应的描述符未被存储在压缩映射缓冲器中时，存储器控制器可以接收与读取逻辑地址相对应的映射数据，并将接收到的映射数据加载到映射表缓冲器中。存储器控制器可以基于被加载的映射数据控制存储器装置读取数据。
根据本公开的另一方面，提供一种操作用于控制存储器装置的操作的存储器控制器的方法，该方法包括：从主机接收写入请求；从存储器装置接收与写入请求相对应的映射数据；更新映射数据并控制存储器装置以对与写入请求相对应的数据进行编程；控制存储器装置以将更新的映射数据编程到存储器装置；并且压缩和存储更新的映射数据。
在压缩和存储更新的映射数据时，更新的映射数据可以作为经压缩映射数据被存储在压缩映射缓冲器中。
在压缩和存储更新的映射数据时，包括在经压缩映射数据中的数据的描述符可以被存储在压缩映射缓冲器中。根据本公开的又一方面，提供一种操作用于控制存储器装置的操作的存储器控制器的方法，该方法包括：从主机接收读取请求；确定与读取请求相对应的地址是否已被存储在压缩映射缓冲器中；并且基于确定结果加载映射数据。
在基于确定结果加载映射数据中，当与读取请求相对应的地址被存储在压缩映射缓冲器中时，存储在压缩映射缓冲器中的经压缩映射数据可以被解压缩，并且然后作为映射数据被加载。
在基于确定结果加载映射数据中，当与读取请求相对应的地址未被存储在压缩映射缓冲器中时，可以从存储器装置接收映射数据。
该方法可以进一步包括，在基于确定结果加载映射数据之后，基于被加载的映射数据生成读取命令。
根据本公开的另一方面，提供一种存储器系统，包括：存储器装置，具有存储多条映射数据的单元阵列，每条映射数据表示存储在单元阵列中的用户数据的物理和逻辑位置；第一缓冲器，被配置成缓冲从单元阵列加载的多条映射数据中的一条；第二缓冲器，被配置成缓冲与被缓冲在第一缓冲器中该条映射数据相对应的一条经压缩映射数据和指示该条经压缩映射数据中包括的逻辑位置的信息；以及处理器。处理器被配置成：响应于写入请求，控制存储器装置以通过将该条映射数据加载到第一缓冲器上来将用户数据存储到单元阵列中；根据用户数据的存储更新被加载的该条映射数据；控制存储器装置存储被更新的该条映射数据；被更新的该条映射数据进行压缩；并且根据用户数据的存储生成信息。
处理器可以进一步被配置成：响应于读取请求，通过参考该信息检测包括在该条经压缩映射数据中的读取逻辑地址；将该条经压缩映射数据解压缩到第一缓冲器中；并且基于被解压缩的该条映射数据来控制存储器装置执行读取操作。
附图说明
现在将参照附图在下文中更全面地描述示例性实施例；然而，它们可以以不同的形式实现并且不应该被解释为限于本文阐述的实施例。相反，提供这些实施例以使本公开将是彻底和完整的，并且将向本领域技术人员充分传达示例性实施例的范围。
在附图中，为了说明清楚，可将尺寸夸大。将理解的是，当元件被称为在两个元件“之间”时，它可以是这两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。相同的附图标记始终表示相同的元件。
图1是示出根据本公开的实施例的包括存储器控制器的存储器系统的示图。
图2是示出图1的存储器装置的示图。
图3是示出根据本公开的实施例的存储器控制器的框图。
图4是示出存储在存储器装置的存储器单元阵列中的映射表的示图。
图5A是更详细地示出映射表的配置的示图。图5B是示出映射数据、经压缩映射数据和数据描述符的关系的示图。
图6是示出根据本公开的实施例的存储器控制器的操作方法的流程图。
图7A至图7C是示出图6中所示的操作方法的框图。
图8是示出根据本公开的实施例的存储器控制器的操作方法的流程图。
图9A至图9C是示出使用经压缩映射数据的读取进程的框图。
图10A至图10C是示出使用从存储器装置接收到的映射数据的读取进程的框图。
图11是示出包括图3中所示的存储器控制器的存储器系统的另一实施例的示图。
图12是示出包括图3中所示的存储器控制器的存储器系统的另一实施例的示图。
图13是示出包括图3中所示的存储器控制器的存储器系统的另一实施例的示图。
图14是示出包括图3中所示的存储器控制器的存储器系统的另一实施例的示图。
具体实施方式
在以下详细描述中，仅简单地通过说明的方式示出和描述了本公开的某些示例性实施例。如本领域技术人员将认识到的，在不脱离本公开的精神或范围的情况下，可以以各种方式对所描述的实施例进行修改。因此，附图和描述被认为本质上是说明性的而非限制性的。
在整个说明书中，当元件被称为“连接”或“联接”到另一个元件时，它可以直接地连接或联接到另一个元件，或者利用插入其间的一个或多个中间元件间接地连接或联接到另一个元件。另外，当元件被称为“包括有”部件时，除非存在不同的公开内容，否则这表示该元件可以进一步包括另一部件，而不是排除另一组件。
在下文中，将参照附图详细描述本公开的示例性实施例。相同的附图标记用于表示与其它附图中所示的元件相同的元件。在以下描述中，可以仅描述用于理解根据示例性实施例的操作所需的部分，并且可以省略其它部分的描述，以免模糊实施例的重要构思。
图1是示出根据本公开的实施例的包括存储器控制器的存储器系统的示图。
参照图1，存储器系统1000可以包括用于存储数据的存储器装置1100和用于在主机2000的控制下控制存储器装置1100的存储器控制器1200。
主机2000可以通过使用诸如下列的接口协议与存储器系统1000通信：高速外围组件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串列SCSI(SAS)。主机2000和存储器系统1000之间的接口协议不限于上述示例，并且可以是诸如下列的其它接口协议中的一种：通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)和电子集成驱动器(IDE)。
存储器控制器1200可以控制存储器系统1000的整体操作，并且控制主机2000和存储器装置1100之间的数据交换。例如，存储器控制器1200可以响应于来自主机2000的请求通过控制存储器装置1100来编程或读取数据。而且，存储器控制器1200可以存储包括在存储器装置1100中的主存储块和子存储块的信息，并且根据为编程操作所加载的数据量来选择存储器装置1100对主存储块或子存储块执行编程操作。在一些实施例中，存储器装置1100可包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)和闪速存储器。
存储器装置1100可在存储器控制器1200的控制下执行编程、读取或擦除操作。将参照图2示例性地描述存储器装置1100的详细配置和操作。
根据本公开的实施例的存储器控制器1200压缩并存储在编程操作中更新的映射数据。同时，在读取操作中，存储器控制器1200确定经压缩映射数据中是否存在读取操作所需的映射数据，并基于确定结果加载映射数据。因此，能够减少从存储器装置1100读取映射数据的过程，并且因此能够提高存储器系统的操作速度。将参照图3更详细地描述根据本公开的实施例的存储器控制器1200。
图2是示出图1的存储器装置的示图。
参照图2，存储器装置1100可以包括存储数据的存储器单元阵列100。存储器装置1100可以包括外围电路200，其被配置成执行用于将数据存储在存储器单元阵列100中的编程操作，用于输出所存储的数据的读取操作，以及用于擦除所存储的数据的擦除操作。存储器装置1100可以包括控制逻辑300，其在存储器控制器(图1的1200)的控制下控制外围电路200。
存储器单元阵列100可以包括多个存储块MB1至MBk(k为正整数)110。局部线LL和位线BL1至BLn(n为正整数)可以联接到存储块MB1至MBk 110。例如，局部线LL可以包括第一选择线、第二选择线和布置在第一和第二选择线之间的多个字线。而且，局部线LL可以进一步包括布置在第一选择线和字线之间以及第二选择线和字线之间的虚设(dummy)线。第一选择线可以是源极选择线，并且第二选择线可以是漏极选择线。例如，局部线LL可以包括字线、漏极选择线和源极选择线以及源极线SL。例如，局部线LL可以进一步包括虚设线。例如，局部线LL可以进一步包括管线。局部线LL可以分别联接到存储块MB1至MBk 110，并且位线BL1至BLn可以共同联接到存储块MB1至MBk 110。存储块MB1至MBk 110可以以二维或三维结构实现。例如，在具有二维结构的存储块110中，存储器单元可以在平行于衬底的方向上布置。例如，在具有三维结构的存储块110中，存储器单元可以在垂直于衬底的方向上布置。
外围电路200可以被配置成在控制逻辑300的控制下对所选择存储块110执行编程、读取和擦除操作。例如，在控制逻辑300的控制下，外围电路200可以向第一选择线、第二选择线和字线施加验证电压和通过电压，选择性地使第一选择线、第二选择线和字线进行放电，并验证与字线中的所选择字线联接的存储器单元。例如，外围电路200可以包括电压产生电路210、行解码器220、页面缓冲器组230、列解码器240、输入/输出电路250和感测电路260。
电压产生电路210可以响应于操作信号OP_CMD生成用于编程操作、读取操作和擦除操作的各种操作电压Vop。而且，电压产生电路210可以响应于操作信号OP_CMD选择性地使局部线LL放电。例如，电压产生电路210可以在控制逻辑300的控制下生成编程电压、验证电压、通过电压、导通电压、读取电压、擦除电压、源极线电压等。
行解码器220可以响应于行地址RADD将操作电压Vop传输到与所选择存储块110联接的局部线LL。
页面缓冲器组230可以包括联接到位线BL1至BLn的多个页面缓冲器PB1至PBn231。页面缓冲器PB1至PBn 231可以响应于页面缓冲器控制信号PBSIGNALS而进行操作。例如，页面缓冲器PB1至PBn231可以临时存储通过位线BL1至BLn接收到的数据，或者在读取或验证操作中感测位线BL1至BLn的电压或电流。
列解码器240可以响应于列地址CADD在输入/输出电路250和页面缓冲器组230之间传输数据。例如，列解码器240可以通过数据线DL与页面缓冲器231交换数据，或者通过列线CL与输入/输出电路250交换数据。
输入/输出电路250可以将从存储器控制器(图1中的1200)接收到的命令CMD和地址ADD传输到控制逻辑300，或者与列解码器240通信数据DATA。
在读取操作或验证操作中，感测电路260可响应于允许位VRY_BIT<#>生成参考电流，并通过将从页面缓冲器组230接收到的感测电压VPB与由参考电流产生的参考电压进行比较来输出通过信号PASS或失败信号FAIL。
控制逻辑300可以响应于命令CMD和地址ADD通过输出操作信号OP_CMD、行地址RADD、页面缓冲器控制信号PBSIGNALS和允许位VRY_BIT<#>来控制外围电路200。而且，控制逻辑300可以响应于通过或失败信号PASS或FAIL来确定验证操作已经通过还是失败。
图3是示出根据本公开的实施例的存储器控制器1200的框图。
参照图3，根据本公开的实施例的存储器控制器1200包括映射表缓冲器410、压缩映射缓冲器430和处理器450。同时，虽然未在图3中示出，但是存储器控制器1200可以进一步包括响应于来自主机2000的请求来控制存储器装置1100的操作的部件。
映射表缓冲器410存储映射数据MDi 415。存储器装置1100可以存储表示存储在存储器单元阵列100中的数据的物理和逻辑地址之间的关系的映射表。映射数据MDi可以对应于存储在存储器单元阵列100中的映射表的一部分。随着存储器单元阵列100的容量的增加，映射表的总数据大小增大。因此，存储器控制器1200可以通过仅将整个映射表中包括的多条映射数据MD1至MDn中的一条映射数据MDi从存储器单元阵列100加载到映射表缓冲器410中来执行操作。在示例中，当从主机2000接收到读取请求时，存储器控制器1200从存储器装置1100接收包括与读取请求相对应的逻辑地址的一条映射数据MDi，并将接收到的映射数据MDi存储在映射表缓冲器410中。随后，存储器控制器1200基于接收到的映射数据MDi生成读取命令，并将所生成的读取命令传输到存储器装置1100。存储器装置1100响应于接收到的读取命令读取相应数据并将所读取的数据传输到存储器控制器1200。存储器控制器1200将接收到的数据传输到主机2000。
根据上述过程，每当主机2000将读取请求传输到存储器控制器1200时，映射数据MDi将从存储器装置1100被传输到存储器控制器1200。这导致存储器系统1000的操作速度降低。
根据本公开的实施例的存储器控制器1200通过对在编程操作中更新的一条映射数据Mdi进行压缩来生成经压缩映射数据CMDi，并将所生成的经压缩映射数据CMDi 435存储在压缩映射缓冲器430中。随后，当从主机2000接收到读取请求时，存储器控制器1200参考压缩映射缓冲器430来确定经压缩映射数据CMDi 435是否包括与接收到的读取请求相对应的逻辑地址。当经压缩映射数据时CMDi 435包括与接收到的读取请求相对应的逻辑地址时，存储器控制器1200通过将经压缩映射数据CMDi 435解压缩到映射表缓冲器410中来加载包括与接收到的读取请求相对应的逻辑地址的一条映射数据MDi 415。随后，存储器控制器1200可以基于被加载的映射数据MDi来控制存储器装置1100的读取操作。更具体地，存储器控制器1200可以基于被加载的映射数据MDi生成读取命令和与其相对应的物理地址，并且将读取命令和物理地址传输到存储器装置1100。在该过程中，不需要执行从存储器装置1100读取映射数据MDi的进程，并且因此能够提高存储器系统1000的操作速度。因此，按照根据本公开的实施例的存储器控制器1200及其操作方法，能够通过减少从存储器装置1100读取映射数据的次数来提高存储器系统1000的操作速度。
如上所述，压缩映射缓冲器430存储通过对映射数据Mdi进行压缩而生成的经压缩映射数据CMDi。可以利用各种压缩方法生成经压缩映射数据CMDi。在示例中，存储器控制器1200可以通过使用行程长度(run-length)压缩方法压缩映射数据MDi来生成经压缩映射数据CMDi。在另一示例中，存储器控制器1200可以通过使用Lempel-Ziv-Welch(LZW)压缩方法压缩映射数据MDi来生成经压缩映射数据CMDi。在又一示例中，存储器控制器1200可以通过使用可变长度压缩方法压缩映射数据MDi来生成经压缩映射数据CMDi。在根据本公开的实施例的存储器控制器1200及其操作方法中，生成经压缩映射数据CMDi的压缩方法不限于上述示例，并且可以使用本领域已知的若干其它压缩方法来生成经压缩映射数据CMDi。
同时，除了经压缩映射数据CMDi之外，压缩映射缓冲器430还可以存储数据描述符DD 437。数据描述符DD 437可以指示包括在经压缩映射数据CMDi中的逻辑地址。将参照图5B更详细地描述映射数据MDi 415、经压缩映射数据CMDi 435和数据描述符DD 437的关系。
映射表缓冲器410和压缩映射缓冲器430可以由用于临时存储数据的存储装置来实现。例如，映射表缓冲器410和压缩映射缓冲器430可以用诸如DRAM、SRAM和寄存器的各种类型的存储装置来实现。
处理器450控制映射表缓冲器410和压缩映射缓冲器430的操作。更具体地，处理器450可以通过第一控制信号CTR1控制映射表缓冲器410的操作，并通过第二控制信号CTR2控制压缩映射缓冲器430的操作。处理器450可以用微控制器、微处理器等来实现。同时，除了控制映射表缓冲器410和压缩映射缓冲器430的操作之外，处理器450还可以控制存储器控制器1200的整体操作。
图4是示出存储在存储器装置1100的存储器单元阵列100中的映射表的示图。
参照图4，存储器单元阵列100可以被划分为用户区域130和保留区域150。用户区域120和保留区域150中的每一个可以包括多个存储块。从主机2000接收到的数据可以被存储在用户区域130中。除了从主机2000接收到的数据之外的各种数据可以被存储在保留区域中。例如，内容可寻址存储器(CAM)数据可以被存储在保留区域150中。同时，映射表MT170可以被存储在保留区域150中。包括在映射表170中的数据可以通过存储器控制器1200被加载。
图5A是更详细地示出映射表170的配置的示图。图5B是示出映射数据MDi、经压缩映射数据CMDi和数据描述符DD的关系的示图。
参照图5A，映射表170可包括多条映射数据MD1至MDn。映射表170可以表示存储在存储器装置1100的存储器单元阵列100中的用户区域130中的所有数据的物理地址和逻辑地址之间的映射关系。因此，构成映射表170的一部分的映射数据MD1到MDn可以表示存储在用户区域130中的所有数据中的一些数据的物理地址和逻辑地址之间的映射关系。在读取操作中，包括相应地址映射关系的映射数据被传输到存储器控制器1200。可以将多条映射数据MD1至MDn中的一条映射数据MDi加载到映射表缓冲器410上。
参照图5B，包括在映射表缓冲器410中的一条映射数据415包括多个段Segment 1至Segment 4。虽然图5B示出该条映射数据415包括四个段Segment 1至Segment 4，但这仅是说明性的，并且映射数据415中可以包括各种数量的段。
同时，压缩映射缓冲器430存储经压缩映射数据435。经压缩映射数据435包括多个压缩段C_Segment 1至C_Segment 4。压缩段C_Segment 1至C_Segment 4可以分别与包括在映射数据415中的段Segment 1至Segment 4相对应。例如，可以对第一段Segment 1进行压缩以构成第一压缩段C_Segment 1，并且可以对第二段Segment 2进行压缩以构成第二压缩段C_Segment 2。同时，可以对第三段Segment 3进行压缩以构成第三压缩段C_Segment 3，并且可以对第四段Segment 4进行压缩以构成第四压缩段C_Segment 4。这些段可以具有不同的压缩率。
同时，压缩映射缓冲器430包括数据描述符437。数据描述符437包括描述符Dsc 1至Dsc 4。描述符Dsc 1至Dsc 4可以分别指示包括在相应压缩段C_Segment 1至C_Segment4中的逻辑地址。
例如，第一描述符Dsc 1可以表示第一压缩节段C_Segment 1包括第一至第m逻辑地址的映射关系。
将参照图9A至图10C更详细地描述使用映射数据415、经压缩映射数据435和数据描述符437来执行读取操作的方法。
图6是示出根据本公开的实施例的存储器控制器的操作方法的流程图。图7A至图7C是示出图6中所示的操作方法的框图。在图7A至图7C中，为了便于描述，仅示出了存储器控制器1200的映射表缓冲器410和压缩映射缓冲器430，而省略了对其它部件的示出。另外，仅示出了存储器装置1100的存储器单元阵列100中的用户区域130和保留区域150，而省略了对其它部件的示出。在下文中，将共同参照图6和图7A至图7C来描述根据本公开的实施例的存储器控制器的操作方法。
在图6的步骤S110中，存储器控制器从主机2000接收写入请求。如图7A所示，主机2000将写入请求WR和第二数据Data2传输到存储器控制器1200。第二数据Data2是响应于写入请求WR而待被写入的目标数据。第一数据Data1已经被存储在存储器装置1100的用户区域130中。
在步骤S120中，存储器控制器1200从存储器装置1100接收与写入请求WR相对应的映射数据MD2。在传输第二数据Data2时，在存储器控制器1200的控制下，将映射数据MD2从存储器装置1100传输到存储器控制器1200。映射数据MD2可以包括第二数据Data2的逻辑地址和物理地址之间的关系。映射数据MD2可以是存储在映射表MT中的多条映射数据MD1至MDn中的一条映射数据。
在步骤S130中，存储器控制器1200更新映射数据MD2，并将与写入请求WR相对应的数据编程到存储器装置1100。如图7B所示，映射数据MD2被加载到映射表缓冲器410中。存储器控制器1200通过反映与写入请求WR相对应的第二数据Data2的映射关系来更新映射数据MD2。另外，基于映射数据MD2来生成编程命令。编程命令PCMD可以包括将存储第二数据Data2的物理地址。
编程命令PCMD和第二数据Data2被传输到存储器装置1100。随后，如图7C所示，第二数据Data2被编程在存储器装置1100的用户区域130中。
在步骤S140中，存储器控制器1200将更新的映射数据MD2编程到存储器装置1100。在步骤S150中，存储器控制器1200压缩更新的映射数据MD2并将经压缩映射数据CMD2存储在压缩映射缓冲器中。更新的映射数据MD2被传输到存储器装置1100以被编程在保留区域150中。因此，保留区域150的映射表170被更新。
另外，通过对更新的映射数据MD2进行压缩来生成经压缩映射数据CMD2。生成的经压缩映射数据CMD2被存储在压缩映射缓冲器430中。同时，可以与经压缩映射数据CMD2一起生成数据描述符DD，以被同时存储在压缩映射缓冲器430中。
随后，当从主机2000接收到另一数据写入请求时，可以使用图6中所示的操作方法将额外的经压缩映射数据存储在压缩映射缓冲器430中。
图8是示出根据本公开另一实施例的存储器控制器1200的操作方法的流程图。图9A至图9C是示出使用经压缩映射数据的读取进程的框图。图10A至图10C是示出使用从存储器装置接收到的映射数据的读取进程的框图。
首先，将参照图8以及图9A至图9C描述根据本公开的实施例的存储器控制器1200的操作方法。
在步骤S210中，存储器控制器1200从主机2000接收读取请求。如图9A所示，从主机2000接收读取请求RR2。读取请求RR2是用于读取第二数据Data2的请求。
在步骤S220中，存储器控制器1200确定与读取请求RR2相对应的地址是否已经存储在经压缩映射数据CMD2中。存储器控制器1200可以参考压缩映射缓冲器430的数据描述符DD来确定与读取请求RR2相对应的逻辑地址是否包括在经压缩映射数据CMD2中。
当作为步骤S230的确定结果，地址被存储在压缩映射缓冲器430中时，在步骤S240中，存储器控制器1200对存储在压缩映射缓冲器430中的经压缩映射数据CMD2进行解压缩，并将经解压缩的映射数据MD2加载到映射表缓冲器410中。如图9B所示，通过对经压缩映射数据CMD2进行解压缩来生成映射数据MD2。生成的映射数据MD2被加载到映射表缓冲器410中。
在步骤S250中，存储器控制器1200基于被加载在映射表缓冲器410中的映射数据MD2，生成读取命令RCMD2。在步骤S260中，存储器控制器1200将生成的读取命令RCMD2传输到存储器装置1100。如图9B所示，通过映射数据MD2生成的读取命令RCMD2被传输到存储器装置1100。随后，如图9C所示，与读取命令RCMD2相对应的数据Data2被传输到存储器控制器1200，并且然后被传输到主机2000。
在下文中，将参照图10A至图10C描述根据本公开的实施例的存储器控制器1200的操作方法。图10A至图10C是示出读取与未被存储在经压缩映射数据CMD2中的地址相对应的数据的进程的框图。
如图10A所示，在步骤S210中，从主机2000接收读取请求RR1。读取请求RR1是用于读取第一数据Data1的请求。随后，在步骤S220中，存储器控制器1200确定与读取请求RR1相对应的地址是否已经被存储在经压缩映射数据CMD2中。通过参考数据描述符DD获得的结果是，与读取请求RR1相对应的地址未被存储在压缩映射缓冲器430中，并且因此，操作方法进行到步骤S270，其中步骤S270是通过执行步骤S230获得的。
在步骤S270中，存储器控制器1200从存储器装置1100接收映射数据MD1，并将接收到的映射数据MD1加载到映射表缓冲器410中。由于与读取请求RR1相对应的映射数据MD1不存在于压缩映射缓冲器430中，因此如图10A所述，从映射表MT传输映射数据MD1。
如图10B所示，在步骤S250中，基于被加载到映射表缓冲器410中的映射数据MD1来生成读取命令RCMD1。在步骤S260中，将生成的读取命令RCMD1传输到存储器装置1100。随后，如图10C所示，与读取命令RCMD1相对应的第一数据Data1通过存储器控制器1200被传输到主机2000。
图11是示出包括图3中所示的存储器控制器的存储器系统的另一实施例的示图。
参照图11，存储器系统3000可以被实现为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。存储器系统3000可以包括存储器装置1100和能够控制存储器装置1100的操作的存储器控制器1200。存储器控制器1200可以在处理器3100的控制下控制存储器装置1100的数据访问操作，例如，编程操作、擦除操作、读取操作等。
在存储器控制器1200的控制下，可以通过显示器3200输出被编程在存储器装置1100中的数据。
无线电收发器3300可以通过天线ANT传送/接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收到的无线电信号转换为能够由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号并将处理后的信号传送到存储器控制器1200或显示器3200。存储器控制器1200可以将由处理器3100处理的信号传送到存储器装置1100。此外，无线电收发器3300可以将从处理器3100输出的信号转换为无线电信号，并通过天线ANT将转换后的无线电信号输出到外部装置。输入装置3400是能够输入用于控制处理器3100的操作的控制信号或将由处理器3100处理的数据的装置，并且可以被实现为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。处理器3100可以控制显示器3200的操作，使得能够通过显示器3200输出从存储器控制器1200输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据。
在一些实施例中，能够控制存储器装置1100的操作的存储器控制器1200可以被实现为处理器3100的一部分，或者被实现为独立于处理器3100的芯片。
图12是示出包括图3中所示的存储器控制器的存储器系统的另一实施例的示图。
参照图12，存储器系统4000可以被实现为个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、或MP4播放器。
存储器系统4000可以包括存储器装置1100和能够控制存储器装置1100的数据处理操作的存储器控制器1200。
处理器4100可以根据通过输入装置4200输入的数据通过显示器4300输出存储在存储器装置1100中的数据。例如，输入装置4200可以被实现为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。
处理器4100可以控制存储器系统4000的整体操作，并控制存储器控制器1200的操作。在一些实施例中，能够控制存储器装置1100的操作的存储器控制器1200可以被实现为处理器4100的一部分，或者可以被实现为独立于处理器4100的芯片。
图13是示出包括图3中所示的存储器控制器的存储器系统的另一实施例的示图。
参照图13，存储器系统5000可以被实现为图像处理装置，例如数码相机、附设有数码相机的移动终端、附设有数码相机的智能手机、或附设有数码相机的平板PC。
存储器系统5000可以包括存储器装置1100和能够控制存储器装置1100的例如编程操作、擦除操作或读取操作的数据处理操作的存储器控制器1200。
存储器系统5000的图像传感器5200可以将光学图像转换为数字信号，并且转换后的数字信号可以被传输到处理器5100或存储器控制器1200。在处理器5100的控制下，转换后的数字信号可以通过显示器5300输出，或者通过存储器控制器1200存储在存储器装置1100中。另外，存储在存储器装置1100中的数据可以在处理器5100或存储器控制器1200的控制下通过显示器5300输出。
在一些实施例中，能够控制存储器装置1100的操作的存储器控制器1200可以备实现为处理器5100的一部分，或者被实现为独立于处理器5100的芯片。
图14是示出包括图3中所示的存储器控制器的存储器系统的另一实施例的示图。
参照图14，存储器系统7000可以被实现为存储卡或智能卡。存储器系统7000可以包括存储器装置1100、存储器控制器1200和卡接口7100。
存储器控制器1200可以控制存储器装置1100和卡接口7100之间的数据交换。在一些实施例中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但本公开不限于此。
卡接口7100可以根据主机6000的协议来接口连接主机6000和存储器控制器1200之间的数据交换。在一些实施例中，卡接口7100可以支持通用串行总线(USB)协议和片间(IC)-USB协议。卡接口7100可以意味着能够支持由主机6000使用的协议的硬件、嵌入在硬件中的软件或信号传送方案。
当存储器系统7000联接到诸如PC、平板PC、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒的主机6000的主机接口6200时，主机接口6200可以在微处理器6100的控制下通过卡接口7100和存储器控制器1200执行与存储器装置1100的数据通信。
根据本公开，可以提供一种能够提高存储器系统的操作速度的存储器控制器。
此外，根据本公开，可以提供一种能够提高存储器系统的操作速度的存储器控制器的操作方法。
本文已经公开了示例性实施例，并且虽然采用了特定术语，但是它们仅以一般性和描述性意义来使用和解释，而不是出于限制的目的。在一些情况下，如从提交本申请时对于本领域的普通技术人员显而易见的是，除非另外特别指出，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如所附权利要求中阐述的本公开的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (17)

1.一种存储器控制器，所述存储器控制器用于控制存储器装置的操作，所述存储器控制器包括：
映射表缓冲器，存储从所述存储器装置接收到的映射数据；
压缩映射缓冲器，存储通过对所述映射数据进行压缩生成的经压缩映射数据；以及
处理器，控制所述映射表缓冲器和所述压缩映射缓冲器的操作。
2.根据权利要求1所述的存储器控制器，其中所述存储器控制器：
从主机接收写入请求、写入数据和写入逻辑地址；
从所述存储器装置的保留区接收所述映射数据；
基于所述映射数据，控制所述存储器装置以在与所述写入逻辑地址相对应的物理地址处对所述写入数据执行编程操作；并且
根据所述编程操作更新所述映射数据。
3.根据权利要求2所述的存储器控制器，其中所述处理器控制所述映射表缓冲器和所述压缩映射缓冲器以对根据所述存储器装置的所述编程操作而更新的所述映射数据进行压缩，并将被压缩的映射数据作为所述经压缩映射数据存储在所述压缩映射缓冲器中。
4.根据权利要求3所述的存储器控制器，其中所述存储器控制器控制所述存储器装置以将更新的映射数据编程编程到所述保留区域中。
5.根据权利要求3所述的存储器控制器，其中所述压缩映射缓冲器存储所述经压缩映射数据中包括的数据的描述符。
6.根据权利要求5所述的存储器控制器，其中所述存储器控制器：
从所述主机接收读取请求和读取逻辑地址；并且
确定与所述读取逻辑地址相对应的描述符是否已被存储在所述压缩映射缓冲器中。
7.根据权利要求6所述的存储器控制器，其中所述存储器控制器：
当与所述读取逻辑地址相对应的所述描述符被存储在所述压缩映射缓冲器中时，通过对所述经压缩映射数据进行解压缩生成所述映射数据，并将生成的所述映射数据加载到所述映射表缓冲器中；并且
基于被加载的映射数据控制所述存储器装置读取数据。
8.根据权利要求6所述的存储器控制器，其中所述存储器控制器：
当与所述读取逻辑地址相对应的所述描述符未被存储在所述压缩映射缓冲器中时，接收与所述读取逻辑地址相对应的映射数据，并将接收到的映射数据加载到所述映射表缓冲器中；并且
基于被加载的映射数据控制所述存储器装置读取数据。
9.一种操作存储器控制器的方法，所述存储器控制器用于控制存储器装置的操作，所述方法包括：
从主机接收写入请求；
从所述存储器装置接收与所述写入请求相对应的映射数据；
更新所述映射数据并控制所述存储器装置以对与所述写入请求相对应的数据进行编程；
控制所述存储器装置以将更新的映射数据编程到所述存储器装置；并且
压缩和存储所述更新的映射数据。
10.根据权利要求9所述的方法，其中在压缩和存储所述更新的映射数据中，所述更新的映射数据作为经压缩映射数据被存储在所述压缩映射缓冲器中。
11.根据权利要求10所述的方法，其中在压缩和存储所述更新的映射数据中，所述经压缩映射数据中包括的数据的描述符被存储在所述压缩映射缓冲器中。
12.一种操作存储器控制器的方法，所述存储器控制器用于控制存储器装置的操作，所述方法包括：
从主机接收读取请求；
确定与所述读取请求相对应的地址是否已被存储在压缩映射缓冲器中；并且
基于确定结果，加载映射数据。
13.根据权利要求12所述的方法，其中在基于所述确定结果，加载所述映射数据中，当与所述读取请求相对应的地址被存储在所述压缩映射缓冲器中时，存储在所述压缩映射缓冲器中的经压缩映射数据被解压缩并且然后作为所述映射数据被加载。
14.根据权利要求12所述的方法，其中在基于所述确定结果，加载所述映射数据中，当与所述读取请求相对应的所述地址未被存储在所述压缩映射缓冲器中时，从所述存储器装置接收所述映射数据。
15.根据权利要求12所述的方法，进一步包括，在基于所述确定结果，加载所述映射数据之后，基于被加载的映射数据生成读取命令。
16.一种存储器系统，包括：
存储器装置，包括存储多条映射数据的单元阵列，所述多条映射数据中的每一条表示存储在所述单元阵列中的用户数据的物理和逻辑位置；
第一缓冲器，缓冲从所述单元阵列加载的所述多条映射数据中的一条；
第二缓冲器，缓冲与被缓冲在所述第一缓冲器中的所述条映射数据相对应的一条经压缩映射数据和指示所述条经压缩映射数据中包括的所述逻辑位置的信息；和
处理器：
响应于写入请求，控制所述存储器装置以通过将所述条映射数据加载到所述第一缓冲器上来将用户数据存储到所述单元阵列中；
根据所述用户数据的存储更新被加载的所述条映射数据；
控制所述存储器装置存储被更新的所述条映射数据；
对被更新的所述条映射数据进行压缩；并且
根据所述用户数据的存储生成所述信息。
17.根据权利要求16所述的存储器系统，其中所述处理器进一步：
响应于读取请求，通过参考所述信息检测所述条经压缩映射数据中包括的读取逻辑地址；
将所述条经压缩映射数据解压缩到所述第一缓冲器中；并且
基于被解压缩的所述条映射数据来控制所述存储器装置执行读取操作。
CN201811322274.7A 2018-03-06 2018-11-08 存储器控制器及其操作方法 Withdrawn CN110232938A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180026503A KR20190105869A (ko) 2018-03-06 2018-03-06 메모리 컨트롤러 및 그 동작 방법
KR10-2018-0026503 2018-03-06

Publications (1)

Publication Number Publication Date
CN110232938A true CN110232938A (zh) 2019-09-13

Family

ID=67842621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811322274.7A Withdrawn CN110232938A (zh) 2018-03-06 2018-11-08 存储器控制器及其操作方法

Country Status (3)

Country Link
US (1) US20190278716A1 (zh)
KR (1) KR20190105869A (zh)
CN (1) CN110232938A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113407463A (zh) * 2021-06-29 2021-09-17 长江存储科技有限责任公司 控制存储器系统的方法、计算机装置以及存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115605851A (zh) * 2020-04-22 2023-01-13 美光科技公司（Us） 用于读取操作的映射描述符

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103942114A (zh) * 2013-01-22 2014-07-23 Lsi公司 Nvm地址、跨度及长度映射/转换的存储地址空间
CN105702286A (zh) * 2014-12-15 2016-06-22 三星电子株式会社 电阻式存储器装置和系统，以及操作该系统的方法
US20170131925A1 (en) * 2015-11-06 2017-05-11 SK Hynix Inc. Data storage device and operating method thereof
CN106909476A (zh) * 2015-12-21 2017-06-30 爱思开海力士有限公司 存储器系统及其操作方法
US20170364446A1 (en) * 2016-06-15 2017-12-21 HGST Netherlands B.V. Compression and caching for logical-to-physical storage address mapping tables

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103942114A (zh) * 2013-01-22 2014-07-23 Lsi公司 Nvm地址、跨度及长度映射/转换的存储地址空间
CN105702286A (zh) * 2014-12-15 2016-06-22 三星电子株式会社 电阻式存储器装置和系统，以及操作该系统的方法
US20170131925A1 (en) * 2015-11-06 2017-05-11 SK Hynix Inc. Data storage device and operating method thereof
CN106909476A (zh) * 2015-12-21 2017-06-30 爱思开海力士有限公司 存储器系统及其操作方法
US20170364446A1 (en) * 2016-06-15 2017-12-21 HGST Netherlands B.V. Compression and caching for logical-to-physical storage address mapping tables

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113407463A (zh) * 2021-06-29 2021-09-17 长江存储科技有限责任公司 控制存储器系统的方法、计算机装置以及存储介质

Also Published As

Publication number Publication date
KR20190105869A (ko) 2019-09-18
US20190278716A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
US11068408B2 (en) Memory system and operating method thereof
CN109783397B (zh) 存储器系统及其操作方法
CN109947361B (zh) 存储器系统及其操作方法
CN109697024B (zh) 存储器系统及其操作方法
CN110287133B (zh) 存储器控制器及具有其的存储器系统
CN109947358A (zh) 存储器系统及其操作方法
CN109388594A (zh) 存储器系统及其操作方法
CN110390979A (zh) 存储器控制器和具有存储器控制器的存储器系统
CN107591182A (zh) 存储器系统及其操作方法
US11294814B2 (en) Memory system having a memory controller and a memory device having a page buffer
CN109032501A (zh) 存储器系统及其操作方法
US8429339B2 (en) Storage device utilizing free pages in compressed blocks
CN109390003A (zh) 存储器系统及其操作方法
CN109271328A (zh) 存储器系统及其操作方法
KR20190023433A (ko) 메모리 시스템 및 그것의 동작 방법
CN110189775A (zh) 接口电路和具有该接口电路的存储装置
KR20210034711A (ko) 메모리 셀의 신뢰성에 따라 패리티 비트들을 선택적으로 생성하는 저장 장치 및 그것의 동작 방법
CN110232938A (zh) 存储器控制器及其操作方法
CN109840165B (zh) 存储器系统及其操作方法
CN110174995A (zh) 存储器控制器及其操作方法
CN110045914A (zh) 存储器系统及其操作方法
KR20190095825A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN110069427B (zh) 存储器控制器以及存储器控制器的操作方法
CN109753233A (zh) 存储器系统及其操作方法
CN110364196A (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20190913