CN204303865U

CN204303865U - 一种led驱动芯片的封装结构

Info

Publication number: CN204303865U
Application number: CN201420747874.9U
Authority: CN
Inventors: 符传汇; 吕苏谊; 李照华; 王乐康; 石磊; 王文荣
Original assignee: Shenzhen Mingwei Electronic Co Ltd
Current assignee: Shenzhen Mingwei Electronic Co Ltd; Shenzhen Sunmoon Microelectronics Co Ltd
Priority date: 2014-12-02
Filing date: 2014-12-02
Publication date: 2015-04-29
Anticipated expiration: 2024-12-02

Abstract

本实用新型适用于集成电路领域，提供了一种LED驱动芯片的封装结构，该封装结构包括封装外壳和芯片晶粒，封装外壳具有16个封装管脚，芯片晶粒具有14至16个引脚，使能管脚和/或移位寄存器复位管脚与芯片晶粒之间无封装打线连接。本实用新型在封装过程中，将芯片中具有固定设置的封装管脚不与对应的芯片晶粒引脚封装打线连接，使之在应用时悬空，同时将对应的芯片晶粒引脚在芯片内部给予预设值，或通过集成电路结构优化掉对应引脚，从而在实现显示要求的前提下节省了封装成本，提高抗干扰能力。

Description

一种LED驱动芯片的封装结构

技术领域

本实用新型属于集成电路领域，尤其涉及一种LED驱动芯片的封装结构。

背景技术

当今时代，电子行业迅猛发展，LED发光产品以寿命长、发热低、节能以及环保等特点，使得其在照明领域得到广泛地应用，而作为驱动LED的恒压驱动芯片也越来越趋向于更低成本、更小体积的设计。

芯片封装是采用外壳将半导体集成电路芯片密封起来，起到安放、固定、密封、保护芯片和增强电热性能的作用。传统的LED恒压驱动芯片采用16脚封装，即LED恒压驱动芯片引脚的数量为16，参照图1，封装后的管脚定义为：

管脚1～7、15为八个恒压驱动端口(Q0～Q7)，应用时每个端口与LED灯的阴极相连接；

管脚8为GND：芯片接地端口，应用时接电源负极；

管脚16为VDD：芯片接电源端口，应用时接电源正极；

管脚14为SER：显示数据输入端口；

管脚13为驱动端口的使能端，应用时接电源负极；

管脚12为RCK：数据锁存信号输入端口；

管脚11为SCK：时钟信号输入端口；

管脚10为移位寄存器复位端口，应用时接电源正极；

管脚9为Q7’：显示数据输出端口，应用时接下一级芯片的数据输入端口。

LED恒压驱动芯片的内部结构如图2所示，控制显示屏的灰度数据从SER端口输入，灰度时钟从SCK端口输入，下一级的灰度数据从Q7’端口输出，为移位寄存器的复位信号，低电平将移位寄存器复位，在显示屏的应用中，此端口接VDD信号。移位寄存器将串行数据转换为并行数据传输给锁存器，在RCK信号有效时锁存数据，锁存后的数据输入到恒压驱动模块，数据和使能端口共同控制驱动端口Q0～Q7是否开启，端口为低电平时，数据输出到恒压驱动端口。

在显示屏应用中，端口接GND，即使能端口一直开启，然而，封装成本又与封装管脚数量息息相关，这些赋常值的端口造成芯片封装成本难以降低的因素，阻碍了芯片的推广。

实用新型内容

本实用新型实施例的目的在于提供一种LED驱动芯片的封装结构，旨在解决目前恒压驱动芯片引脚多，封装成本高的问题。

本实用新型实施例是这样实现的，一种LED驱动芯片的封装结构，包括封装外壳和芯片晶粒，所述封装外壳具有16个封装管脚，分别为：驱动管脚(Q0～Q7)、芯片接地管脚(GND)、芯片接电源管脚(VDD)、显示数据输入管脚(SER)、显示数据输出管脚(Q7’)、数据锁存信号输入管脚(RCK)、时钟信号输入管脚(SCK)、使能管脚移位寄存器复位管脚所述芯片晶粒具有14至16个引脚，所述使能管脚和/或所述移位寄存器复位管脚与所述芯片晶粒之间无封装打线连接。

进一步地，所述芯片晶粒具有16个引脚，包括使能引脚和复位引脚，所述使能引脚连接低电平电压和/或所述复位引脚连接高电平电压。

进一步地，所述芯片晶粒具有15个引脚，包括复位引脚，不包括使能引脚；

所述使能管脚与所述芯片晶粒之间无封装打线连接；

所述复位引脚与所述移位寄存器复位管脚之间无封装打线连接，且所述复位引脚连接高电平电压，或所述复位引脚与所述移位寄存器复位管脚之间具有封装打线连接。

进一步地，所述芯片晶粒具有15个引脚，包括使能引脚，不包括复位引脚；

所述移位寄存器复位管脚与所述芯片晶粒之间无封装打线连接；

所述使能引脚与所述使能管脚之间无封装打线连接，且所述使能引脚连接低电平电压，或所述使能引脚与所述使能管脚之间具有封装打线连接。

更进一步地，所述芯片晶粒具有14个引脚，不包括使能引脚和复位引脚；

所述使能管脚和所述移位寄存器复位管脚与所述芯片晶粒之间无封装打线连接。

更进一步地，所述封装结构采用高分子聚合物封装。

更进一步地，所述封装打线材料为金线或铜线。

本实用新型实施例在封装过程中，将芯片中具有固定设置的封装管脚不与对应的芯片晶粒引脚封装打线连接，使之在应用时悬空，同时将对应的芯片晶粒引脚在芯片内部给予预设值，或通过集成电路结构优化掉对应引脚，从而在实现显示要求的前提下节省了封装成本，提高抗干扰能力。

附图说明

图1为现有LED恒压驱动芯片封装管脚图；

图2为现有LED恒压驱动芯片的内部结构图；

图3为本实用新型第一实施例提供的LED驱动芯片的封装结构图；

图4为本实用新型第二实施例提供的LED驱动芯片的封装结构图；

图5为本实用新型第三实施例提供的LED驱动芯片的封装结构图；

图6为本实用新型实施例提供的芯片封装俯视图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

本实用新型实施例在封装过程中，将芯片中具有固定设置的封装管脚不与对应的芯片晶粒引脚封装打线连接，同时将对应的芯片晶粒引脚在芯片内部给予预设值，或通过集成电路结构优化掉对应引脚，从而节省了封装成本。

作为本实用新型一实施例，该LED驱动芯片的封装结构，包括封装外壳和芯片晶粒(又称为管芯、Dies或裸芯片)，所述封装外壳具有16个封装管脚(PIN)，分别为：驱动管脚(Q0～Q7)、芯片接地管脚(GND)、芯片接电源管脚(VDD)、显示数据输入管脚(SER)、显示数据输出管脚(Q7’)、数据锁存信号输入管脚(RCK)、时钟信号输入管脚(SCK)、使能管脚移位寄存器复位管脚所述芯片晶粒具有14至16个引脚(PAD)，所述使能管脚和/或所述移位寄存器复位管脚与所述芯片晶粒之间无封装打线连接。

优选地，该芯片晶粒具有16个引脚，包括使能引脚和复位引脚，使能引脚连接低电平电压和/或复位引脚连接高电平电压。

优选地，该芯片晶粒具有15个引脚，包括复位引脚，不包括使能引脚；

使能管脚与芯片晶粒之间无封装打线连接；

复位引脚与移位寄存器复位管脚之间无封装打线连接，且复位引脚连接高电平电压，或复位引脚与移位寄存器复位管脚之间具有封装打线连接。

优选地，芯片晶粒具有15个引脚，包括使能引脚，不包括复位引脚；

移位寄存器复位管脚与芯片晶粒之间无封装打线连接；

使能引脚与使能管脚之间无封装打线连接，且使能引脚连接低电平电压，或使能引脚与使能管脚之间具有封装打线连接。

优选地，该芯片晶粒具有14个引脚，不包括使能引脚和复位引脚；

使能管脚和移位寄存器复位管脚与芯片晶粒之间无封装打线连接。

优选地，该封装结构采用高分子聚合物封装。

优选地，该封装打线材料为金线或铜线。

以下结合具体实施例对本实用新型的实现进行详细描述：

图3示出了本实用新型第一实施例提供的LED驱动芯片的封装结构，为了便于说明，仅示出了与本实用新型相关的部分。

作为本实用新型一实施例，该LED驱动芯片的封装结构包括封装外壳G1和芯片晶粒G2，结合芯片封装俯视图6，芯片晶粒G2具有14-16个引脚PAD，封装外壳G1具有16个封装管脚PIN，分别为：恒压驱动管脚1～7、15(Q0～Q7)、芯片接地管脚8(GND)、芯片接电源管脚16(VDD)、显示数据输入管脚14(SER)、显示数据输出管脚9(Q7’)、数据锁存信号输入管脚12(RCK)、时钟信号输入管脚11(SCK)、使能管脚13移位寄存器复位管脚10

其中，恒压驱动管脚(Q0～Q7)、芯片接地管脚(GND)、芯片接电源管脚(VDD)、显示数据输入管脚(SER)、显示数据输出管脚(Q7’)、数据锁存信号输入管脚(RCK)、时钟信号输入管脚(SCK)、移位寄存器复位管脚与对应的芯片晶粒引脚PAD之间通过金线或铜线正常通过封装打线G5连接，而由于在显示屏应用中，使能管脚13接GND，即使能端口一直开启，因此，芯片封装时，可以将使能管脚13不与对应的芯片晶粒引脚封装打线连接，并且在封装管脚上标“NC”代表此端口悬空。

作为本实用新型一实施例，使能管脚对应的芯片晶粒引脚可以通过集成电路内部整合掉输出端(即，使芯片晶粒G2不具有使能引脚PAD)，也可以将该使能引脚PAD与低电平电压连接，使之一直保持开启状态。

图4示出了本实用新型第二实施例提供的LED驱动芯片的封装结构，为了便于说明，仅示出了与本实用新型相关的部分。

其中，恒压驱动管脚(Q0～Q7)、芯片接地管脚(GND)、芯片接电源管脚(VDD)、显示数据输入管脚(SER)、显示数据输出管脚(Q7’)、数据锁存信号输入管脚(RCK)、时钟信号输入管脚(SCK)、驱动端口的使能管脚与对应的芯片晶粒引脚之间通过金线或铜线正常通过封装打线G5连接，而由于在显示屏应用中，移位寄存器复位管脚接VDD信号，因此，芯片封装时，可以将移位寄存器复位管脚10不与对应的芯片晶粒引脚封装打线连接，并且在封装管脚上标“NC”代表此端口悬空。

作为本实用新型一实施例，移位寄存器复位管脚对应的芯片晶粒的复位引脚PAD可以通过集成电路内部整合掉输出端，也可以将该复位引脚PAD与高电平电压连接。

图5示出了本实用新型第三实施例提供的LED驱动芯片的封装结构，为了便于说明，仅示出了与本实用新型相关的部分。

作为本实用新型一实施例，该LED驱动芯片的封装结构包括封装外壳G1和芯片晶粒G2，结合芯片封装俯视图6，芯片晶粒G2具有14-16个引脚PAD，封装外壳G1具有16个封装管脚PIN，分别为：恒压驱动管脚1～7、15(Q0～Q7)、芯片接地管脚8(GND)、芯片接电源管脚16(VDD)、显示数据输入管脚14(SER)、显示数据输出管脚9(Q7’)、数据锁存信号输入管脚12(RCK)、时钟信号输入管脚11(SCK)、驱动端口的使能管脚13移位寄存器复位管脚10

其中，恒压驱动管脚(Q0～Q7)、芯片接地管脚(GND)、芯片接电源管脚(VDD)、显示数据输入管脚(SER)、显示数据输出管脚(Q7’)、数据锁存信号输入管脚(RCK)、时钟信号输入管脚(SCK)与对应的芯片晶粒引脚之间通过金线或铜线正常通过封装打线G5连接，而由于在显示屏应用中，使能管脚13接GND，移位寄存器复位管脚接VDD信号，因此，芯片封装时，可以将使能管脚13和移位寄存器复位管脚10不与对应的芯片晶粒引脚封装打线连接，并且在对应的封装管脚上标“NC”代表此端口悬空。

当然，驱动端口的使能管脚和移位寄存器复位管脚对应的芯片晶粒使能引脚和复位引脚既可以通过集成电路内部整合掉输出端，也可以分别对使能引脚和复位引脚连接低电平和高电平电压。

作为本实用新型一优选实施例，上述实施例的封装结构可以优选采用高分子聚合物封装实现，但应当理解地，此处并不限定其工艺类型。

以上仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims

1.一种LED驱动芯片的封装结构，包括封装外壳和芯片晶粒，所述封装外壳具有16个封装管脚，分别为：驱动管脚(Q0～Q7)、芯片接地管脚(GND)、芯片接电源管脚(VDD)、显示数据输入管脚(SER)、显示数据输出管脚(Q7’)、数据锁存信号输入管脚(RCK)、时钟信号输入管脚(SCK)、使能管脚移位寄存器复位管脚其特征在于，所述芯片晶粒具有14至16个引脚，所述使能管脚和/或所述移位寄存器复位管脚与所述芯片晶粒之间无封装打线连接。

2.如权利要求1所述的封装结构，其特征在于，所述芯片晶粒具有16个引脚，包括使能引脚和复位引脚，所述使能引脚连接低电平电压和/或所述复位引脚连接高电平电压。

3.如权利要求1所述的封装结构，其特征在于，所述芯片晶粒具有15个引脚，包括复位引脚，不包括使能引脚；

所述使能管脚与所述芯片晶粒之间无封装打线连接；所述复位引脚与所述移位寄存器复位管脚之间无封装打线连接，且所述复位引脚连接高电平电压，或所述复位引脚与所述移位寄存器复位管脚之间具有封装打线连接。

4.如权利要求1所述的封装结构，其特征在于，所述芯片晶粒具有15个引脚，包括使能引脚，不包括复位引脚；

所述移位寄存器复位管脚与所述芯片晶粒之间无封装打线连接；所述使能引脚与所述使能管脚之间无封装打线连接，且所述使能引脚连接低电平电压，或所述使能引脚与所述驱动端口的使能管脚之间具有封装打线连接。

5.如权利要求1所述的封装结构，其特征在于，所述芯片晶粒具有14个引脚，不包括使能引脚和复位引脚；

6.如权利要求1至5任一项所述的封装结构，其特征在于，所述封装结构采用高分子聚合物封装。

7.如权利要求1至5任一项所述的封装结构，其特征在于，所述封装打线材料为金线或铜线。