CN102089974B - 用于优化电路中的频率性能的输入/输出模块的装置和方法 - Google Patents

用于优化电路中的频率性能的输入/输出模块的装置和方法 Download PDF

Info

Publication number
CN102089974B
CN102089974B CN200980127282.9A CN200980127282A CN102089974B CN 102089974 B CN102089974 B CN 102089974B CN 200980127282 A CN200980127282 A CN 200980127282A CN 102089974 B CN102089974 B CN 102089974B
Authority
CN
China
Prior art keywords
pad
signal
integrated circuit
bare chip
circuit bare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980127282.9A
Other languages
English (en)
Other versions
CN102089974A (zh
Inventor
林谷
Y-F·林
S·特兰
P·克霍斯库
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN102089974A publication Critical patent/CN102089974A/zh
Application granted granted Critical
Publication of CN102089974B publication Critical patent/CN102089974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

一种电路可以包括具有信号焊盘的模块，这些信号焊盘可配置成在电路与至少一个外部设备之间为信号布线。该模块也可以具有交错位于信号焊盘之间的未用焊盘。一种电路可以包括具有信号焊盘的模块，这些信号焊盘可配置成在电路与至少一个外部设备之间为变化信号布线。该模块也可以具有可配置成在至少一个外部设备与电路之间为基本上恒定电压布线的电压焊盘。信号焊盘可以交错位于电压焊盘之间。具有这些特征中的一个或者多个特征的模块可以在线焊封装和倒装芯片封装中均实现理想性能而具有在模块内设置不同输入/输出利用百分比的灵活性。

Description

用于优化电路中的频率性能的输入/输出模块的装置和方法
技术领域
本发明涉及电子电路并且具体地涉及优化电路中的频率性能的输入/输出模块。
背景技术
集成电路通常包括用于在集成电路与外部设备之间为信号布线的焊盘。集成电路可以容纳于封装中。
发明内容
根据本发明的一些实施例，一种电路包括具有信号焊盘的模块，这些信号焊盘可配置成在电路与至少一个外部设备之间为信号布线。该模块还包括交错位于信号焊盘之间的未用焊盘。
根据本发明的其它实施例，一种电路包括具有信号焊盘的模块，这些信号焊盘可配置成在电路与至少一个外部设备之间为变化信号布线。该模块包括可配置成在至少一个外部设备与电路之间为基本上恒定的电压布线的电压焊盘。信号焊盘交错位于电压焊盘之间。
根据本发明的其它实施例，一种电路包括具有信号焊盘的模块，这些信号焊盘可配置成在电路与至少一个外部设备之间为信号布线。该模块还包括耦合到缓冲器的未用焊盘，这些缓冲器在电路容纳于第一封装类型中时未被配置成在电路与至少一个外部设备之间驱动信号。缓冲器在电路容纳于第二封装类型中时被配置成在电路与至少一个外部设备之间驱动信号。本发明包括用于实施这里描述的技术的电路和方法。
本发明的各种目的、特征和优点将在考虑下文具体描述和附图时变得清楚。
附图说明
图1图示了根据本发明一个实施例的输入/输出(IO)模块。
图2A图示了根据本发明一个实施例的集成电路上的输出缓冲器、输入缓冲器和焊盘。
图2B图示了根据本发明一个实施例的集成电路上的差分输出缓冲器、差分输入缓冲器和焊盘。
图3是可以包括本发明方面的现场可编程门阵列(FPGA)的简化部分框图。
图4示出了可以具体实施本发明技术的示例数字系统的框图。
具体实施方式
集成电路(IC)裸芯片可以放置于封装内并且装配于电路板上。通过IC的焊盘并且通过封装中的导电材料在IC与电路板之间传送信号。焊盘由导电材料形成。各焊盘在IC裸芯片的表面上形成如下接触，该接触可以用来为去往或者来自IC裸芯片的电信号布线。IC通常具有多个焊盘。焊盘可以分组到一个或者多个输入/输出(IO)模块中。
图1图示了根据本发明一个实施例的输入/输出(IO)模块。图1的IO模块100包括集成电路(IC)裸芯片上的24个焊盘。24个焊盘是IC的用来为进入或者离开IC的信号布线的外部端子。图1中所示24个焊盘由IC上的导电材料形成。虽然在图1中将焊盘表示为矩形，但是焊盘可以成形为方形或者任何其它希望的形状。在IO模块100的右侧上的虚线图示了IC的边缘可以位于的位置的例子。IO模块100包括编号为1-16的16个焊盘和焊盘VCPD 21、VCCN22、VSSN 23、VCCQ 24、VSSQ 25、VCCN 26、VSSN 27和VREF 28。焊盘在IO模块100中的放置并不限于图1中所示放置。本发明的IO模块可以包括落入本发明的范围和精神实质内的焊盘的不同放置和布置。
在IO模块100中的焊盘布置成两列。第一列包括编号为1、2、4、5、6、8、9、10、12、13、14和16的焊盘。第二列包括编号为21、3、22、23、7、24、25、11、26、27、15和28的焊盘。虽然在图1中示出了仅一个IO模块100，但是集成电路(IC)可具有若干IO模块100。例如IC可以具有在IC的各边缘旁边的一个或者多个IO模块100。
IO模块100可以使用于集成电路(IC)裸芯片中，该裸芯片容纳于线焊(WB)封装中、倒装芯片(FC)封装中或者另一类封装中。当IC容纳于线焊封装中时，IC的焊盘使用线焊连接来耦合到封装。焊盘通常是IC的顶表面上的接触，并且线焊连接将焊盘耦合到封装在IC以下的导电区域。封装可以将IC的焊盘耦合到电路板或者另一晶片或者芯片。
当IC容纳于倒装芯片封装中时，IC的焊盘使用焊块耦合到封装。IC装配于倒装芯片封装中而它的焊盘面向下，并且焊块装配于IC的下侧上以将焊盘连接到封装在IC之下的导电区域。
当包含模块100的IC容纳于线焊(WB)封装中时，焊盘1、3、4、6、7、8、10、11、12、14、15和16用来在IC与外部设备之间为信号布线。焊盘2、5、9和13未用来在IC与外部设备之间为信号布线。由于焊盘2、5、9和13未用于为信号布线，所以未用焊盘2、5、9和13提供在通过图1中所示左列焊盘中的焊盘1、4、6、8、10、12、14和16布线的信号之间的屏蔽。未用焊盘2、5、9和13交错位于信号焊盘1、4、6、8、10、12、14和16之间以减少在通过焊盘1、4、6、8、10、12、14和16传送的信号之间的串扰。因而未用焊盘2、5、9和13增加通过焊盘1、4、6、8、10、12、14和16传送的信号的信噪比。
如例如图2A-图2B中所示，从输出(传送器)缓冲器通过IO模块100中的焊盘传送输出信号，并且向输入(接收器)缓冲器通过IO模块100中的焊盘传送输入信号。图2A图示了根据本发明一个实施例的集成电路上的输出缓冲器201、输入缓冲器202和焊盘203。输出缓冲器201可以被使能以通过焊盘203驱动单端输出信号OUT到集成电路之外。输入缓冲器202可以被使能以驱动在焊盘203从集成电路以外接收的单端输入信号IN。图2B图示了根据本发明一个实施例的集成电路上的差分输出缓冲器211、差分输入缓冲器212和焊盘213-214。输出缓冲器211可以被使能以通过焊盘213和214将差分输出信号OUT+/OUT-驱动到集成电路之外。输入缓冲器212可以被使能以驱动在焊盘213和214从集成电路以外接收的差分输入信号IN+/IN-。
当包含模块100的IC容纳于倒装芯片(FC)封装中时，可以通过焊块在IC上的输入和输出缓冲器与外部电路之间驱动输入和输出信号而不通过IO模块100中的任何焊盘为信号布线。图1中的编号为1-16的各焊盘耦合到输出缓冲器和/或输入缓冲器。当IC容纳于FC封装中时，耦合到编号为1-16的焊盘的缓冲器可以被使能以在IC与外部电路之间传送信号。当IC容纳于FC封装中时，耦合到IO模块100中的焊盘1-16的16个缓冲器可以被使能以在IC与至少一个外部设备之间驱动16个信号而不通过IO模块100中的焊盘为16个信号布线。每焊盘一个(在各焊盘1-16)的缓冲器驱动输入信号或者输出信号而不通过焊盘为输入或者输出信号布线。
IO模块100允许包含模块100的IC使用于不同类型的封装中。IO模块100可以适应用于不同类型的封装的不同输入/输出(IO)利用百分比，以针对集成电路中的信号实现最优最大频率性能。如上文所述，例如当包含IO模块100的IC容纳于WB封装中时，图1中编号为1-16的16个焊盘中的12个焊盘用来在IC与外部电路之间为12个信号布线，并且编号为1-16的16个焊盘中的4个焊盘未使用。因此当包含模块100的IC容纳于WB封装中时IO模块100提供高达75％的IO利用(16个焊盘中的12个焊盘)。
作为另一例子，当包含IO模块100的IC容纳于倒装芯片(FC)封装中时，耦合到编号为1-16的16个焊盘的16个IO缓冲器可以用来通过焊块在IC与外部电路之间传送16个信号而不通过焊盘1-16为16个信号布线。每焊盘一个的缓冲器传送16个信号之一。因此当包含模块100的IC容纳于FC封装中时IO模块100可以耦合到提供高达100％IO利用的16个IO缓冲器(每16个焊盘16个缓冲器)。
当包含IO模块100的IC容纳于线焊(WB)封装中时，在IO模块中的8个或者10个焊盘可以用来为输入和/或输出数据信号布线，在IO模块100中的2个或者4个焊盘可以用来为数据选通信号布线，并且在IO模块100中的4个焊盘是未用焊盘。用来为输入和/或输出数据信号布线的焊盘称为DQ焊盘。DQ数据信号焊盘包括IO模块100中的编号为1、3、4、7、11、14、15和16的焊盘。编号为10和12的焊盘也可以用作DQ数据信号焊盘。通过DQ数据信号焊盘布线的数据信号通常是在逻辑高与逻辑低状态之间变化的数字信号。
未用焊盘2屏蔽通过焊盘1和4布线的信号。未用焊盘5屏蔽通过焊盘4和6布线的信号。未用焊盘9屏蔽通过焊盘8和10布线的信号。未用焊盘13屏蔽通过焊盘12和14布线的信号。
可以通过IO模块100中的一个或者多个DQ焊盘从包含模块100的IC向外部存储器设备(例如存储器芯片)传送数据输出信号。作为另一例子，可以通过IO模块100中的一个或者多个DQ焊盘从外部存储器设备向IC传送数据输入信号。作为又一例子，可以通过IO模块100中的DQ焊盘在外部存储器设备与IC之间双向传送数据输入信号和数据输出信号。
如果当IC在WB封装中时在IO模块100中的焊盘1、3、4、7、10、11、12、14、15和16被配置为DQ数据信号焊盘，则IO模块100可以例如支持用于外部存储器设备(例如SDRAM设备)的×8DQ分组或者×9DQ分组。在×8DQ分组中，通过8个DQ焊盘并行传送8个数据信号以形成8位数据字节。在×9DQ分组中，通过9个DQ焊盘并行传送9个数据信号以形成9位数据字节。如果在IO模块100中的仅焊盘1、3、4、7、11、14、15和16在WB封装中被配置为DQ数据信号焊盘，则IO模块100可以支持用于外部存储器设备的多达×8分组。因此如果IO模块100被配置成使用焊盘1、3、4、7、11、14、15和16作为DQ数据信号焊盘，焊盘10作为DQS焊盘并且焊盘12作为DQS#焊盘，则IO模块100可以支持多达×8DQ分组。
IO模块100也可以支持焊盘1、3、4、7、11、14、15和16的两个×4DQ分组。在这一实施例中，焊盘1、3、4和7用来在IC与外部存储器设备之间为形成第一4位字节的数据信号布线，并且焊盘11、14、15和16用来在IC与外部存储器设备之间为形成第二4位字节的数据信号布线。在倒装芯片(FC)封装中，耦合到焊盘1、3、4、7、11、14、15、16并且可选地耦合到焊盘10和12的缓冲器可以驱动去往或者来自外部存储器设备的DQ数据信号而不通过IO模块100中的焊盘为DQ数据信号布线。
在×4、×8或者×9DQ分组中，例如可以按双倍数据速率(例如DDR、DDR2、DDR3等)分别通过IO模块100中的8个或者9个DQ焊盘为数据信号布线。按双倍数据速率操作的信号总线在时钟信号的上升沿和下降沿上都传送数据。取而代之，可以例如按四倍数据速率(例如QDR、QDRII等)通过IO模块100中的8个或者9个DQ焊盘为数据信号布线。四倍数据速率是一种通信信号传送技术，其使用独立读和写数据管脚来使数据在时钟信号的上升沿和下降沿上都进行传送(即使用2个管脚在一个时钟周期中2次写和2次读)从而在各时钟周期中传送4位数据。
可以用未在×4、×8或者×9DQ分组中用来为数据信号布线的一个或者两个额外DQ焊盘为数据遮罩信号和/或字节写选择信号布线。数据遮罩信号是用于向外部存储器设备写数据的输入遮罩信号。字节写入选择信号用来选择在写操作的当前部分期间向外部存储器设备写入哪个数据字节。
当包含IO模块100的IC容纳于线焊(WB)封装中时，在IO模块100中的1个或者2个DQS焊盘和1个或者2个DQS#焊盘可以用来在IC与外部存储器设备(例如SDRAM芯片)之间为数据选通信号布线。在倒装芯片(FC)封装中，耦合到DQS和DQS#焊盘的缓冲器在包含模块100的IC与外部存储器设备之间驱动数据选通信号而不通过DQS或者DQS#焊盘为信号布线。通过DQS和DQS#焊盘传送的数据选通信号用来对通过DQ数据焊盘传送的数据进行采样。
数据选通信号通常是在高与低逻辑状态之间切换的数字信号。如果使用差分数据选通信号，则通过数据选通焊盘DQS和DQS#传送差分数据选通信号。如果使用单端数据选通信号，则通常通过数据选通焊盘DQS传送单端数据选通信号。
在图1中将一个DQS焊盘编号为焊盘6并且将一个DQS#焊盘编号为焊盘8。焊盘10可以用作第二DQS数据选通焊盘，并且焊盘12可以用作第二DQS#数据选通焊盘。因此焊盘10可以用作数据DQ焊盘或者数据选通DQS焊盘，并且焊盘12可以用作数据DQ焊盘或者数据选通DQS#焊盘。各DQS焊盘优选地位于为用于该特定DQS焊盘的互补数据选通信号布线的DQS#焊盘旁边。因此焊盘6和8可以用来为第一差分数据选通信号DQS和DQS#布线，并且焊盘10和12可以用来为第二差分数据选通信号DQS和DQS#布线。
IO模块100也包括电压焊盘VCPD 21、VCCN 22、VSSN 23、VCCQ 24、VSSQ 25、VCCN 26、VSSN 27和VREF 28。通过供应电压焊盘VCPD 21从外部电源向IC上的前置驱动器电路传送第一供应电压。通过两个供应电压焊盘VCCN 22和26向位于IC的外围上的电路元件传送第二供应电压。通过两个VSSN焊盘23和27从外部电源向位于IC的外围上的电路元件提供第一地电压。位于IC的外围上的电路元件接收的供应电压等于在VCCN焊盘的电压减去在VSSN焊盘的电压。
通过供应电压焊盘VCCQ 24从外部电源向位于IC的核心区中的电路元件传送第三供应电压。通过VSSQ 25焊盘从外部电源向位于IC的核心区中的电路元件提供第二地电压。位于IC的核心区中的电路元件接收的供应电压是与在VCCQ焊盘24的电压减去在VSSQ焊盘25的电压相等的无噪声供应电压。通过VREF 28焊盘在外部设备(例如外部存储器设备)与IC之间传送参考电压。
通过焊盘VCPD 21、VCCN 22、VSSN 23、VCCQ 24、VSSQ 25、VCCN 26、VSSN 27和VREF 28传送的所有信号具有并未在逻辑高与逻辑低电平之间切换的基本上恒定电压。如图1所示，DQ信号焊盘3、7、11和15交错位于电压焊盘VCPD 21、VCCN 22、VSSN 23、VCCQ 24、VSSQ 25、VCCN 26、VSSN 27和VREF 28之间。交错位于焊盘VCPD 21、VCCN 22、VSSN 23、VCCQ 24、VSSQ 25、VCCN26、VSSN 27和VREF 28之间的DQ焊盘3、7、11和15减少串扰并且增加通过DQ焊盘3、7、11和15传送的数据信号的信噪比，因为通过电压焊盘VCPD 21、VCCN 22、VSSN 23、VCCQ 24、VSSQ25、VCCN 26、VSSN 27和VREF 28传送的信号的电压在电路操作期间保持基本上恒定。
图3是可以包括本发明方面的现场可编程门阵列(FPGA)300的简化部分框图。FPGA 300仅为可以包括本发明特征的集成电路的一个例子。应当理解本发明的实施例可以使用于多种类型的集成电路如现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、复杂可编程逻辑器件(CPLD)、可编程逻辑阵列(PLA)和专用集成电路(ASIC)中。
FPGA 300包括由不同长度和速度的列和行互连导体的网络互连的可编程逻辑阵列块(或者LAB)302的二维阵列。LAB 302包括多个(例如10个)逻辑元件(或者LE)。
LE是提供用户定义的逻辑功能的高效实施的可编程逻辑电路块。FPGA具有可以被配置成实施各种组合和顺序功能的大量逻辑元件。逻辑元件可以访问可编程互连结构。可编程互连结构可以被编程为以几乎任何希望配置互连逻辑元件。
FPGA 300还包括分布式存储器结构，该结构包括在整个阵列内提供的可变大小的随机存取存储器(RAM)块。RAM块例如包括块304、块306和块308。这些存储器块也可以包括移位寄存器和先入先出(FIFO)缓存器。
FPGA 300还包括数字信号处理(DSP)块310，这些块可以例如实施具有加法或者减法特征的乘法器。在此例中位于芯片的外围周围的输入/输出元件(IOE)312支持许多单端和差分输入/输出标准。如例如图2A-图2B中所示，IOE 312包括耦合到集成电路焊盘的输入和输出缓冲器。各焊盘是可以用来例如在FPGA与一个或者多个外部设备之间为输入信号、输出信号或者恒定电压布线的FPGA裸芯片的外部端子。在IO模块100中的焊盘可以耦合到一个或者多个IOE。将理解这里仅出于示例目的而描述FPGA 300并且本发明可以实施于多种不同类型的PLD、FPGA和ASIC中。
本发明也可以实施于以FPGA作为若干部件之一的系统中。图4示出了可以具体实施本发明技术的示例数字系统400的框图。系统400可以是编程的数字计算机系统、数字信号处理系统、专门化的数字交换网络或者其它处理系统。另外可以针对广泛多种应用(比如电信系统、汽车系统、控制系统、消费电子装置、个人计算机、因特网通信和联网以及其它应用)设计这样的系统。另外可以在单个电路板上、在多个电路板上或者在多个外壳内提供系统400。
系统400包括由一个或者多个总线互连在一起的处理单元402、存储器单元404和输入/输出(I/O)单元406。根据这一示例实施例，FPGA 408嵌入于处理单元402中。FPGA 408可以服务于图4的系统内的多个不同目的。FPGA 408可以例如是处理单元402的逻辑构建块，该块支持它的内部和外部操作。FPGA 408被编程为实施为了实现它在系统操作中的特定作用而必需的逻辑功能。FPGA408可以具体通过连接410耦合到存储器404并且通过连接412耦合到I/O单元406。
处理单元402可以将数据引向适当系统部件进行处理或者存储、执行存储器404中存储的程序、经由I/O单元406接收和传送数据或者其它类似功能。处理单元402可以是中央处理单元(CPU)、微处理器、浮点协同处理器、图形协同处理器、硬件控制器、微控制器、编程用作控制器的现场可编程门阵列、网络控制器或者任何类型的处理器或者控制器。另外，在许多实施例中经常无需CPU。
例如一个或者多个FPGA 408而不是CPU可以控制系统的逻辑操作。作为另一例子，FPGA 408充当可以按照需要被重新编程以处置特定计算任务的可重新配置处理器。取而代之，FPGA 408可以本身包括嵌入式微处理器。存储器单元404可以是随机存取存储器(RAM)、只读存储器(ROM)、固定或者柔性磁盘介质、闪存、磁带或者任何其它存储装置或者这些存储装置的任何组合。
已经出于示例和描述的目的而呈现对本发明示例实施例的前文描述。前文描述并非为了穷举本发明或者使本发明限于这里公开的例子。在一些实例中，本发明的特征即使没有对如阐述的其它特征的对应使用也可以加以运用。许多修改、替换和变化按照上述教导是可能的而不脱离本发明的范围。

Claims (22)

1.一种包括模块的集成电路裸芯片，所述模块包括：
第一多个信号焊盘；
交错位于所述第一多个信号焊盘之间的未用焊盘；以及
第一多个缓冲器，其中每个所述未用焊盘耦合到所述第一多个缓冲器中的一个缓冲器，其中所述第一多个信号焊盘和所述未用焊盘包括置于所述集成电路裸芯片上的导电材料，并且其中当所述集成电路裸芯片容纳于倒装芯片封装时，所述第一多个缓冲器在所述集成电路裸芯片和至少一个外部设备之间驱动信号而不通过任何所述未用焊盘为所述信号布线并且不通过任何所述第一多个信号焊盘为所述信号布线。
2.根据权利要求1所述的集成电路裸芯片，其中所述第一多个信号焊盘可配置成在所述集成电路裸芯片与至少一个外部设备之间为在高与低逻辑状态之间切换的数字信号布线。
3.根据权利要求1所述的集成电路裸芯片，其中所述第一多个信号焊盘中的至少一个信号焊盘与所述未用焊盘中的两个未用焊盘相邻。
4.根据权利要求1所述的集成电路裸芯片，其中所述第一多个信号焊盘包括在所述模块中分组在一起的两个差分焊盘，并且所述模块包括所述第一多个信号焊盘中的至少四个信号焊盘和所述未用焊盘中的至少三个未用焊盘。
5.根据权利要求1所述的集成电路裸芯片，还包括：
第二多个缓冲器，耦合到所述第一多个信号焊盘。
6.根据权利要求1所述的集成电路裸芯片，其中当所述集成电路裸芯片容纳于倒装芯片封装时，所述第一多个缓冲器被配置成通过焊块在所述集成电路裸芯片和至少一个外部设备之间驱动所述信号；以及
其中当所述集成电路裸芯片容纳于线焊封装中时，所述第一多个缓冲器未被配置成在所述集成电路裸芯片和至少一个外部设备之间驱动信号。
7.根据权利要求1所述的集成电路裸芯片，其中所述模块还包括：
多个电压焊盘，可配置成在所述集成电路裸芯片与至少一个外部设备之间为电压信号布线，其中所述电压信号维持于基本上恒定的电压；以及
第二多个信号焊盘，可配置成在所述集成电路裸芯片与至少一个外部设备之间为数字信号布线，其中所述第二多个信号焊盘交错位于所述多个电压焊盘之间。
8.根据权利要求1所述的集成电路裸芯片，其中所述集成电路裸芯片是可编程逻辑集成电路裸芯片。
9.根据权利要求1所述的集成电路裸芯片，其中所述第一多个信号焊盘被配置成在所述集成电路裸芯片与外部存储器设备之间为数据信号和至少一个数据选通信号布线。
10.一种包括模块的集成电路裸芯片，所述模块包括：
第一多个信号焊盘；
多个缓冲器，耦合到所述第一多个信号焊盘；
第一电压焊盘，用于仅提供第一供应电压给第一电路元件；以及
第二电压焊盘，用于仅提供第一地电压给第一电路元件，其中所述第一多个信号焊盘交错位于所述第一和第二电压焊盘之间，并且其中所述第一和第二电压焊盘包括置于集成电路裸芯片上的导电材料，并且其中当所述集成电路裸芯片容纳于倒装芯片封装时，所述多个缓冲器在所述集成电路裸芯片和至少一个外部设备之间驱动信号而不通过任何所述第一多个信号焊盘为所述信号布线。
11.根据权利要求10所述的集成电路裸芯片，其中所述模块还包括：
第三电压焊盘，用于仅提供第二供应电压给第二电路元件；以及
第四电压焊盘，用于仅提供第二地电压给第二电路元件，其中所述第一多个信号焊盘交错位于所述第一、第二、第三和第四电压焊盘之间，并且其中所述第三和第四电压焊盘包括置于集成电路裸芯片上的导电材料。
12.根据权利要求10所述的集成电路裸芯片，其中所述第一电压焊盘在所述第二电压焊盘旁边。
13.根据权利要求11所述的集成电路裸芯片，其中所述模块还包括：
第五电压焊盘，用于仅提供第一供应电压给第一电路元件；以及
第六电压焊盘，用于仅提供第一地电压给第一电路元件，其中所述第一多个信号焊盘交错位于所述第一、第二、第三、第四、第五和第六电压焊盘之间，并且其中所述第五和第六电压焊盘包括置于集成电路裸芯片上的导电材料。
14.根据权利要求10所述的集成电路裸芯片，其中所述第一多个信号焊盘可配置成在所述集成电路裸芯片与至少一个外部设备之间为在高与低逻辑状态之间切换的数字信号布线。
15.根据权利要求10所述的集成电路裸芯片，其中所述模块还包括：
第二多个信号焊盘，可配置成在所述集成电路裸芯片与至少一个外部设备之间为数字信号布线；以及
未用焊盘，交错位于所述第二多个信号焊盘之间，其中所述第二多个信号焊盘和未用焊盘包括置于集成电路裸芯片上的导电材料。
16.一种包括模块的集成电路裸芯片，所述模块包括：
第一多个信号焊盘，用于在所述集成电路裸芯片与至少一个外部设备之间为第一信号布线；
未用焊盘，用于提供在通过所述第一多个信号焊盘布线的第一信号之间的屏蔽；以及
多个缓冲器，其中所述第一多个信号焊盘中的每个和所述未用焊盘中的每个分别耦合到所述多个缓冲器中的至少一个缓冲器，并且其中所述第一多个信号焊盘和所述未用焊盘包括置于集成电路裸芯片上的导电材料，并且其中当所述集成电路裸芯片容纳于倒装芯片封装时，所述多个缓冲器在所述集成电路裸芯片和至少一个外部设备之间驱动第二信号而不通过任何所述未用焊盘为所述第二信号布线并且不通过任何所述第一多个信号焊盘为所述第二信号布线。
17.根据权利要求16所述的集成电路裸芯片，其中所述多个缓冲器通过焊块在倒装芯片模式中在所述集成电路裸芯片与至少一个外部设备之间驱动所述第二信号。
18.根据权利要求16所述的集成电路裸芯片，其中所述未用焊盘交错位于所述第一多个信号焊盘之间。
19.根据权利要求16所述的集成电路裸芯片，其中所述第一多个信号焊盘和所述未用焊盘在第一列焊盘中，并且所述模块还包括：
第二多个信号焊盘，可配置成在所述集成电路裸芯片与至少一个外部设备之间为数字信号布线；以及
多个电压焊盘，可配置成在至少一个外部设备与所述集成电路裸芯片之间为基本上恒定的电压布线，其中所述第二多个信号焊盘交错位于第二列焊盘中的所述多个电压焊盘之间，并且其中所述第二列焊盘与所述第一列焊盘相邻。
20.一种用于增加通过集成电路裸芯片上的焊盘布线的第一信号的信噪比的方法，所述方法包括：
在所述集成电路裸芯片上形成多个信号焊盘；
在所述集成电路裸芯片上形成未用焊盘，其中所述未用焊盘交错位于所述多个信号焊盘之间，并且其中所述多个信号焊盘和所述未用焊盘包括置于集成电路裸芯片上的导电材料；以及
在所述集成电路裸芯片上形成多个缓冲器，其中所述多个信号焊盘中的每个和所述未用焊盘中的每个分别耦合到所述多个缓冲器中的至少一个缓冲器，并且其中当所述集成电路裸芯片容纳于倒装芯片封装时，所述多个缓冲器在所述集成电路裸芯片和至少一个外部设备之间驱动第二信号而不通过任何所述未用焊盘为所述第二信号布线并且不通过任何所述多个信号焊盘为所述第二信号布线。
21.根据权利要求20所述的方法，其中所述信号焊盘可配置成在所述集成电路裸芯片与至少一个外部设备之间为数字信号布线。
22.根据权利要求20所述的方法，其中所述多个信号焊盘中的至少两个信号焊盘形成于彼此旁边。
CN200980127282.9A 2008-07-13 2009-07-07 用于优化电路中的频率性能的输入/输出模块的装置和方法 Active CN102089974B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/172,247 US8138787B2 (en) 2008-07-13 2008-07-13 Apparatus and method for input/output module that optimizes frequency performance in a circuit
US12/172,247 2008-07-13
PCT/US2009/049822 WO2010008971A2 (en) 2008-07-13 2009-07-07 Apparatus and method for input/output module that optimizes frequency performance in a circuit

Publications (2)

Publication Number Publication Date
CN102089974A CN102089974A (zh) 2011-06-08
CN102089974B true CN102089974B (zh) 2015-08-12

Family

ID=41504357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980127282.9A Active CN102089974B (zh) 2008-07-13 2009-07-07 用于优化电路中的频率性能的输入/输出模块的装置和方法

Country Status (5)

Country Link
US (1) US8138787B2 (zh)
EP (1) EP2311190A4 (zh)
JP (1) JP5566381B2 (zh)
CN (1) CN102089974B (zh)
WO (1) WO2010008971A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201205427D0 (en) * 2012-03-28 2012-05-09 Yota Devices Ipr Ltd Display device and connector
KR20150026644A (ko) * 2013-09-03 2015-03-11 에스케이하이닉스 주식회사 반도체칩, 반도체칩 패키지 및 이를 포함하는 반도체시스템
US9503155B2 (en) * 2015-04-09 2016-11-22 Nxp B.V. Tuning asymmetry of a differential digital interface to cancel magnetic coupling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1111824A (zh) * 1993-12-21 1995-11-15 株式会社东芝 半导体集成电路装置
CN1819196A (zh) * 2005-01-27 2006-08-16 株式会社瑞萨科技 具有集中地配置了缓冲器或保护电路的布局的半导体集成电路
CN1832165A (zh) * 2004-12-10 2006-09-13 因芬尼昂技术股份公司 双列存储器模块的堆叠式dram存储器芯片

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992011701A2 (en) * 1990-12-18 1992-07-09 Vlsi Technology Inc. Reduction of noise on power and ground inputs to an integrated circuit
US5406607A (en) * 1994-02-24 1995-04-11 Convex Computer Corporation Apparatus, systems and methods for addressing electronic memories
US5604710A (en) * 1994-05-20 1997-02-18 Mitsubishi Denki Kabushiki Kaisha Arrangement of power supply and data input/output pads in semiconductor memory device
US5847936A (en) * 1997-06-20 1998-12-08 Sun Microsystems, Inc. Optimized routing scheme for an integrated circuit/printed circuit board
JP3535797B2 (ja) * 2000-03-10 2004-06-07 日本電信電話株式会社 モノリシック集積回路の製造方法
US6603199B1 (en) * 2000-11-28 2003-08-05 National Semiconductor Corporation Integrated circuit package having die with staggered bond pads and die pad assignment methodology for assembly of staggered die in single-tier ebga packages
US6591410B1 (en) * 2000-12-28 2003-07-08 Lsi Logic Corporation Six-to-one signal/power ratio bump and trace pattern for flip chip design
JP3929289B2 (ja) * 2001-11-12 2007-06-13 株式会社ルネサステクノロジ 半導体装置
JP2003229448A (ja) * 2002-01-31 2003-08-15 Kinseki Ltd 半導体素子の電極構造とそれを用いた圧電発振器
JP2003338175A (ja) * 2002-05-20 2003-11-28 Mitsubishi Electric Corp 半導体回路装置
US6972464B2 (en) * 2002-10-08 2005-12-06 Great Wall Semiconductor Corporation Power MOSFET
TWI265600B (en) * 2002-11-18 2006-11-01 Hynix Semiconductor Inc Semiconductor device and method for fabricating the same
US6998719B2 (en) * 2003-07-30 2006-02-14 Telairity Semiconductor, Inc. Power grid layout techniques on integrated circuits
US7091614B2 (en) * 2004-11-05 2006-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design for routing an electrical connection
US7405473B1 (en) * 2005-11-23 2008-07-29 Altera Corporation Techniques for optimizing electrical performance and layout efficiency in connectors with via placement and routing
WO2008130299A1 (en) * 2007-04-20 2008-10-30 Telefonaktiebolaget L M Ericsson (Publ) A printed board assembly and a method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1111824A (zh) * 1993-12-21 1995-11-15 株式会社东芝 半导体集成电路装置
CN1832165A (zh) * 2004-12-10 2006-09-13 因芬尼昂技术股份公司 双列存储器模块的堆叠式dram存储器芯片
CN1819196A (zh) * 2005-01-27 2006-08-16 株式会社瑞萨科技 具有集中地配置了缓冲器或保护电路的布局的半导体集成电路

Also Published As

Publication number Publication date
WO2010008971A2 (en) 2010-01-21
JP2011528196A (ja) 2011-11-10
EP2311190A2 (en) 2011-04-20
WO2010008971A3 (en) 2010-04-22
EP2311190A4 (en) 2011-09-21
US8138787B2 (en) 2012-03-20
US20100006904A1 (en) 2010-01-14
JP5566381B2 (ja) 2014-08-06
CN102089974A (zh) 2011-06-08

Similar Documents

Publication Publication Date Title
US8183880B2 (en) Devices and methods for driving a signal off an integrated circuit
CN100472762C (zh) 封装电路板及其形成方法
US7135887B1 (en) Programmable logic device multispeed I/O circuitry
JP2005141829A (ja) 積層メモリ、メモリモジュール及びメモリシステム
US20110063023A1 (en) Structure and method for coupling signals to and/or from stacked semiconductor dies
CN101552257A (zh) 能够切换操作模式的半导体器件
CN102089974B (zh) 用于优化电路中的频率性能的输入/输出模块的装置和方法
US6856164B2 (en) Semiconductor integrated circuit having on-chip termination
KR100922642B1 (ko) 핀 맵 호환성을 위한 반도체 다이들의 프로그래밍
US7173340B2 (en) Daisy chaining of serial I/O interface on stacking devices
CN211719590U (zh) 通信接口与封装结构
US5801451A (en) Semiconductor device including a plurality of input buffer circuits receiving the same control signal
US7268579B2 (en) Semiconductor integrated circuit having on-chip termination
US20210104486A1 (en) Multi-access memory system and a method to manufacture the system
US7631211B1 (en) Sharing elements in multiple data-rate I/O
US20070090500A1 (en) Housed DRAM chip for high-speed applications
CN1173472C (zh) 减少电感耦合的电子元件
US20200243485A1 (en) Semiconductor device package having integrated circuits with I/O interface circuits powered by the same core voltage
CN101510186A (zh) 集成电路
US20230342309A1 (en) Circuit Systems And Methods For Transmitting Signals Between Devices
KR100773397B1 (ko) 종결 회로를 갖는 반도체 집적 회로의 레이아웃
CN112041830A (zh) 通信接口与封装结构
JP2006114116A (ja) 半導体記憶装置の入出力回路、入出力方法、組立方法、及び半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant