KR100922642B1 - 핀 맵 호환성을 위한 반도체 다이들의 프로그래밍 - Google Patents

핀 맵 호환성을 위한 반도체 다이들의 프로그래밍 Download PDF

Info

Publication number
KR100922642B1
KR100922642B1 KR1020067024322A KR20067024322A KR100922642B1 KR 100922642 B1 KR100922642 B1 KR 100922642B1 KR 1020067024322 A KR1020067024322 A KR 1020067024322A KR 20067024322 A KR20067024322 A KR 20067024322A KR 100922642 B1 KR100922642 B1 KR 100922642B1
Authority
KR
South Korea
Prior art keywords
signal
multiplexer
programming
signal lines
surface contact
Prior art date
Application number
KR1020067024322A
Other languages
English (en)
Other versions
KR20070012836A (ko
Inventor
츠비카 쿠르츠
알렉스 와이즈맨
마르셀로 유페
지브 쉬무엘리
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20070012836A publication Critical patent/KR20070012836A/ko
Application granted granted Critical
Publication of KR100922642B1 publication Critical patent/KR100922642B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 방법과 시스템은 광범위하고 다양한 산업 표준 소켓과 호환될 수 있는 반도체 다이를 제공하며, 여기서, 각 유형의 소켓은 서로 다른 핀 맵(pin map)에 의해 식별된다. 일 실시예에서, 다이는 복수의 신호선과, 하나 이상의 표면 접점들과, 신호선들 및 표면 접점들과 연결된 하나 이상의 신호 선택기를 갖는다. 각 신호 선택기는 프로그래밍 신호에 기초하여 신호선들 중 하나의 신호선을 표면 접점들 중 하나의 표면 접점과 전기적으로 접속시킨다. 특정한 실시예에서, 각 신호 선택기는, 퓨즈 요소의 프로그래밍 값에 기초하여 입력 포트들 중 하나의 입력 포트를 출력 포트로 라우팅하는 멀티플렉서 및 퓨즈 요소를 포함한다. 프로그래밍 값은 프로그래밍 신호에 의해 설정될 수 있다.
핀 맵, 호환성, 프로그래밍 신호, 퓨즈 요소, 라우팅

Description

핀 맵 호환성을 위한 반도체 다이들의 프로그래밍{PROGRAMMING SEMICONDUCTOR DIES FOR PIN MAP COMPATIBILITY}
본 발명의 하나 이상의 실시예는 일반적으로 반도체 설계에 관련되고, 더욱 상세하게는, 소정의 실시예들이 반도체 다이들의 프로그래밍에 관련된다.
현대의 컴퓨터 시스템들은 프로세서 집적 회로(IC) 칩들, 메모리 칩들 등과 같은 연산 컴포넌트들을 수용하도록 설계된 소켓들을 갖춘 다양한 회로 기판을 가진다. 각 회로 기판/소켓은 통상적으로, 해당 칩을 회로 기판에 접속시키는 핀들을 통해 송신될 예상 신호들을 규정하는 핀 맵(pin map)과 연관된다. 예를 들면, 종래의 핀 맵은 신호 A를 1번 핀에, 신호 B를 2번 핀에 할당하는 식으로 신호를 할당할 수 있다. 칩들은 특정한 신호들을 전달하는 신호선들을 갖는 반도체 다이를 종종 갖고, 각각의 신호선은 다이 내에서, 계면(또는 "패키지")에 접합된 전기적 도전성 범프와 같은 표면 접점으로 라우팅된다. 패키지는 산업 표준 소켓(industry standard socket)에 의해 규정된 순서에 따라 다양한 핀으로 신호들을 라우팅한다.
소정의 컴퓨터 시스템 구성의 제품 주기가 끝나거나 다른 시장 부문(market segment)으로 옮겨갈 때, 하나 이상의 서로 다른 소켓들 및/또는 핀 맵들을 갖춘 회로 기판들을 갖는 컴퓨터 시스템으로 대체될 수 있다. 그러나 변경된 소켓들에 꽂힐 반도체 다이들 (및 범프 구성들)은 동일할 수 있다. 따라서, 각 패키지는 통상적으로 범프들과 핀들 사이에서 필요한 라우팅을 제공하도록 재설계되고 그리하여 특별한 핀 맵에 대해 전용으로 된다.
그러한 접근의 예가 도 1에 도시된다. 도시된 예에서, 반도체 다이(10)는 다이(10)의 구성 요소인, 대응하는 복수의 전기적 도전성 범프들(14)(14a-14b)에 전기적으로 접속된 복수의 신호선(12)(12a-12b)을 갖는다. 반도체 패키지(16)가 사용되어, 소켓(22)을 통해 마더보드(20)에 접속하는 핀들(18)(18a-18b)로 신호들을 라우팅한다. 소켓(22) 및/또는 마더보드(20)와 연관된 핀 맵에 따라 패키지들(16) 내의 라우팅이 잠재적으로 다소 복잡하게 될 수 있다는 것을 알 수 있다. 결국, 패키지(16)와 같은 반도체 패키지들이, 전체 패키지(16)의 비용을 추가시키는 다층 라우팅 구성을 갖는 것은 드물지 않다. 게다가, 상대적으로 긴 거리들에 대해 신호들을 라우팅하는 것은 임피던스의 부정합(mismatching)을 유발하여 신호 무결성(signal integrity)에 부정적인 영향을 끼치게 할 수 있다. 사실, 소정의 고속 신호들에 대한 신호 무결성에 있어서의 열화로 인해 다층 라우팅이 사용될 수 없다는 것으로 판정되어 왔다. 종래의 해결책은 종종 전통적인 패키지 기술들의 영향들을 최소화하기 위해 다이의 최대 코어 주파수를 제한하는 것이었다. 그 결과는 상당한 성능 감소일 수 있다.
본 발명의 실시예들의 다양한 이점은 이하의 명세서 및 첨부된 청구범위를 읽는 것 및 이하의 도면들을 참고하는 것에 의해 본 기술분야의 당업자에게 명백해질 것이다.
도 1은 종래의 컴퓨터 시스템의 예의 측면도이다.
도 2는 본 발명의 일 실시예에 따른 컴퓨터 시스템의 예의 측면도이다.
도 3은 본 발명의 일 실시에에 따른 신호 선택기(signal selector)의 예의 도면이다.
도 4는 본 발명의 일 실시예에 따라 반도체 다이를 프로그램하는 방법의 예의 흐름도이다.
도 5는 본 발명의 일 실시예에 따른 신호 선택표(signal selection table)의 예의 도면이다.
도 2는 반도체 다이(26), 반도체 패키지(38), 및 소켓(44)을 갖춘 회로 기판(46)을 가지는 컴퓨터 시스템(24)을 도시한다. 일 실시예에서, 회로 기판(46)은, 컴퓨터 시스템(24)이 데스크톱 PC, 노트북 PC, 서버, 또는 본원에 설명된 원리들로부터 이익을 얻을 수 있는 임의의 다른 유형의 시스템의 일부분인 마더보드이다. 예를 들어, 컴퓨터 시스템(24)의 감소된 폼 팩터(form factor)는 컴퓨터 시스템을 노트북 PC들과 같은 이동식 어플리케이션에 특히 유용하게 한다. 반도체 다이(26)는 프로세서(도시 안됨)를 갖춘 집적 회로(IC)와 복수의 신호선(28)(28a-28b)을 포함할 수 있다. 예시된 다이는 다이(26)의 구성 요소인 하나 이상의 표면 접점(30, 32) 및 하나 이상의 신호 선택기(34, 36)를 또한 가진다. 각 신호 선택기(34, 36)는 신호선들(28) 중 하나의 신호선을 표면 접점(30, 32) 중 하나의 접점에 전기적으로 접속한다.
도시된 예에서, 신호 선택기(34)는 표면 접점(30)에 신호선(28a) 또는 신호선(28b)를 전기적으로 접속한다. 유사하게, 신호 선택기(36)는 표면 접점(32)에 신호선(28a) 또는 신호선(28b) 중 하나를 전기적으로 접속한다. 반도체 패키지(38)는 표면 접점(30)과 핀(40) 사이에서 신호들을 라우팅하고 표면 접점(32)과 핀(42) 사이에서 신호들을 라우팅한다. 핀들(40, 42)은 회로 기판(46)에 접속하는 소켓(44)과 결합한다. 또는, 핀들(40, 42)는 소켓(44)이 사용되지 않을 경우 회로 기판(46)에 직접적으로 끼워질 수 있다.
원하는 신호선-표면 접점 짝짓기를 확립하기 위해 신호 셀렉터(34, 36)를 사용함으로써, 다이(26)는 종래의 접근법들보다 뛰어난 수많은 이점을 제공한다. 예를 들면, 패키지(38)가 단순화되어 보다 직접적인 단일 층 라우팅 및 보다 낮은 관련 비용을 달성할 수 있다. 단순화된 패키징은 또한 생산 노력, 제품 개발비 및 시장 진출 시간을 감소시킨다. 게다가, 보다 짧은 라우팅 거리는 보다 나은 임피던스 매칭 및 보다 큰 신호 무결성을 제공한다. 간단히 말하면, 종래의 접근법들이 반도체 패키지 내의 표면 접점-핀 짝짓기(pairing)를 고려하고 상대적으로 복잡한 접합 및 라우팅 구성을 요구하는 반면, 신호선-표면 접점 짝짓기가 반도체 다이(26) 내에서 일어난다.
예시된 접근법은 각 유형의 핀 맵에 대한 전용 패키지에 대한 필요를 제거할 수 있다는 것도 주의해야 한다. 특히, 패키지(38)는 광범위하고 다양한 소켓 및/또는 회로 기판 구성들에 사용될 수 있다. 예를 들면, 예시된 실시예의 소켓(44)은 핀(40)에 대하여 라우팅될 신호선(28a)과 연관된 신호를 요청할 수 있는 한편, 다른 소켓(도시 안됨)은 핀(42)에 대하여 라우팅될 신호선(28a)과 연관된 신호를 요청할 수 있다. 반도체 다이(26)는 어느 하나의 시나리오를 손쉽게 수용할 수 있다. 그 결과는 광범위한 호환성을 갖는 "카멜레온(chameleon)" 유형의 반도체 다이(26)이다. 심지어 패키지(38)가 특정한 소켓을 (예를 들면, 플랫폼 필요조건들 때문에) 수용하지 못하는 경우들에도 다수의 패키지와 호환 가능한 다이(26)로부터 실질적인 이점들이 얻어질 수 있다.
논의의 편의를 위해 두 개의 표면 접점들(30, 32)이 도시되었지만, 기술된 개념들은 소정의 다이 상의 모든 표면 접점에 대한 신호 선택을 제공하도록 손쉽게 확장될 수 있다. 그리하여, 통상적인 구현은 보다 많은 신호 선택기, 표면 접점, 핀 등을 포함할 수 있다. 이러한 관점에서, 핀 맵이 실제로 필요로 하는 신호선들만 표면 접점들(30, 32)에 대해 라우팅될 필요가 있다. 결국, 패키지(38)는 필요한 신호들이 선택되기 전에 모든 신호들을 다이 밖으로 라우팅하는 종래의 접근법들보다 더 단순화된다. 표면 접점들(30, 32)이 반도체 다이(26)의 상부면 상에 위치되는 "플립 칩(flip chip)" 또는 "와이어 결합(wire bond)" 구성들을 포함하지만, 거기에 한정되지는 않는 다른 유형들의 접합 구성들에도 설명된 기술들이 사용될 수 있다는 것도 주의해야 한다.
도 3은 신호 선택기(48)에 대한 하나의 접근법을 매우 상세하게 도시한다. 그리하여, 신호 선택기(48)는 상술된 각각의 신호 선택기들(34, 36)(도 2)에 대해 쉽사리 대체될 수 있다. 특히, 신호 선택기(48)는 패드 로직(51)에 연결된 출력 포트(52)를 갖는 멀티플렉서(50)를 가지고, 패드 로직(51)은 입력/출력(I/O) 버퍼들(53)을 통해 전기적 도전성 범프(54)와 같은 표면 접점에 연결된다. 패드 로직(51) 및 I/O 버퍼들(53)은 오프-칩(off-chip) 부하들에 고출력(high-power) 구동을 제공하고 외부의 정적(static) 방전들로부터 내부 회로를 보호한다. 멀티플렉서(50)는 복수의 신호선들(58)(58a-58b)에 연결된 복수의 입력 포트들(56)(56a-56b)도 갖는다. "연결된(coupled)"이라는 용어는 본원에서, 통신이 해당 인터페이스를 통해 이루어질 수 있게 하는, 직접적인 또는 간접적인, 임의의 유형의 접속을 가리키는데 사용된다. 그리하여, 연결시키는 것(coupling)은 중간 컴포넌트들을 포함할 수 있다. 연결시키는 것은 전자, 전자기, 광학적 또는 다른 형태의 통신에 대해 제공할 수도 있다.
신호 선택기(48)는 퓨즈 또는 멀티플렉서(50)에 연결된 임의의 다른 유형의 프로그래밍 요소(60)를 가지며, 여기서 멀티플렉서(50)는 퓨즈 요소(60)의 프로그래밍 값에 기초하여 입력 포트들(56) 중 하나의 입력 포트를 출력 포트(52)로 라우팅한다. 이미 언급되었듯이, 퓨즈 요소(60)는 프로그램될 수 있는 임의의 유형의 스위치가 될 수 있다. 예를 들면, 두 개의 입력 포트가 있는 경우에 퓨즈 요소(60)는 높거나 낮은 2치값을 취할 수 있고, 그 값은 프로그래밍 신호(61)에 의해 설정될 수 있다. 프로그래밍 신호(61)는 통상적으로 반도체 다이의 제조 단계들 중 하나의 단계 동안 퓨즈 요소(60)에 인가된다. 게다가, 다이 상의 IC의 적절한 동작을 확실히 하기 위해 멀티플렉서(50)는 반도체 다이가 최대 동작(full operation) 상태와 같은 특정한 동작 상태에 도달하기 전에 라우팅을 완료한다.
도시된 예는 논의를 위해 단순화되었었고 멀티플렉서(50)는 본원에 기술된 실시예들의 특성 및 사상에서 벗어나지 않고 수많은 신호선들 사이에서 선택할 수 있다. 그러한 경우에, 퓨즈 요소(60)는 수많은 값들을 취하도록 설계될 수 있다. 혹은, 퓨즈 요소(60)는 퓨즈들의 세트를 포함할 수 있다. 그러한 접근법은 멀티플렉서(50)가 두 개보다 많은 신호 사이에서 선택하도록 설계된 경우 특히 유용할 수 있다. 반도체 퓨징(fusing)은 선적(shipping) 전에 IC 칩 상의 다양한 특성들을 선택적으로 디스에이블하는데 사용되어 왔고 그 공정은 본 기술분야에서 잘 이해된다.
하나의 접근법에서 퓨즈 요소(60)는 일반적으로 기본 값을 갖고, 그 값은 프로그래밍 신호(61) 수신시 변경된다는 것도 주의되어야 한다. 그리하여, 만약 프로그래밍 신호(61)가 수신되지 않는다면 퓨즈 요소(60)는 멀티플렉서(50)에 의해 검출되거나 판독될 수 있는 프로그래밍 값을 여전히 갖는다. 게다가, 신호 선택기(48)는 양방향(bi-directional) 방식으로 동작할 수 있다. 그리하여, 멀티플렉서(50)의 포트들을 가리키는데 "입력" 및 "출력"이라는 용어들이 사용되었지만, 멀티플렉서(50)는 포트(52)에서 외부 신호를 수신하고 그것을 포트들(56)에 연결된 복수의 신호선(58) 중 하나의 신호선으로 라우팅하는데 쉽사리 사용될 수 있다.
도 4로 돌아가서, 반도체 다이를 프로그래밍하는 방법(62)이 도시된다. 방법(62)의 일부분들은 ROM(read only memory), RAM(random access memory), 플래시 메모리 등과 같은 머신 판독가능 매체(machine readable medium)에 저장될 명령어들의 세트로서 구현될 수 있다. 방법(62)의 일부분들은 공지의 하드웨어 기술들을 사용하여 ASIC(application specific integrated circuit)로서 반도체 다이에 구현될 수도 있다. 특히, 예시된 방법(62)은 처리 블록(64)에서 소정의 소켓 및/또는 회로 기판 구성에 대한 핀 맵 필요조건들의 판정을 제공한다. 프로그래밍 신호들은 핀 맵 필요조건들에 기초하여 참조번호 66에서 생성된다. 블록(68)은 프로그래밍 신호들에 기초하여 하나 이상의 퓨즈 요소의 프로그래밍 값들을 설정하는 것을 제공하고 블록(70)은 프로그래밍 값들에 기초하여 반도체 다이의 각 표면 접점에 복수의 신호선들 중 하나의 신호선을 전기적으로 접속하는 것을 제공한다.
도 5는 다이 범프들이 다수의 소켓 구성에 링크된 신호 선택표(72)의 일례를 도시한다. 특히, 표(72)는 네 개의 상이한 소켓 구성에 대한 적절한 신호선-범프 쌍들을 식별한다. 도시된 예로부터, 범프 #7과 연관된 신호 선택기가 구성에 따라, 두 개의 상이한 신호, "S1"과 "S6" 사이에서 선택할 수 있다고 판정될 수 있다. 한편, 범프 #8과 연관된 신호 선택기는 세 개의 상이한 신호, "S2", "S7" 및 "S11" 사이에서 선택한다.
이러한 관점에서, 통상적으로 소정의 신호 선택기에 연결된 신호선들은 고정 I/O 버퍼 유형과 연관된 신호들 및 공통 데이터 스트로브 신호를 전한다. 가변적인 I/O 버퍼 유형이 가능하지만, 고정 버퍼 유형이 보다 나은 교류(AC) 타이밍 및 전체 칩 I/O 성능을 제공한다고 판정되어왔다. 선택 가능한 신호들을 동일한 유형의 버퍼로 제한하는 것은 설계를 더욱 강화시킨다. 예를 들면, 범프 #7에 대한 신호들은 모두 CMOS(complimentary metal oxide semiconductor) 유형의 버퍼와 연관될 수 있는 반면, 범프 #333에 대한 신호들은 모두 AGTL+(assisted gunning transistor logic) 유형의 버퍼와 연관될 수 있다. 그러한 접근법은 가변적인 버퍼 유형에 대한 필요를 제거한다.
그리하여 필요한 프로그래밍 값들을 설정하기 위해 적절한 퓨즈 요소들에 인가될 프로그래밍 신호들의 어레이를 구성하는데 표(72)의 데이터가 사용될 수 있다. 상황에 따라, 각 프로그래밍 신호는 개별적인 펄스, 일련의 펄스 또는 선형 신호(linear signal)가 될 수 있다. 그 결과는 광범위하고 다양한 회로 기판들 및/또는 소켓 구성들과 호환되도록 신속하게 프로그램될 수 있는 반도체 다이이다. 게다가, 신호 무결성을 희생시키지 않고 시장 진출 시간 및 비용을 상당히 감소시킬 수 있다. 사실, 신호 무결성은 본원에서 설명된 기술들을 통해 강화되어 반도체 다이에 대한 훨씬 높은 성능을 달성할 수 있다. 예를 들면, 종래의 접근법들과 연관된 패키징 관련 임피던스 부정합에 대한 염려없이 다이에 대한 최대 처리 속도들이 증가될 수 있다. 보다 높은 처리 속도들이 증가된 성능으로 직접 이어질 수 있다.
본 기술분야의 당업자들은 앞의 설명으로부터 본 발명의 실시예들의 넓은 기술들이 다양한 형태들로 구현될 수 있다는 것을 이해할 수 있다. 그리하여, 본 발명의 실시예들이 특정한 예들에 관하여 설명되었지만, 도면들, 명세서 및 이하의 청구범위 검토시 다른 수정들이 당업자에게 명백해질 것이기 때문에 본 발명의 실시예들의 진정한 범위는 그렇게 한정되어서는 안 된다.

Claims (29)

  1. 삭제
  2. 복수의 신호선;
    표면 접점; 및
    상기 신호선들 및 상기 표면 접점에 연결된 신호 선택기(signal selector)
    를 포함하는 반도체 다이로서,
    상기 신호 선택기는 핀 맵(pin map)과 연관된 프로그래밍 신호에 기초하여 상기 신호선들 중 하나의 신호선을 상기 표면 접점에 전기적으로 접속하고,
    상기 신호 선택기는
    상기 표면 접점에 연결된 출력 포트 및 상기 복수의 신호선에 연결된 복수의 입력 포트를 갖는 멀티플렉서(multiplexer); 및
    상기 멀티플렉서에 연결된 퓨즈 요소
    를 포함하며,
    상기 멀티플렉서는 상기 퓨즈 요소의 프로그래밍 값에 기초하여 상기 복수의 입력 포트 중 하나의 입력 포트를 상기 출력 포트에 라우팅하는, 반도체 다이.
  3. 제2항에 있어서,
    상기 신호 선택기는 상기 프로그래밍 신호에 기초하여 프로그래밍 값을 설정 하는 것인 반도체 다이.
  4. 제3항에 있어서,
    상기 멀티플렉서는 상기 다이가 동작 상태에 도달하기 전에 상기 복수의 입력 포트 중 하나의 입력 포트를 라우팅하는 것인 반도체 다이.
  5. 제2항에 있어서,
    상기 멀티플렉서와 상기 표면 접점 사이에 배치된 패드 로직 및 입력/출력(I/O) 버퍼를 더 포함하고, 상기 I/O 버퍼는 고정 버퍼 유형을 갖는 반도체 다이.
  6. 제5항에 있어서,
    상기 고정 버퍼 유형은 CMOS(complimentary metal oxide semiconductor) 버퍼 유형인 반도체 다이.
  7. 제5항에 있어서,
    상기 고정 버퍼 유형은 AGTL+(assisted gunning transistor logic) 버퍼 유형인 반도체 다이.
  8. 제2항에 있어서,
    상기 신호선들은 공통 데이터 스트로브 신호(common data strobe signal)에 관련된 신호들을 전달하기 위한 것인 반도체 다이.
  9. 제2항에 있어서,
    복수의 표면 접점을 더 포함하고,
    상기 신호 선택기는 상기 복수의 표면 접점에 대응하는 복수의 멀티플렉서를 가지며,
    각 멀티플렉서는 퓨즈 요소의 프로그래밍 값에 기초하여 복수의 신호선들 중 하나의 신호선을 대응하는 표면 접점에 라우팅하는 반도체 다이.
  10. 제2항에 있어서,
    상기 표면 접점은 전기적 도전성 범프인 반도체 다이.
  11. 제2항에 있어서,
    프로세서를 더 포함하고, 상기 프로세서는 상기 신호선들에 연결되는 반도체 다이.
  12. 삭제
  13. 마더보드;
    반도체 다이; 및
    상기 마더보드에 연결된 제1 단부를 갖춘 핀을 갖는 반도체 패키지
    를 포함하는 시스템으로서,
    상기 다이는 복수의 신호선, 상기 핀의 제2 단부에 연결된 표면 접점 및 상기 신호선들과 상기 표면 접점에 연결된 신호 선택기를 갖고, 상기 신호 선택기는 핀 맵과 연관된 프로그래밍 신호에 기초하여 상기 신호선들 중 하나의 신호선을 상기 표면 접점에 전기적으로 접속하고,
    상기 신호 선택기는
    상기 표면 접점에 연결된 출력 포트 및 상기 복수의 신호선에 연결된 복수의 입력 포트를 갖는 멀티플렉서; 및
    상기 멀티플렉서에 연결된 퓨즈 요소
    를 포함하며,
    상기 멀티플렉서는 상기 퓨즈 요소의 프로그래밍 값에 기초하여 상기 복수의 입력 포트 중 하나의 입력 포트를 상기 출력 포트로 라우팅하는, 시스템.
  14. 제13항에 있어서,
    상기 신호 선택기는 프로그래밍 신호에 기초하여 상기 프로그래밍 값을 설정하는 것인 시스템.
  15. 제14항에 있어서,
    상기 멀티플렉서는 상기 다이가 동작 상태에 도달하기 전에 상기 복수의 입력 포트 중 하나의 입력 포트로 라우팅하는 것인 시스템.
  16. 제13항에 있어서,
    상기 다이는 상기 멀티플렉서와 상기 표면 접점 사이에 배치된 패드 로직 및 입력/출력(I/O) 버퍼를 더 포함하고, 상기 I/O 버퍼는 고정 버퍼 유형을 갖는 시스템.
  17. 제16항에 있어서,
    상기 고정 버퍼 유형은 CMOS 버퍼 유형인 시스템.
  18. 제16항에 있어서,
    상기 고정 버퍼 유형은 AGTL+ 버퍼 유형인 시스템.
  19. 제13항에 있어서,
    상기 신호선들은 공통 데이터 스트로브 신호에 연관된 신호들을 전달하는 것인 시스템.
  20. 제13항에 있어서,
    상기 다이는 복수의 표면 접점을 더 포함하고, 상기 신호 선택기는 상기 복 수의 표면 접점에 대응하는 복수의 멀티플렉서를 가지며, 각 멀티플렉서는 퓨즈 요소의 프로그래밍 값에 기초하여 복수의 신호선 중 하나의 신호선을 대응하는 표면 접점에 라우팅하는 시스템.
  21. 제13항에 있어서,
    상기 표면 접점은 전기적 도전성 범프인 시스템.
  22. 제13항에 있어서,
    상기 다이는 프로세서를 더 포함하고, 상기 프로세서는 상기 신호선들에 연결되는 시스템.
  23. 삭제
  24. 핀 맵과 연관된 프로그래밍 신호에 기초하여 퓨즈 요소의 프로그래밍 값을 설정하는 단계; 및
    상기 프로그래밍 값에 기초하여 반도체 다이의 표면 접점에 복수의 신호선 중 하나의 신호선을 전기적으로 접속하는 단계
    를 포함하는 방법으로서,
    상기 접속하는 단계는 상기 프로그래밍 값에 기초하여 멀티플렉서의 복수의 입력 포트 중 하나의 입력 포트를 멀티플렉서의 출력 포트에 라우팅하는 단계를 포함하고, 상기 멀티플렉서의 출력 포트는 상기 표면 접점에 연결되고 상기 복수의 멀티플렉서 입력 포트는 상기 복수의 신호선에 연결되는, 방법.
  25. 제24항에 있어서,
    상기 라우팅하는 단계는 상기 다이가 동작 상태에 도달하기 전에 수행되는 방법.
  26. 제24항에 있어서,
    회로 기판과 연관된 핀 맵에 기초하여 상기 프로그래밍 신호를 생성하는 단계를 더 포함하는 방법.
  27. 반도체 다이에 있어서,
    공통 데이터 스트로브 신호와 연관된 신호들을 전달하기 위한 복수의 신호선을 갖는 프로세서;
    전기적 도전성 범프;
    상기 전기적 도전성 범프에 연결되고 고정 버퍼 유형을 갖는 I/O 버퍼;
    상기 I/O 버퍼에 연결되는 패드 로직; 및
    상기 신호선들 및 상기 패드 로직에 연결되는 신호 선택기
    를 포함하고,
    상기 신호 선택기는 상기 신호선들 중 하나의 신호선을 상기 범프에 전기적으로 접속시키고, 상기 신호 선택기는 멀티플렉서 및 상기 멀티플렉서에 연결된 퓨즈 요소를 포함하며, 상기 멀티플렉서는 상기 패드 로직에 연결된 출력 포트 및 상기 복수의 신호선에 연결된 복수의 입력 포트를 갖고, 상기 멀티플렉서는 상기 다이가 동작 상태에 도달하기 전에 상기 퓨즈 요소의 프로그래밍 값에 기초하여 상기 복수의 입력 포트 중 하나의 입력 포트를 상기 출력 포트에 라우팅하며, 상기 프로그래밍 값은 핀 맵과 연관된 프로그래밍 신호에 기초하는 반도체 다이.
  28. 제27항에 있어서,
    상기 고정 버퍼 유형은 CMOS 버퍼 유형인 반도체 다이.
  29. 제27항에 있어서,
    상기 고정 버퍼 유형은 AGTL+ 버퍼 유형인 반도체 다이.
KR1020067024322A 2004-05-18 2005-04-29 핀 맵 호환성을 위한 반도체 다이들의 프로그래밍 KR100922642B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/848,395 2004-05-18
US10/848,395 US7230450B2 (en) 2004-05-18 2004-05-18 Programming semiconductor dies for pin map compatibility

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020087023293A Division KR101044181B1 (ko) 2004-05-18 2005-04-29 핀 맵 호환성을 위한 반도체 다이들의 프로그래밍

Publications (2)

Publication Number Publication Date
KR20070012836A KR20070012836A (ko) 2007-01-29
KR100922642B1 true KR100922642B1 (ko) 2009-10-19

Family

ID=34970836

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020087023293A KR101044181B1 (ko) 2004-05-18 2005-04-29 핀 맵 호환성을 위한 반도체 다이들의 프로그래밍
KR1020067024322A KR100922642B1 (ko) 2004-05-18 2005-04-29 핀 맵 호환성을 위한 반도체 다이들의 프로그래밍

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020087023293A KR101044181B1 (ko) 2004-05-18 2005-04-29 핀 맵 호환성을 위한 반도체 다이들의 프로그래밍

Country Status (7)

Country Link
US (2) US7230450B2 (ko)
EP (1) EP1747583A2 (ko)
JP (1) JP2007535826A (ko)
KR (2) KR101044181B1 (ko)
CN (1) CN1954425B (ko)
TW (1) TWI300582B (ko)
WO (1) WO2005117114A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759967B2 (en) * 2004-01-09 2010-07-20 Conexant Systems, Inc. General purpose pin mapping for a general purpose application specific integrated circuit (ASIC)
US7230450B2 (en) * 2004-05-18 2007-06-12 Intel Corporation Programming semiconductor dies for pin map compatibility
US7352602B2 (en) * 2005-12-30 2008-04-01 Micron Technology, Inc. Configurable inputs and outputs for memory stacking system and method
US8037444B1 (en) * 2006-07-20 2011-10-11 Altera Corporation Programmable control of mask-programmable integrated circuit devices
US9219155B2 (en) 2013-12-16 2015-12-22 Intel Corporation Multi-threshold voltage devices and associated techniques and configurations
US9564903B2 (en) 2013-12-20 2017-02-07 Qualcomm Technologies International, Ltd. Port spreading
CN112445163A (zh) * 2019-09-05 2021-03-05 上海海拉电子有限公司 一种标准化接插件系统
CN117391035A (zh) * 2023-12-11 2024-01-12 成都电科星拓科技有限公司 一种具有自定义引脚功能的芯片及实现方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417695B1 (en) 2001-03-15 2002-07-09 Micron Technology, Inc. Antifuse reroute of dies

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60252979A (ja) * 1984-05-30 1985-12-13 Oki Electric Ind Co Ltd Ｃｍｏｓ入出力回路
JPH0291895A (ja) * 1988-09-27 1990-03-30 Nec Corp 書込み消去可能な不揮発性半導体記憶装置
JP2790734B2 (ja) * 1991-05-16 1998-08-27 三菱電機株式会社 半導体装置
US6020760A (en) * 1997-07-16 2000-02-01 Altera Corporation I/O buffer circuit with pin multiplexing
US6456099B1 (en) * 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
US6496058B1 (en) * 2001-07-24 2002-12-17 Virtual Ip Group Method for designing an integrated circuit containing multiple integrated circuit designs and an integrated circuit so designed
JP2003152014A (ja) 2001-11-09 2003-05-23 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
KR100454123B1 (ko) * 2001-12-06 2004-10-26 삼성전자주식회사 반도체 집적 회로 장치 및 그것을 구비한 모듈
US6747475B2 (en) * 2001-12-17 2004-06-08 Intel Corporation Method and apparatus for driving a signal using switchable on-die termination
US6844218B2 (en) * 2001-12-27 2005-01-18 Texas Instruments Incorporated Semiconductor wafer with grouped integrated circuit die having inter-die connections for group testing
US7230450B2 (en) 2004-05-18 2007-06-12 Intel Corporation Programming semiconductor dies for pin map compatibility

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417695B1 (en) 2001-03-15 2002-07-09 Micron Technology, Inc. Antifuse reroute of dies

Also Published As

Publication number Publication date
JP2007535826A (ja) 2007-12-06
US7230450B2 (en) 2007-06-12
KR20080091304A (ko) 2008-10-09
US20050258861A1 (en) 2005-11-24
US7504856B2 (en) 2009-03-17
TWI300582B (en) 2008-09-01
TW200603243A (en) 2006-01-16
WO2005117114A2 (en) 2005-12-08
WO2005117114A3 (en) 2005-12-29
CN1954425B (zh) 2016-03-30
EP1747583A2 (en) 2007-01-31
KR101044181B1 (ko) 2011-06-28
KR20070012836A (ko) 2007-01-29
CN1954425A (zh) 2007-04-25
US20070285123A1 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
KR100922642B1 (ko) 핀 맵 호환성을 위한 반도체 다이들의 프로그래밍
JP4221238B2 (ja) メモリモジュール
US6667895B2 (en) Integrated circuit device and module with integrated circuits
JP4205553B2 (ja) メモリモジュール及びメモリシステム
US7509615B2 (en) Circuit layout structure and method
TWI628745B (zh) 半導體堆疊封裝
US20070115712A1 (en) Apparatus and method for mounting microelectronic devices on a mirrored board assembly
KR102296746B1 (ko) 적층형 반도체 패키지
US6417462B1 (en) Low cost and high speed 3-load printed wiring board bus topology
KR100448901B1 (ko) 종결 회로를 갖는 반도체 집적 회로의 레이아웃
US8901781B2 (en) Prevention of the propagation of power supply noise from one output circuit to another in a semiconductor device
US8138787B2 (en) Apparatus and method for input/output module that optimizes frequency performance in a circuit
US10665515B1 (en) Selective per die performance binning
CA2071703A1 (en) Signal routing technique for high frequency electronic systems
US6366131B1 (en) System and method for increasing a drive signal and decreasing a pin count
US7701041B2 (en) Chip-packaging with bonding options having a plurality of package substrates
JP2008097814A (ja) 積層メモリ、メモリモジュール及びメモリシステム
US20080003714A1 (en) Chip-packaging with bonding options connected to a package substrate
KR20070007429A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080924

Effective date: 20090629

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee