JP2011528196A - 回路における周波数性能を最適化する入力／出力モジュールのための装置および方法 - Google Patents

回路における周波数性能を最適化する入力／出力モジュールのための装置および方法 Download PDF

Info

Publication number
JP2011528196A
JP2011528196A JP2011517524A JP2011517524A JP2011528196A JP 2011528196 A JP2011528196 A JP 2011528196A JP 2011517524 A JP2011517524 A JP 2011517524A JP 2011517524 A JP2011517524 A JP 2011517524A JP 2011528196 A JP2011528196 A JP 2011528196A
Authority
JP
Japan
Prior art keywords
circuit
signal
pad
pads
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011517524A
Other languages
English (en)
Other versions
JP5566381B2 (ja
JP2011528196A5 (ja
Inventor
グー リン，
イェン−フー リン，
ステファニー トラン，
プーヤン コーシュクホー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of JP2011528196A publication Critical patent/JP2011528196A/ja
Publication of JP2011528196A5 publication Critical patent/JP2011528196A5/ja
Application granted granted Critical
Publication of JP5566381B2 publication Critical patent/JP5566381B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

回路は、回路と少なくとも１つの外部デバイスとの間で信号を送るように構成可能である信号パッドを有する、モジュールを含むことができる。モジュールはまた、信号パッド間に交互配置される、未使用パッドも有することができる。回路は、回路と少なくとも１つの外部デバイスとの間で可変信号を送るように構成可能である信号パッドを有する、モジュールを含むことができる。モジュールはまた、少なくとも１つの外部デバイスと回路との間で、実質的に一定の電圧を送るように構成可能である電圧パッドも有することができる。信号パッドは、電圧パッド間に交互配置することができる。これらの特徴の１つ以上を伴うモジュールは、ワイヤボンドパッケージおよびフリップチップパッケージの両方において、モジュール内での異なる入力／出力利用率の設定の融通性を伴って、理想的な性能を達成することができる。

Description

本発明は、電子回路に関し、より具体的には、回路における周波数性能を最適化する、入力／出力モジュールに関する。
集積回路は、典型的に、集積回路と外部デバイスとの間で信号を送るためのパッドを含む。集積回路は、パッケージ内に収納することができる。
本発明のいくつかの実施形態によると、回路は、回路と少なくとも１つの外部デバイスとの間で信号を送るように構成可能である信号パッドを有する、モジュールを含む。モジュールはまた、信号パッド間に交互配置される、未使用パッドも含む。
本発明の他の実施形態によると、回路は、回路と少なくとも１つの外部デバイスとの間で可変信号を送るように構成可能である信号パッドを有する、モジュールを含む。モジュールは、少なくとも１つの外部デバイスと回路との間で、実質的に一定の電圧を送るように構成可能である、電圧パッドを含む。信号パッドは、電圧パッド間に交互配置される。
本発明の他の実施形態によると、回路は、回路と少なくとも１つの外部デバイスとの間で信号を送るように構成可能である信号パッドを有する、モジュールを含む。モジュールはまた、回路が第１のパッケージ型内に収納されるときに、回路と少なくとも１つの外部デバイスとの間で信号を駆動するように構成されないバッファに連結される、未使用パッドも含む。バッファは、回路が第２のパッケージ型内に収納されるときに、回路と少なくとも１つの外部デバイスとの間で信号を駆動するように構成される。本発明は、本明細書に記載される技術を実装するための回路および方法を含む。
本発明の様々な目的、特徴、および利点は、以下の発明を実施するための形態ならびに添付の図面を熟考すると明らかとなるであろう。
図１は、本発明の実施形態に係る、入力／出力（ＩＯ）モジュールを図示する。 図２Ａは、本発明の実施形態に係る、集積回路上の出力バッファ、入力バッファ、およびパッドを図示する。 図２Ｂは、本発明の実施形態に係る、集積回路上の差動出力バッファ、差動入力バッファ、およびパッドを図示する。 図３は、本発明の態様を含むことができる、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）の簡略化部分ブロック図である。 図４は、本発明の技術を具現化することができる、例示的なデジタルシステムのブロック図を示す。
集積回路（ＩＣ）ダイは、パッケージの内部に配置し、回路基板上に実装することができる。信号は、ＩＣのパッドおよびパッケージ内の導電性材料を通して、ＩＣと回路基板との間で伝送される。パッドは、導電性材料で形成される。各パッドは、ＩＣダイの表面上で接触を形成し、これは、ＩＣダイへ、またはＩＣダイから電気信号を送るために使用することができる。ＩＣは、典型的に、多数のパッドを有する。パッドは、１つ以上の入力／出力（ＩＯ）モジュールにグループ化されてもよい。
図１は、本発明の実施形態に係る、入力／出力（ＩＯ）モジュールを図示する。図１のＩＯモジュール１００は、集積回路（ＩＣ）ダイ上に２４個のパッドを含む。２４個のパッドは、ＩＣへ、またはＩＣの外へ信号を送るために使用される、ＩＣの外部端子である。図１に示される２４個のパッドは、ＩＣ上に導電性材料で形成される。図１では、パッドは、長方形で示されているが、パッドは、正方形または任意の他の所望の形状であってもよい。ＩＯモジュール１００の右側の点線は、ＩＣの一方の縁部が位置することができる場所の例を図示する。ＩＯモジュール１００は、１〜１６の番号が付けられた１６個のパッドと、パッドＶＣＰＤ２１、ＶＣＣＮ２２、ＶＳＳＮ２３、ＶＣＣＱ２４、ＶＳＳＱ２５、ＶＣＣＮ２６、ＶＳＳＮ２７、およびＶＲＥＦ２８とを含むことができる。ＩＯモジュール１００内のパッドの配置は、図１に示される配置に制限されない。本発明のＩＯモジュールは、本発明の範囲および趣旨に含まれる、パッドの異なる配置ならびに配設を含むことができる。
ＩＯモジュール１００内のパッドは、２列に配設される。第１の列は、１、２、４、５、６、８、９、１０、１２、１３、１４、および１６の番号が付けられたパッドを含む。第２の列は、２１、３、２２、２３、７、２４、２５、１１、２６、２７、１５、および２８の番号が付けられたパッドを含む。図１には、１つのＩＯモジュール１００のみが示されているが、集積回路（ＩＣ）は、いくつかのＩＯモジュール１００を有することができる。例えば、ＩＣは、ＩＣの各縁部に隣接して、１つ以上のＩＯモジュール１００を有することができる。
ＩＯモジュール１００は、ワイヤボンド（ＷＢ）パッケージ、フリップチップ（ＦＣ）パッケージ、または別の型式のパッケージ内に収納される、集積回路（ＩＣ）ダイ内で使用することができる。ＩＣがワイヤボンドパッケージ内に収納されるとき、ＩＣのパッドは、ワイヤボンド接続を使用して、パッケージに連結される。パッドは、典型的に、ＩＣの上面に接触し、ワイヤボンド接続は、パッドをＩＣの下方のパッケージの導電性領域に連結する。パッケージは、ＩＣのパッドを基板または別のウェハもしくはチップに連結することができる。
ＩＣがフリップチップパッケージ内に収納されるとき、ＩＣのパッドは、はんだバンプを使用して、パッケージに連結される。ＩＣは、ＩＣのパッドが下向きの状態でフリップチップパッケージ内に実装され、はんだバンプは、パッドをＩＣの下のパッケージの導電性領域に接続するように、ＩＣの底面側に乗せられる。
ＩＣ含有モジュール１００がワイヤボンド（ＷＢ）パッケージ内に収納されるとき、パッド１、３、４、６、７、８、１０、１１、１２、１４、１５、および１６は、ＩＣと外部デバイスとの間で信号を送るために使用される。パッド２、５、９、および１３は、ＩＣと外部デバイスとの間で信号を送るために使用されない。パッド２、５、９、および１３は、信号を送るために使用されないため、未使用パッド２、５、９、および１３は、図１に示されるパッドの左列のパッド１、４、６、８、１０、１２、１４、および１６を通して送られる信号間の遮蔽を提供する。未使用パッド２、５、９、および１３は、信号パッド１、４、６、８、１０、１２、１４、および１６を通して伝送される信号間のクロストークを低減するように、信号パッド１と、４と、６と、８と、１０と、１２と、１４と、１６との間に交互配置される。結果として、未使用パッド２、５、９、および１３は、パッド１、４、６、８、１０、１２、１４、および１６を通して伝送される信号の信号対雑音比を増加させる。
例えば、図２Ａ〜図２Ｂに示されるように、出力信号は、ＩＯモジュール１００内のパッドを通して出力（伝送器）バッファから伝送され、入力信号は、ＩＯモジュール１００内のパッドを通して入力（受信器）バッファに伝送される。図２Ａは、本発明の実施形態に係る、集積回路上の出力バッファ２０１、入力バッファ２０２、およびパッド２０３を図示する。出力バッファ２０１が、シングルエンド出力信号ＯＵＴを、パッド２０３を通して、集積回路の外に駆動できるようにすることができる。入力バッファ２０２が、集積回路の外側からパッド２０３で受信されたシングルエンド入力信号を駆動できるようにすることができる。図２Ｂは、本発明の実施形態に係る、集積回路上の差動出力バッファ２１１、差動入力バッファ２１２、およびパッド２１３〜２１４を図示する。出力バッファ２１１が、差動出力信号ＯＵＴ＋／ＯＵＴ−を、パッド２１３および２１４を通して、集積回路の外に駆動できるようにすることができる。入力バッファ２１２が、集積回路の外からパッド２１３および２１４で受信された差動入力信号ＩＮ＋／ＩＮ−を駆動できるようにすることができる。
ＩＣ含有モジュール１００がフリップチップ（ＦＣ）パッケージ内に収納されるとき、入力信号および出力信号を、ＩＯモジュール１００内のパッドのいずれかを通して信号を送ることなく、はんだバンプを通して、ＩＣ上の入力バッファおよび出力バッファと外部回路との間で駆動することができる。図１の１〜１６の番号が付けられたパッドのそれぞれは、出力バッファおよび／または入力バッファに連結される。ＩＣがＦＣパッケージ内に収納されるとき、１〜１６の番号が付けられたパッドに連結されるバッファが、ＩＣと外部回路との間で信号を伝送できるようにすることができる。ＩＯモジュール１００内のパッド１〜１６に連結される１６個のバッファは、ＩＣがＦＣパッケージ内に収納されるときに、ＩＯモジュール１００内のパッドを通して１６個の信号を送ることなく、ＩＣと少なくとも１つの外部デバイスとの間で１６個の信号を駆動できるようにすることができる。１つのパッド当たりに１つのバッファ（各パッド１〜１６で）は、パッドを通して入力信号または出力信号を送ることなく、入力信号または出力信号を駆動する。
ＩＯモジュール１００は、モジュール１００を含有するＩＣを、異なる型式のパッケージで使用できるようにする。ＩＯモジュール１００は、集積回路内で、信号の最適な最大周波数性能を達成するように、異なる型式のパッケージの異なる入力／出力（ＩＯ）利用率に適合することができる。例えば、ＩＣ含有ＩＯモジュール１００がＷＢパッケージ内に収納されるとき、上述されるように、図１の１〜１６の番号が付けられた１６個のパッドのうちの１２個のパッドは、ＩＣと外部回路との間で１２個の信号を送るために使用され、１〜１６の番号が付けられた１６個のパッドの４個は、未使用である。したがって、ＩＯモジュール１００は、ＩＣ含有モジュール１００がＷＢパッケージ内に収納されるときに、最大７５％のＩＯ利用（１６個のパッドのうちの１２個のパッド）を提供する。
別の実施例として、ＩＣ含有ＩＯモジュール１００がフリップチップ（ＦＣ）パッケージ内に収納されるとき、１〜１６の番号が付けられた１６個のパッドに連結される１６個のＩＯバッファは、ＩＣと外部回路との間で、パッド１〜１６を通して１６個の信号を送ることなく、はんだバンプを通して１６個の信号を伝送するために使用することができる。１つのパッド当たりに１つのバッファは、１６個の信号のうちの１つを伝送する。したがって、ＩＯモジュール１００は、ＩＣ含有モジュール１００がＦＣパッケージ内に収納されるときに、１６個のＩＯバッファに連結することができ、これは、最大１００％のＩＯ利用（１６個のパッド当たりに１６個のバッファ）を提供する。
ＩＣ含有ＩＯモジュール１００がワイヤボンド（ＷＢ）パッケージ内に収納されるとき、入力および／または出力データ信号を送るために、ＩＯモジュール１００内の８個または１０個のパッドを使用することができ、データストローブ信号を送るために、ＩＯモジュール１００内の２個または４個のパッドを使用することができ、ＩＯモジュール１００内の４個のパッドは、未使用パッドである。入力および／または出力データ信号を送るために使用されるパッドは、ＤＱパッドと称される。ＤＱデータ信号パッドには、ＩＯモジュール１００内の１、３、４、７、１１、１４、１５、および１６の番号が付けられたパッドを含む。１０および１２の番号が付けられたパッドはまた、ＤＱデータ信号パッドとして使用することができる。ＤＱデータ信号パッドを通して送られるデータ信号は、典型的に、論理高状態と論理低状態との間で変化するデジタル信号である。
未使用パッド２は、パッド１および４を通して送られる信号を遮蔽する。未使用パッド５は、パッド４および６を通して送られる信号を遮蔽する。未使用パッド９は、パッド８および１０を通して送られる信号を遮蔽する。未使用パッド１３は、パッド１２および１４を通して送られる信号を遮蔽する。
データ出力信号は、ＩＯモジュール１００内のＤＱパッドの１つ以上を通して、ＩＣ含有モジュール１００から外部メモリデバイス（例えば、メモリチップ）に伝送することができる。別の実施例として、データ入力信号は、ＩＯモジュール１００内のＤＱパッドの１つ以上を通して、外部メモリデバイスからＩＣに伝送することができる。さらに別の実施例として、データ入力信号およびデータ出力信号は、ＩＯモジュール１００内のＤＱパッドを通して、外部メモリデバイスとＩＣとの間で双方向に伝送することができる。
ＩＣがＷＢパッケージ内にあるときに、ＩＯモジュール１００内のパッド１、３、４、７、１０、１１、１２、１４、１５、および１６がＤＱデータ信号パッドとして構成される場合、ＩＯモジュール１００は、例えば、外部メモリデバイス（例えば、ＳＤＲＡＭデバイス）のｘ８ ＤＱグループ化またはｘ９ ＤＱグループ化を支援することができる。ｘ８ ＤＱグループ化では、８ビットデータバイトを形成するように、８個のＤＱパッドを通して、８個のデータ信号が同時に伝送される。ｘ９ ＤＱグループ化では、９ビットデータバイトを形成するように、９個のＤＱパッドを通して、９個のデータ信号が同時に伝送される。ＩＯモジュール１００内のパッド１、３、４、７、１１、１４、１５、および１６のみがＷＢパッケージ内のＤＱデータ信号パッドとして構成される場合、ＩＯモジュール１００は、最大で、外部メモリデバイスのｘ８グループ化を支援することができる。したがって、ＩＯモジュール１００が、パッド１、３、４、７、１１、１４、１５、および１６をＤＱデータ信号パッドとして使用し、パッド１０をＤＱＳパッドとしての使用し、パッド１２をＤＱＳ＃パッドとし使用するように構成される場合、ＩＯモジュール１００は、最大でｘ８ ＤＱグループ化を支援することができる。
ＩＯモジュール１００はまた、パッド１、３、４、７、１１、１４、１５、および１６の２つのｘ４ ＤＱグループ化を支援することもできる。本実施形態では、パッド１、３、４、および７は、ＩＣと外部メモリデバイスとの間で、第１の４ビットバイトを形成するデータ信号を送るために使用され、パッド１１、１４、１５、および１６は、ＩＣと外部メモリデバイスとの間で、第２の４バイトを形成するデータ信号を送るために使用される。フリップチップ（ＦＣ）パッケージでは、パッド１、３、４、７、１１、１４、１５、１６、ならびに任意にパッド１０および１２に連結されるバッファは、ＩＯモジュール１００内のパッドを通してＤＱデータ信号を送ることなく、ＤＱデータ信号を外部メモリデバイスに駆動する、または外部メモリデバイスからのＤＱデータ信号を駆動することができる。
ｘ４、ｘ８、またはｘ９ ＤＱグループ化では、データ信号は、例えば、それぞれ、ＩＯモジュール１００内の８個または９個のＤＱパッドを通して、２倍のデータ転送速度（例えば、ＤＤＲ、ＤＤＲ２、ＤＤＲ３等）で送ることができる。２倍のデータ転送速度で動作する信号バスは、クロック信号の立ち上がりおよび立ち下りの両方でデータを転送する。代替として、データ信号は、例えば、ＩＯモジュール１００内の８個または９個のＤＱパッドを通して、４倍のデータ転送速度（例えば、ＱＤＲ、ＱＤＲＩＩ等）で送ることができる。４倍のデータ転送速度は、各クロックサイクルでデータの４ビットが伝送されるように、独立したデータ読み出しピンおよびデータ書き込みピンを使用して、すなわち、２つのピンを使用する、１つのクロックサイクルでの２つの書き込みおよび２つの読み出しを使用して、クロック信号の立ち上がりおよび立ち下がりの両方でデータを伝送させる、通信信号送信技術である。
ｘ４、ｘ８、およびｘ９グループ化でデータ信号を送るために使用されない、１個または２個の予備のＤＱパッドは、例えば、データマスク信号および／またはバイト書き込み選択信号を送るために使用することができる。データマスク信号は、データを外部メモリデバイスに書き込むための入力マスク信号である。バイト書き込み選択信号は、書き込み動作の現行部分中に外部メモリデバイスに書き込まれるデータバイトを選択するために使用される。
ＩＣ含有ＩＯモジュール１００がワイヤボンド（ＷＢ）パッケージ内に収納されるとき、ＩＯモジュール１００内の１個または２個のＤＱＳパッドおよび１個または２個のＤＱＳ＃パッドは、ＩＣと外部メモリデバイス（例えば、ＳＤＲＡＭチップ）との間でデータストローブ信号を送るために使用することができる。フリップチップ（ＦＣ）パッケージでは、ＤＱＳパッドおよびＤＱＳ＃パッドに連結されるバッファは、ＤＱＳパッドまたはＤＱＳ＃パッドを通して信号を送ることなく、ＩＣ含有モジュール１００と外部メモリデバイスとの間でデータストローブ信号を駆動する。ＤＱＳパッドおよびＤＱＳ＃パッドを通して伝送されるデータストローブ信号は、ＤＱデータパッドを通して伝送されるデータをサンプリングするために使用される。
データストローブ信号は、典型的に、高論理状態と低論理状態とを切り替える、デジタル信号である。差動データストローブ信号が使用される場合、差動データストローブ信号は、データストローブパッドＤＱＳおよびＤＱＳ＃を通して伝送される。シングルエンドデータストローブ信号が使用される場合、シングルエンドデータストローブ信号は、典型的に、データストローブパッドＤＱＳを通して伝送される。
図１では、１つのＤＱＳパッドは、パッド６と番号が付けられ、１つのＤＱＳ＃パッドは、パッド８と番号が付けられている。パッド１０は、第２のＤＱＳデータストローブパッドとして使用することができ、パッド１２は、第２のＤＱＳ＃データストローブパッドとして使用することができる。したがって、パッド１０は、データＤＱパッドまたはデータストローブＤＱＳパッドとして使用することができ、パッド１２は、データＤＱパッドまたはデータストローブＤＱＳ＃パッドとして使用することができる。各ＤＱＳパッドは、好ましくは、その特定のＤＱＳパッドの相補データストローブ信号を送るＤＱＳ＃パッドに隣接して位置する。したがって、パッド６および８は、第１の差動データストローブ信号ＤＱＳおよびＤＱＳ＃を送るために使用することができ、パッド１０および１２は、第２の差動データストローブ信号ＤＱＳおよびＤＱＳ＃を送るために使用することができる。
ＩＯモジュール１００はまた、電圧パッドＶＣＰＤ２１、ＶＣＣＮ２２、ＶＳＳＮ２３、ＶＣＣＱ２４、ＶＳＳＱ２５、ＶＣＣＮ２６、ＶＳＳＮ２７、およびＶＲＥＦ２８も含む。第１の供給電圧は、外部電源から、供給電圧パッドＶＣＰＤ２１を通して、ＩＣ上の事前駆動回路に伝送される。第２の供給電圧は、外部電源から、２つの供給電圧パッドＶＣＣＮ２２および２６を通して、ＩＣの周辺に位置する回路素子に伝送される。第１の接地電圧は、外部電源から、２つのＶＳＳＮパッド２３および２７を通して、ＩＣの周辺に位置する回路素子に提供される。ＩＣの周辺に位置する回路素子によって受容される供給電圧は、ＶＳＳＮパッドでの電圧を引いたＶＣＣＮパッドでの電圧に等しい。
第３の供給電圧は、外部電源から、供給電圧パッドＶＣＣＱ２４を通して、ＩＣのコア領域内に位置する回路素子に伝送される。第２の接地電圧は、外部電源から、ＶＳＳＱパッド２５を通して、ＩＣのコア領域内に位置する回路素子に提供される。ＩＣのコア領域内に位置する回路素子によって受容される供給電圧は、ＶＳＳＱパッド２５での電圧を引いたＶＣＣＱパッド２４での電圧に等しい、静穏供給電圧である。基準電圧は、ＶＲＥＦパッド２８を通して、外部デバイス（例えば、外部メモリデバイス）とＩＣとの間で伝送される。
パッドＶＣＰＤ２１、ＶＣＣＮ２２、ＶＳＳＮ２３、ＶＣＣＱ２４、ＶＳＳＱ２５、ＶＣＣＮ２６、ＶＳＳＮ２７、およびＶＲＥＦ２８を通して伝送されるすべての信号は、論理高状態と論理低状態とを切り替えない、実質的に一定の電圧を有する。図１に示されるように、ＤＱ信号パッド３、７、１１、および１５は、電圧パッドＶＣＰＤ２１と、ＶＣＣＮ２２と、ＶＳＳＮ２３と、ＶＣＣＱ２４と、ＶＳＳＱ２５と、ＶＣＣＮ２６と、ＶＳＳＮ２７と、ＶＲＥＦ２８との間に交互配置される。パッドＶＣＰＤ２１と、ＶＣＣＮ２２と、ＶＳＳＮ２３と、ＶＣＣＱ２４と、ＶＳＳＱ２５と、ＶＣＣＮ２６と、ＶＳＳＮ２７と、ＶＲＥＦ２８との間にＤＱパッド３、７、１１、および１５を交互配置することで、電圧パッドＶＣＰＤ２１、ＶＣＣＮ２２、ＶＳＳＮ２３、ＶＣＣＱ２４、ＶＳＳＱ２５、ＶＣＣＮ２６、ＶＳＳＮ２７、およびＶＲＥＦ２８を通して伝送される信号の電圧が、回路動作中、実質的に一定のままとなるため、クロストークが低減され、ＤＱパッド３、７、１１、および１５を通して伝送されるデータ信号の信号対雑音比が増加する。
図３は、本発明の態様を含むことができる、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）３００の簡略化部分ブロック図である。ＦＰＧＡ３００は、本発明の特徴を含むことができる、集積回路の一実施例にすぎない。本発明の実施形態は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブル論理デバイス（ＰＬＤ）、コンプレックスプログラマブル論理デバイス（ＣＰＬＤ）、プログラマブル論理アレイ（ＰＬＡ）、および特定用途向け集積回路（ＡＳＩＣ）等の多数の種類の集積回路で使用することができることを理解されたい。
ＦＰＧＡ３００は、様々な長さおよび速度の列ならびに行相互接続導体のネットワークによって相互接続される、プログラマブル論理アレイブロック（またはＬＡＢ）３０２の２次元アレイを含む。ＬＡＢ３０２は、複数の（例えば、１０個の）論理素子（またはＬＥ）を含む。
ＬＥは、ユーザー定義論理関数の効率的な実装を提供する、プログラマブル論理回路ブロックである。ＦＰＧＡは、様々な組み合わせ関数および逐次関数を実装するように構成することができる、多数の論理素子を有する。論理素子は、プログラマブル相互接続構造へのアクセスを有する。プログラマブル相互接続構造は、ほぼいかなる所望の構成にも論理素子を相互接続するようにプログラムすることができる。
ＦＰＧＡ３００はまた、アレイ全体にわたって提供される、様々なサイズのランダムアクセスメモリ（ＲＡＭ）ブロックを含む、分散メモリ構造を有する。ＲＡＭブロックは、例えば、ブロック３０４、ブロック３０６、およびブロック３０８を含む。これらのメモリブロックはまた、シフトレジスタおよび先入れ先出し（ＦＩＦＯ）バッファも含むことができる。
ＦＰＧＡ３００はさらに、例えば、加算機構および減算機構と共に、乗算器を実装することができる、デジタル信号処理（ＤＳＰ）ブロック３１０を含む。本実施例では、チップの周辺の周囲に位置する入力／出力素子（ＩＯＥ）３１２は、多数のシングルエンド標準および差動入力／出力標準を支援する。ＩＯＥ３１２は、例えば、図２Ａ〜図２Ｂに示されるように、集積回路のパッドに連結される、入力バッファおよび出力バッファを含む。パッドのそれぞれは、例えば、ＦＰＧＡと１つ以上の外部デバイスとの間で、入力信号、出力信号、または定電圧を送るために使用することができる、ＦＰＧＡダイの外部端子である。ＩＯモジュール１００内のパッドは、１つ以上のＩＯＥに連結することができる。ＦＰＧＡ３００は、説明のためだけに本明細書に記載され、本発明は、多くの異なる種類のＰＬＤ、ＦＰＧＡ、およびＡＳＩＣに実装できることが理解される。
本発明はまた、いくつかの構成要素のうちの１つとしてＦＰＧＡを有するシステムに実装することもできる。図４は、本発明の技術を具現化することができる、例示的なデジタルシステム４００のブロック図を示す。システム４００は、プログラムされたデジタルコンピュータシステム、デジタル信号処理システム、専用デジタルスイッチングネットワーク、または他の処理システムであってもよい。さらに、そのようなシステムは、電気通信システム、自動車システム、制御システム、家庭用電化製品、個人用コンピュータ、インターネット通信およびネットワーキング等の多種多様な用途向けに設計することができる。さらに、システム４００は、単一の基板上、複数の基板上、または複数の筐体内に提供することができる。
システム４００は、１つ以上のバスによって共に相互接続される、処理ユニット４０２と、メモリユニット４０４と、入力／出力（Ｉ／Ｏ）ユニット４０６とを含む。この例示的な実施形態によると、ＦＰＧＡ４０８は、処理ユニット４０２内に組み込まれる。ＦＰＧＡ４０８は、図４のシステム内で、多くの異なる目的を果たすことができる。ＦＰＧＡ４０８は、例えば、その内部動作および外部動作を支援する、処理ユニット４０２の論理ビルディングブロックであってもよい。ＦＰＧＡ４０８は、システム動作におけるその特定の役割を実行するのに必要な論理関数を実装するようにプログラムされる。ＦＰＧＡ４０８は、具体的に、接続４１０を通してメモリ４０４に連結することができ、接続４１２を通してＩ／Ｏユニット４０６に連結することができる。
処理ユニット４０２は、処理または記憶に適切なシステム構成要素にデータを向けること、メモリ４０４内に記憶されるプログラムを実行すること、Ｉ／Ｏユニット４０６を介してデータを受信および伝送すること、または他の同様の機能を行うことができる。処理ユニット４０２は、中央演算処理ユニット（ＣＰＵ）、マイクロプロセッサ、浮動小数点コプロセッサ、グラフィックコプロセッサ、ハードウェアコントローラ、マイクロコントローラ、コントローラとして使用するためにプログラムされたフィールドプログラマブルゲートアレイ、ネットワークコントローラ、または任意の種類のプロセッサもしくはコントローラであってもよい。さらに、多くの実施形態では、多くの場合、ＣＰＵは必要ない。
例えば、ＣＰＵの代わりに、１つ以上のＦＰＧＡ４０８が、システムの論理演算を制御することができる。別の実施例として、ＦＰＧＡ４０８は、特定の計算タスクを処理するために、必要に応じて、再プログラムすることができる、再構成可能であるプロセッサとしての機能を果たす。代替として、ＦＰＧＡ４０８は、それ自体が組み込みマイクロプロセッサを含むことができる。メモリユニット４０４は、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、固定またはフレキシブルディスク媒体、フラッシュメモリ、テープ、もしくは任意の他の記憶手段、またはこれらの記憶手段の任意の組み合わせであってもよい。
本発明の例示的な実施形態の前述の説明は、図示および説明のために提示されてきた。前述の説明は、包括的であること、または本発明を本明細書に開示される実施例に制限することは意図されない。場合によっては、本発明の特徴は、説明されるような他の特徴の対応する使用なく、採用することができる。本発明の範囲から逸脱することなく、上記の教示を考慮して、多くの修正、置換、および変形が可能である。

Claims (22)

  1. モジュールを備える回路であって、該モジュールは、
    該回路と少なくとも１つの外部デバイスとの間で信号を送るように構成可能である複数の第１の信号パッドと、
    該第１の信号パッド間に交互配置される複数の未使用パッドと
    を備える、回路。
  2. 前記第１の信号パッドは、前記回路と少なくとも１つの外部デバイスとの間で高論理状態と低論理状態とを切り替えるデジタル信号を送るように構成可能である、請求項１に記載の回路。
  3. 前記複数の第１の信号パッドのうちの少なくとも１つは、前記複数の未使用パッドのうちの２つに隣接する、請求項１に記載の回路。
  4. 前記複数の第１の信号パッドは、前記モジュール内で共にグループ化される２つの差動パッドを備え、該モジュールは、該複数の第１の信号パッドのうちの少なくとも４つと、前記複数の未使用パッドのうちの少なくとも３つとを備える、請求項１に記載の回路。
  5. 前記第１の信号パッドに連結される入力バッファと、
    該第１の信号パッドに連結される出力バッファと
    をさらに備える、請求項１に記載の回路。
  6. 前記未使用パッドは、前記回路がフリップチップパッケージ内に収納されるときに、はんだバンプを通して、前記回路と少なくとも１つの外部デバイスとの間で信号を駆動するように構成されるバッファに連結され、該未使用パッドに連結されるバッファは、該回路がワイヤボンドパッケージ内に収納されるときに、該回路と少なくとも１つの外部デバイスとの間で信号を駆動するように構成されない、請求項１に記載の回路。
  7. 前記モジュールはさらに、
    前記回路と少なくとも１つの外部デバイスとの間で電圧信号を送るように構成可能である電圧パッドであって、該電圧信号は、実質的に一定の電圧で維持される、電圧パッドと、
    該回路と少なくとも１つの外部デバイスとの間でデジタル信号を送るように構成可能である第２の信号パッドであって、該第２の信号パッドは、該電圧パッド間に交互配置される、第２の信号パッドと
    を備える、請求項１に記載の回路。
  8. 前記回路は、プログラマブル論理集積回路である、請求項１に記載の回路。
  9. 前記第１の信号パッドは、前記回路と外部メモリデバイスとの間で、データ信号および少なくとも１つのデータストローブ信号を送るように構成される、請求項１に記載の回路。
  10. モジュールを備える回路であって、該モジュールは、
    該回路と少なくとも１つの外部デバイスとの間で可変信号を送るように構成可能である、第１の信号パッドと、
    少なくとも１つの外部デバイスと該回路との間で実質的に一定の電圧を送るように構成可能である、電圧パッドであって、該第１の信号パッドは、該電圧パッド間に交互配置される、電圧パッドと
    を備える、回路。
  11. 前記電圧パッドは、少なくとも１つの外部デバイスと前記回路との間で、少なくとも１つの接地電圧および少なくとも１つの供給電圧を送る、請求項１０に記載の回路。
  12. 供給電圧を送る前記電圧パッドのうちの第１の電圧パッドは、少なくとも１つの外部デバイスと前記回路との間で接地電圧を送る該電圧パッドのうちの第２の電圧パッドに隣接し、前記第１の信号パッドのそれぞれは、該電圧パッドのうちの少なくとも２つに隣接する、請求項１０記載の回路。
  13. 前記電圧パッドは、第１の供給電圧パッドと、第１の接地電圧パッドと、第２の供給電圧パッドと、第２の接地電圧パッドとを備え、該第１の供給電圧パッドは、前記第１の信号パッドのうちの第１の信号パッドおよび該第１の接地電圧パッドに隣接し、該第１の接地電圧パッドは、該第１の信号パッドのうちの第２の信号パッドに隣接し、該第２の供給電圧パッドは、該第１の信号パッドのうちの該第２の信号パッドおよび該第２の接地電圧パッドに隣接し、該第２の接地電圧パッドは、該第１の信号パッドのうちの第３の信号パッドに隣接する、請求項１０に記載の回路。
  14. 前記第１の信号パッドは、前記回路と少なくとも１つの外部デバイスとの間で高論理状態と低論理状態とを切り替えるデジタル信号を送るように構成可能である、請求項１０に記載の回路。
  15. 前記モジュールはさらに、
    前記回路と少なくとも１つの外部デバイスとの間でデジタル信号を送るように構成可能である第２の信号パッドと、
    該第２の信号パッド間に交互配置される未使用パッドと
    を備える、請求項１０に記載の回路。
  16. モジュールを備える回路であって、該モジュールは、
    前記回路と少なくとも１つの外部デバイスとの間で信号を送るように構成可能である、第１の信号パッドと、
    該回路が第１のパッケージ型内に収納されるときに、該回路と少なくとも１つの外部デバイスとの間で信号を駆動するように構成されないバッファに連結される未使用パッドとを備え、該未使用パッドに連結されるバッファは、該回路が第２のパッケージ型内に収納されるときに、該回路と少なくとも１つの外部デバイスとの間で信号を駆動するように構成される、回路。
  17. 前記第１のパッケージ型は、ワイヤボンドパッケージであり、前記第２のパッケージ型は、フリップチップパッケージである、請求項１６に記載の回路。
  18. 前記未使用パッドは、前記第１の信号パッド間に交互配置され、該第１の信号パッドは、可変信号を送る、請求項１６に記載の回路。
  19. 前記第１の信号パッドおよび前記未使用パッドは、パッドの第１の列内にあり、前記モジュールはさらに、
    前記回路と少なくとも１つの外部デバイスとの間でデジタル信号を送るように構成可能である第２の信号パッドと、
    少なくとも１つの外部デバイスと該回路との間で実質的に一定の電圧を送る、電圧パッドであって、該第２の信号パッドは、パッドの第２の列内の前記電圧パッド間に交互配置される、電圧パッドと
    を備える、請求項１６に記載の回路。
  20. 回路上のパッドを通して送られる信号の信号対雑音比を増加させる方法であって、
    該回路上に信号パッドを形成することであって、該信号パッドは、該回路と少なくとも１つの外部デバイスとの間で信号を送るように構成可能である、ことと、
    該回路上に未使用パッドを形成することであって、該未使用パッドは、該未使用パッドのそれぞれが、該信号パッドのうちの少なくとも２つに隣接するように、該信号パッド間に交互配置される、ことと
    を含む、方法。
  21. 前記信号パッドは、前記回路と少なくとも１つの外部デバイスとの間でデジタル信号を送るように構成可能である、請求項２０に記載の方法。
  22. 前記信号パッドのうちの少なくとも２つは、相互に隣接して形成される、請求項２０に記載の方法。
JP2011517524A 2008-07-13 2009-07-07 回路における周波数性能を最適化する入力／出力モジュールのための装置および方法 Expired - Fee Related JP5566381B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/172,247 2008-07-13
US12/172,247 US8138787B2 (en) 2008-07-13 2008-07-13 Apparatus and method for input/output module that optimizes frequency performance in a circuit
PCT/US2009/049822 WO2010008971A2 (en) 2008-07-13 2009-07-07 Apparatus and method for input/output module that optimizes frequency performance in a circuit

Publications (3)

Publication Number Publication Date
JP2011528196A true JP2011528196A (ja) 2011-11-10
JP2011528196A5 JP2011528196A5 (ja) 2012-08-02
JP5566381B2 JP5566381B2 (ja) 2014-08-06

Family

ID=41504357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011517524A Expired - Fee Related JP5566381B2 (ja) 2008-07-13 2009-07-07 回路における周波数性能を最適化する入力／出力モジュールのための装置および方法

Country Status (5)

Country Link
US (1) US8138787B2 (ja)
EP (1) EP2311190A4 (ja)
JP (1) JP5566381B2 (ja)
CN (1) CN102089974B (ja)
WO (1) WO2010008971A2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201205427D0 (en) * 2012-03-28 2012-05-09 Yota Devices Ipr Ltd Display device and connector
KR20150026644A (ko) * 2013-09-03 2015-03-11 에스케이하이닉스 주식회사 반도체칩, 반도체칩 패키지 및 이를 포함하는 반도체시스템
US9503155B2 (en) * 2015-04-09 2016-11-22 Nxp B.V. Tuning asymmetry of a differential digital interface to cancel magnetic coupling
KR20210045876A (ko) 2019-10-17 2021-04-27 에스케이하이닉스 주식회사 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257313A (ja) * 2000-03-10 2001-09-21 Nippon Telegr & Teleph Corp <Ntt> モノリシック集積回路の製造方法
JP2003152520A (ja) * 2001-11-12 2003-05-23 Mitsubishi Electric Corp 半導体回路装置及び半導体装置
JP2003229448A (ja) * 2002-01-31 2003-08-15 Kinseki Ltd 半導体素子の電極構造とそれを用いた圧電発振器
US20030214344A1 (en) * 2002-05-20 2003-11-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor circuit device adaptable to plurality of types of packages

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992011701A2 (en) * 1990-12-18 1992-07-09 Vlsi Technology Inc. Reduction of noise on power and ground inputs to an integrated circuit
JPH07182859A (ja) * 1993-12-21 1995-07-21 Toshiba Corp 半導体集積回路装置
US5406607A (en) * 1994-02-24 1995-04-11 Convex Computer Corporation Apparatus, systems and methods for addressing electronic memories
US5604710A (en) * 1994-05-20 1997-02-18 Mitsubishi Denki Kabushiki Kaisha Arrangement of power supply and data input/output pads in semiconductor memory device
US5847936A (en) * 1997-06-20 1998-12-08 Sun Microsystems, Inc. Optimized routing scheme for an integrated circuit/printed circuit board
US6603199B1 (en) * 2000-11-28 2003-08-05 National Semiconductor Corporation Integrated circuit package having die with staggered bond pads and die pad assignment methodology for assembly of staggered die in single-tier ebga packages
US6591410B1 (en) * 2000-12-28 2003-07-08 Lsi Logic Corporation Six-to-one signal/power ratio bump and trace pattern for flip chip design
US6972464B2 (en) * 2002-10-08 2005-12-06 Great Wall Semiconductor Corporation Power MOSFET
TWI265600B (en) * 2002-11-18 2006-11-01 Hynix Semiconductor Inc Semiconductor device and method for fabricating the same
US6998719B2 (en) * 2003-07-30 2006-02-14 Telairity Semiconductor, Inc. Power grid layout techniques on integrated circuits
US7091614B2 (en) * 2004-11-05 2006-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design for routing an electrical connection
US7200021B2 (en) * 2004-12-10 2007-04-03 Infineon Technologies Ag Stacked DRAM memory chip for a dual inline memory module (DIMM)
JP4693428B2 (ja) * 2005-01-27 2011-06-01 ルネサスエレクトロニクス株式会社 半導体集積回路
US7405473B1 (en) * 2005-11-23 2008-07-29 Altera Corporation Techniques for optimizing electrical performance and layout efficiency in connectors with via placement and routing
CN101653049B (zh) * 2007-04-20 2012-02-08 艾利森电话股份有限公司 印刷板组件和方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257313A (ja) * 2000-03-10 2001-09-21 Nippon Telegr & Teleph Corp <Ntt> モノリシック集積回路の製造方法
JP2003152520A (ja) * 2001-11-12 2003-05-23 Mitsubishi Electric Corp 半導体回路装置及び半導体装置
JP2003229448A (ja) * 2002-01-31 2003-08-15 Kinseki Ltd 半導体素子の電極構造とそれを用いた圧電発振器
US20030214344A1 (en) * 2002-05-20 2003-11-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor circuit device adaptable to plurality of types of packages

Also Published As

Publication number Publication date
JP5566381B2 (ja) 2014-08-06
EP2311190A2 (en) 2011-04-20
CN102089974A (zh) 2011-06-08
WO2010008971A3 (en) 2010-04-22
CN102089974B (zh) 2015-08-12
US8138787B2 (en) 2012-03-20
WO2010008971A2 (en) 2010-01-21
EP2311190A4 (en) 2011-09-21
US20100006904A1 (en) 2010-01-14

Similar Documents

Publication Publication Date Title
US11657868B2 (en) Multi-die memory device
US6255899B1 (en) Method and apparatus for increasing interchip communications rates
US7098542B1 (en) Multi-chip configuration to connect flip-chips to flip-chips
CN100472762C (zh) 封装电路板及其形成方法
KR100800486B1 (ko) 개선된 신호 전달 경로를 갖는 반도체 메모리 장치 및 그구동방법
JPH07176685A (ja) 集積回路構造体
TWI398939B (zh) 用於耦接信號至堆疊之半導體晶粒及或自堆疊之半導體晶粒耦接信號之結構及方法
JP5566381B2 (ja) 回路における周波数性能を最適化する入力／出力モジュールのための装置および方法
US6856164B2 (en) Semiconductor integrated circuit having on-chip termination
KR100422450B1 (ko) 반도체 메모리장치의 플립칩 인터페이스회로 및 그 방법
KR100660873B1 (ko) 인덕턴스를 갖는 온-다이 터미네이션을 포함하는 메모리시스템
US10848155B2 (en) Flexible transmitter circuitry for integrated circuits
US7268579B2 (en) Semiconductor integrated circuit having on-chip termination
JP2011528196A5 (ja)
US20210104486A1 (en) Multi-access memory system and a method to manufacture the system
US20240321670A1 (en) Techniques For Transferring Heat From Electronic Devices Using Heatsinks
KR100535815B1 (ko) 패드 및 전원 공급 라인을 가지는 반도체 장치의 레이 아웃
US6765302B2 (en) Semiconductor module having a configurable data width of an output bus, and a housing configuration having a semiconductor module
KR100773397B1 (ko) 종결 회로를 갖는 반도체 집적 회로의 레이아웃
US6127851A (en) Circuit and method for differentiating multiple modules
KR20020091975A (ko) 적층된 초박형 패키지
JPH1056135A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120618

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140617

R150 Certificate of patent or registration of utility model

Ref document number: 5566381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees