JP2011528196A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011528196A5 JP2011528196A5 JP2011517524A JP2011517524A JP2011528196A5 JP 2011528196 A5 JP2011528196 A5 JP 2011528196A5 JP 2011517524 A JP2011517524 A JP 2011517524A JP 2011517524 A JP2011517524 A JP 2011517524A JP 2011528196 A5 JP2011528196 A5 JP 2011528196A5
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- pads
- pad
- external device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- UIIMBOGNXHQVGW-UHFFFAOYSA-M buffer Substances [Na+].OC([O-])=O UIIMBOGNXHQVGW-UHFFFAOYSA-M 0.000 claims description 24
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
Description
本発明の様々な目的、特徴、および利点は、以下の発明を実施するための形態ならびに添付の図面を熟考すると明らかとなるであろう。
例えば、本発明は以下の項目を提供する。
(項目1)
モジュールを備える回路であって、該モジュールは、
該回路と少なくとも1つの外部デバイスとの間で信号を送るように構成可能である複数の第1の信号パッドと、
該第1の信号パッド間に交互配置される複数の未使用パッドと
を備える、回路。
(項目2)
上記第1の信号パッドは、上記回路と少なくとも1つの外部デバイスとの間で高論理状態と低論理状態とを切り替えるデジタル信号を送るように構成可能である、項目1に記載の回路。
(項目3)
上記複数の第1の信号パッドのうちの少なくとも1つは、上記複数の未使用パッドのうちの2つに隣接する、項目1に記載の回路。
(項目4)
上記複数の第1の信号パッドは、上記モジュール内で共にグループ化される2つの差動パッドを備え、該モジュールは、該複数の第1の信号パッドのうちの少なくとも4つと、上記複数の未使用パッドのうちの少なくとも3つとを備える、項目1に記載の回路。
(項目5)
上記第1の信号パッドに連結される入力バッファと、
該第1の信号パッドに連結される出力バッファと
をさらに備える、項目1に記載の回路。
(項目6)
上記未使用パッドは、上記回路がフリップチップパッケージ内に収納されるときに、はんだバンプを通して、上記回路と少なくとも1つの外部デバイスとの間で信号を駆動するように構成されるバッファに連結され、該未使用パッドに連結されるバッファは、該回路がワイヤボンドパッケージ内に収納されるときに、該回路と少なくとも1つの外部デバイスとの間で信号を駆動するように構成されない、項目1に記載の回路。
(項目7)
上記モジュールはさらに、
上記回路と少なくとも1つの外部デバイスとの間で電圧信号を送るように構成可能である電圧パッドであって、該電圧信号は、実質的に一定の電圧で維持される、電圧パッドと、
該回路と少なくとも1つの外部デバイスとの間でデジタル信号を送るように構成可能である第2の信号パッドであって、該第2の信号パッドは、該電圧パッド間に交互配置される、第2の信号パッドと
を備える、項目1に記載の回路。
(項目8)
上記回路は、プログラマブル論理集積回路である、項目1に記載の回路。
(項目9)
上記第1の信号パッドは、上記回路と外部メモリデバイスとの間で、データ信号および少なくとも1つのデータストローブ信号を送るように構成される、項目1に記載の回路。
(項目10)
モジュールを備える回路であって、該モジュールは、
該回路と少なくとも1つの外部デバイスとの間で可変信号を送るように構成可能である、第1の信号パッドと、
少なくとも1つの外部デバイスと該回路との間で実質的に一定の電圧を送るように構成可能である、電圧パッドであって、該第1の信号パッドは、該電圧パッド間に交互配置される、電圧パッドと
を備える、回路。
(項目11)
上記電圧パッドは、少なくとも1つの外部デバイスと上記回路との間で、少なくとも1つの接地電圧および少なくとも1つの供給電圧を送る、項目10に記載の回路。
(項目12)
供給電圧を送る上記電圧パッドのうちの第1の電圧パッドは、少なくとも1つの外部デバイスと上記回路との間で接地電圧を送る該電圧パッドのうちの第2の電圧パッドに隣接し、上記第1の信号パッドのそれぞれは、該電圧パッドのうちの少なくとも2つに隣接する、項目10記載の回路。
(項目13)
上記電圧パッドは、第1の供給電圧パッドと、第1の接地電圧パッドと、第2の供給電圧パッドと、第2の接地電圧パッドとを備え、該第1の供給電圧パッドは、上記第1の信号パッドのうちの第1の信号パッドおよび該第1の接地電圧パッドに隣接し、該第1の接地電圧パッドは、該第1の信号パッドのうちの第2の信号パッドに隣接し、該第2の供給電圧パッドは、該第1の信号パッドのうちの該第2の信号パッドおよび該第2の接地電圧パッドに隣接し、該第2の接地電圧パッドは、該第1の信号パッドのうちの第3の信号パッドに隣接する、項目10に記載の回路。
(項目14)
上記第1の信号パッドは、上記回路と少なくとも1つの外部デバイスとの間で高論理状態と低論理状態とを切り替えるデジタル信号を送るように構成可能である、項目10に記載の回路。
(項目15)
上記モジュールはさらに、
上記回路と少なくとも1つの外部デバイスとの間でデジタル信号を送るように構成可能である第2の信号パッドと、
該第2の信号パッド間に交互配置される未使用パッドと
を備える、項目10に記載の回路。
(項目16)
モジュールを備える回路であって、該モジュールは、
上記回路と少なくとも1つの外部デバイスとの間で信号を送るように構成可能である、第1の信号パッドと、
該回路が第1のパッケージ型内に収納されるときに、該回路と少なくとも1つの外部デバイスとの間で信号を駆動するように構成されないバッファに連結される未使用パッドとを備え、該未使用パッドに連結されるバッファは、該回路が第2のパッケージ型内に収納されるときに、該回路と少なくとも1つの外部デバイスとの間で信号を駆動するように構成される、回路。
(項目17)
上記第1のパッケージ型は、ワイヤボンドパッケージであり、上記第2のパッケージ型は、フリップチップパッケージである、項目16に記載の回路。
(項目18)
上記未使用パッドは、上記第1の信号パッド間に交互配置され、該第1の信号パッドは、可変信号を送る、項目16に記載の回路。
(項目19)
上記第1の信号パッドおよび上記未使用パッドは、パッドの第1の列内にあり、上記モジュールはさらに、
上記回路と少なくとも1つの外部デバイスとの間でデジタル信号を送るように構成可能である第2の信号パッドと、
少なくとも1つの外部デバイスと該回路との間で実質的に一定の電圧を送る、電圧パッドであって、該第2の信号パッドは、パッドの第2の列内の上記電圧パッド間に交互配置される、電圧パッドと
を備える、項目16に記載の回路。
(項目20)
回路上のパッドを通して送られる信号の信号対雑音比を増加させる方法であって、
該回路上に信号パッドを形成することであって、該信号パッドは、該回路と少なくとも1つの外部デバイスとの間で信号を送るように構成可能である、ことと、
該回路上に未使用パッドを形成することであって、該未使用パッドは、該未使用パッドのそれぞれが、該信号パッドのうちの少なくとも2つに隣接するように、該信号パッド間に交互配置される、ことと
を含む、方法。
(項目21)
上記信号パッドは、上記回路と少なくとも1つの外部デバイスとの間でデジタル信号を送るように構成可能である、項目20に記載の方法。
(項目22)
上記信号パッドのうちの少なくとも2つは、相互に隣接して形成される、項目20に記載の方法。
例えば、本発明は以下の項目を提供する。
(項目1)
モジュールを備える回路であって、該モジュールは、
該回路と少なくとも1つの外部デバイスとの間で信号を送るように構成可能である複数の第1の信号パッドと、
該第1の信号パッド間に交互配置される複数の未使用パッドと
を備える、回路。
(項目2)
上記第1の信号パッドは、上記回路と少なくとも1つの外部デバイスとの間で高論理状態と低論理状態とを切り替えるデジタル信号を送るように構成可能である、項目1に記載の回路。
(項目3)
上記複数の第1の信号パッドのうちの少なくとも1つは、上記複数の未使用パッドのうちの2つに隣接する、項目1に記載の回路。
(項目4)
上記複数の第1の信号パッドは、上記モジュール内で共にグループ化される2つの差動パッドを備え、該モジュールは、該複数の第1の信号パッドのうちの少なくとも4つと、上記複数の未使用パッドのうちの少なくとも3つとを備える、項目1に記載の回路。
(項目5)
上記第1の信号パッドに連結される入力バッファと、
該第1の信号パッドに連結される出力バッファと
をさらに備える、項目1に記載の回路。
(項目6)
上記未使用パッドは、上記回路がフリップチップパッケージ内に収納されるときに、はんだバンプを通して、上記回路と少なくとも1つの外部デバイスとの間で信号を駆動するように構成されるバッファに連結され、該未使用パッドに連結されるバッファは、該回路がワイヤボンドパッケージ内に収納されるときに、該回路と少なくとも1つの外部デバイスとの間で信号を駆動するように構成されない、項目1に記載の回路。
(項目7)
上記モジュールはさらに、
上記回路と少なくとも1つの外部デバイスとの間で電圧信号を送るように構成可能である電圧パッドであって、該電圧信号は、実質的に一定の電圧で維持される、電圧パッドと、
該回路と少なくとも1つの外部デバイスとの間でデジタル信号を送るように構成可能である第2の信号パッドであって、該第2の信号パッドは、該電圧パッド間に交互配置される、第2の信号パッドと
を備える、項目1に記載の回路。
(項目8)
上記回路は、プログラマブル論理集積回路である、項目1に記載の回路。
(項目9)
上記第1の信号パッドは、上記回路と外部メモリデバイスとの間で、データ信号および少なくとも1つのデータストローブ信号を送るように構成される、項目1に記載の回路。
(項目10)
モジュールを備える回路であって、該モジュールは、
該回路と少なくとも1つの外部デバイスとの間で可変信号を送るように構成可能である、第1の信号パッドと、
少なくとも1つの外部デバイスと該回路との間で実質的に一定の電圧を送るように構成可能である、電圧パッドであって、該第1の信号パッドは、該電圧パッド間に交互配置される、電圧パッドと
を備える、回路。
(項目11)
上記電圧パッドは、少なくとも1つの外部デバイスと上記回路との間で、少なくとも1つの接地電圧および少なくとも1つの供給電圧を送る、項目10に記載の回路。
(項目12)
供給電圧を送る上記電圧パッドのうちの第1の電圧パッドは、少なくとも1つの外部デバイスと上記回路との間で接地電圧を送る該電圧パッドのうちの第2の電圧パッドに隣接し、上記第1の信号パッドのそれぞれは、該電圧パッドのうちの少なくとも2つに隣接する、項目10記載の回路。
(項目13)
上記電圧パッドは、第1の供給電圧パッドと、第1の接地電圧パッドと、第2の供給電圧パッドと、第2の接地電圧パッドとを備え、該第1の供給電圧パッドは、上記第1の信号パッドのうちの第1の信号パッドおよび該第1の接地電圧パッドに隣接し、該第1の接地電圧パッドは、該第1の信号パッドのうちの第2の信号パッドに隣接し、該第2の供給電圧パッドは、該第1の信号パッドのうちの該第2の信号パッドおよび該第2の接地電圧パッドに隣接し、該第2の接地電圧パッドは、該第1の信号パッドのうちの第3の信号パッドに隣接する、項目10に記載の回路。
(項目14)
上記第1の信号パッドは、上記回路と少なくとも1つの外部デバイスとの間で高論理状態と低論理状態とを切り替えるデジタル信号を送るように構成可能である、項目10に記載の回路。
(項目15)
上記モジュールはさらに、
上記回路と少なくとも1つの外部デバイスとの間でデジタル信号を送るように構成可能である第2の信号パッドと、
該第2の信号パッド間に交互配置される未使用パッドと
を備える、項目10に記載の回路。
(項目16)
モジュールを備える回路であって、該モジュールは、
上記回路と少なくとも1つの外部デバイスとの間で信号を送るように構成可能である、第1の信号パッドと、
該回路が第1のパッケージ型内に収納されるときに、該回路と少なくとも1つの外部デバイスとの間で信号を駆動するように構成されないバッファに連結される未使用パッドとを備え、該未使用パッドに連結されるバッファは、該回路が第2のパッケージ型内に収納されるときに、該回路と少なくとも1つの外部デバイスとの間で信号を駆動するように構成される、回路。
(項目17)
上記第1のパッケージ型は、ワイヤボンドパッケージであり、上記第2のパッケージ型は、フリップチップパッケージである、項目16に記載の回路。
(項目18)
上記未使用パッドは、上記第1の信号パッド間に交互配置され、該第1の信号パッドは、可変信号を送る、項目16に記載の回路。
(項目19)
上記第1の信号パッドおよび上記未使用パッドは、パッドの第1の列内にあり、上記モジュールはさらに、
上記回路と少なくとも1つの外部デバイスとの間でデジタル信号を送るように構成可能である第2の信号パッドと、
少なくとも1つの外部デバイスと該回路との間で実質的に一定の電圧を送る、電圧パッドであって、該第2の信号パッドは、パッドの第2の列内の上記電圧パッド間に交互配置される、電圧パッドと
を備える、項目16に記載の回路。
(項目20)
回路上のパッドを通して送られる信号の信号対雑音比を増加させる方法であって、
該回路上に信号パッドを形成することであって、該信号パッドは、該回路と少なくとも1つの外部デバイスとの間で信号を送るように構成可能である、ことと、
該回路上に未使用パッドを形成することであって、該未使用パッドは、該未使用パッドのそれぞれが、該信号パッドのうちの少なくとも2つに隣接するように、該信号パッド間に交互配置される、ことと
を含む、方法。
(項目21)
上記信号パッドは、上記回路と少なくとも1つの外部デバイスとの間でデジタル信号を送るように構成可能である、項目20に記載の方法。
(項目22)
上記信号パッドのうちの少なくとも2つは、相互に隣接して形成される、項目20に記載の方法。
Claims (22)
- 回路であって、該回路は、
該回路と少なくとも1つの外部デバイスとの間で第1の信号を送るように構成可能である複数の第1の信号パッドと、
該複数の第1の信号パッド間に交互配置される複数の未使用パッドと、
複数の第1のバッファと
を備え、該複数の未使用パッドのそれぞれは、該複数の第1のバッファのうちの少なくとも1つに連結され、該複数の第1のバッファは、該複数の未使用パッドのいずれかを通して第2の信号を送ることなしに、かつ、該複数の第1の信号パッドのいずれかを通して該第2の信号を送ることなしに、該回路と少なくとも1つの外部デバイスとの間で該第2の信号を駆動するように動作可能である、回路。 - 前記複数の第1の信号パッドは、前記回路と少なくとも1つの外部デバイスとの間で高論理状態と低論理状態とを切り替えるデジタル信号を送るように構成可能である、請求項1に記載の回路。
- 前記複数の第1の信号パッドのうちの少なくとも1つは、前記複数の未使用パッドのうちの2つに隣接する、請求項1に記載の回路。
- 前記複数の第1の信号パッドは、前記回路内でグループ化される2つの差動パッドを備え、該回路は、該複数の第1の信号パッドのうちの少なくとも4つと、前記複数の未使用パッドのうちの少なくとも3つとを備える、請求項1に記載の回路。
- 前記複数の第1の信号パッドに連結される複数の入力バッファと、
該複数の第1の信号パッドに連結される複数の出力バッファと
をさらに備える、請求項1に記載の回路。 - 前記複数の第1のバッファは、前記回路がフリップチップパッケージ内に収納されるときに、はんだバンプを通して、前記回路と少なくとも1つの外部デバイスとの間で前記第2の信号を駆動するように構成され、前記複数の未使用パッドに連結された該複数の第1のバッファは、該回路がワイヤボンドパッケージ内に収納されるときに、該回路と少なくとも1つの外部デバイスとの間で信号を駆動するように構成されない、請求項1に記載の回路。
- 前記回路は、
該回路と少なくとも1つの外部デバイスとの間で電圧信号を送るように構成可能である複数の電圧パッドであって、該電圧信号は、実質的に一定の電圧で維持される、複数の電圧パッドと、
該回路と少なくとも1つの外部デバイスとの間でデジタル信号を送るように構成可能である複数の第2の信号パッドであって、該複数の第2の信号パッドは、該複数の電圧パッド間に交互配置される、複数の第2の信号パッドと
をさらに備える、請求項1に記載の回路。 - 前記回路は、集積回路であり、前記複数の第1の信号パッドおよび前記複数の未使用パッドは、該集積回路上に配置された導電性材料を含み、該複数の未使用パッドのそれぞれと、該複数の第1の信号パッドのそれぞれとは、該集積回路の表面上の接点である、請求項1に記載の回路。
- 前記複数の第1の信号パッドは、前記回路と外部メモリデバイスとの間で、データ信号および少なくとも1つのデータストローブ信号を送るように構成される、請求項1に記載の回路。
- 回路であって、該回路は、
該回路と少なくとも1つの外部デバイスとの間で可変信号を送るように構成可能である複数の第1の信号パッドと、
少なくとも1つの外部デバイスと該回路との間で実質的に一定の電圧を送るように構成可能である複数の電圧パッドであって、該複数の第1の信号パッドは、該複数の電圧パッド間に交互配置される、複数の電圧パッドと
を備える、回路。 - 前記複数の電圧パッドは、少なくとも1つの外部デバイスと前記回路との間で、少なくとも1つの接地電圧および少なくとも1つの供給電圧を送る、請求項10に記載の回路。
- 供給電圧を送る前記複数の電圧パッドのうちの第1の電圧パッドは、少なくとも1つの外部デバイスと前記回路との間で接地電圧を送る該複数の電圧パッドのうちの第2の電圧パッドに隣接し、前記複数の第1の信号パッドのそれぞれは、該複数の電圧パッドのうちの少なくとも2つに隣接する、請求項10に記載の回路。
- 前記複数の電圧パッドは、第1の供給電圧パッドと、第1の接地電圧パッドと、第2の供給電圧パッドと、第2の接地電圧パッドとを備え、該第1の供給電圧パッドは、前記複数の第1の信号パッドのうちの第1の信号パッドと該第1の接地電圧パッドとに隣接し、該第1の接地電圧パッドは、該複数の第1の信号パッドのうちの第2の信号パッドに隣接し、該第2の供給電圧パッドは、該複数の第1の信号パッドのうちの該第2の信号パッドと該第2の接地電圧パッドとに隣接し、該第2の接地電圧パッドは、該複数の第1の信号パッドのうちの第3の信号パッドに隣接する、請求項10に記載の回路。
- 前記複数の第1の信号パッドは、前記回路と少なくとも1つの外部デバイスとの間で高論理状態と低論理状態とを切り替えるデジタル信号を送るように構成可能である、請求項10に記載の回路。
- 前記回路は、
該回路と少なくとも1つの外部デバイスとの間で第2の信号を送るように構成可能である複数の第2の信号パッドと、
該複数の第2の信号パッド間に交互配置される複数の未使用パッドと、
複数のバッファと
をさらに備え、該複数の未使用パッドのそれぞれは、該複数のバッファのうちの少なくとも1つに連結され、該複数のバッファは、該複数の未使用パッドのいずれかを通して第3の信号を送ることなしに、かつ、該複数の第2の信号パッドのいずれかを通して該第3の信号を送ることなしに、該回路と少なくとも1つの外部デバイスとの間で該第3の信号を駆動するように動作可能である、請求項10に記載の回路。 - 回路であって、該回路は、
該回路と少なくとも1つの外部デバイスとの間で第1の信号を送るように構成可能である複数の第1の信号パッドと、
該回路が第1のパッケージ型内に収納されるときに、該回路と少なくとも1つの外部デバイスとの間で信号を駆動するように構成されない複数のバッファに連結される複数の未使用パッドと
を備え、該複数の未使用パッドに連結される複数のバッファは、該回路が第2のパッケージ型内に収納されるときに、該回路と少なくとも1つの外部デバイスとの間で第2の信号を駆動するように構成される、回路。 - 前記第1のパッケージ型は、ワイヤボンドパッケージであり、前記第2のパッケージ型は、フリップチップパッケージであり、前記複数のバッファは、前記複数の未使用パッドのいずれかを通して第2の信号を送ることなしに、かつ、該複数の第1の信号パッドのいずれかを通して該第2の信号を送ることなしに、はんだバンプを通してフリップチップモードで、該回路と少なくとも1つの外部デバイスとの間で該第2の信号を駆動するように動作可能である、請求項16に記載の回路。
- 前記複数の未使用パッドは、前記複数の第1の信号パッド間に交互配置され、該複数の第1の信号パッドは、可変信号を送る、請求項16に記載の回路。
- 前記複数の第1の信号パッドおよび前記複数の未使用パッドは、パッドの第1の列内にあり、前記回路は、
該回路と少なくとも1つの外部デバイスとの間でデジタル信号を送るように構成可能である複数の第2の信号パッドと、
少なくとも1つの外部デバイスと該回路との間で実質的に一定の電圧を送る複数の電圧パッドであって、該複数の第2の信号パッドは、パッドの第2の列内の該複数の電圧パッド間に交互配置される、複数の電圧パッドと
をさらに備える、請求項16に記載の回路。 - 回路上の複数のパッドを通して送られる信号の信号対雑音比を増加させる方法であって、該方法は、
該回路上に複数の信号パッドを形成することであって、該複数の信号パッドは、該回路と少なくとも1つの外部デバイスとの間で第1の信号を送るように構成可能である、ことと、
該回路上に複数の未使用パッドを形成することであって、該複数の未使用パッドは、該複数の信号パッド間に交互配置される、ことと、
該回路上に複数のバッファを形成することであって、該複数の未使用パッドのそれぞれは、該複数のバッファのうちの少なくとも1つに連結され、該複数のバッファは、該複数の未使用パッドのいずれかを通して第2の信号を送ることなしに、かつ、該複数の信号パッドのいずれかを通して該第2の信号を送ることなしに、該回路と少なくとも1つの外部デバイスとの間で該第2の信号を駆動するように動作可能である、ことと
を含む、方法。 - 前記複数の信号パッドは、前記回路と少なくとも1つの外部デバイスとの間でデジタル信号を送るように構成可能である、請求項20に記載の方法。
- 前記複数の信号パッドのうちの少なくとも2つは、相互に隣接して形成され、前記複数の未使用パッドのそれぞれは、該複数の信号パッドのうちの少なくとも2つに隣接する、請求項20に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/172,247 US8138787B2 (en) | 2008-07-13 | 2008-07-13 | Apparatus and method for input/output module that optimizes frequency performance in a circuit |
US12/172,247 | 2008-07-13 | ||
PCT/US2009/049822 WO2010008971A2 (en) | 2008-07-13 | 2009-07-07 | Apparatus and method for input/output module that optimizes frequency performance in a circuit |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011528196A JP2011528196A (ja) | 2011-11-10 |
JP2011528196A5 true JP2011528196A5 (ja) | 2012-08-02 |
JP5566381B2 JP5566381B2 (ja) | 2014-08-06 |
Family
ID=41504357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011517524A Expired - Fee Related JP5566381B2 (ja) | 2008-07-13 | 2009-07-07 | 回路における周波数性能を最適化する入力/出力モジュールのための装置および方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8138787B2 (ja) |
EP (1) | EP2311190A4 (ja) |
JP (1) | JP5566381B2 (ja) |
CN (1) | CN102089974B (ja) |
WO (1) | WO2010008971A2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB201205427D0 (en) * | 2012-03-28 | 2012-05-09 | Yota Devices Ipr Ltd | Display device and connector |
KR20150026644A (ko) * | 2013-09-03 | 2015-03-11 | 에스케이하이닉스 주식회사 | 반도체칩, 반도체칩 패키지 및 이를 포함하는 반도체시스템 |
US9503155B2 (en) * | 2015-04-09 | 2016-11-22 | Nxp B.V. | Tuning asymmetry of a differential digital interface to cancel magnetic coupling |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1992011701A2 (en) * | 1990-12-18 | 1992-07-09 | Vlsi Technology Inc. | Reduction of noise on power and ground inputs to an integrated circuit |
JPH07182859A (ja) * | 1993-12-21 | 1995-07-21 | Toshiba Corp | 半導体集積回路装置 |
US5406607A (en) * | 1994-02-24 | 1995-04-11 | Convex Computer Corporation | Apparatus, systems and methods for addressing electronic memories |
US5604710A (en) * | 1994-05-20 | 1997-02-18 | Mitsubishi Denki Kabushiki Kaisha | Arrangement of power supply and data input/output pads in semiconductor memory device |
US5847936A (en) * | 1997-06-20 | 1998-12-08 | Sun Microsystems, Inc. | Optimized routing scheme for an integrated circuit/printed circuit board |
JP3535797B2 (ja) * | 2000-03-10 | 2004-06-07 | 日本電信電話株式会社 | モノリシック集積回路の製造方法 |
US6603199B1 (en) * | 2000-11-28 | 2003-08-05 | National Semiconductor Corporation | Integrated circuit package having die with staggered bond pads and die pad assignment methodology for assembly of staggered die in single-tier ebga packages |
US6591410B1 (en) * | 2000-12-28 | 2003-07-08 | Lsi Logic Corporation | Six-to-one signal/power ratio bump and trace pattern for flip chip design |
JP3929289B2 (ja) * | 2001-11-12 | 2007-06-13 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2003229448A (ja) * | 2002-01-31 | 2003-08-15 | Kinseki Ltd | 半導体素子の電極構造とそれを用いた圧電発振器 |
JP2003338175A (ja) * | 2002-05-20 | 2003-11-28 | Mitsubishi Electric Corp | 半導体回路装置 |
US6972464B2 (en) * | 2002-10-08 | 2005-12-06 | Great Wall Semiconductor Corporation | Power MOSFET |
TWI265600B (en) * | 2002-11-18 | 2006-11-01 | Hynix Semiconductor Inc | Semiconductor device and method for fabricating the same |
US6998719B2 (en) * | 2003-07-30 | 2006-02-14 | Telairity Semiconductor, Inc. | Power grid layout techniques on integrated circuits |
US7091614B2 (en) * | 2004-11-05 | 2006-08-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit design for routing an electrical connection |
US7200021B2 (en) * | 2004-12-10 | 2007-04-03 | Infineon Technologies Ag | Stacked DRAM memory chip for a dual inline memory module (DIMM) |
JP4693428B2 (ja) * | 2005-01-27 | 2011-06-01 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US7405473B1 (en) * | 2005-11-23 | 2008-07-29 | Altera Corporation | Techniques for optimizing electrical performance and layout efficiency in connectors with via placement and routing |
EP2140741B1 (en) * | 2007-04-20 | 2013-02-27 | Telefonaktiebolaget LM Ericsson (publ) | A printed board assembly and a method |
-
2008
- 2008-07-13 US US12/172,247 patent/US8138787B2/en active Active
-
2009
- 2009-07-07 WO PCT/US2009/049822 patent/WO2010008971A2/en active Application Filing
- 2009-07-07 JP JP2011517524A patent/JP5566381B2/ja not_active Expired - Fee Related
- 2009-07-07 EP EP09798573A patent/EP2311190A4/en not_active Withdrawn
- 2009-07-07 CN CN200980127282.9A patent/CN102089974B/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10114775B2 (en) | Stacked semiconductor device assembly in computer system | |
JP5280880B2 (ja) | 半導体集積回路装置 | |
US8237289B2 (en) | System in package device | |
KR101145312B1 (ko) | 반도체 집적회로 | |
JP2014123736A5 (ja) | ||
JP2005203776A (ja) | マルチチップパッケージ、これに使われる半導体装置及びその製造方法 | |
JP4858692B2 (ja) | チップ積層型半導体装置 | |
TW200952145A (en) | Structure and method for coupling signals to and/or from stacked semiconductor dies | |
WO2008005586A3 (en) | Flipped, stacked-chip ic packaging for high bandwidth data transfer buses | |
CN104851863B (zh) | 一种集成电路、引线键合封装芯片及倒装封装芯片 | |
WO2006051527A3 (en) | Integrated circuit die with logically equivalent bonding pads | |
US9466593B2 (en) | Stack semiconductor package | |
JP2011528196A5 (ja) | ||
US9391110B2 (en) | Wafer on wafer stack method of forming and method of using the same | |
US9224682B2 (en) | Semiconductor device | |
JP5566381B2 (ja) | 回路における周波数性能を最適化する入力/出力モジュールのための装置および方法 | |
JP4580004B2 (ja) | 半導体装置 | |
TWI262564B (en) | Multi-functional chip construction | |
CN108376549B (zh) | 半导体器件 | |
US9418873B2 (en) | Integrated circuit with on-die decoupling capacitors | |
KR20110133945A (ko) | 스택 패키지 및 그의 제조 방법 | |
CN109979892A (zh) | Esop8双基岛封装框架 | |
JP2008187049A (ja) | システムインパッケージ装置 | |
JP2014027145A (ja) | 半導体装置 | |
US9679871B1 (en) | Multi-access memory system and a method to manufacture the system |