CN105280210B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN105280210B
CN105280210B CN201410843146.2A CN201410843146A CN105280210B CN 105280210 B CN105280210 B CN 105280210B CN 201410843146 A CN201410843146 A CN 201410843146A CN 105280210 B CN105280210 B CN 105280210B
Authority
CN
China
Prior art keywords
group
data
soldered ball
semiconductor chip
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410843146.2A
Other languages
English (en)
Other versions
CN105280210A (zh
Inventor
郑湖炖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105280210A publication Critical patent/CN105280210A/zh
Application granted granted Critical
Publication of CN105280210B publication Critical patent/CN105280210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06506Wire or wire-like electrical connections between devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

本发明涉及一种半导体器件,其包括:封装接口,其包括设置在其第一侧上的N个第一组数据焊球、设置在其第二侧上的N个第二组数据焊球和设置在所述第一侧和所述第二侧之间的M个命令/地址焊球;第一半导体芯片,其在所述封装接口之上堆叠在所述第一侧上,并且包括2N个第一组数据焊盘和M个第一命令/地址焊盘;以及第二半导体芯片,其在所述封装接口之上堆叠在所述第二侧上,并且包括2N个第二组数据焊盘和M个第二命令/地址焊盘。

Description

半导体器件
相关申请的交叉引用
本申请要求与2014年6月16日提交的申请号为10-2014-0072890的韩国专利申请的优先权,该韩国专利申请以参阅方式全文并入本申请。
技术领域
本发明的示意性实施例涉及半导体设计技术,更具体地涉及包括多个半导体芯片的半导体器件的封装接口。
背景技术
正在开发一种垂直设置多个半导体芯片的多芯片封装以满足在电子/信息电器中对多功能、高速操作和大容量存储的需求,并且通过提高存储模块的封装密度使电子/信息器件小型化。
发明内容
本发明的示意性实施例涉及一种将两个半导体芯片设置在一个封装接口上的半导体器件。
根据本发明的一个实施例,一种半导体器件包括:封装接口,其包括设置在其第一侧上的N个第一组数据焊球、设置在其第二侧上的N个第二组数据焊球和设置在所述第一侧和所述第二侧之间的M个命令/地址焊球;第一半导体芯片,其在所述封装接口之上堆叠在所述第一侧上,并且包括2N个第一组数据焊盘和M个第一命令/地址焊盘;和第二半导体芯片,其在所述封装接口之上堆叠在所述第二侧上,并且包括2N个第二组数据焊盘和M个第二命令/地址焊盘,其中M个所述第一命令/地址焊盘和M个所述第二命令/地址焊盘与M个所述命令/地址焊球共同联接,其中2N个所述第一组数据焊盘的一半与N个所述第一组数据焊球联接,并且其中2N个所述第二组数据焊盘的一半与N个所述第二组数据焊球联接。
通过使用与N个所述第一组数据焊球联接的2N个所述第一组数据焊盘的所述一半,所述第一半导体芯片可以以N位带宽操作。
通过使用与N个所述第二组数据焊球联接的2N个所述第二组数据焊盘的所述一半,所述第二半导体芯片可以以N位带宽操作。
通过响应于同时启用所述第一半导体芯片和所述第二半导体芯片而使用N个所述第一组数据焊球和N个所述第二组数据焊球,所述封装接口可以以2N位带宽操作。
所述第一侧可以是所述封装接口的左侧。所述第二侧可以是所述封装接口的右侧。所述第二半导体芯片可以靠近所述第一半导体芯片水平地设置。
所述第一侧可以是所述封装接口的右侧。所述第二侧可以是所述封装接口的左侧。所述第二半导体芯片可以靠近所述第一半导体芯片水平地设置。
所述第一半导体芯片可以还包括第一ZQ焊盘。所述第二半导体芯片可以还包括第二ZQ焊盘。所述封装接口可以还包括ZQ焊球,并且其中所述第一ZQ焊盘和所述第二ZQ焊盘共同地联接所述ZQ焊球联接。
所述第一半导体芯片可以还包括第一ZQ焊盘。所述第二半导体芯片可以还包括第二ZQ焊盘。所述封装接口可以还包括ZQ焊球和虚拟焊球,并且其中所述第一ZQ焊盘与所述ZQ焊球联接,并且所述第二ZQ焊盘与所述虚拟焊球联接。
N个所述第一组数据焊球可以分成N个所述第一组数据焊球的设置在所述封装接口的第一侧的第一区域中的一半和N个所述第一组数据焊球的设置在所述封装接口的第一侧的第二区域中的另一半。N个所述第二组数据焊球可以分成N个所述第二组数据焊球的设置在所述封装接口的第二侧的第一区域中的一半和N个所述第二组数据焊球的设置在所述封装接口的第二侧的第二区域中的另一半。2N个所述第一组数据焊盘可以分成2N个所述第一组数据焊盘的设置在所述第一半导体芯片的第一区域中的一半和2N个所述第一组数据焊盘的设置在所述第一半导体芯片的第二区域中的另一半。2N个所述第二组数据焊盘可以分成2N个所述第二组数据焊盘的设置在所述第二半导体芯片的第一区域中的一半和2N个所述第二组数据焊盘的设置在所述第二半导体芯片的第二区域中的另一半。在2N个所述第一组数据焊盘的所述一半当中的2N个所述第一组数据焊盘的四分之一可以与N个所述第一组数据焊球的所述一半联接。在2N个所述第一组数据焊盘的所述另一半当中的2N个所述第一组数据焊盘的四分之一可以与N个所述第一组数据焊球的所述另一半联接。在2N个所述第二组数据焊盘的所述一半当中的2N个所述第二组数据焊盘的四分之一可以与N个所述第二组数据焊球的所述一半联接。在2N个所述第二组数据焊盘的所述另一半当中的2N个所述第二组数据焊盘的四分之一可以与N个所述第二组数据焊球的所述另一半联接。
所述封装接口可以还包括设置在所述第一侧的所述第一区域中的第一组数据时钟焊球,和设置在所述第二侧的所述第一区域中的第二组数据时钟焊球。所述半导体器件可以还包括:第一线路,其联接所述第一半导体芯片的相对不靠近所述第一组数据时钟焊球的所述第二区域;第二线路,其联接所述第一半导体芯片的相对靠近所述第一组数据时钟焊球的所述第一区域,并且是具有和所述第一线路相同长度的迂回线路;第三线路,其联接所述第二半导体芯片的相对不靠近所述第二组数据时钟焊球的所述第二区域;和第四线路,其联接所述第二半导体芯片相对靠近所述第二组数据时钟焊球的所述第一区域,并且是具有和所述第三线路相同长度的迂回线路。
根据本发明的另一实施例,一种半导体器件包括:封装接口,其包括设置在第一侧的第一区域中的N个第一组数据焊球的一半,设置在所述第一侧的第二区域中的N个所述第一组数据焊球的另一半,设置在第二侧的第一区域中的N个所述第二组数据焊球的一半,设置在所述第二侧的第二区域中的N个所述第二组数据焊球的另一半,和设置在所述第一侧和所述第二侧之间的中间区域中的M个命令/地址焊球;第一半导体芯片,其在所述封装接口之上堆叠并且与所述第一侧的所述第一区域、所述第一侧的所述第二区域和所述中间区域的一部分重叠,并且包括2N个第一组数据焊盘和M个第一命令/地址焊盘;和第二半导体芯片,其在所述封装接口之上堆叠并且与所述第二侧的所述第一区域、所述第二侧的所述第二区域和所述中间区域的其它部分重叠,并且包括2N个第二组数据焊盘和M个第二命令/地址焊盘,其中M个所述第一命令/地址焊盘和M个所述第二命令/地址焊盘与M个所述地址/命令焊球共同联接,其中与所述第一侧的所述第一区域重叠的2N个所述第一组数据焊盘的四分之一与N个所述第一组数据焊球的一半联接,其中与所述第一侧的所述第二区域重叠的2N个所述第一组数据焊盘的另外四分之一与N个所述第一组数据焊球的所述另一半联接,其中与所述第二侧的所述第一区域重叠的2N个所述第二组数据焊盘的四分之一与N个所述第二组数据焊球的一半联接,并且其中与所述第二侧的所述第二区域重叠的2N个所述第二组数据焊盘的另外四分之一与N个所述第二组数据焊球的所述另一半联接。
通过使用与N个所述第一组数据焊球的所述一半和N个所述第一组数据焊球的所述另一半联接的2N个所述第一组数据焊盘的所述一半,所述第一半导体芯片可以以N位带宽操作。
通过使用与N个所述第二组数据焊球的所述一半和N个所述第二组数据焊球的所述另一半联接的2N个所述第二组数据焊盘的所述一半,所述第二半导体芯片可以以N位带宽操作。
通过响应于同时启用所述第一半导体芯片和所述第二半导体芯片使用N个所述第一组数据焊球的所述一半、N个所述第一组数据焊球的所述另一半、N个所述第二组数据焊球的所述一半和N个所述第二组数据焊球的所述另一半,所述封装接口可以以2N位带宽操作。
所述第一侧可以是所述封装接口的左侧。所述第二侧可以是所述封装接口的右侧。
所述第一侧可以是所述封装接口的右侧。所述第二侧可以是所述封装接口的左侧。
所述第一半导体芯片可以还包括第一ZQ焊盘。所述第二半导体芯片可以还包括第二ZQ焊盘。所述封装接口可以还包括ZQ焊球,并且其中所述第一ZQ焊盘和所述第二ZQ焊盘共同联接所述ZQ焊球联接。
所述第一半导体芯片可以还包括第一ZQ焊盘。所述第二半导体芯片可以还包括第二ZQ焊盘。所述封装接口可以还包括ZQ焊球和虚拟焊球,并且其中所述第一ZQ焊盘与所述ZQ焊球联接,并且所述第二ZQ焊盘与所述虚拟焊球联接。
2N个所述第一组数据焊盘可以分成2N个所述第一组数据焊盘的设置在所述第一半导体芯片的第一区域中的一半和2N个所述第一组数据焊盘的设置在所述第一半导体芯片的第二区域中的另一半。2N个第二组数据焊盘可以分成2N个所述第二组数据焊盘的设置在所述第二半导体芯片的第一区域中的一半和2N个所述第二组数据焊盘的设置在所述第二半导体芯片的第二区域中的另一半。在2N个所述第一组数据焊盘的所述一半当中的2N个所述第一数据焊盘的四分之一可以与N个所述第一组数据焊球的所述一半联接。在2N个所述第一组数据焊盘的所述另一半当中的2N个所述第一数据焊盘的四分之一可以与N个所述第一组数据焊球的所述另一半联接。在2N个所述第二组数据焊盘的所述一半当中的2N个所述第二数据焊盘的四分之一可以与N个所述第二组数据焊球的所述一半联接。在2N个所述第二组数据焊盘的所述另一半当中的2N个所述第二数据焊盘的四分之一可以与N个所述第二组数据焊球的所述另一半联接。
所述封装接口可以还包括设置在所述第一侧的所述第一区域中的第一组数据时钟焊球,和设置在所述第二侧的所述第一区域中的第二组数据时钟焊球。所述半导体器件可以还包括:第一线路,其联接所述第一半导体芯片的相对不靠近所述第一组数据时钟焊球的所述第二区域;第二线路,其联接所述第一半导体芯片的相对靠近所述第一组数据时钟焊球的所述第一区域,并且是具有和所述第一线路相同长度的迂回线路;第三线路,其联接所述第二半导体芯片的相对不靠近所述第二组数据时钟焊球的所述第二区域;和第四线路,其联接所述第二半导体芯片的相对靠近所述第二组数据时钟焊球的所述第一区域,并且是具有和所述第三线路相同长度的迂回线路。
附图说明
图1说明堆叠在半导体器件的封装接口上的单个半导体芯片。
图2说明了平行堆叠在根据本发明实施例的半导体器件的封装接口上的两个半导体芯片。
图3说明了在图2中示出的半导体器件的阻抗校准。
图4说明了在图2中示出的半导体器件的数据时钟路径。
具体实施方式
下文将参照附图更详细地描述本发明的示意性实施例。提供这些实施例来使本文全面和完整,并且向本领域技术人员完整表达本发明的范围。
图1说明堆叠在半导体器件的封装接口上的一个半导体芯片。
参照图1,单个半导体芯片20堆叠在封装接口10上。
封装接口10包括设置在封装接口10的一侧(称为“一侧区域120和130”)的两个区域120和130中的N个第一组数据焊球DQ<0:7>和DQ<8:15>,设置在封装接口10的另一侧(称为“另一侧区域140和150”)的两个区域140和150中的N个第二组数据焊球DQ<16:23>和DQ<24:31>、以及设置在封装接口10的一侧上的区域120和130和封装接口10的另一侧上的区域140和150之间的中间区域100和110中的M个命令/地址焊球RAS#、CAS#、CS#和WE#/A<0:13>和BA<0:3>。
在封装接口10之上,半导体芯片20与一侧区域120和130、另一侧区域140和150以及中间区域100和110重叠地堆叠。半导体芯片20包括2N个数据焊盘BYTE0、BYTE1、BYTE2和BYTE3以及M个命令/地址焊盘CMD/ADD。2N个数据焊盘BYTE0、BYTE1、BYTE2和BYTE3被分成设置在半导体芯片20的第一区域220中的N个第一组数据焊盘BYTE0和BYTE1和设置在半导体芯片20的第二区域240中的N个第二组数据焊盘BYTE2和BYTE3。M个命令/地址焊盘CMD/ADD设置在半导体芯片20的第一区域220和第二区域240之间的中间区域200中。
由于在封装接口10之上半导体芯片20堆叠在中间区域100和110中,半导体芯片20的第一区域220靠近封装接口10的一侧区域120和130设置,并且半导体芯片20的第二区域240靠近封装接口10的另一侧区域140和150设置。
彼此靠近地设置的N个第一组数据焊球DQ<0:7>和DQ<8:15>和N个第一组数据焊盘BYTE0和BYTE1彼此联接。
彼此靠近地设置的N个第二组数据焊球DQ<16:23>和DQ<24:31>和N个第二组数据焊盘BYTE2和BYTE3彼此联接。
M个命令/地址焊球RAS#、CAS#、CS#和WE#/A<0:13>和BA<0:3>和M个命令/地址焊盘CMD/ADD彼此联接。
如上所述,当半导体芯片20堆叠在封装接口10上时,堆叠在封装接口10的中间区域100和110中的半导体芯片20使用所有2N个第一和第二组数据焊球DQ<0:7>、DQ<8:15>、DQ<16:23>和DQ<24:31>和M个命令/地址焊球RAS#、CAS#、CS#和WE#/A<0:13>和BA<0:3>。换句话说,半导体芯片20使用分别联接至2N个第一和第二组数据焊盘BYTE0、BYTE1、BYTE2和BYTE3的封装接口10的2N个第一和第二组数据焊球DQ<0:7>、DQ<8:15>、DQ<16:23>和DQ<24:31>。类似地,半导体芯片20使用分别联接至M个命令/地址焊盘CMD/ADD的封装接口10的M个命令/地址焊球RAS#、CAS#、CS#和WE#/A<0:13>和BA<0:3>。
图2说明了平行堆叠在根据本发明实施例的半导体器件的封装接口上的两个半导体芯片。
参照图2,第一半导体芯片30和第二半导体芯片40可以在半导体器件的封装接口10之上平行堆叠。
封装接口10可以包括设置在封装接口10的一侧(称为“一侧区域120和130”)上的两个区域120和130中的N个第一组数据焊球DQ<0:7>和DQ<8:15>、设置在封装接口10的另一侧(称为“另一侧区域140和150”)上的第二区域140和150中的N个第二组数据焊球DQ<16:23>和DQ<24:31>、以及设置在封装接口10的一侧上的区域120和130和在封装接口10的另一侧的区域140和150之间的中间区域100和110中的M个命令/地址焊球RAS#、CAS#、CS#和WE#/A<0:13>和BA<0:3>。N个第一组数据焊球DQ<0:7>和DQ<8:15>可以分成设置在封装接口10的一侧区域120和130的第一区域120中的N个第一组数据焊球的一半DQ<0:7>,和设置在封装接口10的一侧区域120和130的第二区域130中的N个第一组数据焊球的另一半DQ<8:15>。N个第二组数据焊球DQ<16:23>和DQ<24:31>可以被分成设置在封装接口10的另一侧区域140和150中的第一区域140中的N个第二组数据焊球的一半DQ<16:23>和设置在封装接口10的另一侧区域140和150的第二区域150中的N个第二组数据焊球的另一半DQ<24:31>。M个命令/地址焊球RAS#、CAS#、CS#和WE#/A<0:13>和BA<0:3>可以设置在封装接口10的一侧区域120和130的第一区域120和另一侧区域140和150的第一区域140之间的中间区域100中,和在封装接口10的一侧区域120和130的第二区域130和另一侧区域140和150的第二区域150之间的中间区域110中。
在图2中示出的封装接口10的结构可以与在图1中示出的封装接口10的结构完全相同。
在封装接口10之上,第一半导体芯片30可以堆叠在一侧区域120和130上。换句话说,第一半导体芯片30可以在封装接口10之上堆叠,并且可以与封装接口10的一侧区域120和130的第一区域120和第二区域130以及中间区域100和110的一部分重叠。第一半导体芯片30包括2N个第一组数据焊盘BYTE10、BYTE11、BYTE12和BYTE13和M个第一命令/地址焊盘CMD1/ADD1。2N个第一组数据焊盘BYTE10、BYTE11、BYTE12和BYTE13可以被分成设置在第一半导体芯片30的第一区域320中的2N个第一组数据焊盘的一半BYTE10和BYTE11和设置在第一半导体芯片30的第二区域340中的2N个第一组数据焊盘的另一半BYTE12和BYTE13。M个第一命令/地址焊盘CMD1/ADD1设置在第一半导体芯片30的第一区域320和第二区域340之间的中间区域300中。
在图2中示出的第一半导体芯片30的结构类似于在图1中示出的半导体芯片20的结构。由于在封装接口10之上,第一半导体芯片30堆叠在一侧区域120和130上,第一半导体芯片30的第一区域320靠近一侧区域120和130的第一区域120设置,并且第一半导体芯片30的第二区域340靠近一侧区域120和130的第二区域130设置。
第二半导体芯片40可以在封装接口10之上堆叠在另一侧区域140和150上。换句话说,第二半导体芯片40在封装接口10之上被堆叠,并且可以与另一侧区域140和150的第一区域140和第二区域150以及封装接口10的中间区域100和110的一部分重叠。第二半导体芯片40包括2N个第二组数据焊盘BYTE20、BYTE21、BYTE22和BYTE23和M个第二命令/地址焊盘CMD2/ADD2。2N个第二组数据焊盘BYTE20、BYTE21、BYTE22和BYTE23可以分成设置在第二半导体芯片40的第一区域420中的2N个第二组数据焊盘的一半BYTE20和BYTE21和设置在第二半导体芯片40的第二区域440中的2N个第二组数据焊盘的另一半BYTE22和BYTE23。M个第二命令/地址焊盘CMD2/ADD2设置在第二半导体芯片40的第一区域420和第二区域440之间的中间区域400中。
在图2中示出的第二半导体芯片40的结构与在图1中示出的半导体芯片20的结构类似。由于在封装接口10之上,第二半导体芯片40堆叠在另一侧区域140和150上,第二半导体芯片40的第一区域420靠近另一侧区域140和150的第一区域140设置,第二半导体芯片40的第二区域440靠近另一侧区域140和150的第二区域150设置。
包括在第一半导体芯片30中的M个第一命令/地址焊盘CMD1/ADD1和包括在第二半导体芯片40中的M个第二命令/地址焊盘CMD2/ADD2可以与包括在封装接口10中的M个命令/地址焊球RAS#、CAS#、CS#和WE#/A<0:13>和BA<0:3>共同地联接。
在包括在第一半导体芯片30中彼此靠近设置的2N个第一组数据焊盘BYTE10、BYTE11、BYTE12和BYTE13当中的N个第一组数据焊盘BYTE10和BYTE12可以与包括在封装接口10中的N个第一组数据焊球DQ<0:7>和DQ<8:15>联接。尽管它们彼此靠近设置,可以不使用包括在第一半导体芯片30中的2N个第一组数据焊盘BYTE10、BYTE11、BYTE12和BYTE13当中的2N个第一组数据焊盘的另一半BYTE11和BYTE13。这是因为在2N个第一组数据焊盘BYTE10、BYTE11、BYTE12和BYTE13当中,与封装接口10的一侧区域120和130的第一区域120重叠的N个第一组数据焊盘的一半可以被设置为与N个第一组数据焊球的一半DQ<0:7>联接,并且在2N个第一组数据焊盘BYTE10、BYTE11、BYTE12和BYTE13当中,与封装接口10的一侧区域120和130的第二区域130重叠的N个第一组数据焊盘的另一半BYTE12可以被设置为与N个第一组数据焊球的另一半DQ<8:15>联接。具体来说,在2N个第一组数据焊盘的一半BYTE10和BYTE11当中,2N个第一组数据焊盘的四分之一BYTE10和N个第一组数据焊球DQ<0:7>彼此联接,并且2N个第一组数据焊盘的另外四分之一BYTE11可以不与封装接口10联接。而且,在2N个第一组数据焊盘的另一半BYTE12和BYTE13当中,2N个第一数据焊盘的四分之一BYTE12与第二组数据焊球DQ<8:15>彼此联接,并且2N个第一组数据焊盘的另外四分之一BYTE13可以不与封装接口10联接。
总之,当包括2N个第一组数据焊盘BYTE10、BYTE11、BYTE12和BYTE13的第一半导体芯片30被应用于图1中示出的半导体芯片20堆叠在封装接口10上的结构时,半导体芯片20可以以2N位带宽操作,在该带宽2N位数据同时地输入/输出。
但是,由于在包括在半导体芯片30中的2N个第一组数据焊盘BYTE10、BYTE11、BYTE12和BYTE13当中,N个第一组数据焊盘BYTE10和BYTE12可以与包括在封装接口10中的N个第一组数据焊球DQ<0:7>和DQ<8:15>联接,并且另外N个第一组数据焊盘BYTE11和BYTE13可以不与在图2中示出的本发明的实施例的封装接口10联接,第一半导体芯片30可以以N位带宽操作,在该带宽N位数据同时输入/输出。
在包括在第二半导体芯片40中的2N个第二组数据焊盘BYTE20、BYTE21、BYTE22和BYTE23当中,彼此靠近地设置的N个第二组数据焊盘BYTE20和BYTE22可以与包括在封装接口10中的N个第二组数据焊球DQ<16:23>和DQ<24:31>联接。尽管它们彼此靠近地设置,可以不使用在包括在第二半导体芯片40中的2N个第二组数据焊盘BYTE20、BYTE21、BYTE22和BYTE23当中的2N个第二组数据焊盘中的另一半BYTE1和BYTE23。这是因为,在2N个第二组数据焊盘BYTE20、BYTE21、BYTE22和BYTE23当中的与封装接口10的另一侧区域140和150的第一区域140重叠的N个第二组数据焊盘的一半BYTE20可以被设置为与N个第二组数据焊球的一半DQ<16:23>联接,并且在2N个第二组数据焊盘BYTE20、BYTE21、BYTE22和BYTE23当中的与封装接口10的另一侧区域140和150的第二区域150重叠的N个第二组数据焊盘的另一半BYTE22可以被设置为与N个第二组数据焊球的另一半DQ<24:31>联接。具体来说,在2N个第二组数据焊盘的一半BYTE20和BYTE21当中,2N个第二组数据焊盘的四分之一BYTE20与N个第二组数据焊球的一半DQ<16:23>彼此联接,并且2N个第二组数据焊盘的另外四分之一BYTE21可以不与封装接口10联接。另外,在2N个第二组数据焊盘的另一半BYTE22和BYTE23当中,2N个第二组数据焊盘的四分之一BYTE22与N个第二组数据焊球的另一半DQ<24:31>彼此联接,并且2N个第二组数据焊盘的另外四分之一BYTE23可以不与封装接口10联接。
总之,当包括2N个第二组数据焊盘BYTE20、BYTE21、BYTE22和BYTE23的第二半导体芯片40被应用于图1中示出的半导体芯片20堆叠在封装接口10上的结构时,可以以2N位带宽操作半导体芯片20,在该带宽2N位数据被同时输入/输出。
但是,由于在包括在半导体芯片40中的2N个第二组数据焊盘BYTE20、BYTE21、BYTE22和BYTE23当中,N个第二组数据焊盘BYTE20和BYTE22可以与包括在封装接口10中的N个第二组数据焊球DQ<16:23>和DQ<24:31>联接,并且其它N个第二组数据焊盘BYTE21和BYTE23可以不与在图2所示的本发明的实施例中的封装接口10联接,第二半导体芯片40可以以N位带宽操作,在该带宽N位数据被同时输入/输出。
如上所示,根据本发明的实施例,第一半导体芯片30和第二半导体芯片40独立地以N位带宽操作。但是,第一和第二半导体芯片30和40可以被同时启用。在这种情况下,封装接口10可以以2N位带宽操作,在该带宽上,通过使用N个第一组数据焊球DQ<0:7>和DQ<8:15>和N个第二组数据焊球DQ<16:23>和DQ<24:31>,2N位数据被同时输入/输出。
换句话说,如图1所示的具有堆叠在其上的单个半导体芯片20的封装接口10以2N位带宽操作,在该带宽上2N位数据被同时输入/输出,类似地,根据本发明的实施例,如图2所示,具有平行堆叠在其上的第一和第二半导体芯片30和40的封装接口10可以以2N位带宽操作,在该带宽上2N位数据被同时输入/输出。
由于根据本发明的实施例在图2中示出的封装接口10的半导体芯片30和40共同使用命令/地址焊球RAS#、CAS#、CS#和WE#/A<0:13>和BA<0:3>,并且同时接收它们,两个半导体芯片30和40可以操作为单个半导体芯片。
因此,根据本发明的实施例在图2中示出的半导体器件和在图1中示出的半导体器件可以看似以完全相同的方式操作。但是,由于两个半导体芯片30和40在图2中所示的半导体器件的封装接口10之上平行堆叠,单个半导体芯片20堆叠在图1中所示的半导体器件的封装接口10之上,在图2中示出的半导体器件的封装接口10的存储容量可以比图1所示的半导体器件的封装接口10的存储容量大2倍。
在上述结构中,描述了第一半导体芯片30可以堆叠在封装接口10之上的一侧区域120和130上,并且第二半导体芯片40可以堆叠在封装接口10之上的另一侧区域140和150上。如图2所示,一侧区域120和130可以设置在封装接口10的左侧上,并且另一侧区域140和150可以设置在封装接口10的右侧上。
但是,在图2中示出的结构仅是一个实施例。根据器件设计,与附图所示不同,一侧区域120和130可以设置在封装接口10的右侧上,另一侧区域140和150可以设置在封装接口10的左侧上。
图3说明了在图2中示出的半导体器件的阻抗校准。
下面简要描述半导体器件需要阻抗校准的原因。
半导体器件被应用于各种电子器件,并且广泛应用于许多不同的领域。另外,由于电子器件以高速运行,可以减小在半导体器件之间交换的信号的摆动宽度从而使在信号传送过程中发生的延迟时间最短。由于信号的摆动宽度减小,噪音的影响增加,在半导体器件间由阻抗不匹配引起的信号的反射效应增强。由于工艺、电压和温度(PVT)变化发生阻抗不匹配,因此数据的高速传送被干扰,并且输出数据会发生畸变。
为了解决这些问题,终端电阻(On-Die Termination,ODT)电路被应用于需要高速运行的半导体器件,并且在输出器件之间的阻抗不匹配通过ODT电路解决。因此,ODT电路必须被实现以控制电阻,并且引入阻抗校准电路以通过例如ZQ焊盘的预定片来控制ODT电路的电阻。
虽然在图3中没有详细示出,在第一半导体芯片30内包括ODT电路、阻抗校准电路和第一ZQ焊盘。
类似地,尽管在图3中没有详细示出,在第二半导体芯片40内包括ODT电路、阻抗校准电路和第二ZQ焊盘。
如图3所示,在封装接口10中可以包括ZQ焊球ZQ。因此,包括在封装接口10中的ZQ焊球ZQ可以与包括在第一半导体芯片30中的第一ZQ焊盘和包括在第二半导体芯片40中的第二ZQ焊盘共同联接。
换句话说,在第一半导体芯片30上的阻抗校准操作和在第二半导体芯片40上的阻抗校准操作可以通过包括在封装接口10中的单个ZQ焊球ZQ控制。
同时,例如参照图1描述的封装接口10,可以为单个半导体芯片设计图3中示出的封装接口10。因此,如图3所示,单个ZQ焊球ZQ可以包括在封装接口10中。
为了使半导体芯片的阻抗校准效果最大化,如果在每一个半导体芯片中独立地包括用于阻抗校准的ZQ焊盘将是有益的。因此,包括在封装接口10中的可用的虚拟焊球NC和单个ZQ焊球ZQ可以用于阻抗校准。
例如,包括在封装接口10中的ZQ焊球ZQ可以与第一半导体芯片30的ZQ焊盘联接,并且包括在封装接口10中的虚拟焊球NC可以与第二半导体芯片40的ZQ焊盘联接。换句话说,在第一半导体芯片30上的阻抗校准操作可以通过包括在封装接口10中的单个ZQ焊球ZQ控制,并且在第二半导体芯片40上的阻抗校准操作可以通过包括在封装接口10中的单个虚拟焊球NC控制。
相反,包括在封装接口10中的ZQ焊球ZQ可以与第二半导体芯片40的ZQ焊盘联接,包括在封装接口10中的虚拟焊球NC可以与第一半导体芯片30的ZQ焊盘联接。换句话说,在第二半导体芯片40上的阻抗校准操作可以通过包括在封装接口10中的单个ZQ焊球ZQ被控制,并且在第一半导体芯片30上的阻抗校准操作可以通过包括在封装接口10中的单个虚拟焊球NC控制。
如上所述,当阻抗校准操作通过使用包括在封装接口10中的可用的虚拟焊球NC和ZQ焊球ZQ被控制时,比当在半导体芯片30和40上的阻抗校准操作通过单个ZQ焊球ZQ被共同控制可能需要更复杂的控制操作。
当在半导体芯片30和40上的阻抗校准操作可以通过包括在封装接口10中的单个ZQ焊球ZQ被共同控制时,应用于参照图1描述的半导体芯片20的传统阻抗校准操作可以被应用于半导体芯片30和40。
但是,当通过使用包括在封装接口10中的虚拟焊球NC和ZQ焊球ZQ控制阻抗校准操作时,应用于参照图1描述的半导体芯片20的传统阻抗校准操作可以被应用于联接至ZQ焊球ZQ的半导体芯片30,而且,单独的阻抗校准操作可以应用于联接至虚拟焊球NC的半导体芯片40。
由于通过ZQ焊球ZQ在半导体芯片30和40上的阻抗校准操作对于本领域技术人员是公知的,因此本文省略了关于其的详细说明。
图4说明了在图2中示出的半导体器件的数据时钟路径。
数据时钟是在半导体器件中输入/输出数据的基准。系统时钟是关于例如半导体器件的命令/地址的半导体器件操作的信号输入/输出的基准。
由于最近开发的半导体器件的数据通常以高速输入/输出,数据时钟的频率通常比系统时钟的频率高很多。
因此,稳定地传送数据时钟是重要的问题,因为即使在传送数据时钟的过程中发生很小的抖动或噪音,数据传送的可靠性也会显著地下降。
参照图4,封装接口10还包括设置在一侧区域120和130的第一区域120中的第一组数据时钟焊球WCK01和WCK01#和设置在另一侧区域140和150的第一区域140中的第二组数据时钟焊球WCK23和WCK23#。
通过第一组数据时钟焊球WCK01和WCK01#提供的数据时钟可以被共同传送至包括在第一半导体芯片30中的2N个第一组数据焊盘BYTE10、BYTE11、BYTE12和BYTE13。
具体来说,数据时钟必须被稳定地提供至在包括在第一半导体芯片30中的2N个第一组数据焊盘BYTE10、BYTE11、BYTE12和BYTE13中的直接联接封装接口10联接的2N个第一组数据焊盘的一半BYTE10和BYTE11当中的2N个第一组数据焊盘的四分之一BYTE10和2N个第一组数据焊盘当中的另一半BYTE12和BYTE13中的2N个第一组数据焊盘的四分之一BYTE12。
由于在2N个第一组数据焊盘的一半BYTE10和BYTE11当中的2N个第一组数据焊盘的四分之一BYTE10设置在第一半导体芯片30的第一区域320中,在2N个第一组数据焊盘的一半BYTE10和BYTE11当中的2N个第一组数据焊盘的四分之一BYTE10相对靠近封装接口10的一侧区域120和130的第一区域120,在该第一区域120中设置第一组数据时钟焊球WCK01和WCK01#。由于在2N个第一组数据焊盘的另一半BYTE12和BYTE13当中的2N个第一组数据焊盘的四分之一BYTE12设置在第一半导体芯片30的第二区域340中,在2N个第一组数据焊盘的另一半BYTE12和BYTE13当中的2N个第一组数据焊盘的四分之一BYTE12相对不靠近封装接口10的一侧区域120和130的第一区域120,在该第一区域120中设置第一组数据时钟焊球WCK01和WCK01#。
因此,将第一组数据时钟焊球WCK01和WCK01#联接至第一半导体芯片30的相对不靠近第一组数据时钟焊球WCK01和WCK01#的第二区域340的第一线路LINE1,和将第一组数据时钟焊球WCK01和WCK01#联接至第一半导体芯片30的相对靠近第一组数据时钟焊球WCK01和WCK01#的第一区域320的第二线路LINE2可以被设置为使得第一线路LINE1和第二线路LINE2的长度彼此相同。例如,如图4所示,第一线路LINE1将第一组数据时钟焊球WCK01和WCK01#沿直线联接至第二区域340,并且第二线路LINE2将第一组数据时钟焊球WCK01和WCK01#迂回联接至第一区域320,使得第一线路LINE1和第二线路LINE2的长度彼此相同。
类似地,通过第二组数据时钟焊球WCK23和WCK23#提供的数据时钟可以被共同传送至包括在第二半导体芯片40中的2N个第二组数据焊盘BYTE20、BYTE21、BYTE22和BYTE23。
具体来说,数据时钟必须被稳定地提供至包含在第二半导体芯片40中的2N个第二组数据焊盘BYTE20、BYTE21、BYTE22和BYTE23当中的直接与封装接口10联接的2N个第二组数据焊盘BYTE20和BYTE21当中的2N个第二组数据焊盘的四分之一BYTE20和2N个第二组数据焊盘的另一半BYTE22和BYTE23当中的2N个第二组数据焊盘的四分之一BYTE22。
由于在2N个第二组数据焊盘的一半BYTE20和BYTE21当中的2N个第二组数据焊盘的四分之一BYTE20设置在第二半导体芯片40的第一区域中,在2N个第二组数据焊盘的一半BYTE20和BYTE21当中的2N个第二组数据焊盘的四分之一BYTE20相对靠近封装接口10的另一侧区域140和150的第一区域140,在该第一区域140中设置第二组数据时钟焊球WCK23和WCK23#。由于在2N个第二组数据焊盘的另一半BYTE22和BYTE23当中的2N个第二组数据焊盘的四分之一BYTE22设置在第二半导体芯片40的第二区域440中,在2N个第二组数据焊盘的另一半BYTE22和BYTE23当中的2N个第二组数据焊盘的四分之一BYTE22相对不靠近封装接口10的另一侧区域140和150的第一区域140,在该第一区域140中设置第二组数据时钟焊球WCK23和WCK23#。
因此,当将数据时钟焊球WCK23和WCK23#联接至第二半导体芯片40的相对不靠近第二组数据时钟焊球WCK23和WCK23#的第二区域440的第三线路LINE3和将第二组数据时钟焊球WCK23和WCK23#联接至第二半导体芯片40的相对靠近第二组数据时钟焊球WCK23和WCK23#的第一区域420的第四线路LINE4可以被设置为使得第三线路LINE3和第四线路LINE4的长度彼此相同。例如,如图4所示,第三线路LINE3沿直线将第二组数据时钟焊球WCK23和WCK23#联接至第二区域440,第四线路LINE4将第二组数据时钟焊球WCK23和WCK23#迂回地联接至第一区域420使得第三线路LINE3和第四线路LINE4的长度彼此相同。
根据本发明的实施例,包括在封装接口10中的命令/地址焊球RAS#、CAS#、CS#和WE#/A<0:13>和BA<0:3>可以被两个半导体芯片共用,在两个半导体芯片30和40平行堆叠在典型地堆叠单个半导体芯片20的封装接口10之上之后,包括在封装接口10中的第一组和第二组数据焊球DQ<0:7>、DQ<8:15>、DQ<16:23>和DQ<24:31>可以针对两个半导体芯片30和40分别被分成DQ<0:7>和DQ<8:15>/DQ<16:23>和DQ<24:31>的两组。由于在数据输入/输出带宽减小一半时,半导体芯片30和40同时操作,所以在典型的数据输入/输出带宽保持不变时,两个半导体芯片30和40通过封装接口10可以一起操作为单个半导体芯片。
另外,对于单个半导体芯片20的操作控制也可以用于两个半导体芯片30和40。
总之,根据本发明的实施例,由于多个命令/地址焊球可以被两个半导体芯片共同使用,所以两个半导体芯片可以操作为单个半导体芯片,并且多个数据焊球可以针对两个半导体芯片被分成两半,所述两个半导体芯片平行堆叠在典型地堆叠单个半导体芯片的封装接口之上。
因此,封装接口的容量可以被翻倍而封装接口的尺寸和控制方法与传统封装接口相同。
尽管已经参照特定实施例描述了本发明,应注意,本发明的实施例是描述性的,而非限制性的。另外,应注意,在不偏离由随附权利要求书限定的本发明的范围的情况下,本发明可以由本领域技术人员通过替换、修改和变型并采用各种方式来实现。

Claims (20)

1.一种半导体器件,其包括:
封装接口,其包括设置在其第一侧上的N个第一组数据焊球、设置在其第二侧上的N个第二组数据焊球和设置在所述第一侧和所述第二侧之间的M个命令/地址焊球;
第一半导体芯片,其在所述封装接口之上堆叠在所述第一侧上,并且包括2N个第一组数据焊盘和M个第一命令/地址焊盘;以及
第二半导体芯片,其在所述封装接口之上堆叠在所述第二侧上,并且包括2N个第二组数据焊盘和M个第二命令/地址焊盘,
其中M个所述第一命令/地址焊盘和M个所述第二命令/地址焊盘与M个所述命令/地址焊球共同联接,
其中2N个所述第一组数据焊盘的一半与N个所述第一组数据焊球联接,并且
其中2N个所述第二组数据焊盘的一半与N个所述第二组数据焊球联接。
2.根据权利要求1所述的半导体器件,其中通过使用与N个所述第一组数据焊球联接的2N个所述第一组数据焊盘的所述一半,所述第一半导体芯片以N位带宽操作。
3.根据权利要求2所述的半导体器件,其中通过使用与N个所述第二组数据焊球联接的2N个所述第二组数据焊盘的所述一半,所述第二半导体芯片以N位带宽操作。
4.根据权利要求3所述的半导体器件,其中通过响应于同时启用所述第一半导体芯片和所述第二半导体芯片而使用N个所述第一组数据焊球和N个所述第二组数据焊球,所述封装接口以2N位带宽操作。
5.根据权利要求1所述的半导体器件,
其中所述第一侧是所述封装接口的左侧,
其中所述第二侧是所述封装接口的右侧,并且
其中所述第二半导体芯片靠近所述第一半导体芯片水平地设置。
6.根据权利要求1所述的半导体器件,
其中所述第一侧是所述封装接口的右侧,
其中所述第二侧是所述封装接口的左侧,并且
其中所述第二半导体芯片靠近所述第一半导体芯片水平地设置。
7.根据权利要求1所述的半导体器件,
其中所述第一半导体芯片还包括第一ZQ焊盘,
其中所述第二半导体芯片还包括第二ZQ焊盘,
其中所述封装接口还包括ZQ焊球,并且
其中所述第一ZQ焊盘和所述第二ZQ焊盘与所述ZQ焊球共同地联接。
8.根据权利要求1所述的半导体器件,
其中所述第一半导体芯片包括第一ZQ焊盘,
其中所述第二半导体芯片还包括第二ZQ焊盘,
其中所述封装接口还包括ZQ焊球和虚拟焊球,并且
其中所述第一ZQ焊盘与所述ZQ焊球联接,并且所述第二ZQ焊盘与所述虚拟焊球联接。
9.根据权利要求1所述的半导体器件,
其中N个所述第一组数据焊球分成N个所述第一组数据焊球的设置在所述封装接口的第一侧的第一区域中的一半,和N个所述第一组数据焊球的设置在所述封装接口的第一侧的第二区域中的另一半,
其中N个所述第二组数据焊球分成N个所述第二组数据焊球的设置在所述封装接口的第二侧的第一区域中的一半和N个所述第二组数据焊球的设置在所述封装接口的第二侧的第二区域中的另一半,
其中2N个所述第一组数据焊盘分成2N个所述第一组数据焊盘的设置在所述第一半导体芯片的第一区域中的一半和2N个所述第一组数据焊盘的设置在所述第一半导体芯片的第二区域中的另一半,
其中2N个所述第二组数据焊盘分成2N个所述第二组数据焊盘的设置在所述第二半导体芯片的第一区域中的一半和2N个所述第二组数据焊盘的设置在所述第二半导体芯片的第二区域中的另一半,
其中在2N个所述第一组数据焊盘的所述一半当中的2N个所述第一组数据焊盘的四分之一与N个所述第一组数据焊球的所述一半联接,
其中在2N个所述第一组数据焊盘的所述另一半当中的2N个所述第一组数据焊盘的四分之一与N个所述第一组数据焊球的所述另一半联接,
其中在2N个所述第二组数据焊盘的所述一半当中的2N个所述第二组数据焊盘的四分之一与N个所述第二组数据焊球的所述一半联接,并且
其中在2N个所述第二组数据焊盘的所述另一半当中的2N个所述第二组数据焊盘的四分之一与N个所述第二组数据焊球的所述另一半联接。
10.根据权利要求9所述的半导体器件,
其中所述封装接口还包括设置在所述第一侧的所述第一区域中的第一组数据时钟焊球,和设置在所述第二侧的所述第一区域中的第二组数据时钟焊球,并且
所述半导体器件还包括:
第一线路,其联接所述第一半导体芯片的相对不靠近所述第一组数据时钟焊球的所述第二区域;
第二线路,其联接所述第一半导体芯片的相对靠近所述第一组数据时钟焊球的所述第一区域,并且是具有和所述第一线路相同长度的迂回线路;
第三线路,其联接所述第二半导体芯片的相对不靠近所述第二组数据时钟焊球的所述第二区域;和
第四线路,其联接所述第二半导体芯片的相对靠近所述第二组数据时钟焊球的所述第一区域,并且是具有和所述第三线路相同长度的迂回线路。
11.一种半导体器件,其包括:
封装接口,其包括设置在第一侧的第一区域中的N个第一组数据焊球的一半,设置在所述第一侧的第二区域中的N个所述第一组数据焊球的另一半,设置在第二侧的第一区域中的N个第二组数据焊球的一半,设置在所述第二侧的第二区域中的N个所述第二组数据焊球的另一半,和设置在所述第一侧和所述第二侧之间的中间区域中的M个命令/地址焊球;
第一半导体芯片,其在所述封装接口之上堆叠并且与所述第一侧的所述第一区域、所述第一侧的所述第二区域和所述中间区域的一部分重叠,并且包括2N个第一组数据焊盘和M个第一命令/地址焊盘;以及
第二半导体芯片,其在所述封装接口之上堆叠并且与所述第二侧的所述第一区域、所述第二侧的所述第二区域和所述中间区域的其它部分重叠,并且包括2N个第二组数据焊盘和M个第二命令/地址焊盘,
其中M个所述第一命令/地址焊盘和M个所述第二命令/地址焊盘与M个所述命令/地址焊球共同联接,
其中与所述第一侧的所述第一区域重叠的2N个所述第一组数据焊盘的四分之一与N个所述第一组数据焊球的一半联接,
其中与所述第一侧的所述第二区域重叠的2N个所述第一组数据焊盘的另外四分之一与N个所述第一组数据焊球的所述另一半联接,
其中与所述第二侧的所述第一区域重叠的2N个所述第二组数据焊盘的四分之一与N个所述第二组数据焊球的一半联接,并且
其中与所述第二侧的所述第二区域重叠的2N个所述第二组数据焊盘的另外四分之一与N个所述第二组数据焊球的所述另一半联接。
12.根据权利要求11所述的半导体器件,其中通过使用与N个所述第一组数据焊球的所述一半和N个所述第一组数据焊球的所述另一半联接的2N个所述第一组数据焊盘的所述一半,所述第一半导体芯片以N位带宽操作。
13.根据权利要求12所述的半导体器件,其中通过使用与N个所述第二组数据焊球的所述一半和N个所述第二组数据焊球的所述另一半联接的2N个所述第二组数据焊盘的所述一半,所述第二半导体芯片以N位带宽操作。
14.根据权利要求13所述的半导体器件,其中通过响应于同时启用所述第一半导体芯片和所述第二半导体芯片而使用N个所述第一组数据焊球的所述一半、N个所述第一组数据焊球的所述另一半、N个所述第二组数据焊球的所述一半和N个所述第二组数据焊球的所述另一半,所述封装接口以2N位带宽操作。
15.根据权利要求11所述的半导体器件,
其中所述第一侧是所述封装接口的左侧,并且
其中所述第二侧是所述封装接口的右侧。
16.根据权利要求11所述的半导体器件,
其中所述第一侧是所述封装接口的右侧,
其中所述第二侧是所述封装接口的左侧。
17.根据权利要求11所述的半导体器件,
其中所述第一半导体芯片还包括第一ZQ焊盘,
其中所述第二半导体芯片还包括第二ZQ焊盘,
其中所述封装接口还包括ZQ焊球,并且
其中所述第一ZQ焊盘和所述第二ZQ焊盘与所述ZQ焊球共同联接。
18.根据权利要求11所述的半导体器件,
其中所述第一半导体芯片还包括第一ZQ焊盘,
其中所述第二半导体芯片还包括第二ZQ焊盘,
其中所述封装接口还包括ZQ焊球和虚拟焊球,并且
其中所述第一ZQ焊盘与所述ZQ焊球联接,并且所述第二ZQ焊盘与所述虚拟焊球联接。
19.根据权利要求11所述的半导体器件,
其中2N个所述第一组数据焊盘分成2N个所述第一组数据焊盘的设置在所述第一半导体芯片的第一区域中的一半和2N个所述第一组数据焊盘的设置在所述第一半导体芯片的第二区域中的另一半,
其中2N个第二组数据焊盘分成2N个所述第二组数据焊盘的设置在所述第二半导体芯片的第一区域中的一半和2N个所述第二组数据焊盘的设置在所述第二半导体芯片的第二区域中的另一半,
在2N个所述第一组数据焊盘的所述一半当中的2N个所述第一组数据焊盘的四分之一与N个所述第一组数据焊球的所述一半联接,
在2N个所述第一组数据焊盘的所述另一半当中的2N个所述第一组数据焊盘的四分之一与N个所述第一组数据焊球的所述另一半联接,
在2N个所述第二组数据焊盘的所述一半当中的2N个所述第二组数据焊盘的四分之一与N个所述第二组数据焊球的所述一半联接,
在2N个所述第二组数据焊盘的所述另一半当中的2N个所述第二组数据焊盘的四分之一与N个所述第二组数据焊球的所述另一半联接。
20.根据权利要求19所述的半导体器件,
其中所述封装接口还包括设置在所述第一侧的所述第一区域中的第一组数据时钟焊球,和设置在所述第二侧的所述第一区域中的第二组数据时钟焊球,并且
其中所述半导体器件还包括:
第一线路,其联接所述第一半导体芯片的相对不靠近所述第一组数据时钟焊球的所述第二区域;
第二线路,其联接所述第一半导体芯片的相对靠近所述第一组数据时钟焊球的所述第一区域,并且是具有和所述第一线路相同长度的迂回线路;
第三线路,其联接所述第二半导体芯片的相对不靠近所述第二组数据时钟焊球的所述第二区域;和
第四线路,其联接所述第二半导体芯片的相对靠近所述第二组数据时钟焊球的所述第一区域,并且是具有和所述第三线路相同长度的迂回线路。
CN201410843146.2A 2014-06-16 2014-12-30 半导体器件 Active CN105280210B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0072890 2014-06-16
KR1020140072890A KR20150144148A (ko) 2014-06-16 2014-06-16 반도체 장치

Publications (2)

Publication Number Publication Date
CN105280210A CN105280210A (zh) 2016-01-27
CN105280210B true CN105280210B (zh) 2019-06-07

Family

ID=54836809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410843146.2A Active CN105280210B (zh) 2014-06-16 2014-12-30 半导体器件

Country Status (3)

Country Link
US (1) US9825004B2 (zh)
KR (1) KR20150144148A (zh)
CN (1) CN105280210B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121873A (zh) * 2020-08-25 2022-03-01 美光科技公司 具有球栅阵列的设备和系统及相关微电子装置和装置封装

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412241A (zh) * 2011-11-17 2012-04-11 三星半导体(中国)研究开发有限公司 半导体芯片封装件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6622380B1 (en) * 2002-02-12 2003-09-23 Micron Technology, Inc. Methods for manufacturing microelectronic devices and methods for mounting microelectronic packages to circuit boards
KR20050063052A (ko) 2003-12-19 2005-06-28 매그나칩 반도체 유한회사 멀티칩 패키지 구조 및 그 제조방법
KR100910232B1 (ko) * 2008-01-02 2009-07-31 주식회사 하이닉스반도체 적층 웨이퍼 레벨 반도체 패키지 모듈
KR101003116B1 (ko) * 2008-08-08 2010-12-21 주식회사 하이닉스반도체 패드를 제어하는 반도체 메모리 장치 및 그 장치가 장착된 멀티칩 패키지
KR101044008B1 (ko) * 2008-10-08 2011-06-24 주식회사 하이닉스반도체 플랙시블 반도체 패키지 및 이의 제조 방법
KR101923535B1 (ko) * 2012-06-28 2018-12-03 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412241A (zh) * 2011-11-17 2012-04-11 三星半导体(中国)研究开发有限公司 半导体芯片封装件及其制造方法

Also Published As

Publication number Publication date
KR20150144148A (ko) 2015-12-24
CN105280210A (zh) 2016-01-27
US20150364447A1 (en) 2015-12-17
US9825004B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
TWI484345B (zh) 用於通訊之設備與系統及輸入板運算裝置
CN108133724A (zh) Zq校准方法和执行该方法的存储器器件
KR102047930B1 (ko) 임피던스 조정 기능을 갖는 적층형 반도체 회로
CN108573727A (zh) 半导体存储装置及其控制方法
US8917110B2 (en) Semiconductor package including multiple chips and memory system having the same
US8803597B2 (en) Semiconductor integraged circuit having compatible mode selection circuit
TWI391942B (zh) 晶片內建終端裝置及包含該晶片內建終端裝置的半導體記憶裝置
JP2011044224A (ja) 積層型デバイス構成のための近傍界結合を使用した高速ワイヤレス直列通信リンク
KR102605145B1 (ko) 복수의 채널로 동작하는 복수의 다이를 포함하는 반도체 장치
US9502384B2 (en) Semiconductor devices and semiconductor systems including the same
JP5771486B2 (ja) 半導体メモリチップ及びこれを用いるマルチチップパッケージ
CN105280210B (zh) 半导体器件
US20040036498A1 (en) Semiconductor integrated circuit having on-chip termination
US9356000B2 (en) Semiconductor integrated circuit and semiconductor system with the same
US7495975B2 (en) Memory system including on-die termination unit having inductor
TWM455257U (zh) 可重組態的高速記憶晶片模組和電子系統裝置
US10403331B2 (en) Semiconductor device having a floating option pad, and a method for manufacturing the same
KR101919145B1 (ko) 반도체모듈
TWI739956B (zh) 半導體裝置
US9600424B2 (en) Semiconductor chips, semiconductor chip packages including the same, and semiconductor systems including the same
US9418873B2 (en) Integrated circuit with on-die decoupling capacitors
TWI428926B (zh) 自我提供輸入參考電壓之系統構裝積體電路
US9318469B2 (en) Stack package and system-in-package including the same
CN103531251B (zh) 一种多芯片封装系统
CN102916915A (zh) 一种在堆叠芯片之间传输超高速信号的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant