CN101510186A - 集成电路 - Google Patents
集成电路 Download PDFInfo
- Publication number
- CN101510186A CN101510186A CNA2009101284828A CN200910128482A CN101510186A CN 101510186 A CN101510186 A CN 101510186A CN A2009101284828 A CNA2009101284828 A CN A2009101284828A CN 200910128482 A CN200910128482 A CN 200910128482A CN 101510186 A CN101510186 A CN 101510186A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- pin
- serial bus
- universal serial
- usb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
本发明提供一种集成电路，用以通过通用串行总线3.0插座对通用串行总线装置进行存取。集成电路包括多个接脚以及控制单元。多个接脚包括一第一群组，用以接收以及传送通用串行总线装置的第一差动对信号；一第二群组，用以接收来自通用串行总线装置的第二差动对信号；以及一第三群组，用以传送第三差动对信号至通用串行总线装置。第二群组设置于第一群组以及第三群组之间。控制单元控制上述多个接脚来接收或传送第一差动对信号、第二差动对信号或第三差动对信号。本发明通过将对应于同一USB接脚群组的不同接脚配置于相邻的位置内，可避免不同插座与不同控制单元的USB接脚群组之间的引线有交错干扰的情况发生。
Description
技术领域
本发明有关于一种集成电路，特别有关于一种具有通用串行总线3.0功能的集成电路。
背景技术
通用串行总线(Universal Serial Bus，USB)为连接外部设备的一种串行总线标准，其可支持热插拔(Hot plug)和即插即用(Plug and Play)等功能。
现今，USB2.0规格可提供低速、全速以及高速传输，其可分别支持最大1.5Mbps、12Mbps及480Mbps的数据量。然而，随着复杂功能的增加，电子产品需要更高速的USB传输速率，以便能更快速地从外部设备存取数据并执行相关的操作程序。
因此，USB实施论坛(USB Implementers Forum)制订了USB3.0的规格，其可同时提供超高速(Super Speed)以及非超高速(即USB2.0)的信息交换，其中超高速传输可支持最大5Gbps的数据量。
发明内容
本发明提供一种集成电路，用以通过一通用串行总线3.0插座对一通用串行总线装置进行存取。上述集成电路包括：多个接脚，通过多个引线耦接于上述通用串行总线3.0插座，包括：一第一群组，用以接收以及传送上述通用串行总线装置的一第一差动对信号，其中上述第一差动对信号是对应于上述通用串行总线装置的通用串行总线2.0的信号；一第二群组，用以接收来自上述通用串行总线装置的一第二差动对信号，其中上述第二差动对信号是对应于上述通用串行总线装置的通用串行总线3.0的信号；以及一第三群组，用以传送一第三差动对信号至上述通用串行总线装置，其中上述第三差动对信号是对应于上述通用串行总线装置的通用串行总线3.0的信号，其中上述第二群组设置于上述第一群组以及上述第三群组之间；以及一控制单元，用以控制上述接脚来接收或传送上述第一差动对信号、上述第二差动对信号或上述第三差动对信号。
再者，本发明提供一种集成电路，配置于一特定封装内，该集成电路用以通过多个通用串行总线3.0插座对多个通用串行总线装置进行存取。上述集成电路包括：多个接脚群组，其中每一接脚群组设置于上述特定封装的不同侧并耦接于对应的上述通用串行总线3.0插座，其中上述每一接脚群组包括：一第一子群组，用以接收以及传送上述通用串行总线装置的一第一差动对(differential pair)信号；一第二子群组，用以接收来自于上述通用串行总线装置的一第二差动对信号；以及一第三子群组，用以传送一第三差动对信号至上述通用串行总线装置，其中上述第二子群组设置于上述第一子群组以及上述第三子群组之间；以及多个控制单元，其中每一控制单元控制对应的上述接脚群组来接收或传送对应的上述第一差动对信号、上述第二差动对信号或上述第三差动对信号。
本发明通过将对应于同一USB接脚群组的不同接脚配置于相邻的位置内，可避免不同插座与不同控制单元的USB接脚群组之间的引线有交错干扰的情况发生。
附图说明
图1A是显示USB3.0的标准规格-A的插座；
图1B是显示USB3.0的标准规格-B的插座；
图1C是显示USB3.0的微规格-B的插座；
图1D是显示USB3.0的微规格-AB的插座；
图2A是显示标准规格-A以及标准规格-B的接脚图；
图2B是显示微规格-B以及微规格-AB的接脚图；
图3A是显示根据本发明一实施例所述的集成电路与标准规格-A的插座的电路图；
图3B至图3D是分别显示根据本发明另一实施例所述的集成电路与标准规格-A的插座的电路图；
图4是显示根据本发明实施例所述的集成电路与标准规格-B的插座的电路图；
图5是显示根据本发明实施例所述的集成电路与微规格-B的插座的电路图；
图6是显示根据本发明实施例所述的集成电路与微规格-AB的插座的电路图；
图7是显示根据本发明一实施例所述的集成电路与多个USB3.0插座的电路图；以及
图8是显示根据本发明另一实施例所述的集成电路与多个USB3.0插座的电路图。
具体实施方式
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：
实施例：
图1A至图1D显示USB3.0的不同规格的插座(receptacle)。图1A及图1B分别显示标准规格-A(Standard-A)以及标准规格-B(Standard-B)的插座，其详细的接脚图如图2A所显示。图1C及图1D分别显示微规格-B(Micro-B)以及微规格-AB(Micro-AB)的插座，其详细的接脚图如图2B所显示。USB3.0可同时提供超高速(Super Speed)以及非超高速(即USB2.0)的信息交换。因此，符合USB3.0规格的装置可包括USB2.0的差动对(differential pair)信号D+/D-、超高速(Super Speed)规格的差动对信号、接地线GND以及电源线VBUS，其中超高速规格的差动对信号又可分为传送差动对信号SSTX+/SSTX-以及接收差动对信号SSRX+/SSRX-，而电源线VBUS为提供一供应电压至USB3.0装置的信号线。
图3A是显示根据本发明一实施例所述的集成电路与标准规格-A的插座的电路图。在图3A中，集成电路100以及插座200设置在一电子装置的印刷电路板上，其中集成电路100可通过插座200对外部的USB装置(未显示)进行存取。如图3A所显示，集成电路100包括控制单元120，其中控制单元120为USB的实体层电路，并具有多个接脚耦接于插座200，以对外部的USB装置进行存取。多个接脚包括由接脚121及接脚122所组成的第一群组、由接脚123及接脚124所组成的第二群组以及由接脚125及接脚126所组成的第三群组，其中第二群组设置于第一群组以及第三群组之间。在本发明实施例中，接脚121以及接脚122亦可定义为集成电路100的接脚D-以及接脚D+，其分别耦接于插座200的接脚D-及接脚D+，用以接收以及传送USB装置中对应于USB2.0的差动对信号。因此，当支持USB2.0的装置插入插座200时，控制单元120可通过接脚121及接脚122来接收以及传送差动对信号D+及D-，以便对USB装置进行存取。
再者，在本发明一实施例中，接脚123以及接脚124亦可定义为集成电路100的接脚SSRX+以及接脚SSRX-，如图3A所显示。接脚123以及接脚124分别耦接于插座200的接脚StdA_SSRX-及接脚StdA_SSRX+，其用以接收USB装置中对应于USB3.0的差动对信号。因此，当支持超高速规格的装置插入插座200时，控制单元120可通过接脚123及接脚124接收来自于USB装置的差动对信号SSRX+及SSRX-，以便接收来自于USB装置的数据并进行相关处理。在本发明一实施例中，接脚125以及接脚126亦可定义为集成电路100的接脚SSTX-以及接脚SSTX+，如图3A所显示。接脚125以及接脚126分别耦接于插座200的接脚StdA_SSTX-及接脚StdA_SSTX+，其用以传送对应于USB3.0的差动对信号至USB装置。因此，当支持超高速规格的装置插入插座200时，控制单元120可通过接脚125及接脚126来传送差动对信号SSTX-及SSTX+，以便将数据传送至USB装置。此外，在集成电路100中，控制单元120亦可包括接地接脚GND，其耦接至插座200的接地信号线，其中接地接脚GND可配置于接脚122与接脚123之间或是接脚124与接脚125之间。在一实施例中，插座200的接地信号线可直接由印刷电路板的接地端所提供。再者，控制单元120亦可包括电源接脚VCC及电源接脚VDD，用以提供操作电压至控制单元120。
根据USB3.0的应用，差动对信号SSTX-及SSTX+可以反接，而差动对信号SSRX-及SSRX+亦可反接。因此，在集成电路100内，接脚123及接脚124的设置位置可以对调，而接脚125及接脚126的设置位置可以对调，如图3B至图3D所显示。
图4是显示根据本发明实施例所述的集成电路与标准规格-B的插座300的电路图。图5是显示根据本发明实施例所述的集成电路与微规格-B的插座400的电路图。图6是显示根据本发明实施例所述的集成电路与微规格-AB的插座500的电路图。相同地，集成电路100可与插座300、400或500设置在一电子装置的印刷电路板上，其中集成电路100可通过插座300、400或500对外部的USB装置进行存取。在本发明实施例中，通过配置控制单元的接脚，将接脚123及接脚124(接收差动信号)设置于集成电路100的一组USB接脚群组的中间，可容易与不同规格的插座进行连接，并且可避免插座与USB接脚群组之间的引线有交错干扰(crosstalk)的情况发生。
图7是显示根据本发明一实施例所述的集成电路700与多个USB3.0插座的电路图。集成电路700配置于四侧扁平无引脚封装(Quad Flat No-lead Package，QFN)或是薄型四侧扁平引脚封装(Low profile Quad Flat Package，L QFP)内。在本发明实施例中，集成电路700可配置多组USB接脚群组，以便对不同的USB装置进行存取。举例来说，集成电路可在同一侧配置多组控制单元，每一控制单元具有一组USB接脚群组，其中每一控制单元为USB的实体层电路。如图7所显示，控制单元710的USB接脚群组730耦接于插座750，用以对第一USB装置进行存取。控制单元720的USB接脚群组740耦接于插座760，用以对第二USB装置进行存取，其中控制单元710及720皆设置于集成电路700的同一侧。因此，不同控制单元的USB接脚群组可分别连接至对应的插座，并可避免不同插座与不同控制单元的USB接脚群组之间的引线有交错干扰的情况发生。在一实施例中，插座750及插座760可以是不同规格的USB3.0插座。例如，插座750为标准规格-A的插座而插座760为标准规格-B的插座。
图8是显示根据本发明另一实施例所述的集成电路800与多个USB3.0插座的电路图。集成电路800配置于四侧扁平无引脚封装(Quad Flat No-lead Package，QFN)或是薄型四侧扁平引脚封装(Low profile Quad Flat Package，LQFP)内。在此实施例中，四侧扁平无引脚封装或是薄型四侧扁平引脚封装只是一个举例，然其并非用以限定本发明。在一实施例中，集成电路800可配置多组USB接脚群组，以便对不同的USB装置进行存取。举例来说，集成电路可在不同侧分别配置一控制单元及其相关的USB接脚群组。如图8所显示，第一控制单元的USB接脚群组810配置于集成电路800的第一侧并耦接于插座850，用以对第一USB装置进行存取。第二控制单元的USB接脚群组820配置于集成电路800的第二侧并耦接于插座860，用以对第二USB装置进行存取。第三控制单元的USB接脚群组830配置于集成电路800的第三侧并耦接于插座870，用以对第三USB装置进行存取。第四控制单元的USB接脚群组840配置于集成电路800的第四侧并耦接于插座880，用以对第四USB装置进行存取。因此，不同接脚群组可分别连接至对应的插座，并可避免不同接脚群组之间的引线有交错干扰的情况发生。在一实施例中，插座850、860、870及880可以是不同规格的USB3.0插座，其可根据实际应用而决定。例如，插座850及860为标准规格-A的插座而插座870及880为标准规格-B的插座。或是，插座850为标准规格-A的插座、插座860为标准规格-B的插座、插座870为微规格-AB的插座，以及插座880为微规格-B的插座。
再者，本发明的集成电路亦可配置于其他封装内，例如覆晶封装(Flip Chip)或球栅阵列封装(Ball Grid Array，BGA)等。通过将对应于同一USB接脚群组的不同接脚配置于相邻的位置内，可避免不同插座与不同控制单元的USB接脚群组之间的引线有交错干扰的情况发生。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
1-9、121-126：接脚；
100、700、800：集成电路；
120、710、720：控制单元；
200、300、400、500、750、760、850、860、870、880：插座；
730、740、810、820、830、840：接脚群组。
Claims (20)
1.一种集成电路，其特征在于，用以通过一通用串行总线3.0插座对一通用串行总线装置进行存取，该集成电路包括：
多个接脚，通过多个引线耦接于上述通用串行总线3.0插座，包括：
一第一群组，用以接收以及传送上述通用串行总线装置的一第一差动对信号，其中上述第一差动对信号是对应于上述通用串行总线装置的通用串行总线2.0的信号；
一第二群组，用以接收来自上述通用串行总线装置的一第二差动对信号，其中上述第二差动对信号是对应于上述通用串行总线装置的通用串行总线3.0的信号；以及
一第三群组，用以传送一第三差动对信号至上述通用串行总线装置，其中上述第三差动对信号是对应于上述通用串行总线装置的通用串行总线3.0的信号，其中上述第二群组设置于上述第一群组以及上述第三群组之间；以及
一控制单元，用以控制上述多个接脚来接收或传送上述第一差动对信号、上述第二差动对信号或上述第三差动对信号。
2.根据权利要求1所述的集成电路，其特征在于，上述第一群组包括：
一第一接脚，耦接于上述通用串行总线3.0插座的接脚D-；以及
一第二接脚，耦接于上述通用串行总线3.0插座的接脚D+。
3.根据权利要求2所述的集成电路，其特征在于，上述第二群组包括：
一第三接脚，耦接于上述通用串行总线3.0插座的接脚SSRX-；以及
一第四接脚，耦接于上述通用串行总线3.0插座的接脚SSRX+，其中上述第三接脚配置于上述第二接脚以及上述第四接脚之间。
4.根据权利要求3所述的集成电路，其特征在于，上述第三群组包括：
一第五接脚，耦接于上述通用串行总线3.0插座的接脚SSTX-；以及
一第六接脚，耦接于上述通用串行总线3.0插座的接脚SSTX+，其中上述第五接脚配置于上述第四接脚以及上述第六接脚之间。
5.根据权利要求3所述的集成电路，其特征在于，上述第三群组包括：
一第五接脚，耦接于上述通用串行总线3.0插座的接脚SSTX+；以及
一第六接脚，耦接于上述通用串行总线3.0插座的接脚SSTX-，其中上述第五接脚配置于上述第四接脚以及上述第六接脚之间。
6.根据权利要求2所述的集成电路，其特征在于，上述第二群组包括：
一第三接脚，耦接于上述通用串行总线3.0插座的接脚SSRX+；以及
一第四接脚，耦接于上述通用串行总线3.0插座的接脚SSRX-，其中上述第三接脚配置于上述第二接脚以及上述第四接脚之间。
7.根据权利要求6所述的集成电路，其特征在于，上述第三群组包括：
一第五接脚，耦接于上述通用串行总线3.0插座的接脚SSTX+；以及
一第六接脚，耦接于上述通用串行总线3.0插座的接脚SSTX-，其中上述第五接脚配置于上述第四接脚以及上述第六接脚之间。
8.根据权利要求6所述的集成电路，其特征在于，上述第三群组包括：
一第五接脚，耦接于上述通用串行总线3.0插座的接脚SSTX-；以及
一第六接脚，耦接于上述通用串行总线3.0插座的接脚SSTX+，其中上述第五接脚配置于上述第四接脚以及上述第六接脚之间。
9.根据权利要求1所述的集成电路，其特征在于，上述通用串行总线3.0插座为标准规格-A、标准规格-B、微规格-AB或微规格-B的插座。
10.根据权利要求1所述的集成电路，其特征在于，上述接脚更包括一接地接脚，设置于上述第一群组以及上述第二群组之间。
11.根据权利要求1所述的集成电路，其特征在于，上述接脚更包括一接地接脚，设置于上述第二群组以及上述第三群组之间。
12.一种集成电路，其特征在于，配置于一特定封装内，用以通过多个通用串行总线3.0插座对多个通用串行总线装置进行存取，该集成电路包括：
多个接脚群组，其中每一接脚群组设置于上述特定封装的不同侧并耦接于对应的上述通用串行总线3.0插座，其中上述每一接脚群组包括：
一第一子群组，用以接收以及传送上述通用串行总线装置的一第一差动对信号；
一第二子群组，用以接收来自于上述通用串行总线装置的一第二差动对信号；以及
一第三子群组，用以传送一第三差动对信号至上述通用串行总线装置，其中上述第二子群组设置于上述第一子群组以及上述第三子群组之间；以及
多个控制单元，其中每一控制单元控制对应的上述接脚群组来接收或传送对应的上述第一差动对信号、上述第二差动对信号或上述第三差动对信号，
其中上述通用串行总线3.0插座为标准规格-A、标准规格-B、微规格-AB或微规格-B的插座。
13.根据权利要求12所述的集成电路，其特征在于，上述特定封装为四侧扁平无引脚封装或薄型四侧扁平引脚封装。
14.根据权利要求12所述的集成电路，其特征在于，上述第一子群组包括：
一第一接脚，耦接于上述通用串行总线3.0插座的接脚D-；以及
一第二接脚，耦接于上述通用串行总线3.0插座的接脚D+。
15.根据权利要求14所述的集成电路，其特征在于，上述第二子群组包括：
一第三接脚，耦接于上述通用串行总线3.0插座的接脚SSRX-；以及
一第四接脚，耦接于上述通用串行总线3.0插座的接脚SSRX+，其中上述第三接脚配置于上述第二接脚以及上述第四接脚之间。
16.根据权利要求15所述的集成电路，其特征在于，上述第三子群组包括：
一第五接脚，耦接于上述通用串行总线3.0插座的接脚SSTX-；以及
一第六接脚，耦接于上述通用串行总线3.0插座的接脚SSTX+，其中上述第五接脚配置于上述第四接脚以及上述第六接脚之间。
17.根据权利要求15所述的集成电路，其特征在于，上述第三子群组包括：
一第五接脚，耦接于上述通用串行总线3.0插座的接脚SSTX+；以及
一第六接脚，耦接于上述通用串行总线3.0插座的接脚SSTX-，其中上述第五接脚配置于上述第四接脚以及上述第六接脚之间。
18.根据权利要求14所述的集成电路，其特征在于，上述第二子群组包括：
一第三接脚，耦接于上述通用串行总线3.0插座的接脚SSRX+；以及
一第四接脚，耦接于上述通用串行总线3.0插座的接脚SSRX-，其中上述第三接脚配置于上述第二接脚以及上述第四接脚之间。
19.根据权利要求18所述的集成电路，其特征在于，上述第三子群组包括：
一第五接脚，耦接于上述通用串行总线3.0插座的接脚SSTX+；以及
一第六接脚，耦接于上述通用串行总线3.0插座的接脚SSTX-，其中上述第五接脚配置于上述第四接脚以及上述第六接脚之间。
20.根据权利要求18所述的集成电路，其特征在于，上述第三子群组包括：
一第五接脚，耦接于上述通用串行总线3.0插座的接脚SSTX-；以及
一第六接脚，耦接于上述通用串行总线3.0插座的接脚SSTX+，其中上述第五接脚配置于上述第四接脚以及上述第六接脚之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101284828A CN101510186B (zh) | 2009-03-23 | 2009-03-23 | 集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101284828A CN101510186B (zh) | 2009-03-23 | 2009-03-23 | 集成电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101510186A true CN101510186A (zh) | 2009-08-19 |
| CN101510186B CN101510186B (zh) | 2011-09-14 |
Family
ID=41002589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101284828A Active CN101510186B (zh) | 2009-03-23 | 2009-03-23 | 集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101510186B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103294636A (zh) * | 2012-05-09 | 2013-09-11 | 威盛电子股份有限公司 | 集线器控制芯片 |
| CN104123257B (zh) * | 2013-04-23 | 2017-08-29 | 联发科技股份有限公司 | 通用串行总线装置、通信方法及计算机可读存储介质 |
| CN113810070A (zh) * | 2020-06-17 | 2021-12-17 | 瑞昱半导体股份有限公司 | 可传输多组数据流的信号传输装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201378315Y (zh) * | 2009-03-23 | 2010-01-06 | 威盛电子股份有限公司 | 集成电路 |
-
2009
- 2009-03-23 CN CN2009101284828A patent/CN101510186B/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103294636A (zh) * | 2012-05-09 | 2013-09-11 | 威盛电子股份有限公司 | 集线器控制芯片 |
| CN104123257B (zh) * | 2013-04-23 | 2017-08-29 | 联发科技股份有限公司 | 通用串行总线装置、通信方法及计算机可读存储介质 |
| CN113810070A (zh) * | 2020-06-17 | 2021-12-17 | 瑞昱半导体股份有限公司 | 可传输多组数据流的信号传输装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101510186B (zh) | 2011-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8554977B2 (en) | Integrated circuits for accessing USB device | |
| TWI717792B (zh) | 記憶卡 | |
| CN201639126U (zh) | 具有信号增益电路的扩充接口模块 | |
| CN206961822U (zh) | 芯片的封装结构及印刷电路板 | |
| CN104882749B (zh) | SATA Express连接器 | |
| JP4771372B2 (ja) | 電子装置用コネクタ、システムおよび取り付け方法（ｐｃｉエクスプレス・コネクタ） | |
| CN101510186B (zh) | 集成电路 | |
| CN106654728B (zh) | 一种连接器及通信设备 | |
| CN102882084A (zh) | 硬盘转接装置 | |
| CN201378315Y (zh) | 集成电路 | |
| CN103917937A (zh) | 能够有线和无线操作的通用io连接器和接口 | |
| TW201310817A (zh) | 連接器組合 | |
| CN103023823B (zh) | 一种用于pxi便携平台的5槽异形背板 | |
| CN102564576B (zh) | 光强度测试装置 | |
| US8618540B2 (en) | Semiconductor packages | |
| CN204167636U (zh) | 一种手机u盘用黑胶体 | |
| CN202772373U (zh) | 一种usb连接装置及电子设备 | |
| CN102053896A (zh) | 快捷卡接口测试装置 | |
| CN209993208U (zh) | 教学电路板 | |
| CN217718553U (zh) | 一种pcie转usb转接卡、转接系统及其电子产品 | |
| TWM460326U (zh) | 可攜式儲存裝置 | |
| CN102955585A (zh) | 鼠标 | |
| CN201741858U (zh) | Pci-e模块 | |
| CN103164373A (zh) | 计算机及其计算机数据传输系统 | |
| CN111048928B (zh) | 外接式电连接器及电脑系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190201 Address after: 7th Floor, 529 Zhongzheng Road, Xinbei Xindian District, Taiwan, China Patentee after: Wei Feng electronic Limited by Share Ltd Address before: Taiwan County, Taipei, China Patentee before: Weisheng Electronic Co., Ltd. |